CN1229863C - 半导体装置及其制造方法、电路基板和电子装置 - Google Patents

半导体装置及其制造方法、电路基板和电子装置 Download PDF

Info

Publication number
CN1229863C
CN1229863C CNB998015601A CN99801560A CN1229863C CN 1229863 C CN1229863 C CN 1229863C CN B998015601 A CNB998015601 A CN B998015601A CN 99801560 A CN99801560 A CN 99801560A CN 1229863 C CN1229863 C CN 1229863C
Authority
CN
China
Prior art keywords
mentioned
board
electrode
flexible base
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998015601A
Other languages
English (en)
Other versions
CN1277737A (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1277737A publication Critical patent/CN1277737A/zh
Application granted granted Critical
Publication of CN1229863C publication Critical patent/CN1229863C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

半导体装置及其制造方法，包括：形成有布线图形的柔性基板；具有电极的多个半导体元件；和外部电极；多个半导体元件以使电极与柔性基板相对的方式安装在柔性基板上；外部电极设置在柔性基板的与安装半导体元件的面相反一侧的面上；电极和外部电极与布线图形电连接；柔性基板的一部分弯曲，在一个半导体元件中的与形成了电极的面相反一侧的面上、通过接合剂粘接其余的半导体元件中的至少一个中的与形成了电极的面相反一侧的面；柔性基板在弯曲的区域中形成至少一个孔。本发明还提供了具有半导体装置的电子装置。

Description

半导体装置及其制造方法、电路基板和电子装置
技术领域
本发明涉及半导体装置及其制造方法、电路基板和电子装置。
背景技术
伴随近年的电子装置的小型化，正在进行以高密度组装了多个半导体芯片的多芯片模块的开发。此外，按照多芯片模块，由于能使用原有的多个半导体芯片，故与设计新的集成电路相比，可使成本下降。
但是，在迄今为止的多芯片模块中，利用引线键合将基板的布线图形与半导体芯片的电极连接起来。因而，由于在布线图形上必须有与引线键合的键合焊区(pad)，故基板的面积变大，不能充分适应封装的小型化的要求。
本发明是为了解决该问题而进行的，其目的在于提供以高密度组装了多个半导体元件的小型的半导体装置及其制造方法、电路基板和电子装置。
发明的内容
(1)与本发明有关的一种半导体装置，其特征在于，包括：形成有布线图形的柔性基板；具有电极的多个半导体元件；和外部电极；上述多个半导体元件以使上述电极与上述柔性基板相对的方式安装在上述柔性基板上；上述外部电极设置在上述柔性基板的与安装上述半导体元件的面相反一侧的面上；上述电极和上述外部电极与上述布线图形电连接；上述柔性基板的一部分弯曲，在上述一个半导体元件中的与形成了上述电极的面相反一侧的面上、通过接合剂粘接其余的半导体元件中的至少一个中的与形成了上述电极的面相反一侧的面；上述柔性基板在弯曲的区域中形成至少一个孔。
按照本发明，在平面方向上排列多个半导体元件，将其安装在基板上，对各半导体元件进行倒装键合。因而，由于在半导体元件的区域内进行键合，故可将基板的面积减小到必要的最低限度。其结果，可实现半导体装置的小型化。
(2)在该半导体装置中，可将各自的上述外部电极设置在上述半导体元件的安装区内。
据此，与各自的半导体元件的电极相对应地，在与各自的半导体元件对应的区域内设置外部电极。
(3)在该半导体装置中，可将全部的上述外部电极设置在与全部的上述半导体元件对应的区域的外侧。
通过这样做，可在基板的外周端部上排列外部电极。
(4)在该半导体装置中，上述基板是柔性基板，将上述基板形成得比安装上述多个半导体元件的区域大，可在外周端部上设置平坦保持部件。
通过这样做，即使使用柔性基板，也可利用平坦保持部件来确保外部电极的高度的平坦性(共平面性)。
(5)在该半导体装置中，可将全部的上述外部电极设置在只与某一个上述半导体元件对应的区域内。
据此，在与某一个半导体元件对应的区域内设置全部的外部电极，在与除此以外的半导体元件对应的区域内不设置外部电极。
(6)在该半导体装置中，上述基板是柔性基板，将该基板的一部分弯曲，可在与设置上述外部电极的区域对应的上述一个半导体元件中的与形成了上述电极的面相反一侧的面上粘接其余的半导体元件中的至少一个中的与形成了上述电极的面相反一侧的面。
据此，由于在半导体元件上粘接另一个半导体元件，故可减小半导体装置的平面方向的尺寸。
(7)在该半导体装置中，在上述基板中，可沿被弯曲的区域形成至少一个孔。
这样，通过预先在基板中形成孔，可减小基板的弹力，容易维持被弯曲的状态。
(8)在该半导体装置中，上述孔是沿弯曲的线延伸的长孔，上述布线图形通过上述孔上而被形成，上述长孔的沿上述弯曲的线延伸的边可成为外形端的一部分。
据此，由于由长孔的边形成半导体装置的外形端的一部分，故可准确地确定端部的位置。
(9)在该半导体装置中，形成多个上述孔，上述布线图形通过上述多个孔上被形成，上述多个孔是沿弯曲的线延伸的长孔，可并排地被形成。
通过这样做，容易弯曲基板。
(10)在该半导体装置中，在上述基板中，沿被弯曲的区域形成缝隙，可利用上述缝隙切断基板，在相对的切断端部间空出间隔。
通过这样做，在将被切断的基板作为一体化的基板时，可容易地弯曲该基板。
(11)在该半导体装置中，可设置跨越上述缝隙的连接部件。
据此，利用连接部件来增强基板的被弯曲的部分。
(12)在该半导体装置中，可通过上述孔在上述布线图形上设置具有柔软性的树脂，与上述基板一起来弯曲上述树脂。
据此，利用树脂来增强基板的被弯曲的部分。
(13)在该半导体装置中，可通过导电性或热传导性的接合剂来粘接上述半导体元件。
如果使用导电性的接合剂，则可使被粘接的半导体元件的表面的电位相同，如果使用热传导性的接合剂，则通过将发热量大的半导体元件的热传给发热量小的半导体元件，可进行冷却。
(14)在该半导体装置中，可将上述半导体元件中的一个的平面面积形成得比其余的半导体元件的平面面积大，可将上述外部电极只设置在与上述平面面积大的半导体元件对应的区域中。
通过这样做，可在不超过半导体元件的平面面积的范围内最宽地确保设置外部电极的区域。
(15)在该半导体装置中，可将上述半导体元件的电极通过在接合剂中分散了导电粒子而构成的各向异性导电材料与上述键合部连接。
据此，由于利用各向异性导电材料使键合部与电极导电性地导通，故可用在可靠性和生产性方面良好的方法来制造半导体装置。
(16)与本发明有关的一种半导体装置的制造方法，其特征在于，包括：形成有布线图形的柔性基板；具有电极的多个半导体元件；和外部电极；将上述多个半导体元件以使上述电极与上述柔性基板相对的方式安装在上述柔性基板上的工序；上述电极与上述布线图形电连接的工序；将上述外部电极设置在上述柔性基板的与安装上述半导体元件的面相反一侧的面上并与上述布线图形电连接的工序；上述柔性基板的一部分弯曲，在上述一个半导体元件中的与形成了上述电极的面相反一侧的面上、通过接合剂粘接其余的半导体元件中的至少一个中的与形成了上述电极的面相反一侧的面的工序；上述柔性基板在弯曲的区域中形成至少一个孔。
按照本发明，在基板上安装多个半导体元件，对各半导体元件的电极与接合部进行倒装键合。因而，由于在半导体元件的区域内进行键合，故可将基板的面积减小到必要的最低限度。其结果，可实现半导体装置的小型化。
此外，由于利用各向异性导电材料使键合部与电极导电性地导通，故可用在可靠性和生产性方面良好的方法来制造半导体装置。
(17)在该方法中，上述基板是柔性基板，将该基板形成得比安装上述多个半导体元件的区域大，可包括在上述基板的外周端部上设置平坦保持部件的工序。
通过这样做，即使使用柔性基板，也可确保外部电极的高度的平坦性(共平面性)。在将全部的外部电极设置在与全部的半导体元件对应的区域的外侧的情况下，可在平坦保持部件的被粘贴的区域中设置外部电极。
(18)在该方法中，在将上述半导体元件放置在上述基板上的工序之后，还可包括弯曲上述基板的一部分、在某一个上述半导体元件中的与形成了上述电极的面相反一侧的面上粘接另一个上述半导体元件中的与形成了上述电极的面相反一侧的面的工序。
据此，由于在半导体元件上粘接其它半导体元件，故可减小半导体装置的平面方向的尺寸。
(19)在该制造方法中，在上述基板中，可沿被弯曲的区域形成至少1个孔。
这样，通过预先在基板中形成孔，可减小基板的弹力、容易弯曲。
(20)在与本发明有关的电路基板上安装了上述半导体装置。
(21)与本发明有关的一种电子装置，其特征在于：具有半导体装置，形成有布线图形的柔性基板；具有电极的多个半导体元件；和外部电极；上述多个半导体元件以使上述电极与上述柔性基板相对的方式安装在上述柔性基板上；上述外部电极设置在上述柔性基板的与安装上述半导体元件的面相反一侧的面上；上述电极和上述外部电极与上述布线图形电连接；上述柔性基板的一部分弯曲，在上述一个半导体元件中的与形成了上述电极的面相反一侧的面上、通过接合剂粘接其余的半导体元件中的至少一个中的与形成了上述电极的面相反一侧的面；上述柔性基板在弯曲的区域中形成至少一个孔。
附图说明
图1A～图1C是示出与应用了本发明的第1实施形态有关的半导体装置的图。
图2A～图2C是示出与应用了本发明的第2实施形态有关的半导体装置的图。
图3A～图3C是示出与应用了本发明的第3实施形态有关的半导体装置的图。
图4是示出应用了本发明的第3实施形态的变形例的图。
图5是示出与应用了本发明的第4实施形态有关的半导体装置的图。
图6A～图6C是与应用了本发明的第4实施形态有关的半导体装置的展开图。
图7是与应用了本发明的第5实施形态有关的半导体装置的展开图。
图8是与应用了本发明的第6实施形态有关的半导体装置的展开图。
图9是与应用了本发明的第7实施形态有关的半导体装置的展开图。
图10是示出与应用了本发明的第8实施形态有关的半导体装置的图。
图11是示出与应用了本发明的第9实施形态有关的半导体装置的图。
图12是示出安装了与本实施形态有关的半导体装置的电路基板的图。
图13是示出具备安装了与本实施形态有关的半导体装置的电路基板的电子装置的图。
具体实施方式
以下，参照附图说明本发明的优选的实施形态。
(第1实施形态)
图1A～图1C是示出与应用了本发明的第1实施形态有关的半导体装置的图。再有，图1A是半导体装置的平面图，图1B是图1A的IB-IB线的剖面图，图1C是半导体装置的底面图。半导体装置1包括：基板10；多个(例如，2个)半导体元件(半导体芯片)20、30；以及多个外部电极40。
基板10可以由有机系列或无机系列的任一种材料形成，也可由这些材料的复合结构构成。作为由有机系列的材料形成的基板10，例如可举出由聚酰亚胺树脂构成的柔性基板。此外，作为由无机系列的材料形成的基板10，例如可举出陶瓷基板或玻璃基板。作为有机系列和无机系列的材料的复合结构，例如可举出玻璃环氧基板。
在基板10上形成了布线图形12。在基板10的一个面上形成布线图形12。再有，除了在基板10的一个面的布线图形12之外，可在另一个面上也形成布线图形。
布线图形12可这样来形成，利用溅射法等在基板10上覆盖铜等的导电性的膜，然后对其进行刻蚀。此时，在基板10上直接形成布线图形12，成为不介入接合剂的2层基板。或者，也可使用在基板10与布线图形12之间介入接合剂的3层基板。或者，也可使用在基板上层叠绝缘树脂和布线图形而被构成的拼接(buildup)多层结构的基板或层叠了多个基板的多层基板。
布线图形12包含多个键合(bonding)部14和多个接合部(land)16。某一个键合部14至少与某一个接合部16导电性地连接。各键合部14和各接合部16以比布线用的部分大的面积被形成。再有，可在键合部14上形成凸点。
键合部14和接合部16位于基板10中的半导体元件20、30的各自的安装区内，没有在该区域的外侧形成。此外，位于半导体元件20、30的各自的安装区内的键合部14与位于该安装区内的接合部16连接。或者，位于半导体元件20、30中某一个的安装区内的键合部14也可与位于半导体元件20、30中其余1个的安装区内的接合部16连接。为了简化冲压模具起见，基板10可以如图中所示那样是长方形的，再者，在希望极端的小型化的情况下，也可作成沿半导体元件的外形的形状。
在基板10上形成了通孔18。而且，接合部16位于通孔18上。即，接合部16能通过通孔18连接到与已形成布线图形12的面相反一侧的面上。这样，在基板10中的与已形成布线图形12的面相反一侧的面上可形成与布线图形12导电性地连接的多个外部电极40(参照图1C)。
多个半导体元件20、30例如是快速存储器(flash memory)与SRAM、SRAM相互间、动态随机存取存储器相互间、存储器与ASIC、或微处理单元与存储器等，各自具有多个电极22、32。电极22、32位于某一个键合部14的上方，通过各向异性导电材料50导电性地连接。即，使半导体元件20、30的形成了电极22、32的面朝下，相对于基板10的布线图形12进行倒装键合。再有，图中示出的半导体元件20、30的大小和形状虽然不同，但也可以是大小和形状相同的元件。电极22、32大多是利用电镀或引线形成的金电极，但也可由镍、焊锡来形成。
各向异性导电材料50是在接合剂(binder)中分散了导电粒子(导电填料)的材料，也有添加分散剂的情况。可预先将各向异性导电材料50形成为片状之后粘贴在基板10上，或者也可按液状原样设置在基板10上。再有，作为各向异性导电材料50的接合剂，大多使用热硬化性的接合剂。将各向异性导电材料50至少设置在键合部14上。或者，如果将各向异性导电材料50设置成覆盖基板10的整体，则可简单地进行该工序。再有，如果除了基板10的外周端部之外来设置各向异性导电材料50，则不使各向异性导电材料50附着于基板10的外周端面上，在其后的基板10的处理方面有好处。
在电极22、32与键合部14之间挤压各向异性导电材料50，利用导电粒子谋求两者间的导电性的导通。在本实施形态中，其特征在于对半导体元件20、30进行倒装键合。如果是进行倒装键合，则可利用光、热、压力和振动中的至少一种来接合电极22、32与键合部14。此时，在金属相互间被接合的可靠性较高。此时，在半导体元件20、30与基板10之间大多充填底层(underfill)树脂。
在布线图形12的接合部16上设置外部电极40。详细地说，在基板10中的与已形成布线图形12的面相反一侧的面上设置外部电极40，通过通孔18与接合部16导电性地连接。外部电极40与接合部16的导电性的连接，大多在与半导体元件安装面相反一侧的基板的通孔上与焊剂一起安装焊锡球，并通过回流来形成，但也可利用被电镀在通孔18的内表面上的金或铜等的导电部件来谋求该导电性的连接。或者，在将焊锡球作为外部电极40的情况下，也可把成为焊锡球材料的焊锡充填到通孔18内，在通孔18内形成与焊锡球一体化的导电部件。
再者，也可在与半导体元件安装面相反的一侧形成布线图形12和由辅助孔(via hole)或通孔连接的外部电极用的接合区，在其上形成外部电极。此外，也可由上述的焊锡以外的金属或导电性树脂等来形成外部电极。
如上所述，在全部的接合部16位于半导体元件20、30的安装区内的情况下，外部电极40也位于半导体元件20、30的安装区内(FAN-IN结构)。此外，被设置在某一个半导体元件20、30的安装区内的键合部14与被设置在该安装区内的接合部16连接的情况下，外部电极40也被导电性地连接到与设置了该外部电极40的安装区对应的半导体元件20、30的电极22、32上。
按照本实施形态，在平面方向上排列多个半导体元件20、30，将其安装在基板10上，各半导体元件20、30的电极22、32与键合部14进行倒装键合。因而，由于在半导体元件20、30的区域内进行键合，故可将基板10的面积减小到必要的最低限度。其结果，可实现半导体装置1的小型化。
本实施形态如以上那样来构成，以下，说明其制造方法的一例。首先，准备形成了具有多个键合部14和与键合部14连接的多个接合部16的布线图形12的基板10。然后，在基板10中的形成了布线图形12的面上设置各向异性导电材料50。详细地说，至少在键合部14上设置各向异性导电材料50。
然后，准备具有多个电极22、32的多个半导体元件20、30。在各向异性导电材料50中的键合部14上对电极22、32进行位置重合，在基板10上放置半导体元件20、30。
接着，挤压半导体元件20、30和基板10的至少任一方，通过各向异性导电材料50的导电粒子导电性地连接键合部14与电极22、32。
然后，从在基板10中的与已形成布线图形12的面相反的一侧通过通孔18在接合部16上形成外部电极40。
利用以上的工序，可得到半导体装置1。按照本实施形态，由于利用各向异性导电材料50使键合部14与电极22、32导电性地导通，故可用在可靠性和生产性方面良好的方法来制造半导体装置1。
(第2实施形态)
图2A～图2C是示出与应用了本发明的第2实施形态有关的半导体装置的图。再有，图2A是半导体装置的平面图，图2B是图2A的IIB-IIB线的剖面图，图2C是半导体装置的底面图。半导体装置2包括：基板110；外部电极140；以及在第1实施形态中使用的多个(例如，2个)半导体元件(半导体芯片)20、30。
在基板110上形成了布线图形112。布线图形112包括键合部114和接合部116。键合部114被设置在与半导体元件20、30的电极22、32对应的位置上。另一方面，接合部116只在半导体元件20、30中的一方的安装区内被形成。因此，该一方的安装区内的接合部116与位于另一方的安装区内的键合部114通过布线部115导电性地连接。
由于接合部116以这种方式被形成，故外部电极140也只在半导体元件20、30中的一方的安装区内被形成。再有，为了简化起见，在图2C中图示了数量少的外部电极140，实际上可设置该数量以上的数量的外部电极140。
除此以外的结构和制造方法与上述第1实施形态相同。有下述的有利的情况：利用安装基板或母板的布线图形，如与第2实施形态有关的半导体装置2那样，将全部的外部电极140集中于1个部位上。
为了防止因母板安装时的重心的不平衡引起的半导体装置的倾斜，也可在基板110中的与半导体元件20一侧的安装面相反的面上形成大小、高度或形状与外部电极140相同的凸起。该凸起即使用树脂或带等来形成也没有关系。
(第3实施形态)
图3A～图3C是示出与应用了本发明的第3实施形态有关的半导体装置的图。再有，图3A是半导体装置的平面图，图3B是图3A的IIIB-IIIB线的剖面图，图3C是半导体装置的底面图。半导体装置3包括：基板210；外部电极240；以及在第1实施形态中使用的多个(例如，2个)半导体元件(半导体芯片)20、30。
在基板210上形成了布线图形212。布线图形212包括键合部214和接合部216。键合部214被设置在与半导体元件20、30的电极22、32对应的位置上。另一方面，接合部216在半导体元件20、30的安装区的外侧被形成。因此，半导体元件20、30的安装区内的键合部214与位于该安装区的外侧的接合部216通过布线部215导电性地连接。此外，把基板210形成得比半导体元件20、30的安装区大。
由于接合部216以这种方式被形成，故外部电极240也在半导体元件20、30的安装区的外侧被形成(FAN-OUT结构)。再有，为了简化起见，在图3C中图示了数量少的外部电极240，实际上可设置该数量以上的数量的外部电极240。
此外，在基板210上设置了金属等的具有刚性的平坦保持部件200。平坦保持部件200是为了增强基板210以确保平坦性的部件，如果具有刚性，则不限定材料。例如，大多使用不锈钢或铜系列合金等的金属，但也可用塑料或陶瓷等的具有绝缘性的材料来形成。在本实施形态中，在布线图形212上设置了各向异性导电材料50，如果没有因备向异性导电材料50的导电粒子引起的导通，则即使使用金属制的平坦保持部件200，也可隔断布线图形212与平坦保持部件200的导电性的导通。或者，如果用具有绝缘性的材料来形成平坦保持部件200，则也可具有因各向异性导电材料50的导电粒子引起的导电性的连接。此外，如果在平坦保持部件200中的至少与各向异性导电材料50的接触面上形成绝缘层，则即使平坦保持部件200是金属制的，也可隔断布线图形212与平坦保持部件200的导电性的导通。此外，也可用各向异性导电材料以外的一般的绝缘性接合剂将平坦保持部件200粘接到基板210上。
平坦保持部件200通过各向异性导电材料50粘贴到半导体元件20、30的安装区的外侧或基板210的外周端部上。因而，即使在基板210是柔性基板的情况下，也可确保半导体元件20、30的外侧部分或基板210的外周端部的平坦性。在本实施形态中，由于基板210中的设置了外部电极240的区域的平坦性由平坦保持部件200来确保，故可确保外部电极240的高度的均匀性(共平面性)。由于除此以外的结构和制造方法与上述第1实施形态相同，故省略其说明。
再有，在本实施形态中，在基板210中的半导体元件20、30的安装区中没有设置外部电极240，但也可在该区域中设置外部电极(FAN-IN/OUT结构)。除此以外，或者与此不同，也可在半导体元件20与半导体元件30之间的区域中设置外部电极。图4中示出的半导体装置4是在基板210中的半导体元件20、30的安装区的内侧、外侧和半导体元件20、30间设置了外部电极240的例子。
再有，在第3实施形态中，如果基板210本身具有平坦保持性(例如，基板210由陶瓷、玻璃环氧树脂构成的情况)，则不一定需要平坦保持部件200。
(第4实施形态)
图5是示出与应用了本发明的第4实施形态有关的半导体装置的图，图6A～图6C是将图5中示出的半导体装置的基板展开后的图。再有，图6A是平面图，图6B是图6A的VB-VB线的剖面图，图6C是底面图。半导体装置5包括：基板310；半导体元件320、330；以及外部电极340。
如图5中所示，基板310由能弯曲的材料形成，特别是2层的柔性基板、或在需要进一步提高布线密度的情况下，拼接型的柔性基板是较为理想的。此外，基板310构成了在一个方向上长的长方形。在该基板310的纵向的两端部上安装了半导体元件320、330。再有，在本实施形态中，半导体元件320、330的大小、形状相同，但也可以大小、形状不同。
在基板310上形成了布线图形312。布线图形312包括键合部314和接合部316。键合部314被设置在与半导体元件320、330的电极322、332对应的位置上，通过各向异性导电材料350导电性地连接。另一方面，接合部316只在半导体元件320、330中的一方的安装区内被形成。因此，该一方的安装区内的接合部316与位于另一方的安装区内的键合部314通过布线部315导电性地连接。布线部315在半导体元件320、330间被形成，没有被半导体元件320、330所覆盖，故由抗蚀剂等的保护膜302覆盖并保护。
由于接合部316以这种方式被形成，故外部电极340也只在半导体元件320、330中的一方的安装区内被形成。再有，为了简化起见，在图中图示了数量少的外部电极340，实际上可设置该数量以上的数量的外部电极340。关于外部电极340的配置，如在第3实施形态中所示，也可在半导体元件的外侧使用平坦保持部件来配置。
在本实施形态中，将基板310中的安装了半导体元件320、330的面作为谷，弯曲了该基板310中的半导体元件320、330间的区域。再有，在图中，示出了不附加折痕的情况下弯曲了基板310的状态，但也可折弯基板310。如图6A和图6C中所示，也可在基板310上并在弯曲的区域中形成至少一个或多个孔300。由此，基板310的弹力变小，容易弯曲，同时，容易维持已弯曲的状态。再有，最好避开孔300来形成布线部315，但也可在孔300上形成布线部315。
基板310被弯曲，通过接合剂304将半导体元件320的与形成了电极322的面相反一侧的面和半导体元件330中的与形成了电极332的面相反一侧的面粘接起来。利用接合剂304的粘接力来维持基板310的已被弯曲的状态。此外，由于半导体元件320、330的面呈平坦的状态，故容易粘接。如果接合剂304是导电性的接合剂，则可使被粘接的半导体元件320、330的粘接面的电位相同。如果接合剂304是热传导性的接合剂，则可在半导体元件320、330间进行热的传递。例如，在半导体元件320、330中的一方的发热量大而另一方的发热量小的情况下，通过从一方向另一方传递热，可进行冷却。接合剂304也可以是粘接剂。在图6A～图6C所示的状态时，可将呈片状或液状的接合剂304粘贴到半导体元件320、330的背面上，其后，将两方的半导体元件背面相互粘贴在一起。或者，也可在对半导体元件背面进行了位置重合的状态下充填液状的接合剂304。
由于以上的结构以外的方面与上述第1实施形态相同，故省略其说明。再有，可使用大小不同的半导体元件，但此时，在外部电极340的形成一侧配置大的半导体元件这一点由于在几何学方面较为稳定，故更为理想。
在本实施形态中，使用了2个半导体元件320、330，但也可使用超过2个的多个半导体元件。此时，可在1个半导体元件中的与形成了电极的面相反一侧的面上粘贴其余的多个半导体元件中的1个或多个中的与形成了电极的面相反一侧的面。通过这样来形成，可在狭窄的面积上层叠2个、特别是多个半导体元件。
再者，也可不对每一个半导体元件来弯曲基板进行层叠，而是在一个平面上安装了多个半导体元件后来弯曲基板进行层叠。
由于在与本实施形态有关的半导体装置5中层叠了多个半导体元件320、330，故与上述的实施形态相比可实现进一步的小型化。再有，关于半导体装置5的制造方法，除了弯曲基板310这一点外，可应用在第1实施形态中已说明的方法。
(第5实施形态)
图7是将与应用了本发明的第5实施形态有关的半导体装置的基板展开后的图。与本实施形态有关的半导体装置也与图5中示出的半导体装置5同样，弯曲基板410而构成。此外，与第4实施形态同样，在基板410上安装了半导体元件320、330。
在图7中示出的基板410中，形成了至少1个孔400。孔400是沿基板410的弯曲线延伸的长孔。换言之，沿作为长孔的孔400来弯曲基板410。在图7中，排成一列地形成了多个孔400。由于孔400在基板410的端部的内侧被形成，故留下基板410的端部。因而，基板410成为不切断而连接了的状态。
在基板410上形成了布线图形412。布线图形412通过孔400上而被形成。由于即使形成了孔400，基板410也连接着，故布线图形412难以被切断。
如果如图5中示出的基板310那样来弯曲上述的结构的基板410，则形成孔400的边成为半导体装置的外形端的一部分。因而，由于清晰地呈现出半导体装置的外形，故定位变得容易。
关于其它的内容，可应用在第4实施形态中已说明的内容。
(第6实施形态)
图8是将与应用了本发明的第6实施形态有关的半导体装置的基板展开后的图。与本实施形态有关的半导体装置也与图5中示出的半导体装置5同样，弯曲基板510而构成。此外，与第4实施形态同样，在基板510上安装了半导体元件320、330。
图8中示出的基板510通过形成缝隙500而被切断。换言之，在基板510的切断端部间空出间隔形成了缝隙500。缝隙500沿基板510的弯曲线延伸。换言之，沿缝隙500来弯曲基板510。
在基板510上形成了布线图形512。布线图形512通过缝隙500上而被形成。由于切断了基板510，故最好使布线图形512的宽度比图7中示出的布线图形412的宽度粗。
如果如图5中示出的基板310那样来弯曲上述的结构的基板510，则形成缝隙500的边成为半导体装置的外形端的一部分。因而，由于清晰地呈现出半导体装置的外形，故定位变得容易。
关于其它的内容，可应用在第4实施形态中已说明的内容。
(第7实施形态)
图9是将与应用了本发明的第7实施形态有关的半导体装置的基板展开后的图。在本实施形态中，在设置了跨越图8中示出的基板510的缝隙500的连接部件620方面与第6实施形态不同。通过设置连接部件620，可连接并增强被切断的基板510。因而，布线图形612的宽度也可比图8中示出的布线图形512的宽度细。连接部件620可用与布线图形612相同的材料来形成。在通过对铜箔等的金属箔进行刻蚀来形成布线图形612的情况下，由于也可同时形成连接部件620，故可不增加工序。
关于其它的内容，可应用在第6实施形态中已说明的内容。此外，在本实施形态中，关于跨越切断基板510的缝隙500的连接部件620进行了说明，但连接部件620也可跨越不切断基板510的孔400(参照图7)。也可将这样的孔400称为缝隙。
(第8实施形态)
图10是示出与应用了本发明的第8实施形态有关的半导体装置的图。图10中示出的半导体装置，除了基板710和孔700之外，与图5中示出的半导体装置5的结构相同。
在基板710上，在被弯曲的区域中形成了多个孔700。多个孔700是沿弯曲线延伸的长孔，并排地被形成。或者，可将孔700称为缝隙，也可形成切断基板710的缝隙来代替孔700。通过形成这样的孔(或缝隙)700，容易弯曲基板710。此外，布线图形312通过孔700上。在本实施形态中，可应用参照图5已说明的内容。
(第9实施形态)
图11是示出与应用了本发明的第9实施形态有关的半导体装置的图。在图11中示出的半导体装置中，通过在基板810上被形成的孔800，在布线图形312上设置了具有柔软性的树脂820。作为树脂820例如可使用软的聚酰亚胺树脂。
孔800在基板810的被弯曲的区域中被形成。可将孔800称为缝隙，也可形成切断基板810的缝隙来代替孔800。
在本实施形态中，由于在基板810的被弯曲的内侧形成了布线图形312，故如果没有树脂820，则布线图形312通过孔800向外部露出。因此，通过在孔800内设置树脂820，可保护布线图形312。而且，由于树脂820具有柔软性，故在以平面方式展开了基板810的状态下设置树脂820之后，可弯曲基板810，操作性很好。再有，在本实施形态中已说明的内容也可应用于其它实施形态。
本发明可适用于倒装型的半导体装置或其模块结构。作为倒装型的半导体装置，例如，有COF(在柔性膜上的芯片)结构或COB(在板上的芯片)结构等。
在本实施形态中，叙述了具有外部电极的半导体装置，但也可使基板的一部分延伸，从该处谋求外部连接。可将基板的一部分作成端子(connector)的引线，或在基板上安装端子，可将基板的布线图形本身连接到其它电子装置上。
再者，也可以积极的方式不形成外部端子、而是利用在母板安装时涂敷在母板一侧的焊锡膏、利用其熔融时的表面张力最终来形成外部端子。该半导体装置是所谓的接合区栅格阵列型的半导体装置。
在图12中示出了安装了与上述的第1实施形态有关的半导体装置1的电路基板1000。一般来说，对电路基板1000使用例如玻璃环氧基板等的有机系列基板。在电路基板1000上形成了例如由铜构成的布线图形，使其成为所希望的电路。然后，通过以机械的方式连接布线图形与半导体装置1的外部电极40(参照图1B)来谋求两者的导电性的导通。
再有，在半导体装置1中，由于可使安装面积减小到用裸芯片安装的面积，故如果将该电路基板1000用于电子装置，则可谋求电子装置本身的小型化。此外，在同一面积内可确保更大的安装空间，故也可谋求高功能化。
而且，作为具备该电路基板1000的电子装置，在图13中示出了笔记本型个人计算机1100。
再有，上述实施形态是将本发明应用于半导体装置的例子，但如果是与半导体装置同样地需要多个外部电极的面安装用的电子元件，则不问其是有源元件还是无源元件，都可应用本发明。作为电子元件，例如，有：电阻器、电容器、线圈、振荡器、滤波器、温度传感器、热敏电阻、变阻器、电位器或熔断器等。
在以上叙述的全部的实施形态中，作为半导体元件的安装方法，应用了倒装键合，但也可采用引线键合方式或TAB(带自动键合)方式等其它的安装方式。此外，也可构成混合装载了上述的半导体元件和半导体元件以外的电子部件的安装模块型的半导体装置。

Claims (16)

1.一种半导体装置，其特征在于，包括：
形成有布线图形的柔性基板；
具有电极的多个半导体元件；和
外部电极；
上述多个半导体元件以使上述电极与上述柔性基板相对的方式安装在上述柔性基板上；
上述外部电极设置在上述柔性基板的与安装上述半导体元件的面相反一侧的面上；
上述电极和上述外部电极与上述布线图形电连接；
上述柔性基板的一部分弯曲，在上述一个半导体元件中的与形成了上述电极的面相反一侧的面上、通过接合剂粘接其余的半导体元件中的至少一个中的与形成了上述电极的面相反一侧的面；
上述柔性基板在弯曲的区域中形成至少一个孔。
2.如权利要求1中所述的半导体装置，其特征在于：
将全部的上述外部电极设置在与全部的上述半导体元件对应的区域的外侧。
3.如权利要求2中所述的半导体装置，其特征在于：
上述柔性基板形成得比安装上述多个半导体元件的区域大，在上述半导体元件的外侧设置平坦保持部件。
4.如权利要求1中所述的半导体装置，其特征在于：
将全部的上述外部电极设置在只与任何一个上述半导体元件对应的区域内。
5.如权利要求1中所述的半导体装置，其特征在于：
上述孔是长孔；形成上述布线图形跨越上述长孔，上述柔性基板沿上述长孔弯曲。
6.如权利要求5中所述的半导体装置，其特征在于：
上述长孔的长轴方向的相对边成为半导体装置的外形端的一部分。
7.如权利要求5中所述的半导体装置，其特征在于：
形成多个上述长孔，上述长孔直排地形成。
8.如权利要求1中所述的半导体装置，其特征在于：
上述柔性基板，形成缝隙，利用上述缝隙切断上述柔性基板，上述柔性基板沿上述缝隙弯曲。
9.如权利要求8中所述的半导体装置，其特征在于：
设置连接部件跨越上述缝隙。
10.如权利要求1中所述的半导体装置，其特征在于：
通过上述孔在上述布线图形上设置具有柔软性的树脂，上述树脂与上述柔性基板一起被弯曲。
11.如权利要求1中所述的半导体装置，其特征在于：
上述接合剂是导电性或热导电性的接合剂。
12.如权利要求1中所述的半导体装置，其特征在于：
将上述半导体元件的电极通过在接合剂中分散了导电粒子而构成的各向异性导电材料与键合部连接。
13.一种半导体装置的制造方法，其特征在于，包括：
预备形成有布线图形的柔性基板，和
具有电极的多个半导体元件的工序；
将上述多个半导体元件以使上述电极与上述柔性基板相对的方式安装在上述柔性基板上的工序；
将上述电极与上述布线图形电连接的工序；
将外部电极设置在上述柔性基板的与安装上述半导体元件的面相反一侧的面上并与上述布线图形电连接的工序；
上述柔性基板的一部分弯曲，在一个上述半导体元件中的与形成了上述电极的面相反一侧的面上、通过接合剂粘接其余的半导体元件中的至少一个中的与形成了上述电极的面相反一侧的面的工序；
上述柔性基板在弯曲的区域中形成至少一个孔。
14.如权利要求13中所述的半导体装置的制造方法，其特征在于：
包括将上述柔性基板形成得比安装上述多个半导体元件的区域大，并
在上述半导体元件的外侧设置平坦保持部件的工序。
15.如权利要求13中所述的半导体装置的制造方法，其特征在于：
在将上述多个半导体元件安装在上述柔性基板的工序中，将导电粒子分散在接合剂中的各向异性导电材料设置在上述多个半导体元件和上述柔性基板之间；
在将上述电极电连接到上述布线图形的工序中，将上述半导体元件和上述基板的至少任何一方按压，通过上述导电粒子，将上述布线图形和上述电极电连接。
16.一种电子装置，其特征在于：
具有半导体装置，
形成有布线图形的柔性基板；
具有电极的多个半导体元件；和
外部电极；
上述多个半导体元件以使上述电极与上述柔性基板相对的方式安装在上述柔性基板上；
上述外部电极设置在上述柔性基板的与安装上述半导体元件的面相反一侧的面上；
上述电极和上述外部电极与上述布线图形电连接；
上述柔性基板的一部分弯曲，在上述一个半导体元件中的与形成了上述电极的面相反一侧的面上、通过接合剂粘接其余的半导体元件中的至少一个中的与形成了上述电极的面相反一侧的面；
上述柔性基板在弯曲的区域中形成至少一个孔。
CNB998015601A 1998-09-09 1999-09-03 半导体装置及其制造方法、电路基板和电子装置 Expired - Fee Related CN1229863C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP272613/1998 1998-09-09
JP27261398 1998-09-09
JP272613/98 1998-09-09

Publications (2)

Publication Number Publication Date
CN1277737A CN1277737A (zh) 2000-12-20
CN1229863C true CN1229863C (zh) 2005-11-30

Family

ID=17516383

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998015601A Expired - Fee Related CN1229863C (zh) 1998-09-09 1999-09-03 半导体装置及其制造方法、电路基板和电子装置

Country Status (7)

Country Link
US (2) US6486544B1 (zh)
EP (1) EP1041633B1 (zh)
KR (1) KR100514558B1 (zh)
CN (1) CN1229863C (zh)
DE (1) DE69938582T2 (zh)
TW (1) TW563213B (zh)
WO (1) WO2000014802A1 (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006563A1 (en) * 1999-07-16 2001-01-25 Silicon Film Technologies, Inc. High-density packaging of integrated circuits
EP1156705B1 (en) 1999-10-01 2006-03-01 Seiko Epson Corporation Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
JP2001237280A (ja) * 2000-02-22 2001-08-31 Nec Corp テープキャリア型半導体装置および可撓性フィルム接続基板
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
US20020121693A1 (en) * 2000-12-11 2002-09-05 Milla Juan G. Stacked die package
JP2002237568A (ja) * 2000-12-28 2002-08-23 Texas Instr Inc <Ti> 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6882046B2 (en) * 2001-07-09 2005-04-19 Koninklijke Phillips Electronics N.V. Single package containing multiple integrated circuit devices
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
US7154171B1 (en) * 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
KR100460062B1 (ko) * 2002-04-23 2004-12-04 주식회사 하이닉스반도체 멀티 칩 패키지 및 그 제조 방법
US6900536B1 (en) * 2002-04-26 2005-05-31 Celis Semiconductor Corporation Method for producing an electrical circuit
JP2003332360A (ja) * 2002-05-17 2003-11-21 Denso Corp 半導体装置
US6600222B1 (en) * 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
JP3867785B2 (ja) * 2002-10-15 2007-01-10 セイコーエプソン株式会社 光モジュール
US6731000B1 (en) * 2002-11-12 2004-05-04 Koninklijke Philips Electronics N.V. Folded-flex bondwire-less multichip power package
US7327022B2 (en) * 2002-12-30 2008-02-05 General Electric Company Assembly, contact and coupling interconnection for optoelectronics
DE10319509A1 (de) * 2003-03-03 2004-09-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsmodul, Verfahren zum Herstellen eines Schaltungsmoduls und Träger zum Aufnehmen von Halbleiterelementen
US6924551B2 (en) * 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7057116B2 (en) 2003-06-02 2006-06-06 Intel Corporation Selective reference plane bridge(s) on folded package
US6991961B2 (en) 2003-06-18 2006-01-31 Medtronic, Inc. Method of forming a high-voltage/high-power die package
DE10332303A1 (de) * 2003-07-16 2005-02-17 Robert Bosch Gmbh Halterung für Bauteile
KR100699823B1 (ko) * 2003-08-05 2007-03-27 삼성전자주식회사 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
JP3867796B2 (ja) * 2003-10-09 2007-01-10 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
FR2861895B1 (fr) * 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
JP2005150154A (ja) * 2003-11-11 2005-06-09 Sharp Corp 半導体モジュールとその実装方法
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US7679591B2 (en) * 2004-07-09 2010-03-16 Au Optronics Corporation Light emitting display device
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
JP4251129B2 (ja) * 2004-10-25 2009-04-08 セイコーエプソン株式会社 実装構造体、電気光学装置及び電子機器
US8072058B2 (en) * 2004-10-25 2011-12-06 Amkor Technology, Inc. Semiconductor package having a plurality input/output members
US7241678B2 (en) * 2005-01-06 2007-07-10 United Microelectronics Corp. Integrated die bumping process
US7709943B2 (en) * 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
US20100020515A1 (en) * 2005-03-08 2010-01-28 Smart Modular Technologies, Inc. Method and system for manufacturing micro solid state drive devices
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US20070096333A1 (en) * 2005-10-31 2007-05-03 Amir Motamedi Optimal stacked die organization
US7888185B2 (en) 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8058719B2 (en) * 2007-03-23 2011-11-15 Microsemi Corporation Integrated circuit with flexible planer leads
US8018042B2 (en) * 2007-03-23 2011-09-13 Microsemi Corporation Integrated circuit with flexible planar leads
KR100885976B1 (ko) * 2007-06-25 2009-03-03 삼성전자주식회사 인쇄회로기판, 이를 구비한 메모리 모듈 및 이의 제조방법
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
JP2012506156A (ja) * 2008-10-17 2012-03-08 オッカム ポートフォリオ リミテッド ライアビリティ カンパニー はんだを使用しないフレキシブル回路アセンブリおよび製造方法
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
WO2013132569A1 (ja) * 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置
JP6150375B2 (ja) * 2012-12-06 2017-06-21 ルネサスエレクトロニクス株式会社 半導体装置
US9543197B2 (en) 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
KR102066087B1 (ko) 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
DE102015219190A1 (de) * 2015-10-05 2017-04-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines elektronischen Bauelements und elektronisches Bauelement
WO2019123152A1 (en) * 2017-12-20 2019-06-27 King Abdullah University Of Science And Technology Monolithic electronic device and method of manufacture
CN208077535U (zh) * 2018-04-28 2018-11-09 京东方科技集团股份有限公司 一种柔性显示面板及柔性显示装置
CN108766246A (zh) * 2018-07-18 2018-11-06 昆山国显光电有限公司 显示面板及显示装置
KR102196447B1 (ko) * 2020-01-08 2020-12-29 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102339385B1 (ko) * 2020-01-08 2021-12-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159535A (en) 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
JP2751518B2 (ja) * 1990-01-25 1998-05-18 日本電気株式会社 半導体素子の実装方法
EP0473796A4 (en) * 1990-03-15 1994-05-25 Fujitsu Ltd Semiconductor device having a plurality of chips
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
JP3216650B2 (ja) * 1990-08-27 2001-10-09 オリンパス光学工業株式会社 固体撮像装置
JP2857492B2 (ja) * 1990-11-28 1999-02-17 シャープ株式会社 Ｔａｂパッケージ
KR100280762B1 (ko) 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JPH07169872A (ja) 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
JPH07302858A (ja) 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
JP3400877B2 (ja) 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH08186336A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp 回路基板、駆動回路モジュール及びそれを用いた液晶表示装置並びにそれらの製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
JPH08321580A (ja) * 1995-05-25 1996-12-03 Rohm Co Ltd 混成集積回路装置の構造及びその製造方法
JP3688755B2 (ja) * 1995-06-12 2005-08-31 株式会社日立製作所 電子部品および電子部品モジュール
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
JP3465809B2 (ja) * 1996-07-31 2003-11-10 ソニー株式会社 半導体装置及びその製造方法
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JPH10242379A (ja) 1997-02-25 1998-09-11 Hitachi Ltd 半導体モジュール
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
US6075287A (en) * 1997-04-03 2000-06-13 International Business Machines Corporation Integrated, multi-chip, thermally conductive packaging device and methodology
JP3490601B2 (ja) 1997-05-19 2004-01-26 日東電工株式会社 フィルムキャリアおよびそれを用いた積層型実装体
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive

Also Published As

Publication number Publication date
TW563213B (en) 2003-11-21
US6486544B1 (en) 2002-11-26
EP1041633A4 (en) 2001-10-31
KR20010031776A (ko) 2001-04-16
EP1041633B1 (en) 2008-04-23
US20030030137A1 (en) 2003-02-13
DE69938582D1 (de) 2008-06-05
EP1041633A1 (en) 2000-10-04
DE69938582T2 (de) 2009-06-04
KR100514558B1 (ko) 2005-09-13
WO2000014802A1 (fr) 2000-03-16
CN1277737A (zh) 2000-12-20

Similar Documents

Publication Publication Date Title
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1230046C (zh) 布线基板、半导体装置及其制造、检测和安装方法
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1161834C (zh) 半导体器件及其制造方法
CN1235286C (zh) 一种电子装置与制作此装置的方法
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1649263A (zh) 压电振荡器
CN1815733A (zh) 半导体装置及其制造方法
JP2008071953A (ja) 半導体装置
CN1411045A (zh) 半导体装置
CN1577813A (zh) 电路模块及其制造方法
CN1767177A (zh) 半导体器件以及电子设备
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
US20210045229A1 (en) Flexible circuit board for all-in-one chip on film, chip package including same, and electronic device including same
CN1649264A (zh) 温度补偿式晶体振荡器
CN1577840A (zh) 半导体器件的堆叠封装
CN1134833C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1294652C (zh) 半导体器件及其制造方法
US7851916B2 (en) Strain silicon wafer with a crystal orientation (100) in flip chip BGA package
CN100345268C (zh) 半导体装置
CN1719604A (zh) 用于安装半导体的布线衬底及其制造方法和半导体组件
CN1314119C (zh) 半导体装置及其制造方法、电路板和电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051130

Termination date: 20130903