JP2009105139A - 配線基板及びその製造方法と半導体装置 - Google Patents

配線基板及びその製造方法と半導体装置 Download PDF

Info

Publication number
JP2009105139A
JP2009105139A JP2007274011A JP2007274011A JP2009105139A JP 2009105139 A JP2009105139 A JP 2009105139A JP 2007274011 A JP2007274011 A JP 2007274011A JP 2007274011 A JP2007274011 A JP 2007274011A JP 2009105139 A JP2009105139 A JP 2009105139A
Authority
JP
Japan
Prior art keywords
connection pad
solder
lead
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007274011A
Other languages
English (en)
Inventor
Seiji Sato
聖二 佐藤
Takashi Ozawa
隆史 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007274011A priority Critical patent/JP2009105139A/ja
Priority to KR1020080097989A priority patent/KR101501626B1/ko
Priority to TW097138886A priority patent/TWI460799B/zh
Priority to US12/254,382 priority patent/US8222749B2/en
Publication of JP2009105139A publication Critical patent/JP2009105139A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】接続パッド上にはんだが設けられるフリップチップ実装用の配線基板において、接続パッドのピッチを狭小化できる配線基板を提供する。
【解決手段】複数の接続パッド２２と接続パッド２２にそれぞれ繋がる引き出し配線部２４とが表層側の絶縁層３０に配置された構造を含み、引き出し配線部２４は接続パッド２２から屈曲して配置されており、接続パッド２２上に突出するはんだ層４２が設けられている。引き出し配線部２４上のはんだが屈曲部Ｂ側に移動して接続パッド２２上に突出するはんだ層４２が形成される。
【選択図】図５

Description

本発明は配線基板及びその製造方法と半導体装置に係り、さらに詳しくは、半導体チップなどがフリップチップ接続される接続パッド上にはんだ層を備えた配線基板及びその製造方法と半導体装置に関する。
従来、半導体チップをフリップチップ実装するための配線基板がある。半導体チップをフリップチップ実装する方式としては、配線基板の接続パッド上に予めはんだを形成しておき、半導体チップのバンプをはんだを介して配線基板の接続パッドに接合する方式がある。半導体チップのバンプと配線基板の接続パッドとの十分な接合強度を得るには、配線基板の接続パッド上に十分なボリュームのはんだを確保する必要がある。
図１には、従来技術の配線基板の接続パッドの様子が示されている。図１に示すように、配線基板１００では、接続パッド２２０を備えた複数の配線２００が層間絶縁層３００の上に形成されており、複数の配線２００の接続パッド２２０を含む領域の上に開口部４００ａが設けられたソルダレジスト４００が形成されている。
ソルダレジスト４００の開口部４００ａに露出する配線２００は、中央部に配置された接続パッド２２０とその上下に繋がる引き出し配線部２４０とから構成される。引き出し配線部２４０は接続パッド２２０の長手方向と同一方向に延在して接続パッド２２０と共に直線状に配置されている。また、接続パッド２２０の幅ＷＡは引き出し配線部２４０の幅ＷＢより太く設定されている。
そして、配線２００の接続パッド２２０上に突出するはんだ層が形成される。はんだ層の形成方法としては、ソルダレジスト４００の開口部４００ａに露出する配線２００（引き出し配線部２４０及び接続パッド２２０）の上にはんだをパターン化して形成し、リフロー加熱する。
このとき、図２に示すように、はんだが溶融する際に、はんだの表面張力によって引き出し配線部２４０上のはんだが幅広の接続パッド２２０上に移動することにより、接続パッド２２０上にはんだが集中して配置される。このようにして、接続パッド２２０の上に所要のボリュームのはんだ層（斜線部）が上側に突出した状態で形成される。
これに類似した技術として、特許文献１には、電子部品がフリップチップ実装されるフリップチップ実装基板において、ソルダレジストの開口部に配線パターンと接続パッドとを露出させ、配線パターンの幅に対して接続パッドの幅を大きく設定し、配線パターン上のはんだを接続パッド上に集めてはんだバンプを形成することが記載されている。
また、特許文献２には、屈曲した構造のバンプ受けパッドと直線状のパターン線とを使用することにより配線パターンの微細化を図ると共に、バンプ受けパッド及びパターン線の上に設けられるレジストを同一の円筒状で除去することにより各バンプ受けパッドの露出面積を同一にしてそれに形成される導電性バンプの高さのばらつきを防止することが記載されている。
特許文献３には、プリント配線板の金属端子のプリコートしたい部分にはんだ粉末を選択的に接着させた後に、フラックスを塗布し、リフロー加熱してはんだ粉末を溶融するはんだコーティング方法が記載されている。
特開２０００−７７４７１号公報 特開２００４−４００５６号公報 特開平７−９４８５３号公報
近年では、半導体チップの高性能化によってそのパッドピッチが狭小化してきており、それに伴って配線基板の接続パッドのピッチの狭小化が要求されている。上記した従来技術において、はんだの表面張力を利用して接続パッド２２０上にはんだを安定して配置するためには、接続パッド２２０の幅ＷＡを引き出し配線部２４０の幅ＷＢより数十μｍ程度太く設定する必要がある。
接続パッド２２０の幅ＷＡが引き出し配線部２４０の幅ＷＢより十分に太くないと、はんだが接続パッド２２０の中央部からずれた位置に配置されたり、高さがばらついたりするからである。
配線基板の配線を形成するにあたり、形成可能な最小ピッチが４０μｍ（ライン：スペース＝２０：２０μｍ）の場合は、スペースを微細化することは困難であるので接続パッドの幅（ライン）を太くする分だけそのピッチを広げる必要がある。
例えば、前述した図１において、接続パッド２２０の幅ＷＡを引き出し配線部２４０の幅ＷＢより１５μｍ太く設定する場合は、形成可能な最小ピッチが４０μｍであっても配線のピッチは５５μｍ（ライン：スペース＝３５：２０μｍ）と大きくなってしまう。
これは、フォトリソグラフィに基づくパターニング技術の実力が向上しない限り、それ以上の狭小ピッチには対応できないことを意味し、半導体チップのパッドのさらなるピッチ狭小化に容易に対応できない問題がある。
本発明は以上の課題を鑑みて創作されたものであり、接続パッド上にはんだが設けられるフリップチップ実装用の配線基板において、接続パッドのピッチを狭小化できる配線基板及びその製造方法と半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は配線基板に係り、複数の接続パッドと前記複数の接続パッドにそれぞれ繋がる引き出し配線部とが表層側の絶縁層に配置された構造を有する配線基板であって、前記引き出し配線部は前記接続パッドから屈曲して配置されており、前記接続パッド上に突出するはんだ層が設けられていることを特徴とする。
本願発明者は、表面張力を利用してはんだを引き出し配線部から接続パッド上に集中して配置する方法において、はんだが屈曲部側に向けて移動して集中する特性を有することを見出した。本発明では、この原理を利用して接続パッドから屈曲して引き出し配線部を設けることにより、接続パッド上に引き出し配線部上のはんだを集中させるようにしている。
従来技術のように直線状の配線の一部の幅を太くして接続パッドを構成する方法では、接続パッドの幅を引き出し配線部の幅より数十μｍ太く設定する必要があり、接続パッドのピッチ狭小化に容易に対応できない。
しかしながら、本発明では配線の屈曲部にはんだが集中する特性を利用するので、引き出し配線部のピッチを対応可能な最小ピッチに設定し、その屈曲部側に接続パッドを設ければよい。従って、接続パッドの幅は、引き出し配線部の屈曲角度に対応する分だけ太くなるだけなので、従来技術よりも接続パッドのピッチの狭小化を図ることができる。しかも、引き出し配線部上のはんだを接続パッドの上に安定して集中させて配置することができる。
本発明の一つの態様では、接続パッド及び引き出し配線部は、最上の保護絶縁層（ソルダレジスト）の開口部に露出した状態で絶縁層の上に配置されていてもよいし、保護絶縁層を省略し、接続パッド及び引き出し配線部の上面が露出するように絶縁層にそれらが埋設されていてもよい。
また、上記課題を解決するため、本発明は配線基板の製造方法に係り、複数の接続パッドと前記複数の接続パッドにそれぞれ繋がる引き出し配線部とが表層側の絶縁層に配置された構造を有し、前記引き出し配線部が接続パッドから屈曲して配置された配線基板を用意する工程と、前記接続パッド及び前記引き出し配線部の上にはんだを形成する工程と、前記はんだをリフロー加熱することによって、前記引き出し配線部の上の前記はんだを前記接続パッド上に移動させて集めることにより、前記接続パッド上に突出するはんだ層を形成する工程とを有することを特徴とする。
本発明の配線基板の製造方法を使用することにより、上記した配線基板を容易に製造することができる。本発明の好適な態様では、引き出し配線部の屈曲角度は接続パッドのピッチが所要の寸法以下になるように調整される。
以上説明したように、本発明では、接続パッド上にはんだが設けられる配線基板において、従来技術よりも接続パッドを狭ピッチ化できると共に、接続パッド上に安定してはんだが集中して配置される。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図３は本発明の第１実施形態の配線基板の接続パッドを示す平面図、図４〜図６は同じく配線基板の接続パッド上にはんだを形成する方法を示す平面図及び断面図である。
図３に示すように、第１実施形態の配線基板１０では、最上にソルダレジスト１２（保護絶縁層）が設けられており、その開口部１２ａに層間絶縁層３０の上に形成された複数の配線２０が露出している。ソルダレジスト１２の開口部１２ａに露出する配線２０は、中央部に配置された接続パッド２２とその上下端部からそれぞれ屈曲して延在する引き出し配線部２４とにより構成される。
接続パッド２２は長さＬ（例えば５０〜１５０μｍ）をもった長方形状で形成され、その長手方向が垂直方向を向いて配置されている。一方、上側の引き出し配線部２４は、接続パッド２２の上部の水平辺ＨＳ（拡大図参照）から屈曲角度θで左側に傾いて屈曲して配置されている。また同様に、下側の引き出し配線部２４は、接続パッド２２の下側の水平辺から屈曲角度θで右側に傾いて屈曲して配置されている。
このように、第１実施形態では、接続パッド２２の両端部から引き出し配線部２４がそれぞれ屈曲して配置されており、２つの屈曲部Ｂの間に接続パッド２２が配置されている。
本願発明者は、表面張力を利用してはんだを引き出し配線部から接続パッド上に集中して配置する方法を鋭意研究した結果、上記した引き出し配線部２４上のはんだが屈曲部Ｂ側に向けて移動して集中する特性を有することを見出した。
後に説明するように、屈曲部Ｂで挟まれた部分を接続パッド２２とすることにより、従来技術のような直線状の配線の一部の幅を太くして接続パッドを構成する方法よりも接続パッドのピッチを狭小化でき、かつはんだを安定して接続パッドに集中して配置することができる。
次に、本実施形態の配線基板の接続パッド上にはんだ層を形成する方法について説明する。まず、図４（ａ）に示すような配線基板１０を用意する。図４（ａ）は上記した図３の配線基板１０のＩ―Ｉに沿った断面（接続パッド２２の断面部）のうち配線２０下の層間絶縁層３０から上側を模式的に示したものである。
図４（ａ）では、最上の配線２０としてその接続パッド２２が示されている。配線２０は銅などの金属から形成され、層間絶縁層３０は樹脂などから形成される。
配線基板１０の最上には複数の配線２０（接続パッド２２及び引き出し配線部２４（図３））を露出させる開口部１２ａが設けられたソルダレジスト１２（保護絶縁層）が形成されている。
なお、図３及び図４（ａ）においてソルダレジスト１２を省略した形態としてもよい。あるいは、ソルダレジスト１２を省略し、かつ配線２０の上面と層間絶縁層３０の上面とが同一面となるように、配線２０が層間絶縁層３０に埋め込まれた形態であってもよい。つまり、この場合は、層間絶縁層３０の上面側に配線２０の上面のみが露出し、その側面及び下面が層間絶縁層３０に埋め込まれる。
また、配線基板１０は、フリップチップ実装用の配線基板であれば各種のものを使用することができる。
次いで、図４（ｂ）に示すように、ソルダレジスト１２の開口部１２ａに露出する配線２０（接続パッド２２及び引き出し配線部２４（図３））に粘着層４０を形成する。図４（ａ）の構造体を金属の表面のみに選択的に粘着剤を形成する液に浸漬させることにより、配線２０に粘着層４０を選択的に形成することができる。粘着層４０の一例としては、イミダゾール系の有機被膜から形成される。
続いて、図４（ｃ）に示すように、配線２０（接続パッド２２及び引き出し配線部２４（図３））の上の粘着層４０に多数のはんだ粉４２ａを付着させることにより、配線２０をはんだ粉４２ａで被覆する。はんだ粉４２ａの材料としては、例えば、錫（Ｓｎ）−銀（Ａｇ）はんだが使用される。このとき、層間絶縁層３０やソルダレジスト１２の上に静電気などで付着した不要なはんだ粉４２ａが除去される。
次いで、図４（ｄ）に示すように、はんだ粉４２ａを付着させた配線２０の上にフラックス４４を塗布する。さらに、はんだの組成に応じたリフロー温度ではんだ粉４２ａをリフロー加熱する。このとき、フラックス４４によって各はんだ粉４２ａの表面の酸化層が除去されて多数のはんだ粉４２ａが溶融して一体化する。
またこのとき、図５の平面図に示すように、接続パッド２２の上下側に繋がる引き出し配線部２４に付着したはんだ粉４２ａは溶融する際にはんだの表面張力によって屈曲部Ｂ側に向かって移動し、これによってはんだが接続パッド２２の上に集中して配置される。前述したように、配線上のはんだは溶融する際に屈曲部側に向けて移動する特性を有するからである。
このようにして、図５の断面図及び平面図に示すように、接続パッド２２の上に十分なボリュームのはんだ層（はんだバンプ）４２（図５の平面図では斜線部）が上側に突出して形成される。図５の断面図では、その下の平面図のＩＩ−ＩＩに沿った断面が模式的に描かれている。
はんだ層４２のボリューム（量や高さ）は、はんだ粉４２ａの径、又は接続パッド２２や引き出し配線部２４の長さ（面積）によって調整可能である。接続パッド２２上に形成されるはんだ層４２の高さは例えば１０〜３０μｍであり、フリップチップ実装される半導体チップの仕様に合わせて適宜調整される。
なお、はんだ層４２の材料として、はんだ粉４２ａを使用したが、はんだペーストをスクリーン印刷などで配線２０の上に形成してもよいし、あるいは、電解めっきによって配線２０の上にはんだを形成してもよい。その後に、はんだペーストやはんだめっき層を同様にリフロー加熱すればよい。
その後に、図６の上図に示すように、配線基板１０の上面のフラックス４４の残渣を除去して洗浄する。図６の下図は、図６の上図の接続パッド２２及び引き出し配線部２４の幅方向中央で切断した部分断面図である。図６の下図に示すように、引き出し配線部２４上の大部分のはんだが接続パッド２２上に集まって突出するはんだ層４２（バンプ）が形成されるが、引き出し配線部２４の上に薄膜のはんだが残存した状態となる。
以上により、配線基板１０の接続パッド２２上にはんだ層４２が上側に突出して形成されてフリップチップ実装用の配線基板１０が得られる。
本実施形態では、引き出し配線部２４を接続パッド２２から屈曲させて配置することにより、はんだを接続パッド２２上に集中させる手法を採用している。これにより、従来技術よりも接続パッド２２の幅を小さくすることができ、接続パッド２２のピッチを狭小化することができる。
本願発明者は、本実施形態の引き出し配線部２４が接続パッド２２から屈曲する構造（図３）において、引き出し配線部２４の屈曲角度θ（図３）を変えて得られる接続パッドのピッチを従来技術の接続パッドのピッチと比較した。
図７は本実施形態の接続パッド及び従来技術の接続パッドの各対応可能ピッチを表にして比較した図である。
図７に示すように、配線基板のデザインルール（形成可能な最小ピッチ）として、ピッチ４０μｍ（ライン（Ｌ）：スペース（Ｓ）＝２０：２０μｍ）とピッチ３０μｍ（ライン（Ｌ）：スペース（Ｓ）＝１５：１５μｍ）の場合を想定した。また、従来技術（図１参照）では、接続パッドの幅ＷＡが引き出し配線部の幅ＷＢより１０μｍ太い場合を想定した。
最初に、配線基板のＬ／Ｓのデザインルールがピッチ４０μｍ（Ｌ：Ｓ＝２０：２０μｍ）場合について説明する。この場合、従来技術（図１）では、接続パッド２２０の幅ＷＡを１０μｍ太らせるとその対応可能ピッチは、５０μｍ（Ｌ（２０μｍ）＋Ｓ（２０μｍ）＋ＷＡ（３０μｍ）−Ｗ２（２０μｍ）となる。
これに対して、本実施形態の接続パッド２２のピッチを比較してみる。図７に示すように、まず、引き出し配線部２４を最小ピッチ４０μｍ（ライン（Ｌ１）：スペース（Ｓ１）２０：２０μｍ）で形成する際の接続パッド２２のライン（Ｌ２）：スペース（Ｓ２）の各幅を算出してみる。図８を参照すると、接続パッド２２のライン（Ｌ２）の幅は、引き出し配線部２４のライン（Ｌ１）／ＣＯＳθの計算式によってで算出される。また同様に、接続パッド２２の間のスペース（Ｓ２）の幅は、引き出し配線部２４のスペース（Ｓ１）／ＣＯＳθの計算式によって算出される。
この計算式に基づいて、引き出し配線部２４のライン（Ｌ１）：スペース（Ｓ１）が最小の２０：２０μｍで形成される場合、屈曲角度θによって接続パッド２２のライン（Ｌ２）：スペース（Ｓ２）の幅がどのように変化するか算出した。この接続パッド２２のライン（Ｌ２）及びスペース（Ｓ２）の幅を加算した値が本実施形態の接続パッドの対応可能ピッチとなる。
図７に示すように、引き出し配線部２４の屈曲角度θが大きくなるにつれて接続パッド２２のライン（Ｌ２）：スペース（Ｓ２）の各幅が大きくなり、従来技術の対応可能ピッチ（５０μｍ）よりもピッチが小さくなる屈曲角度θは３６．５°以下である。例えば、屈曲角度θが２５°の場合は、対応可能ピッチが４４．１４μｍとなり、従来技術の対応可能ピッチ（５０μｍ）よりもピッチを５．８６μｍ小さくすることが可能である。このように、配線基板のデザインルールがピッチ４０μｍ（Ｌ：Ｓ＝２０：２０μｍ）の場合は、屈曲角度が３６°程度まで従来技術より接続パッド２２の狭ピッチ化が可能であることが分る。
本願発明者は、引き出し配線部２４の屈曲角度θを変えた実験サンプルを作成し、前述した方法によって接続パッド２２上にはんだ層を形成した。その結果によれば、引き出し配線部２４の屈曲角度が２０°以上ではんだ層が接続パッド２２の中央部に形成され、かつはんだ層の高さのはらつきがスペック範囲であり、安定して歩留りよくはんだ層を形成できることが分かった。しかしながら、引き出し配線部２４の屈曲角度θが２０°を下回ると、はんだ層が接続パッド２２の中央部から多少ずれて配置されたり、はんだ層の高さのばらつきが大きくなったりすることがあった。
従って、引き出し配線部２４のピッチが４０μｍの場合は、引き出し配線部２４の屈曲角度θをはんだ層が良好に形成される２０°から対応可能ピッチを従来技術より狭くできる３６．５°の範囲に設定することが好ましい。引き出し配線部２４の屈曲角度θをこの範囲に設定することにより、従来技術よりも接続パッドの対応可能ピッチを狭小化できると共に、表面張力によってはんだ層を接続パッドの中央部に高さのばらつきが発生することなく安定して配置することができる。
次に、配線基板のデザインルールがピッチ３０μｍ（Ｌ：Ｓ＝１５：１５μｍ）場合について説明する。この場合、従来技術では、接続パッド２２０の幅ＷＡを１０μｍ太らせるとその対応可能ピッチは４０μｍ（Ｌ（１５μｍ）＋Ｓ（１５μｍ）＋ＷＡ（２５μｍ）−Ｗ２（１５μｍ）となる。
そして、上記した計算式によって、引き出し配線部２４の屈曲角度θに対する接続パッド２２のライン（Ｌ２）：スペース（Ｓ２）を同様に算出した。
引き出し配線部２４の屈曲角度θが大きくなるにつれて接続パッド２２のライン（Ｌ２）：スペース（Ｓ２）が大きくなり、従来技術の対応可能ピッチ（４０μｍ）よりもピッチが小さくなる屈曲角度θは４１°以下である。例えば、屈曲角度θが２５°の場合は、対応可能ピッチが３３．１μｍとなり、従来技術の対応可能ピッチ（４０μｍ）よりもピッチを６．９μｍ小さくすることが可能である。
このように、配線基板のデザインルールがピッチ３０μｍ（Ｌ：Ｓ＝１５：１５μｍ）の場合は、屈曲角度が４１°程度まで従来技術より接続パッド２２の狭ピッチ化が可能であることが分る。
以上のように、接続パッド２２に繋がる引き出し配線部２４を屈曲させることにより、引き出し配線部２４上のはんだを表面張力によって接続パッド２２上に安定して集めて配置することが可能である。しかも、従来技術と違って接続パッド２２のライン幅を引き出し配線部２４のライン幅から数十μｍ太くする必要がなく、引き出し配線部２４の屈曲角度θに対応して接続パッド２２のラインの幅が太くなるだけである。例えば、配線基板のデザインルールがピッチ４０μｍの場合、引き出し配線部２４の屈曲角度θが３５°のとき、接続パッド２２のラインの幅は引き出し配線部２４から４．４μｍ程度太くなるだけである。
従来技術では、接続パッド２２のライン幅を引き出し配線部２４より４μｍ程度太くしただけでは、はんだが上手く接続パッドに集まらず、その高さもかなりばらつくことが確認されており、本実施形態の接続パッドから引き出し配線部を屈曲させる方式は有用であることが理解される。
図９には本実施形態の第１変形例の配線基板の接続パッドが示されている。前述した図３では、接続パッド２２の上側に繋がる引き出し配線部２４が垂直方向から左側に傾いて屈曲部Ｂを構成し、接続パッド２２の下側に繋がる引き出し配線部２４が垂直方向から右側に傾いて屈曲部Ｂを構成している。
図９に示すように、第１変形例の配線基板１０ａでは、接続パッド２２の上下側に繋がる引き出し配線部２４が垂直方向からそれぞれ左側に傾いて屈曲している。つまり、接続パッド２２の上下側の引き出し配線部２４は接続パッド２２の中央を軸として対称となって配置されている。
また、図１０には本実施形態の第２変形例の配線基板の接続パッドが示されている。図１０に示す第２変形例の配線基板１０ｂのように、接続パッド２２の上側にのみに引き出し配線部２４が屈曲して繋がっていてもよい。つまり、本実施形態では、接続パッド２２が屈曲する２つの引き出し配線部２４に繋がって２つの屈曲部Ｂの間に挟まれていてもよいし、接続パッド２２の一端のみに屈曲する引き出し配線部２４が繋がっていてもよい。
図９及び図１０においてその他の要素は図３と同一であるので、同一符号を付してその説明を省略する。図９及び図１０の第１、第２変形例においても、図３の配線基板１０と同様な効果を奏する。
次に、本実施形態の配線基板１０の接続パッド２２に半導体チップをフリップチップ接続する方法について説明する。図１１（ａ）に示すように、金バンプ５２を備えた半導体チップ５０（ＬＳＩチップ）を用意する。図１１（ａ）の例では、半導体チップ５０の金バンプ５２として、ワイヤバンプ法によって形成されたものが示されている。なお、金バンプ５２の他にはんだバンプなどの各種の金属バンプを備えた半導体チップ５０を使用してもよい。
次いで、図１１（ｂ）に示すように、前述した配線基板１０の接続パッド２２上のはんだ層４２に半導体チップ５０の金バンプ５２を配置し、半導体チップ５０を配線基板１０側に加温・加圧ボンディングする。これにより、配線基板１０の接続パッド２２にはんだ層４２を介して半導体チップ５０の金バンプ５２がフリップチップ接続される。
図１１（ｃ）は図１１（ｂ）の構造体を配線２０の幅方向中央で切断した断面図であり、配線基板１０の厚み方向全体が模式的に示されている。図１１（ｃ）に示すように、配線基板１０の配線２０の一端側にはそれに繋がるランド２３が形成されている。そして、ランド２３は層間絶縁層３０に設けられた貫通電極が充填されたビアホールＶＨを介して層間絶縁層３０の下面に形成された接続部６０を備えた最下配線に接続されている。さらに、配線基板１０の下面側の最下配線の接続部６０に開口部１４ａが設けられたソルダレジスト１４が形成されている。
そして、配線基板１０と半導体チップ５０との隙間にアンダーフィル樹脂５４を充填する。さらに、配線基板１０の下面側の最下配線の接続部６０にはんだホールを搭載するなどして外部接続端子５６を形成する。
以上により、本実施形態の配線基板１０の接続パッド２２に半導体チップ５０がフリップチップ接続されて構成される半導体装置１が得られる。本実施形態では、配線基板のデザインルールが同一であっても、従来技術よりも狭小ピッチの接続パッドを備えた配線基板を容易に設計できるので、より高性能な半導体チップが実装された半導体装置を低コストで製造することができる。
（第２の実施形態）
図１２は本発明の第２実施形態の配線基板を示す平面図である。前述した第１実施形態の配線基板１０の接続パッド２２は長さＬをもつ長方形状であり、その上下側に引き出し配線部２４が屈曲して繋がっている。
図１２に示すように、第２実施形態の配線基板１０ｃでは、ソルダレジスト１２の開口部１２ａに複数の引き出し配線部２４が配置されている。そして、上下側に配置された各引き出し配線部２４は屈曲部Ｂを介してそれぞれ繋がっており、その屈曲部Ｂがそれぞれ接続パッド２２（斜線部）となっている。第２実施形態においても、引き出し配線部２４は、接続パッド２２の上下部の水平辺ＨＳに対して所要の屈曲角度で傾いて繋がることで接続パッド２２から屈曲している。
図１２のその他の要素は第１実施形態の図３と同一であるので、同一符号を付してその説明を省略する。
第２実施形態では、第１実施形態と同様に、接続パッド２２（屈曲部Ｂ）及び引き出し配線部２４の上にはんだが形成され、はんだがリフロー加熱される。これにより、引き出し配線部２４上のはんだが屈曲部Ｂ側に向けて移動し、屈曲部Ｂに配置された接続パッド２２に十分なボリュームのはんだ層が上側に突出して形成される。
第２実施形態は、第１実施形態と同様な効果を奏する。
図１は従来技術の配線基板の接続パッドを示す平面図である。 図２は従来技術の配線基板の接続パッド上にはんだ層が形成される様子を示す平面図である。 図３は本発明の第１実施形態の配線基板の接続パッドを示す平面図である。 図４（ａ）〜（ｄ）は本発明の第１実施形態の配線基板の接続パッド上にはんだ層を形成する方法を示す断面図（その１）である。 図５は本発明の第１実施形態の配線基板の接続パッド上にはんだ層を形成する方法を示す断面図及び平面図（その２）である。 図６は本発明の第１実施形態の配線基板の接続パッド上にはんだ層を形成する方法を示す断面図（その３）である。 図７は本発明の第１実施形態の配線基板の接続パッドと従来技術の配線基板の接続パッドとの対応可能ピッチを表にして比較した図である。 図８は、図７において引き出し配線部のライン及びスペースの幅から接続パッドのライン及びスペースの幅を算出するための計算式の説明を補足する図である。 図９は本発明の第１実施形態の第１変形例の配線基板の接続パッドを示す平面図である。 図１０は本発明の第１実施形態の第２変形例の配線基板の接続パッドを示す平面図である。 図１１（ａ）〜（ｃ）は本発明の第１実施形態の配線基板の接続パッドに半導体チップをフリップチップ接続する方法及び半導体装置を得る方法を示す断面図である。 図１２は本発明の第２実施形態の配線基板の接続パッドを示す平面図である。
符号の説明
１…半導体装置、１０，１０ａ〜１０ｃ…配線基板、１２，１４…ソルダレジスト、１２ａ，１４ａ…開口部、２２…接続パッド、２４…引き出し配線部、２０…配線、２３…ランド、３０…層間絶縁層、４０…粘着層、４２ａ…はんだ粉、４２…はんだ層、４４…フラックス、５０…半導体チップ、５２…金バンプ、５４…アンダーフィル樹脂、５６…外部接続端子、最下配線の接続部…６０、ＶＨ…ビアホール、Ｂ…屈曲部、ＨＳ…水平辺。

Claims (9)

  1. 複数の接続パッドと前記複数の接続パッドにそれぞれ繋がる引き出し配線部とが表層側の絶縁層に配置された構造を有する配線基板であって、
    前記引き出し配線部は前記接続パッドから屈曲して配置されており、前記接続パッド上に突出するはんだ層が設けられていることを特徴とする配線基板。
  2. 前記引き出し配線部は長方形状の前記接続パッドの両端側にそれぞれ繋がっていることを特徴とする請求項１に記載の配線基板。
  3. 前記引き出し配線部の各々は屈曲部を介して繋がっており、前記屈曲部が前記接続パッドとなっていることを特徴とする請求項１に記載の配線基板。
  4. 前記接続パッド上のはんだ層は、前記接続パッド及び前記引き出し配線部の上に形成されたはんだがリフロー加熱されて前記接続パッド上に集められて形成されることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
  5. 請求項１乃至４のいずれか一項の配線基板と、
    前記配線基板の前記接続パッドに前記はんだ層を介してバンプが接合された半導体チップとを有することを特徴とする半導体装置。
  6. 複数の接続パッドと前記複数の接続パッドにそれぞれ繋がる引き出し配線部とが表層側の絶縁層に配置された構造を有し、前記引き出し配線部が接続パッドから屈曲して配置された配線基板を用意する工程と、
    前記接続パッド及び前記引き出し配線部の上にはんだを形成する工程と、
    前記はんだをリフロー加熱することによって、前記引き出し配線部の上の前記はんだを前記接続パッド上に移動させて集めることにより、前記接続パッド上に突出するはんだ層を形成する工程とを有することを特徴とする配線基板の製造方法。
  7. 前記引き出し配線部は長方形状の接続パッドの両端側にそれぞれ繋がっていることを特徴とする請求項６に記載の配線基板の製造方法。
  8. 前記引き出し配線部の各々は屈曲部を介して繋がっており、前記屈曲部が前記接続パッドとなっていることを特徴とする請求項６に記載の配線基板の製造方法。
  9. 前記引き出し配線部の前記接続パッドからの屈曲角度は、前記接続パッドのピッチが所要の寸法以下になるように調整されることを特徴とする請求項６乃至７のいずれか一項に記載の配線基板の製造方法。
JP2007274011A 2007-10-22 2007-10-22 配線基板及びその製造方法と半導体装置 Pending JP2009105139A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007274011A JP2009105139A (ja) 2007-10-22 2007-10-22 配線基板及びその製造方法と半導体装置
KR1020080097989A KR101501626B1 (ko) 2007-10-22 2008-10-07 배선 기판 및 그 제조 방법과 반도체 장치
TW097138886A TWI460799B (zh) 2007-10-22 2008-10-09 佈線基材及其製造方法以及半導體元件
US12/254,382 US8222749B2 (en) 2007-10-22 2008-10-20 Wiring substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007274011A JP2009105139A (ja) 2007-10-22 2007-10-22 配線基板及びその製造方法と半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012001062A Division JP5501387B2 (ja) 2012-01-06 2012-01-06 配線基板及びその製造方法と半導体装置

Publications (1)

Publication Number Publication Date
JP2009105139A true JP2009105139A (ja) 2009-05-14

Family

ID=40562661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274011A Pending JP2009105139A (ja) 2007-10-22 2007-10-22 配線基板及びその製造方法と半導体装置

Country Status (4)

Country Link
US (1) US8222749B2 (ja)
JP (1) JP2009105139A (ja)
KR (1) KR101501626B1 (ja)
TW (1) TWI460799B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287646A (ja) * 2009-06-10 2010-12-24 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
JP2012074575A (ja) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd 半導体パッケージ基板
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2014053647A (ja) * 2013-12-18 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2014187186A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5514560B2 (ja) 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
US8742578B2 (en) 2012-07-19 2014-06-03 International Business Machines Corporation Solder volume compensation with C4 process
US8759210B2 (en) 2012-07-19 2014-06-24 International Business Machines Corporation Control of silver in C4 metallurgy with plating process
US9461008B2 (en) 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment
TWI504320B (zh) * 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
JP6458801B2 (ja) * 2014-06-27 2019-01-30 ソニー株式会社 半導体装置およびその製造方法
CN105517346B (zh) * 2014-09-23 2019-03-01 深南电路有限公司 一种电路板的制作方法及电路板
KR102595086B1 (ko) * 2016-07-08 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10615321B2 (en) * 2017-08-21 2020-04-07 Seoul Semiconductor Co., Ltd. Light emitting device package
KR102450622B1 (ko) * 2017-08-21 2022-10-07 서울반도체 주식회사 발광 다이오드 패키지
TWI693682B (zh) * 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005274673A (ja) * 2004-03-23 2005-10-06 Alps Electric Co Ltd 配線パターン及び電気素子並びに液晶表示装置
JP2008227050A (ja) * 2007-03-12 2008-09-25 Fujitsu Ltd 配線基板及び電子部品の実装構造

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US223608A (en) * 1880-01-13 Adalbert
US4951098A (en) * 1988-12-21 1990-08-21 Eastman Kodak Company Electrode structure for light emitting diode array chip
JPH03115062A (ja) 1989-09-28 1991-05-16 Murao & Co Ltd 自動ワインダーの管糸投入供給装置
JP2513333Y2 (ja) * 1990-03-12 1996-10-02 シーアイ化成 株式会社 スプリンクラ―のシャフト構造
US5160409A (en) * 1991-08-05 1992-11-03 Motorola, Inc. Solder plate reflow method for forming a solder bump on a circuit trace intersection
US5194137A (en) * 1991-08-05 1993-03-16 Motorola Inc. Solder plate reflow method for forming solder-bumped terminals
DE69215377T2 (de) 1991-08-05 1997-05-15 Motorola Inc Aufschmeltzlötsverfahren zum bilden von einem löthocker auf einer printplatte
JP3115062B2 (ja) * 1991-10-21 2000-12-04 株式会社リコー 光情報記録媒体
JPH05129366A (ja) * 1991-11-08 1993-05-25 Fujitsu Ltd 集積回路用ｔａｂ実装構造
JPH0794853A (ja) 1993-09-25 1995-04-07 Tanaka Kikinzoku Kogyo Kk プリント配線板の金属端子上への半田コーティング方法
US5604330A (en) * 1994-12-29 1997-02-18 Intel Corporation Staggered land pad pattern on substrate for tab interconnection
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
US6127196A (en) * 1995-09-29 2000-10-03 Intel Corporation Method for testing a tape carrier package
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP3679199B2 (ja) * 1996-07-30 2005-08-03 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
CN1145206C (zh) * 1997-01-23 2004-04-07 精工爱普生株式会社 膜载带、半导体组装体、半导体装置及其制造方法、安装基板
US7269028B2 (en) * 1997-10-16 2007-09-11 Celestica, Inc. Trace-pad interface for improved signal quality
JP3420076B2 (ja) 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
WO2000014802A1 (fr) * 1998-09-09 2000-03-16 Seiko Epson Corporation Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP2000315776A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
JP3403689B2 (ja) * 1999-06-25 2003-05-06 沖電気工業株式会社 半導体装置
TW469552B (en) * 1999-12-10 2001-12-21 Toshiba Corp TAB type semiconductor device
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
JP2002016175A (ja) * 2000-06-29 2002-01-18 Hitachi Cable Ltd スティフナ付きｔａｂテープ及びそれを用いた半導体装置
US6577004B1 (en) * 2000-08-31 2003-06-10 Micron Technology, Inc. Solder ball landpad design to improve laminate performance
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US7061093B2 (en) * 2001-09-07 2006-06-13 Ricoh Company, Ltd. Semiconductor device and voltage regulator
CN100482041C (zh) * 2002-05-17 2009-04-22 日本电气株式会社 印刷布线板
JP2004040056A (ja) 2002-07-08 2004-02-05 Shinko Electric Ind Co Ltd 配線パターンの構造及びバンプの形成方法
TWI245377B (en) * 2004-11-05 2005-12-11 Advanced Semiconductor Eng Staggered wirebonding configuration
JP3115062U (ja) * 2005-07-25 2005-11-04 ハリマ化成株式会社 回路パターン
JP5598787B2 (ja) * 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
JP4956173B2 (ja) * 2006-12-19 2012-06-20 新光電気工業株式会社 フリップチップ実装用基板
US8102057B2 (en) * 2006-12-27 2012-01-24 Hewlett-Packard Development Company, L.P. Via design for flux residue mitigation
US7732921B2 (en) * 2008-03-27 2010-06-08 Powertech Technology Inc. Window type BGA semiconductor package and its substrate
JP2010147070A (ja) * 2008-12-16 2010-07-01 Elpida Memory Inc 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005274673A (ja) * 2004-03-23 2005-10-06 Alps Electric Co Ltd 配線パターン及び電気素子並びに液晶表示装置
JP2008227050A (ja) * 2007-03-12 2008-09-25 Fujitsu Ltd 配線基板及び電子部品の実装構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287646A (ja) * 2009-06-10 2010-12-24 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
JP2012074575A (ja) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd 半導体パッケージ基板
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2014187186A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014053647A (ja) * 2013-12-18 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US8222749B2 (en) 2012-07-17
US20090102062A1 (en) 2009-04-23
KR101501626B1 (ko) 2015-03-11
KR20090040841A (ko) 2009-04-27
TW200929406A (en) 2009-07-01
TWI460799B (zh) 2014-11-11

Similar Documents

Publication Publication Date Title
JP2009105139A (ja) 配線基板及びその製造方法と半導体装置
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US11062982B2 (en) Packaged semiconductor device with a particle roughened surface
KR20130130685A (ko) 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
US11437333B2 (en) Packaged semiconductor device with a reflow wall
US9171814B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7419897B2 (en) Method of fabricating circuit board having different electrical connection structures
US20110133332A1 (en) Package substrate and method of fabricating the same
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
TW201403726A (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
US20130334684A1 (en) Substrate structure and package structure
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP6674284B2 (ja) 実装構造及びモジュール
JP5501387B2 (ja) 配線基板及びその製造方法と半導体装置
US20160254241A1 (en) Printed circuit board and soldering method
KR101534849B1 (ko) 플립칩 패키지 및 그 제조방법
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置
CN111403304A (zh) 形成迹线上凸块(bot)组件的方法和半导体结构
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120131