JP3867785B2 - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
JP3867785B2
JP3867785B2 JP2002300265A JP2002300265A JP3867785B2 JP 3867785 B2 JP3867785 B2 JP 3867785B2 JP 2002300265 A JP2002300265 A JP 2002300265A JP 2002300265 A JP2002300265 A JP 2002300265A JP 3867785 B2 JP3867785 B2 JP 3867785B2
Authority
JP
Japan
Prior art keywords
optical
electrode
chip
substrate
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002300265A
Other languages
English (en)
Other versions
JP2004134710A (ja
Inventor
政則 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002300265A priority Critical patent/JP3867785B2/ja
Priority to US10/687,548 priority patent/US7071567B2/en
Publication of JP2004134710A publication Critical patent/JP2004134710A/ja
Application granted granted Critical
Publication of JP3867785B2 publication Critical patent/JP3867785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、光モジュール及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平４−２８２６０号公報
【０００３】
【発明の背景】
複数の半導体チップを基板上で積層するスタック型の半導体装置が知られている。これによれば、複数の半導体チップの一体化が図れるので、基板上の占有面積を小さくすることができ、製品の小型化を図ることができる。従来のスタック型の半導体装置によれば、ワイヤボンディング技術を適用することが一般的であり、ワイヤを使用するので薄型化及び小型化に限界があった。特に、光学チップを有する撮像装置においては、製品の薄型化及び小型化が要求されている。
【０００４】
本発明の目的は、複数のチップを積層し、かつ、製品の薄型化及び小型化を図ることにある。
【０００５】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、配線パターンが形成された基板と、
前記基板の上方に設けられ、前記基板を向く面に第１の電極を有する第１の半導体チップと、
前記第１の半導体チップの上方に設けられ、前記基板を向く面に第２の電極を有する第２の半導体チップと、
を含み、
前記基板は、前記第１の電極から前記第２の電極に傾斜する屈曲部を有し、
前記配線パターンは、前記屈曲部に沿って延びて、前記第１及び第２の電極に電気的に接続されてなる。
【０００６】
本発明によれば、基板を屈曲させることで、配線パターンを第１及び第２の電極に電気的に接続する。したがって、半導体チップの積層体の大きさに極めて近い、薄型化及び小型化の半導体装置を提供することができる。
【０００７】
（２）この半導体装置において、
前記基板の前記屈曲部には、前記第１及び第２の電極の方向に交差する方向に延びるスリットが形成されてもよい。
【０００８】
これによって、基板の屈曲部を形成しやすくすることができる。
【０００９】
（３）この半導体装置において、
前記基板の前記屈曲部には、前記配線パターンを覆う絶縁膜が形成されてもよい。
【００１０】
これによって、配線パターンが第１及び第２の半導体チップに接触するのを防止できる。
【００１１】
（４）この半導体装置において、
前記第１の電極は、前記第１の半導体チップの端部に配置されてもよい。
【００１２】
これによって、配線パターンが第１の半導体チップに接触するのを防止できる。
【００１３】
（５）本発明に係る光モジュールは、配線パターン及び開口部が形成された基板と、
前記基板の上方に設けられ、前記基板を向く面に光学的部分及び第１の電極を有し、前記開口部に対向して前記光学的部分が配置された光学チップと、
前記光学チップの上方に設けられ、前記基板を向く面に第２の電極を有する回路チップと、
を含み、
前記基板は、前記第１の電極から前記第２の電極に傾斜する屈曲部を有し、
前記配線パターンは、前記屈曲部に沿って延びて、前記第１及び第２の電極に電気的に接続されてなる。
【００１４】
本発明によれば、基板を屈曲させることで、配線パターンを第１及び第２の電極に電気的に接続する。したがって、チップの積層体の大きさに極めて近い、薄型化及び小型化の光モジュールを提供することができる。
【００１５】
（６）この光モジュールにおいて、
前記基板の前記屈曲部には、前記第１及び第２の電極の方向に交差する方向に延びるスリットが形成されてもよい。
【００１６】
これによって、基板の屈曲部を形成しやすくすることができる。
【００１７】
（７）この光モジュールにおいて、
前記基板の前記屈曲部には、前記配線パターンを覆う絶縁膜が形成されてもよい。
【００１８】
これによって、配線パターンが光学チップ及び回路チップに接触するのを防止できる。
【００１９】
（８）この光モジュールにおいて、
前記第１の電極は、前記光学チップの端部に配置されてもよい。
【００２０】
これによって、配線パターンが光学チップに接触するのを防止できる。
【００２１】
（９）この光モジュールにおいて、
前記光学チップの前記光学的部分から間隔をあけて配置されたレンズと、
前記レンズを保持するとともに、少なくとも前記光学的部分を囲むように設けられた筐体と、
をさらに含んでもよい。
【００２２】
（１０）本発明に係る光モジュールは、第１の電極を表面に有する第１の回路チップと、
第２の電極を表面に有する第２の回路チップであって、前記第２の回路チップの裏面が前記第１の回路チップの裏面に固着された前記第２の回路チップと、
表面に第３の電極及び第１の光学的部分を有する第１の光学チップであって、前記第１の光学チップの裏面が前記第１の回路チップの前記表面に固着された前記第１の光学チップと、
表面に第４の電極及び第２の光学的部分を有する第２の光学チップであって、前記第２の光学チップの裏面が前記第２の回路チップの前記表面に固着された前記第２の光学チップと、
前記第１の光学的部分に対向して配置された第１の開口部を有する第１の基板と、前記第１の基板上に設けられ、前記第１の電極及び前記第３の電極に電気的に接続する第１の配線パターンと、を有する第１の配線基板と、
前記第２の光学的部分に対向して配置された第２の開口部を有する第２の基板と、前記第２の基板上に設けられ、前記第２の電極及び前記第４の電極に電気的に接続する第２の配線パターンとを有する第２の配線基板と、
を含み、
前記第１の基板は、前記第３の電極から前記第１の電極に傾斜する第１の屈曲部を有し、
前記第１の配線パターンは、前記第１の屈曲部に沿って延び、
前記第２の基板は、前記第２の電極から前記第４の電極に傾斜する第２の屈曲部を有し、
前記第２の配線パターンは、前記第２の屈曲部に沿って延びる。
【００２３】
本発明によれば、基板を屈曲させることで、それぞれの配線パターンをいずれかの電極に電気的に接続するので、チップの積層体の大きさに極めて近い、薄型化及び小型化の光モジュールを提供することができる。また、第１及び第２の光学チップは、それぞれの光学的部分が相互に反対方向を向くように配置されているので、例えば、第１及び第２の光学チップを相互に重なるように配置することができ、高密度化及び小型化の光モジュールを提供することができる。
【００２４】
（１１）本発明に係る光モジュールは、第１の電極を表面に有する第１の回路チップと、
第２の電極を表面に有する第２の回路チップであって、前記第２の回路チップの裏面が前記第１の回路チップの裏面に固着された前記第２の回路チップと、
表面に第３の電極及び第１の光学的部分を有する第１の光学チップであって、前記第１の光学チップの裏面が前記第１の回路チップの前記表面に固着された前記第１の光学チップと、
表面に第４の電極及び第２の光学的部分を有する第２の光学チップであって、前記第２の光学チップの裏面が前記第２の回路チップの前記表面に固着された前記第２の光学チップと、
前記第１の光学的部分に対向して配置された第１の開口部と前記第２の光学的部分に対向した配置された第２の開口部とを有する基板と、前記基板上に設けられ、前記第１の電極及び前記第３の電極に電気的に接続する第１の配線パターンと、前記基板上に設けられ、前記第２の電極及び前記第４の電極に電気的に接続する第２の配線パターンと、を含む配線基板と、
を含み、
前記基板は、前記第３の電極から前記第１の電極に傾斜する第１の屈曲部と、前記第２の電極から前記第４の電極に傾斜する第２の屈曲部と、を有し、
前記第１の配線パターンは、前記第１の屈曲部に沿って延び、
前記第２の配線パターンは、前記第２の屈曲部に沿って延びる。
【００２５】
本発明によれば、基板を屈曲させることで、それぞれの配線パターンをいずれかの電極に電気的に接続するので、チップの積層体の大きさに極めて近い、薄型化及び小型化の光モジュールを提供することができる。また、第１及び第２の光学チップは、それぞれの光学的部分が相互に反対方向を向くように配置されているので、例えば、第１及び第２の光学チップを相互に重なるように配置することができ、高密度化及び小型化の光モジュールを提供することができる。
【００２６】
（１２）この光モジュールにおいて、
前記第１の光学チップの上方に、前記第２の光学チップが配置されてもよい。
【００２７】
（１３）この光モジュールにおいて、
前記第１の光学チップの前記光学的部分から間隔をあけて配置された第１のレンズと、
前記第２の光学チップの前記光学的部分から間隔をあけて配置された第２のレンズと、
前記第１のレンズを保持するとともに、少なくとも前記第１の光学的部分を囲むように設けられた第１の筐体と、
前記第２のレンズを保持するとともに、少なくとも前記第２の光学的部分を囲むように設けられた第２の筐体と、
をさらに含んでもよい。
【００２８】
（１４）本発明に係る回路基板は、上記光モジュールが実装されている。
【００２９】
（１５）本発明に係る電子機器は、上記光モジュールを有する。
【００３０】
（１６）本発明に係る半導体装置の製造方法は、表面に第２の電極を有する第２の半導体チップの前記表面に、表面に第１の電極を有する第１の半導体チップの裏面を固着することと、
配線パターンが形成された基板を、前記第１の電極と前記第２の電極との間で屈曲させて、前記配線パターンに前記第１の電極及び前記第２の電極とを電気的に接続することと、を含む。
【００３１】
本発明によれば、基板を屈曲させて、配線パターンを第１及び第２の電極に電気的に接続するので、半導体チップの積層体の大きさに極めて近い、薄型化及び小型化の半導体装置を製造することができる。
【００３２】
（１７）この半導体装置の製造方法において、
前記配線パターンを、前記第１の電極に電気的に接続した後に、前記第２の電極に電気的に接続してもよい。
【００３３】
こうすることで、基板の屈曲部のための長さを確保しやすくなり、配線パターンを確実に第１及び第２の電極に電気的に接続することができる。
【００３４】
（１８）本発明に係る光モジュールの製造方法は、表面に第２の電極を有する回路チップの前記表面に、表面に第１の電極及び光学的部分を有する光学チップの裏面を固着することと、
開口部を有する基板及び前記基板上に設けられた配線パターンを有する配線基板を、前記開口部に前記光学的部分が対向するように配置し、
前記基板を、前記第１の電極と第２の電極との間で屈曲させて、前記配線パターンに前記第１の電極及び前記第２の電極とを電気的に接続することと、を含む。
【００３５】
本発明によれば、基板を屈曲させて、配線パターンを第１及び第２の電極に電気的に接続するので、チップの積層体の大きさに極めて近い、薄型化及び小型化の光モジュールを製造することができる。
【００３６】
（１９）この光モジュールの製造方法において、
前記配線パターンを、前記第１の電極に電気的に接続した後に、前記第２の電極に電気的に接続してもよい。
【００３７】
こうすることで、基板の屈曲部のための長さを確保しやすくなり、配線パターンを確実に第１及び第２の電極に電気的に接続することができる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００３９】
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係る光モジュールを示す図である。この光モジュールは、相互に積層された複数のチップ（光学チップ１０及び回路チップ４０を含む）と、基板５０と、を含む。図２は、光学チップの断面図である。
【００４０】
図２に示すように、光学チップ１０は、光学的部分１２を有する。光学的部分１２は、光が入射又は出射する部分である。また、光学的部分１２は、光エネルギーと他のエネルギー（例えば電気）を変換する。すなわち、光学的部分１２は、複数のエネルギー変換素子（受光素子・発光素子）１４を有する。本実施の形態では、光学的部分１２は受光部である。複数のエネルギー変換素子（受光素子又はイメージセンサ素子）１４は、二次元的に並べられて、画像センシングを行えるようになっている。すなわち、本実施の形態では、光モジュールは、イメージセンサ（例えばＣＣＤ、ＣＭＯＳ、ＶＭＩＳセンサ）である。エネルギー変換素子１４は、パッシベーション膜１６で覆われている。パッシベーション膜１６は、光透過性を有する。光学チップ１０を、半導体基板（例えば半導体ウエハ）から製造する場合、ＳｉＯ2、ＳｉＮでパッシベーション膜１６が形成されてもよい。
【００４１】
光学的部分１２は、カラーフィルタ１８を有していてもよい。カラーフィルタ１８は、パッシベーション膜１６上に形成されている。また、カラーフィルタ１８上に平坦化層２０が設けられ、その上にマイクロレンズアレイ２２が設けられていてもよい。
【００４２】
光学チップ１０は、直方体（平面において長方形）になっていてもよい。光学チップ１０には、複数の第１の電極２４が形成されている。第１の電極２４は、パッド上に形成されたバンプを有するが、パッドのみであってもよい。第１の電極２４は、光学的部分１２の外側に形成されている。光学チップ１０の端部（例えば対向する２辺又は４辺に沿って）に第１の電極２４を配置してもよい。
【００４３】
光学的部分１２は、封止部３０によって封止されていてもよい。こうすることで、光学的部分１２を湿気から保護し、また、光学的部分１２にゴミが入るのを防止することができる。封止部３０は、光透過性を有し、第１の電極２４を避けて設けられる。例えば、封止部３０は、光学的部分１２の上方に配置されるプレート部３２と、光学的部分１２の周囲に連続的に形成されるスペーサ部３４と、を有する。プレート部３２は、特定の波長の光のみを透過するもの、例えば、可視光を通過させるが赤外線領域の光を通過させないものであってもよい。プレート部３２と光学的部分１２との間には、密閉された空間が形成される。この空間は、大気圧よりも減圧されていてもよいし、真空になっていてもよいし、窒素やドライエアで満たされていてもよい。
【００４４】
回路チップ４０には、図示しない集積回路（例えばトランジスタやメモリを有する回路）が形成されている。回路チップ４０は、光学チップ１０に対するエネルギー変換前後の信号処理等（例えばＡ／Ｄ変換）に使用される。半導体基板に集積回路が形成される場合には、回路チップ４０は半導体チップである。回路チップ４０は、直方体（平面において長方形）になっていてもよい。回路チップ４０は、第２の電極４２を有する。回路チップ４０の端部（例えば対向する２辺又は４辺に沿って）に第２の電極４２を配置してもよい。図１に示すように、第２の電極４２は、パッド上に形成されたバンプを有するが、パッドのみであってもよい。
【００４５】
図１に示すように、回路チップ４０は、光学チップ１０の上方に設けられている。回路チップ４０は、光学チップ１０に積層されている。詳しくは、回路チップ４０の一部は、光学チップ１０と重なっている。第２の電極４２は、光学チップ１０と重ならない領域に配置されている。回路チップ４０の外形は、光学チップ１０の外形よりも大きくてもよい。光学チップ１０が回路チップ４０の中央部に重ねられ、回路チップ４０の端部に第２の電極４２が配置されてもよい。
【００４６】
光モジュールは、屈曲可能な基板（又は基材）５０を含む。基板５０は、フレキシブル基板（例えばフィルム又はテープ）である。フレキシブル基板として、例えば、ポリエステル基板やポリイミド基板などが挙げられる。基板５０は、ＣＯＦ（Chip On Film）用基板やＴＡＢ（Tape Automated Bonding）用基板であってもよい。
【００４７】
基板５０には、光学的部分１２に対向する部分に、開口部５２が形成されている。開口部５２の開口面積は、光学チップ１０の光学的部分１２の面積と同じであってもよいし、光学的部分１２の面積よりも小さくてもよいし、大きくてもよい。すなわち、開口部５２の開口面積は、封止部３０の面積よりも大きくてもよい。
【００４８】
基板５０には、配線パターン６０が形成されている。配線基板は、基板５０と、配線パターン６０と、を含む。配線パターン６０は、図１に示すように、基板５０の一方の面に形成されてもよいが、両方の面に形成されてもよい。配線パターン６０は、少なくとも２点間の電気的接続を図る複数の配線が集合したものである。所望の信号処理を行うための複数の配線を配線パターン６０としてもよい。配線パターン６０は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して形成することができる。
【００４９】
配線パターン６０は、光学チップ１０の第１の電極２４に接続される第１の電気的接続部６２と、回路チップ４０の第２の電極４２に接続される第２の電気的接続部６４と、を有する。第１及び第２の電気的接続部６２，６４は、配線の端部であってもよい。第１及び第２の電気的接続部６２，６４は、配線のラインの一部であってもよいし、ランドであってもよい。
【００５０】
光学チップ１０は、基板５０を向く面に光学的部分１２及び第１の電極２４を有する。光学的部分１２は、基板５０の開口部５２から開口する位置に配置されている。回路チップ４０は、基板５０とは反対側から光学チップ１０に積層されている。回路チップ４０は、基板５０を向く面に第２の電極４２を有する。すなわち、第１及び第２の電極２４，４２は、基板５０に対向する側に配置されている。第２の電極（例えばバンプ）４２の先端面（第２の電気的接続部６４との接続面）は、第１の電極（例えばバンプ）２４の先端面（第１の電気的接続部６２との接続面）とは異なる高さに配置されている。
【００５１】
基板５０は、第１の電極２４から第２の電極４２に傾斜する屈曲部５４を有する。屈曲部５４は、第１及び第２の電極２４，４２の間の領域に形成されている。屈曲部５４は、第１の電極２４から第２の電極４２にかけて、１又は複数箇所で折れ曲がってもよいが、図１に示すように、滑らかなカーブを描くことが好ましい。こうすることで、基板５０上の配線パターン６０の断線を防止することができる。屈曲部５４は、光学チップ１０及び回路チップ４０に非接触になっていることが好ましい。
【００５２】
配線パターン６０は、屈曲部５４に沿って延びて、第１及び第２の電極２４，４２に電気的に接続されている。詳しくは、第１の電極２４は、第１の電気的接続部６２に接続され、第２の電極４２は、第２の電気的接続部６４に接続されている。電気的な接続は、金属接合又はハンダ接合などで達成してもよい。図１に示すように、複数のうちのいずれか１対の第１及び第２の電気的接続部６２，６４は、電気的に接続されてもよい。
【００５３】
基板５０の屈曲部５４には、スリット５６が形成されている。スリット５６は、第１及び第２の電極２４，４２の方向に交差する方向に延びている。スリット５６は、いずれかの半導体チップの辺に沿って延びていてもよい。スリット５６は、穴（例えば長穴）又は切り込みであってもよい。スリット５６を形成することで、基板５０の屈曲部５４を形成しやすくすることができる。
【００５４】
基板５０上には、絶縁膜７０が形成されている。絶縁膜７０は、配線パターン６０の一部を覆う。詳しくは、絶縁膜７０は、配線パターン６０の電気的な接続部（例えば第１及び第２の電気的接続部６２，６４）を避けるように形成される。絶縁膜７０は、少なくとも基板５０の屈曲部５４に形成されている。こうすることで、屈曲部５４の配線パターン６０が光学チップ１０及び回路チップ４０に接触するのを防止できる。したがって、電気的なショートを防止して、信頼性を高めることができる。なお、図１に示すように、絶縁膜７０は、屈曲部５４以外の領域にも形成されてもよい。
【００５５】
本実施の形態によれば、基板５０を屈曲させることで、配線パターン６０と第１及び第２の電極２４，４２とを電気的に接続する。したがって、チップの積層体の大きさに極めて近い、薄型化及び小型化の光モジュールを提供することができる。また、第１の電極２４が光学チップ１０の端部に形成されていれば、配線パターン６０が光学チップ１０の角部に接触するのを防止できる。すなわち、エッジショートを防止して、信頼性を高めることができる。
【００５６】
次に、本実施の形態に係る光モジュールの製造方法を説明する。この光モジュールの製造方法は、光学チップ１０及び回路チップ４０を含む複数のチップを、基板５０に相互に積層するように設けることを含む。まず、回路チップ４０上に光学チップ１０を搭載する。光学チップ１０を、回路チップ４０の中央部に例えば接着剤７２で接着固定してもよい。光学チップ１０の第１の電極２４及び回路チップ４０の第２の電極４２は、同一方向を向いている。
【００５７】
次に、基板５０を第１の電極２４から第２の電極４２に傾斜するように屈曲させて、配線パターン６０を、第１及び第２の電極２４，４２に電気的に接続する。図３に示すように、配線パターン６０の第１の電気的接続部６２を第１の電極２４に接続した後に、基板５０を屈曲させて、第２の電気的接続部６４を第２の電極４２に接続することが好ましい。こうすることで、基板５０の屈曲部５４のための長さを確保しやすくなり、配線パターン６０を確実に第１及び第２の電極２４，４２に電気的に接続することができる。電気的な接続は、ボンディングツール７４で基板５０側から加熱及び加圧することで達成してもよい。その他の構成は、上述した記載から導けるので省略する。
【００５８】
本発明は、上述した実施の形態に限定されるものではなく、様々の変形が可能である。以下の説明（第２及び第３の実施の形態を含む）では、他の実施例との共通及び想定可能な事項（構成、作用、機能及び効果）は省略する。なお、本発明は、複数の実施例を組み合わせることで達成される事項を含む。
【００５９】
図４の変形例では、光モジュールは、筐体８０及びレンズ８２をさらに含む。筐体８０は、光学チップ１０のケースであってもよい。筐体８０は、筒状の鏡筒であってもよい。図４に示す例では、筐体８０が基板５０に取り付けられている。詳しくは、筐体８０は、少なくとも光学的部分１２（封止部３０）を囲むように設けられている。筐体８０の取り付けには、接着剤を使用してもよい。
【００６０】
筐体８０には、レンズ８２が固定されている。筐体８０及びレンズ８２が撮像のために使用される場合、それらを撮像光学系と呼ぶことができる。レンズ８２は、光学チップ１０の光学的部分１２に対応する位置に配置される。筐体８０は、レンズホルダとなる第１の部分８４と、基板５０との取付部となる第２の部分８６と、を有する。第１の部分８４にレンズ８２が取り付けられている。第１及び第２の部分８４，８６には、光学的部分１２の上方において、第１及び第２の開口部８８，９０が形成されている。第１及び第２の開口部８８，９０は、連通する。そして、第１の部分８４の第１の開口部８８内にレンズ８２が取り付けられている。レンズ８２は、第１の部分８４の内側に形成されたねじ（図示せず）を用いて第１の開口部８８の軸に沿った方向に移動させることができる押さえ具を含む押え構造（図示せず）により、第１の開口部８８内に固定されていてもよい。レンズ８２は、光学チップ１０の光学的部分１２から間隔をあけて保持されている。第１の部分８４の外側と第２の部分８６の第２の開口部９０の内側には第１及び第２のねじ９２，９４が形成されており、これらによって第１及び第２の部分８４，８６は結合されている。したがって、第１及び第２のねじ９２，９４によって、第１及び第２の部分８４，８６は、第１及び第２の開口部８８，９０の軸に沿った方向に移動する。これにより、レンズ８２の焦点を調整することができる。なお、筐体８０の第２の部分８６には、第２の開口部９０を塞ぐようにフィルタ９６が設けられてもよい。フィルタ９６は、特定の波長の光のみを透過させるもの、例えば、可視光を通過させるが赤外線領域の光を通過させないものであってもよい。
【００６１】
図４に示す例では、第２の部分８６は、基板５０を介して、回路チップ４０の電極４２を支持している。すなわち、筐体８０は、光学チップ１０を囲むように設けられている。あるいは、第２の部分８６は、光学チップ１０における光学的部分１２の外側を支持してもよい。すなわち、筐体８０は、光学的部分１２を囲むように設けられている。その場合、第２の部分８６は、基板５０の開口部５２の内側の領域に配置されてもよい。あるいは、第２の部分８６は、光学チップ１０及び回路チップ４０を囲むように設けられても構わない。
【００６２】
図５の変形例では、図４に示される光モジュールが回路基板に実装されている。基板５０には、外部端子が形成されている。外部端子を介して、回路基板１００（例えばマザーボード）との電気的な接続を図ってもよい。外部端子は、配線パターン６０の第３の電気的接続部６６であってもよい。第３の電気的接続部６６と、回路基板１００に形成された配線パターン１０２とを電気的に接続する。回路基板１００には、光モジュール以外の他の電子部品等が実装されてもよい。
【００６３】
（第２の実施の形態）
図６は、本発明を適用した第２の実施の形態に係る光モジュールを示す図である。本実施の形態に係る光モジュールは、第１の部分１５０の第１の配線パターン１６０に、第１の光学チップ１１０及び第１の回路チップ１４０が電気的に接続され、第２の部分２５０の第２の配線パターン２６０に、第２の光学チップ２１０及び第２の回路チップ２４０が電気的に接続されている。また、第１の部分１５０側に、第１の筐体１８０及び第１のレンズ１８２が設けられ、第２の部分２５０側に、第２の筐体２８０及び第２のレンズ２８２が設けられてもよい。図６に示す例では、第１及び第２の部分１５０，２５０は、それぞれ別体で構成されており、それぞれ、第１又は第２の基板と呼ぶことができる。なお、これらの詳細は、第１の実施の形態で説明した基板５０、光学チップ１０、回路チップ４０、筐体８０及びレンズ８２の内容を適用することができる。
【００６４】
第１及び第２の光学チップ１１０，２１０は、それぞれの光学的部分１２が相互に反対方向を向くように配置されている。すなわち、第１の光学チップ１１０の光学的部分１２の形成面と、第２の光学チップ２１０の光学的部分１２の形成面とは反対方向を向いている。図６に示す例では、第１及び第２の光学チップ１１０，２１０は、両者の光学的部分１２同士が対向しない向き（外方向の向き）に配置されている。これによって、光学的部分１２に対する光の入射又は出射する通路を外方向に確保することができる。
【００６５】
第１及び第２の部分１５０，２５０は、相互に重なるように配置されている。そして、第１及び第２の光学チップ１１０，２１０は、少なくとも一部同士（一部同士、全部と一部、全部同士）が重なるように配置されている。すなわち、第１及び第２の光学チップ１１０，２１０のいずれか一方が他方の上方に配置されている。第１及び第２の回路チップ１４０，２４０も、少なくとも一部同士（一部同士、全部と一部、全部同士）が重なるように配置されている。第１及び第２の回路チップ１４０，２４０は、例えば、その裏面同士が接着剤などで固定されてもよい。図６に示す例では、図４に示す光モジュールが上下にそれぞれ配置され、一方が他方の対称構造なしている。すなわち、第１の光学チップ１１０の裏面（電極の形成面とは反対の面）は、第１の回路チップ１４０の表面に固着され、第２の光学チップ２１０の裏面（電極の形成面とは反対の面）は、第２の回路チップ２４０の表面（電極の形成面）に固着されている。
【００６６】
第１及び第２の部分１５０，２５０の間に回路基板１０４が介在してもよい。回路基板１０４の両面には、配線パターン１０６が形成されており、第１及び第２の配線パターン１６０，２６０に電気的に接続できるようになっている。
【００６７】
図６に示す例では、回路基板１０４は、開口部１０８を有し、開口部１０８内に複数のチップの積層体が配置されている。これによれば、回路基板１０４の厚みを省略できるので、薄型化かつ小型化が図れる。
【００６８】
図７の変形例に示すように、第１及び第２の部分１５０，２５０は、一体の基材で構成されてもよい。すなわち、基板５１は、上述の第１及び第２の部分１５０，２５０を有し、第１及び第２の部分１５０，２５０の間で屈曲している。第１及び第２の部分１５０，２５０は、相互に重ねられている。基板５１の平面形状の一部が重ねられてもよいし、全部が重ねられてもよい。基板５１の重ねられた部分の内側には、第１及び第２の配線パターン１６０，２６０が形成されている。本変形例によれば、第１及び第２の部分１５０，２５０が一体の基材で形成されており、例えば、複数のチップを実装した後に、基板５１を屈曲させることで光モジュールを製造することができる。したがって、対象物が取り扱いやすく、製造工程が簡単である。
【００６９】
（第３の実施の形態）
図８は、本発明を適用した第３の実施の形態に係る半導体装置を示す図である。この半導体装置は、相互に積層された複数のチップ（第１及び第２の半導体チップ３１０，３４０）と、基板３５０と、を含む。
【００７０】
第１及び第２の半導体チップ３１０，３４０は、それぞれ集積回路を有し、回路チップと呼ぶことができる。第１及び第２の半導体チップ３１０，３４０は、それぞれ、第１及び第２の電極３２４，３４４を有する。第１の電極３２４は、第１の半導体チップ３１０の端部に配置され、第２の電極３４４は、第２の半導体チップ３４０の端部に配置されてもよい。その他の構成は、上述の光学チップ１０及び回路チップ４０の内容を適用することができる。
【００７１】
基板３５０は、開口部を除き、上述の基板５０と同様の構成を有してもよく、配線パターン３６０が形成されている。基板３５０の屈曲部３５４には、スリット３５６が形成されてもよい。なお、基板３５０には、配線パターン３６０の一部を覆う絶縁膜３７０が形成されている。
【００７２】
第１及び第２の半導体チップ３１０，３４０は、基板３５０に対してフェースダウンの向きに実装されている。そして、配線パターン３７０の第１の電気的接続部３６２に第１の電極３２４が接続され、第２の電気的接続部３６４に第２の電極３４４が接続されている。本実施の形態においても上述の効果を達成することができる。なお、本実施の形態に係る半導体装置の製造方法は、上述の光モジュールの製造方法の内容を適用できるので省略する。
【００７３】
本発明の実施の形態に係る光モジュールを有する電子機器として、図９（Ａ）及び図９（Ｂ）には、携帯電話１０００が示されている。携帯電話１０００は、上述の光モジュールが組み込まれたカメラ１１００を有する。カメラ１１００は、例えば、携帯電話の前面及び背面の両方から被写体を撮像できるようになっている。
【００７４】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施の形態に係る光モジュールを示す図である。
【図２】 図２は、本発明の第１の実施の形態に係る光モジュールに組み込まれる光学チップを示す図である。
【図３】 図３は、本発明の第１の実施の形態に係る光モジュールの製造方法を示す図である。
【図４】 図４は、本発明の第１の実施の形態の変形例に係る光モジュールを示す図である。
【図５】 図５は、本発明の第１の実施の形態に係る回路基板を示す図である。
【図６】 図６は、本発明の第２の実施の形態に係る光モジュールを示す図である。
【図７】 図７は、本発明の第２の実施の形態の変形例に係る光モジュールを示す図である。
【図８】 図８は、本発明の第３の実施の形態に係る半導体装置を示す図である。
【図９】 図９（Ａ）及び図９（Ｂ）は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 光学チップ、１２ 光学的部分、１８ カラーフィルタ、
２２ マイクロレンズアレイ、２４ 第１の電極、４０ 回路チップ、
４２ 第２の電極、５０，５１ 基板、５２ 開口部、５４ 屈曲部、
５６ スリット、６０ 配線パターン、７０ 絶縁膜、８０ 筐体、
８２ レンズ、１５０ 第１の部分、１６０ 第１の配線パターン、
１８０ 第１の筐体、１８２ 第１のレンズ、２５０ 第２の部分、
２６０ 第２の配線パターン、２８０ 第２の筐体、２８２ 第２のレンズ、
３１０ 第１の半導体チップ、 ３２４ 第１の電極、
３４０ 第２の半導体チップ、 ３４４ 第２の電極、
３５０ 基板、３５４ 屈曲部、３５６ スリット、３６０ 配線パターン、
３７０ 絶縁膜

Claims (4)

  1. 第１の電極を表面に有する第１の回路チップと、
    第２の電極を表面に有する第２の回路チップであって、前記第２の回路チップの裏面が前記第１の回路チップの裏面に固着された前記第２の回路チップと、
    表面に第３の電極及び第１の光学的部分を有する第１の光学チップであって、前記第１の光学チップの裏面が前記第１の回路チップの前記表面に固着された前記第１の光学チップと、
    表面に第４の電極及び第２の光学的部分を有する第２の光学チップであって、前記第２の光学チップの裏面が前記第２の回路チップの前記表面に固着された前記第２の光学チップと、
    前記第１の光学的部分に対向して配置された第１の開口部を有する第１の基板と、前記第１の基板上に設けられ、前記第１の電極及び前記第３の電極に電気的に接続する第１の配線パターンと、を有する第１の配線基板と、
    前記第２の光学的部分に対向して配置された第２の開口部を有する第２の基板と、前記第２の基板上に設けられ、前記第２の電極及び前記第４の電極に電気的に接続する第２の配線パターンとを有する第２の配線基板と、
    を含み、
    前記第１の基板は、前記第３の電極から前記第１の電極に傾斜する第１の屈曲部を有し、
    前記第１の配線パターンは、前記第１の屈曲部に沿って延び、
    前記第２の基板は、前記第２の電極から前記第４の電極に傾斜する第２の屈曲部を有し、
    前記第２の配線パターンは、前記第２の屈曲部に沿って延びる光モジュール。
  2. 第１の電極を表面に有する第１の回路チップと、
    第２の電極を表面に有する第２の回路チップであって、前記第２の回路チップの裏面が前記第１の回路チップの裏面に固着された前記第２の回路チップと、
    表面に第３の電極及び第１の光学的部分を有する第１の光学チップであって、前記第１の光学チップの裏面が前記第１の回路チップの前記表面に固着された前記第１の光学チップと、
    表面に第４の電極及び第２の光学的部分を有する第２の光学チップであって、前記第２の光学チップの裏面が前記第２の回路チップの前記表面に固着された前記第２の光学チップと、
    前記第１の光学的部分に対向して配置された第１の開口部と前記第２の光学的部分に対向した配置された第２の開口部とを有する基板と、前記基板上に設けられ、前記第１の電極及び前記第３の電極に電気的に接続する第１の配線パターンと、前記基板上に設けられ、前記第２の電極及び前記第４の電極に電気的に接続する第２の配線パターンと、を含む配線基板と、
    を含み、
    前記基板は、前記第３の電極から前記第１の電極に傾斜する第１の屈曲部と、前記第２の電極から前記第４の電極に傾斜する第２の屈曲部と、を有し、
    前記第１の配線パターンは、前記第１の屈曲部に沿って延び、
    前記第２の配線パターンは、前記第２の屈曲部に沿って延びる光モジュール。
  3. 請求項１又は請求項２に記載の光モジュールにおいて、
    前記第１の光学チップの上方に、前記第２の光学チップが配置されてなる光モジュール。
  4. 請求項１から請求項３のいずれかに記載の光モジュールにおいて、
    前記第１の光学チップの前記光学的部分から間隔をあけて配置された第１のレンズと、
    前記第２の光学チップの前記光学的部分から間隔をあけて配置された第２のレンズと、
    前記第１のレンズを保持するとともに、少なくとも前記第１の光学的部分を囲むように設けられた第１の筐体と、
    前記第２のレンズを保持するとともに、少なくとも前記第２の光学的部分を囲むように設けられた第２の筐体と、
    をさらに含む光モジュール。
JP2002300265A 2002-10-15 2002-10-15 光モジュール Expired - Fee Related JP3867785B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002300265A JP3867785B2 (ja) 2002-10-15 2002-10-15 光モジュール
US10/687,548 US7071567B2 (en) 2002-10-15 2003-10-15 Semiconductor device and method of fabrication thereof, optical module and method of fabrication thereof, circuit board, and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002300265A JP3867785B2 (ja) 2002-10-15 2002-10-15 光モジュール

Publications (2)

Publication Number Publication Date
JP2004134710A JP2004134710A (ja) 2004-04-30
JP3867785B2 true JP3867785B2 (ja) 2007-01-10

Family

ID=32289156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002300265A Expired - Fee Related JP3867785B2 (ja) 2002-10-15 2002-10-15 光モジュール

Country Status (2)

Country Link
US (1) US7071567B2 (ja)
JP (1) JP3867785B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004354532A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 光モジュール及びその製造方法、光通信装置、電子機器
KR100546364B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
US20060109366A1 (en) * 2004-05-04 2006-05-25 Tessera, Inc. Compact lens turret assembly
US7768574B2 (en) * 2004-05-04 2010-08-03 Tessera, Inc. Compact lens turret assembly
CH713513B1 (fr) * 2007-02-22 2018-08-31 Em Microelectronic Marin Sa Module optoélectronique muni d'au moins un circuit photorécepteur.
JP5311779B2 (ja) * 2007-08-21 2013-10-09 シチズン電子株式会社 Ｌｅｄ発光装置
EP2166766B1 (en) * 2008-09-18 2016-05-18 Magneti Marelli S.p.A. On-board system for auxillary viewing of the surroundings of a vehicle
JP5619372B2 (ja) * 2009-04-16 2014-11-05 大日本印刷株式会社 撮像素子モジュール
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
CN102738131B (zh) * 2012-03-07 2016-02-24 苏州晶方半导体科技股份有限公司 半导体模组、封装结构及其封装方法
JP6051636B2 (ja) * 2012-07-13 2016-12-27 株式会社ニコン 撮像素子
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
DE102017114771B4 (de) * 2017-06-29 2022-01-27 Pac Tech - Packaging Technologies Gmbh Verfahren und Vorrichtung zur Herstellung einer Drahtverbindung sowie Bauelementanordnung mit Drahtverbindung
US10818816B2 (en) * 2017-11-22 2020-10-27 Advanced Semiconductor Engineering, Inc. Optical device with decreased interference

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428260A (ja) 1990-05-23 1992-01-30 Matsushita Electric Ind Co Ltd 半導体チップの実装方法
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
DE69938582T2 (de) * 1998-09-09 2009-06-04 Seiko Epson Corp. Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
JP3738824B2 (ja) * 2000-12-26 2006-01-25 セイコーエプソン株式会社 光学装置及びその製造方法並びに電子機器
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
JP2003198897A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 光モジュール、回路基板及び電子機器
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods

Also Published As

Publication number Publication date
US7071567B2 (en) 2006-07-04
JP2004134710A (ja) 2004-04-30
US20040142539A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
JP3867785B2 (ja) 光モジュール
US7414663B2 (en) Imaging element, imaging device, camera module and camera system
US7372122B2 (en) Image sensor chip package and method of fabricating the same
US8159595B2 (en) Camera module having circuit component
US9455358B2 (en) Image pickup module and image pickup unit
CN108010931B (zh) 一种光学指纹芯片的封装结构以及封装方法
JP2002299595A (ja) 固体撮像装置およびその製造方法
JP2003198897A (ja) 光モジュール、回路基板及び電子機器
JP2004242166A (ja) 光モジュール及びその製造方法並びに電子機器
US20040165098A1 (en) Camera module
JP2004342992A (ja) 光デバイス及びその製造方法、光モジュール並びに電子機器
JP3355881B2 (ja) 固体撮像装置及びその製造方法
JP2001078064A (ja) カメラモジュールとこれを用いたカメラシステム、及び光学モジュール
JP4174664B2 (ja) 光モジュール及びその製造方法並びに電子機器
JP4361300B2 (ja) 光モジュール及びその製造方法並びに電子機器
JP4314825B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP2004274164A (ja) 光モジュール及びその製造方法並びに電子機器
JP4292383B2 (ja) 光デバイスの製造方法
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
JP4145619B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP4138436B2 (ja) 光モジュール、回路基板及び電子機器
JP2004335533A (ja) マルチチップパッケージ
JP2004214788A (ja) 光モジュール及びその製造方法並びに電子機器
JPH089272A (ja) 電子内視鏡用固体撮像装置
JP2004274165A (ja) 光モジュール及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121020

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131020

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees