JP2002237568A - 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ - Google Patents
基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージInfo
- Publication number
- JP2002237568A JP2002237568A JP2001387805A JP2001387805A JP2002237568A JP 2002237568 A JP2002237568 A JP 2002237568A JP 2001387805 A JP2001387805 A JP 2001387805A JP 2001387805 A JP2001387805 A JP 2001387805A JP 2002237568 A JP2002237568 A JP 2002237568A
- Authority
- JP
- Japan
- Prior art keywords
- interconnect
- chip
- ports
- assembly
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Credit Cards Or The Like (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
にスタックするチップスケールパッケージの構造と方
法。 【解決手段】 相互接続体(101)は、第1表面(102)上に
相互に隣接して形成された複数の半導体デバイスを接続
するために、第1表面上の電気的導電ライン(104)を有
する。相互接続体は、さらに第1表面から第2表面(10
3)へ延びる導電性経路を有し、第2表面上に第1と第2
の複数ポートを形成する。第1の複数ポート(105)の中
心間距離は、第2の複数ポート(106)の中心間距離より
小さい。半導体デバイス(140,141)の垂直スタックは、
集積回路チップ(130,133)のパッケージ、及び/又は受
動素子を有するストリップ状可撓性相互接続(101)を折
り曲げ、他の部品に半田付け可能な結合部材(107)を取
付けることにより形成される。
Description
デバイス及び方法の分野に関し、より詳しくは、基板上
の垂直組立体用の相互接続フィルム上にスタックするチ
ップスケールパッケージの構造と方法に関する。
デバイスを近接して、例えばクラスターとして配置する
と有利である。2つか少数の半導体チップのみが必要な
ときは、所望のように近接させ、また必要スペースを最
小限にするため、色々の提案がされてきた。典型的に
は、これらの配置は、基板上の半導体チップの組立体で
あり、特定のカプセル封じがある場合とない場合があ
る。これらの配置には、通常「マルチチップモジュー
ル」という言葉が使用される。カプセル封じされた組立
体には、「マルチチップパッケージ」という言葉が導入
された。他の組立体では、チップ即ち完成したパッケー
ジが相互にスタックされ、相互接続されたデバイスの階
層を形成する。
チチップパッケージ、即ちスタックしたデバイスは限ら
れた市場しかなかった。しかし、集積回路の用途が急速
に拡大したので、最近この市場は著しく拡大している。
しかし、この市場に参入するには、マルチチップ製品は
いくつかの条件に合う必要がある。
品では得られない性能特性を顧客に提供しなければなら
ない。これは、マルチチップ製品は、シングルチップ製
品の発達を飛び越す必要があることを意味する。 ・マルチチップ製品は、顧客が短い納期で得られる必要
がある。これは、マルチチップ製品が、容易に得られる
部品と製造方法を使用する必要があることを意味する。
利点を提供する必要がある。これは、マルチチップ製品
の設計と製造は、通常と異なる又は追加の処理ステップ
をなくす必要があることを意味する。 ・マルチチップ製品は、低コストで所有出来る必要があ
る。これは、動作の信頼性が備わっている必要があるこ
とを意味する。
と特許に記述されている。例えば、1989年8月29日の米
国特許第4,862,322号(Bickfoldら、「Double Electron
ic Device Structure having Beam Leads Solderlessly
Bonded between Contact Locations on each Device a
nd Projecting Outwardly from Therebetween」)は、
2つのチップが相互に向き合い、入力/出力端子がビー
ムリードにより接合されている構造を記述している。し
かし、材料、処理、制御の高コストのため、ビームリー
ド技術は、主流の製造方法にはならなかった。
(H. S. Chun、「Multi-tip Semiconductor Packag
e」)では、テープボンディング(TAB)プラスチッ
クテープを使用して、相互に向き合う同一の種類の2つ
のチップを相互接続して対にする。次に、これらの対の
1つ又はそれ以上が、カプセル封じパッケージに組立て
られ、その中でプラスチックテープは、パッケージの外
側に到達する金属リードに接続され、表面マウントとボ
ード取付け用のリード又はピンを形成する。プラスチッ
クテープが高コストで、バッチ処理が出来ないので、テ
ープボンディング技術は、半導体製造の片隅にあった。
案がされ、2つ又はそれ以上のチップが並べて配置さ
れ、支持基板又はリードフレームパッドに取付けられ
た。1つの例は、1994年10月4日付米国特許第5,352,632
号(H. Sawaya、「Multichip Packaged Semiconductor
Device and Method for Manufacturing the Same」)で
ある。普通は異なる種類のチップが、最初に可撓性樹脂
テープにより相互接続され、次に樹脂パッケージ内にシ
ールされる。テープは、パッケージから突き出す金属リ
ードに取付けられ、通常の表面マウントされる。他の例
は、1994年12月13日付米国特許第5,373,188号(Michii
ら、「Packaged Semiconductor Device including Mult
iple semiconductor Chips and Cross-over Lead」)で
ある。普通は異なる種類のチップがリードフレームのチ
ップパッドに取付けられ;その入力/出力端子はリード
フレームの内側リードにワイヤボンディングされる。さ
らに、半導体チップの上又は下に他のリードが使用さ
れ、長スパンのワイヤボンディングでは届かない端子間
を相互接続する。最後に、組立体が、プラスチックパッ
ケージ内にカプセル封じされる。これらの両方の例で、
チップは並べておかれるので、最終製品は大きくなる。
これと反対に、今日の用途では、さらに小さい半導体製
品でボード上の面積が小さいことが必要である。
apageogeら、「Integrated CircuitPackage having a F
ace-to-Face IC Chip Arrangement」)は、回路基板上
にICチップ配置がスタックされた集積回路(IC)パ
ッケージを開示する。2つのチップは向き合って位置
し、テープボンディングテープで出来た基板又はチップ
間に挟まれた可撓性回路を有し、フリップチップと外部
回路の端子間に電気接続を与え;組立体には別体の機械
的支持体が必要である。このコストに加えて、チップの
堅固な支持体がないので、製造は困難である。
(Maら、「Method of Leads betweenChip Assembly」)
は、ICのリードフレームのフィンガーを使用して、半
田又は導電性バンプにより複合チップのボンディングパ
ッドに取付けることを教示して、ICの密度を増加させ
る。好適な実施の形態では、1つの組の両方のチップは
機能が同じであるが、この方法は、異なるボンディング
パッドの配置を有するチップにも使える。しかし、この
場合、特に、ボンディングワイヤが使用できないので、
リードフレームはカスタム化した構成で、リードのフィ
ンガーは不均一な長さとする必要がある。これらのいわ
ゆるチップ間可変リードの製造は、高価なリードフレー
ム製造装置と技術が必要である。さらに、2つのチップ
とカスタム化したリードフレームの間に、パッシベーシ
ョン層を配置し、電気的短絡の可能性を無くす必要があ
り、さらに材料と処理コストが増す。
alhiら、「Three-dimensional Assembly using Flexibl
e Wiring Board」)は、上に相互接続体のパターンを有
し、複数の電気部品が相互接続体に結合する可撓性スト
リップを記述する。可撓性プリントワイヤリングボード
は、自身の上に折曲げられ、3次元回路を提供する。し
かし、この特許は、チップサイズパッケージの細かいピ
ッチのパッドパターンを、半田ボール取付けに適した典
型的な大きいピッチに変更する必要性を述べていない。
また、パッケージ設計の一部として可撓性相互接続体を
使用する集積回路デバイスを提供することもない。
日出願の第60/172,186号(Roldaら、「Multi-Flip-Chip
Semiconductor Assembly」)と、2000年11月16日出願
の第60/249,385号(Coyleら、「Flip-chip on Assembly
for Ball Grid Array Packages」)では、フリップチ
ップ組立体技術が、半田ボールを使用する典型的なピッ
チから金バンプを使用する細かいピッチまでについて、
記述されている。しかし、これらのアプローチは、製品
の組立には依然として高価すぎる。半導体の市場で、特
にチップスケールのデバイスの製品にはコストは主な推
進力になっている。
検証された組立てとカプセル封じ技術に基づいて、マル
チチップパッケージ用の低コストの方法を緊急に確立す
る必要性がある。その方法は、異なる半導体製品の種類
と設計とプロセスの変化の広い範囲に適用するのに十分
融通性があり、現存する製造方法に追加のコストがかか
らず、高品質で高信頼性の製品を提供する必要がある。
これらの革新を達成し、同時に製造のサイクルタイムを
短くし、スループットを増すのが好ましい。
ージ、及び/又は受動素子を組立てたストリップ状可撓
性相互接続組立体を折り曲げ、他の部材に半田付け可能
な結合部材を取付けることにより、半導体デバイスの垂
直スタックが形成される。
絶縁材料のストリップ状可撓性相互接続体を備える半導
体組立体を記述する。相互接続体は、第1表面上に相互
に隣接して形成された複数の半導体デバイスを接続する
ために、第1表面上の電気的導電ラインを有する。相互
接続体は、さらに第1表面から第2表面へ延びる電気的
導電性経路を有し、第2表面上に電気的ポートを形成す
る。該ポートは、第1と第2の複数ポートを備え、第1
の複数ポートの中心間距離は、第2の複数ポートの中心
間距離より小さい。
スが相互の上にスタックするように折り曲げられる。組
立体は、複数の第1電気結合部材を有する少なくとも1
つの追加の半導体デバイスを備え、これらの第1電気結
合部材は第1の複数ポートに取付けられる。最後に、他
の部品に取付けるのに適した複数の第2電気結合部材
が、第2の複数のポートに取付けられる。
することが出来るが、好適な実施の形態はチップスケー
ルとチップサイズのパッケージ等の小さい形態のデバイ
スである。
続体により、取付けられた別体のデバイス用の細かいピ
ッチのランドパッドから、半田付け可能な結合部材用の
顧客所望のピッチへ移行することが出来る。別体のデバ
イスには、細かいピッチのバンプ付きチップスケールパ
ッケージと、細かいピッチのバンプ付きフリップチップ
が含まれる。
数の多いチップスケールデバイスを組立てるための低コ
ストの方法とシステムを提供する。本発明の他の態様で
は、能動及び受動素子のための複合フットプリント技術
を使用することにより、高い生産のスループットを提供
する。
クタンスを最小限にすることにより、製品の電気的性能
を改善する。本発明の他の態様では、余分なコスと無し
に、製造過程の制御により、高品質の制御と信頼性の保
証を与える。
面で信頼性ある組立体のコンセプトを導入し、半導体製
品の多くの種類に適用することが出来、幾つかの次世代
製品に適用できるようにすることである。本発明の他の
目的は、資本投資のコストと、装置内での部品と製品の
動きを最小限にすることである。
ンセプトとプロセスフローに関する本発明の技術により
達成された。異なる製品形態と材料にも適合するよう
に、色々の改変が行われた。
グル又はデュアルチップパッケージを、受動素子、又は
複合細かいピッチのチップスケールパッケージ、又は複
合のバンプ付きフリップチップと組み合わせる。本発明
の第2の実施の形態は、これらのシングル又はデュアル
チップパッケージを、別に制作し試験された第3のパッ
ケージと組合わせる。
グル又はデュアルチップパッケージを、受動素子、又は
複合の細かいピッチのチップスケールパッケージ、又は
複数のバンプ付きフリップチップと組み合わせる。本発
明の第4の実施の形態は、3つのシングル又はデュアル
チップパッケージを組み合わせる。
は、以下の添付図面に基づく本発明の好ましい実施の形
態の説明、及び特許請求の範囲に記載の新しい態様から
明白になるであろう。
日付米国特許第6,084,778号(Malhiら、「Three-dimens
ional Assembly using Flexible Wiring Board」、1999
年12月17日出願の第60/172,186号(Roldaら、「Multi-F
lip-Chip Semiconductor Assembly」)、2000年11月16
日出願の第60/249,385号(Coyleら、「Flip-chip on As
sembly for Ball Grid Array Packages」)に関連す
る。これらの米国特許と出願をここに参照する。
れる。システムとフローIは、図1A〜1Hに例示され
る。システムとフローIIは、図2A〜2Iに例示され
る。
矩形ストリップ状相互接続体101の概略上面図である。
この相互接続体は、可撓性の電気絶縁材料で出来てい
る。ある例での好適な選択は厚さが約40から80μmの範
囲のポリイミド薄膜であるが、それより厚くしてもよ
い。十分な可撓性があれば、PCB樹脂、RF−4(エ
ポキシ樹脂)、又はシアンエステル樹脂等の他の好適な
材料でもよい。これらの材料は、幾つかのところから商
業的に入手することが出来る。米国では3M、Sheldahl
等、日本ではシンコー、シンドー、住友、三井、香港で
はCompass等である。図1Cは底面図であり第1表面102
を示し、図1Aは上面図であり第2表面103を示す。
続体101と一体になっている。これらは図1Aの上面図
に例示されている。)これらの導電性ライン104は、通
常好ましくは約15から40μmの厚さの薄い金属ホイルか
らパターン化される。好適な材料は、銅、銅合金、金、
銀、パラジウム、プラチナ、及びニッケル/金、ニッケ
ル/パラジウムの積層である。これらの導電性ライン
が、第1表面102上に電気的入口ポート105の第1アレー
と、出口ポート106の第2アレーを形成する。図1Cに
示すように、これらのアレーは、相互接続体の分離した
領域にグループ化され、入口ポート105は、実際に複合
アレーで示される。
は、出口ポート106の中心間距離より間隔が短いことが
重要である。本発明は入口と出口ポートの任意のピッチ
に適用することが出来るが、これらの細かいピッチの入
口ポート105の中心間距離は、100μmより短いことが好
ましい。これと対照的に、広いピッチの出口ポート106
の中心間距離は、典型的には100μmより長い。出口ポ
ート106は結合部材を他の部品に取付けるサイトを提供
するので、それらの都合のよい間隔は、しばしば顧客に
いわれる所望を満たす、即ち半導体ボード組立体に都合
のよい半田ボール取付けサイトを設けるのによい。しば
しば、出口ポート106は、チップスケールパッケージ用
の工業標準に共通のフットプリントを提供する。
いて、保護用の金フラッシュめっきを有することも多
い。出口ポート106は、半田付け可能でなければなら
ず、従って信頼性ある濡れを保証する必要がある。これ
らは、耐熱性金属(クロム、モリブテン、チタン、タン
グステン、又はチタン/タングステン合金等)と、貴金
属(金、パラジウム、プラチナ又はプラチナ合金、銀又
銀合金等)の層で被覆してもよい。
ーIIを使用するある製品では、相互接続体は又、一方
の面から他方の面へ相互接続体を通って延びる電気的導
電経路を有する。このような相互接続体の機械的可撓性
は、半田ボールに熱サイクルによる機械的応力下でクラ
ックが生じるのを防止するのに役立つ。上述したよう
に、相互接続体は、テープ、KaptonTM薄膜、ポリアミ
ド、又は他のプラスチック材料等の追従性のある(compl
iant)材料で出来ているのが好ましく、パターン化され
た導体の単一又は複数の層を含んでもよい。このよう
に、ベース金属の可撓性により、熱膨張係数が異なる半
導体チップとPCボードの間の応力が緩衝され、熱サイ
クルでチップの半田ボールに出来る歪みをいくらか緩和
する。又は、相互接続体はエポキシ、FR−4、FR−
5、又はBT樹脂で作ることも出来る。
的に入手することが出来る。例えばミネソタ州ノースフ
ィールドのShaldahl社のNovaclad(登録商標)、ViaGri
d(登録商標)である。これらは、典型的には電気絶縁
性と電気導電性材料を交互に積層して、1つの密着した
層に製造される。個々の絶縁性薄膜間の接続は、レーザ
ーで孔をあけ、金属を充填又はめっきすることにより行
われ、導電性薄膜のパターニングは削磨又はエッチング
により行われる。可能な相互接続体には、多くの設計と
変形がある。
1表面102上の出口ポートは、他の(外部の)部品に取
付けるための結合部材としてとして半田ボール107が取
付けられている。これらの半田ボールは、純粋な錫、錫
/銅、錫/インジウム、錫/銀、錫/ビスマス、錫/鉛
等の錫合金からなる群から選択される。
は、半田コンタクトが必然的に球形であることを意味せ
ず、半球、半ドーム形、円錐台、ほぼバンプ付きの、又
は直線、凸状、凹状の外形の円筒形等の色々の形状とす
ることが出来る。正確な形状は、蒸着技術(蒸発、被
覆、又は事前に作成した部品等)と、リフロー技術(赤
外線、放射加熱)と、材料組成との関数である。材料の
量とリフロー温度の均一性を制御することにより、外形
形状の一貫性を達成する幾つかの方法がある。典型的に
は、半田ボールの直径は、0.1から0.5mmの範囲である
が、それよりずっと大きくすることも出来る。
バイス108があり、これらは図1Bの断面にも示され
る。このようなデバイスの例は、米国テキサス州ダラス
のテキサスインスツルメントにより製造されるMicroSta
rTMボールグリッドアレー(BGAs)と、MicroStarJu
niorTMパッケージである。これらのデバイスは、相互接
続体薄膜に取付けられた集積回路チップ(IC)と、ワ
イヤボンディングと、トランスファモールドしたパッケ
ージとを備える。
は、導電性ラインに一体化した少なくとも1つの受動電
気素子(図1Aには示さず)を含んでいてもよい。例と
しては、抵抗器、キャパシター、インダクター、分散し
た素子、受動素子と相互接続構造のネットワーク等があ
る。これらの集積素子の製造方法は、最近2000年10月31
日出願の米国特許出願第60/244,673号(Pritchettら、
「Plastic Chip-Scale Package having Integrated Pas
sive Components」)に記述されていて、この出願をこ
こに参照する。
トリップ101は、入口ポートと出口ポートの間の一体化
した導電性ラインの領域120で折り曲げられる。入口ポ
ートが1方向を向き、出口ポートが反対方向を向くよう
に折り曲げられる。この折り曲げの結果、パッケージの
ボディ108は相互に接触し、ほぼチップスケールパッケ
ージの外形を有する垂直にスタックした組立体になる。
所望により、パッケージボディはともに糊付けし、恒久
的にスタックするようにすることも出来る。
ートをどのように分布できるかを示す。概略断面図の図
1Eは、カプセル封じ131にパッケージされ、複数の細
かいピッチの電気結合部材132を有する複合チップスケ
ールデバイス130を示す。これらの結合部材は、上述し
た純粋な錫、錫合金で出来た半田「ボール」でも、又は
導電性接着化合物でもよい。結合部材132のパターン
は、相互接続体の入口ポートのパターンの鏡像である。
イス130の細かいピッチの結合部材132は、相互接続体10
1の入口ポートに、表面取付けにより取付けられる。そ
の結果、全体を140で示すチップスケールパッケージ組
立体は、垂直にスタックし、他の外側の部品に取付ける
のに適した複数の結合部材107を有する。
いピッチの電気結合部材134を有することにより、フリ
ップチップ組立体用に準備した複合のカプセル封じしな
いICチップ133を示す。これらの結合部材は、半田
「ボール」(上述した錫、錫合金、又は導電性接着化合
物)でも、又は金、銅、銅合金、又は銅/ニッケル/パ
ラジウムの多層からなる群から選択された金属バンプで
もよい。バンプは、矩形、正方形、丸、半ドーム形等色
々の形を有する。金属バンプでは、結合部材134を相互
接続体の入口ポートに取りつける方法は、金属相互拡散
に基づく熱圧縮結合技術であり、この技術はテープ自動
化結合(TAB)製造方法で以前行われた。本発明の好
適な技術は、アレー組立体のギャングボンディング技術
である。この技術は迅速で低コストの動作が出来、一方
高品質で信頼性ある取付けが出来る。自動化装置は、日
本のシンカワ会社から商業的に入手できる。
封じしたデバイス108が垂直にスタックした結果の組立
体(全体を141で示す)を示す。組立体は、更に他の外
側の部品に取付けるのに適した複数の結合部材107を有
する。
ケージ131は、相互接続体101からギャップ142だけ間隔
をおいている。半田ボール132はギャップを横切って延
び、相互接続体に接続する。本発明では、ICチップの
半導体材料と相互接続体に典型的に使用する材料の間の
熱膨張係数(CTE)の著しい差を無くすことが出来る
という利点がある。それゆえ、図1Gの組立体では、ギ
ャップ142をポリマー材料で充填することにより、(電
気接続に影響を与えずに)半田の接続部を強化する通常
は必要ない。このようなポリマー材料は、バンプをカプ
セル封じし、パッケージと相互接続体間の任意のギャッ
プ内の空間を満たす(「アンダーフィル」法)。
に示す組立体には適するかもしれない。このアンダーフ
ィル材料は、あるカプセル封じ材料と共に、図1Hの概
略外形142で示される。カプセル封じは、通常組立体が
完成した後、塗布される。ポリマーの先駆物質(しばし
ば「アンダーフィル」といわれる)が、チップに隣接す
る基板上に吐出され、毛管現象によりギャップ内に引き
込まれる。典型的には、ポリマー先駆物質は、シリカと
無水化物を充填したエポキシベース材料からなる。先駆
物質は、次に加熱され、重合し、「キュア」されてカプ
セル封じの材料を形成する。本発明に好適なアンダーフ
ィル法は、1998年5月6日出願の米国特許出願第60/084,4
40号(Thomas、「Low Stress Method and Apparatus of
Underfilling Flip-Chip Electronic Device」)に記
述されている。
矩形ストリップ状相互接続体201の概略上面図、図2B
は断面図、図2Cは底面図を示す。材料、処理、導電性
ライン204、出口ポート206、オプションの一体化受動電
気部品、半田ボール207、パッケージデバイス208に関す
る記述は、図1A、1B、1Cについての記述と近似し
ている。重要な違いは、図2Bと2Cに示される、相互
接続体201の第1表面202に取付けられた別体の受動素子
210である。その結果、図2Cに示す入口ポートのパタ
ーンは、図1Cのパターンと比較してかなり簡単になっ
ている。図2Cでは特に強調していないが、カスタム化
した受動素子210の取付けを示唆している。
接続体ストリップ201を、入口と出口ポートの隣接する
領域の間の一体化した導電性ラインの領域220で折り曲
げるが、これは図1Dに示すように相互接続体101を折
り曲げることに近似している。この折り曲げの結果、パ
ッケージボディ208は相互に接触し、その結果ほぼチッ
プスケールパッケージの外形を有する垂直スタック組立
体ができる。所望により、パッケージボディは糊付け
し、恒久的にスタックすることが出来る。
ールパッケージ208と、垂直にスタックした別体の受動
電気素子210の組立体(全体を240で示す)で、他の部品
に取付けるのに適した複数の結合部材207(通常は半田
ボール)を有する。この図2Eに示す組立体は、図1G
と1Hの近似した組立体と同様、本発明の第1実施の形
態の例を示す。
施の形態では、2つのシングル又はデュアルチップパッ
ケージ(合計4つのチップまで)を受動素子と、又は複
合の細かいピッチのチップスケールパッケージと、又は
複合のバンプ付きフリップチップと組み合わせる。
は、3つのシングル又はデュアルチップパッケージ(合
計6つのチップまで)を、別個に製造され試験された第
3パッケージと組み合わせる。
は、3つのシングル又はデュアルチップパッケージ(合
計6つのチップまで)を、受動素子と、又は複合の細か
いピッチのチップスケールパッケージと、又は複合のバ
ンプ付きフリップチップと組み合わせる。
は、3つのシングル又はデュアルチップパッケージ(合
計6つのチップまで)を組み合わせる。本発明は、更に
色々の他の異なる組み合わせを与える。
なる組み合わせを与える。製品は、能動と受動の電気素
子とデバイスからなるほぼチップスケールのフットプリ
ントの垂直スタックである。
て説明したが、この説明は本発明を限定する意図の下に
なされたものではない。当分野に精通していれば、以上
の説明から、図示実施の形態のさまざまな変更及び組合
せ、並びに本発明の他の実施の形態が明白であろう。例
として、半導体チップの材料は、シリコン、シリコンゲ
ルマニウム、砒化ガリウムでも、又は製造されている任
意の他の半導体材料でもよい。従って、特許請求の範囲
は、これらの変更または実施の形態の何れをも包含する
ことを意図している。以上の記載に関連して、以下の各
項を開示する。
面を有する電気絶縁材料のストリップ状可撓性相互接続
体;前記相互接続体と一体の電気的導電性ラインを備
え、前記第1表面上に電気入口ポートの第1アレーと、
出口ポートの第2アレーを形成し、前記第1、第2アレ
ーは前記相互接続体の分離した領域にグループ化され;
前記入口ポートの中心間距離は、前記出口ポートの中心
間距離より小さく;前記相互接続体は、前記入口ポート
が1方向を向き、前記出口ポートが反対方向を向くよう
に折り曲げられ;前記入口ポートに取り付けられた複数
の第1電気結合部材を有する少なくとも1つの半導体デ
バイス、;及び前記出口ポートに取付けられ、他の部品
に取付けるのに適している複数の第2電気結合部材を備
えることを特徴とする半導体組立体。
導体デバイスは、能動と受動表面を有する集積回路チッ
プであり、前記第1結合部材は前記能動表面に取付けら
れる組立体。
導体デバイスは、外側コンタクトパッドを有するパッケ
ージ内にカプセル封じされた集積回路チップであり、前
記第1結合部材は前記コンタクトパッドに取付けられる
組立体。
とも1つの受動電気素子が前記相互接続体上の前記導電
性ライン内に一体化されている組立体。
口ポートの中心間距離は100μmより短く、前記出口ポ
ートの中心間距離は100μmより長い組立体。
互接続体は可撓性ポリアミド薄膜である組立体。
電性ラインは、銅、銅合金、又は錫、錫合金、銀、又は
金をめっきした銅からなる群から選択された材料で出来
ている組立体。
1、第2の結合部材は、純粋な錫、錫/銅、錫/インジ
ウム、錫/銀、錫/ビスマス、錫/鉛等の錫合金、導電
性接着化合物からなる群から選択される半田ボールであ
る組立体。
1結合部材は、金バンプ、銅バンプ、又は銅/ニッケル
/パラジウムバンプ、及びz軸導電性エポキシからなる
群から選択された組立体。
半導体デバイスの下の前記入口ポートに取付けられた前
記第1結合部材間の任意の空間をアンダーフィルする接
着性非導電性ポリマーを有する組立体。
表面を有する電気絶縁材料のストリップ状可撓性相互接
続体を備え;前記相互接続体は、前記第1表面上に、前
記第1表面上に相互に隣接して形成された複数の半導体
デバイスを接続するための電気的導電性ラインを有し;
前記相互接続体は、前記第1表面から前記第2表面へ前
記相互接続体を通って延びる電気的導電経路を有し、前
記第2表面上に電気的ポートの少なくとも1つのアレー
を形成し;前記相互接続体は、前記隣接する半導体デバ
イスが相互にスタックするように折り曲げられ;前記ポ
ートに取付けられ、他の部品に取付けるのに適した複数
の電気結合部材を備えることを特徴とする半導体組立
体。
なくとも別体の受動電気素子が前記ポートに取付けられ
る組立体。
なくとも1つの半導体デバイスが前記ポートに取付けら
れる組立体。
記相互接続体上の前記導電性ラインに一体化された少な
くとも1つの別体の受動電気素子を備える組立体。
表面を有する電気絶縁材料のストリップ状可撓性相互接
続体を備え;前記相互接続体は、前記第1表面上に、前
記第1表面上に相互に隣接して形成された複数の半導体
デバイスを接続するための電気的導電性ラインを有し;
前記相互接続体は、前記第1表面から前記第2表面へ前
記相互接続体を通って延びる電気的導電経路を有し、前
記第2表面上に電気的ポートを形成し;前記ポートは第
1と第2の複数ポートを備え、前記第1の複数ポートの
中心間距離は、前記第2の複数ポートの中心間距離より
間隔が小さく;前記相互接続体は、前記隣接する半導体
デバイスが相互にスタックするように折り曲げられ;複
数の第1電気結合部材を有する少なくとも1つの追加の
半導体デバイスを備え、前記第1電気結合部材は前記第
1の複数ポートに取付けられ;前記第2の複数ポートに
取付けられ、他の部品に取付けるのに適した複数の第2
電気結合部材を備えることを特徴とする半導体組立体。
おいて、第1、第2表面を有する電気絶縁材料のストリ
ップ状可撓性相互接続体上に電気的導電性ラインを形成
し;前記第1表面上に電気入口ポートの第1アレーと、
出口ポートの第2アレーを形成し、前記第1、第2アレ
ーは前記相互接続体の分離した領域にグループ化され、
前記入口ポートの中心間距離は、前記出口ポートの中心
間距離より小さく;複数の第1電気結合部材を有する少
なくとも1つの半導体デバイスを、前記入口ポートに取
り付け;複数の第2電気結合部材を前記出口ポートに取
付け;前記相互接続体を、前記入口ポートが1方向を向
き、前記出口ポートが反対方向を向くように折り曲げ
る;ステップを備えることを特徴とする方法。
くとも1つの受動電気素子を前記相互接続体上の前記導
電性ライン内に一体化するステップを備える方法。
性非導電性ポリマーを、前記半導体デバイスの下の前記
入口ポートに取付けられた前記第1結合部材の間の任意
の空間にアンダーフィルするステップを備える方法。
おいて、第1と第2表面を有する電気絶縁材料のストリ
ップ状可撓性相互接続体上に電気的導電性ラインを形成
し;前記第1表面から前記第2表面へ前記相互接続体を
通って延びる電気的導電経路を形成し、前記第2表面上
に少なくとも1つの電気的ポートを形成し;前記第1表
面上に、相互に隣接し前記導電性ラインに接続された複
数の半導体デバイスを形成し;複数の電気結合部材を前
記ポートに取り付け;前記相互接続体を、前記隣接する
半導体デバイスが相互にスタックするように折り曲げ
る;ステップを備えることを特徴とする方法。
くとも1つの別体の受動電気素子を前記ポートに取付け
るステップステップを備えることを特徴とする方法。
くとも1つの半導体デバイスを前記ポートに取付けるス
テップステップを備えることを特徴とする方法。
くとも1つの受動電気素子を前記相互接続体上の前記導
電性ラインに一体化するステップステップを備えること
を特徴とする方法。
おいて、第1と第2表面を有する電気絶縁材料のストリ
ップ状可撓性相互接続体上に電気的導電性ラインを形成
し;前記第1表面から前記第2表面へ前記相互接続体を
通って延びる電気的導電経路を形成し、前記第2表面上
に電気的ポートを形成し、前記ポートが第1と第2の複
数ポートとなるようにし、前記第1の複数ポートの中心
間距離は、前記第2の複数ポートの中心間距離より小さ
くなるようにし;前記第1表面上に、相互に隣接し前記
導電性ラインに接続された複数の半導体デバイスを形成
し;複数の第1電気結合部材を有する少なくとも1つの
追加の半導体デバイスを、前記第1の複数ポートに取り
付け;複数の第2電気結合部材を前記第2の複数ポート
に取り付け;前記相互接続体を、前記隣接する半導体デ
バイスが相互にスタックするように折り曲げる;ステッ
プを備えることを特徴とする方法。
タックは、集積回路チップ(130,133)のパッケージ、及
び/又は受動素子を有するストリップ状可撓性相互接続
(101)を折り曲げ、他の部品に半田付け可能な結合部材
(107)を取付けることにより形成される。
に組立てた相互接続体の概略上面図である。
に組立てた相互接続体の概略断面図である。
に組立てた相互接続体の概略下面図である。
に組立てた相互接続体の折り曲げ途中における概略断面
図である。
ように準備された複数の細かいピッチのチップスケール
パッケージの概略断面図である。
ように準備された複数の集積回路の概略断面図である。
ケージを含む完全に組立てた垂直デバイススタックの概
略断面図である。
デバイススタックの概略断面図であり、オプションのア
ンダーフィル及び/又はカプセル封じがある。
的に組立てた相互接続体の概略上面図である。
的に組立てた相互接続体の概略断面図である。
的に組立てた相互接続体の概略下面図である。
的に組立てた相互接続体の折り曲げ途中における概略断
面図である。
立てた垂直デバイススタックの概略断面図である。
む完全に組立てた垂直デバイススタックの概略断面図で
ある。
立てた垂直デバイススタックの概略断面図である。
パッケージを含む完全に組立てた垂直デバイススタック
の概略断面図である。
示す完全に組立てた垂直デバイススタックの概略断面図
である。
Claims (2)
- 【請求項1】 半導体組立体において、 第1、第2表面を有する電気絶縁材料のストリップ状可
撓性相互接続体;前記相互接続体と一体の電気的導電性
ラインを備え、前記第1表面上に電気入口ポートの第1
アレーと、出口ポートの第2アレーを形成し、前記第
1、第2アレーは前記相互接続体の分離した領域にグル
ープ化され;前記入口ポートの中心間距離は、前記出口
ポートの中心間距離より小さく;前記相互接続体は、前
記入口ポートが1方向を向き、前記出口ポートが反対方
向を向くように折り曲げられ;前記入口ポートに取り付
けられた複数の第1電気結合部材を有する少なくとも1
つの半導体デバイス、;及び前記出口ポートに取付けら
れ、他の部品に取付けるのに適している複数の第2電気
結合部材を備えることを特徴とする半導体組立体。 - 【請求項2】 集積回路デバイスを組立てる方法におい
て、 第1、第2表面を有する電気絶縁材料のストリップ状可
撓性相互接続体上に電気的導電性ラインを形成し;前記
第1表面上に電気入口ポートの第1アレーと、出口ポー
トの第2アレーを形成し、前記第1、第2アレーは前記
相互接続体の分離した領域にグループ化され、前記入口
ポートの中心間距離は、前記出口ポートの中心間距離よ
り小さく;複数の第1電気結合部材を有する少なくとも
1つの半導体デバイスを、前記入口ポートに取り付け;
複数の第2電気結合部材を前記出口ポートに取付け;前
記相互接続体を、前記入口ポートが1方向を向き、前記
出口ポートが反対方向を向くように折り曲げる;ステッ
プを備えることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25852500P | 2000-12-28 | 2000-12-28 | |
US60/258525 | 2000-12-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002237568A true JP2002237568A (ja) | 2002-08-23 |
Family
ID=22980939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001387805A Pending JP2002237568A (ja) | 2000-12-28 | 2001-12-20 | 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ |
Country Status (5)
Country | Link |
---|---|
US (1) | US20020114143A1 (ja) |
EP (1) | EP1306900A3 (ja) |
JP (1) | JP2002237568A (ja) |
KR (1) | KR20020055573A (ja) |
TW (1) | TW531815B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100660900B1 (ko) | 2005-12-21 | 2006-12-26 | 삼성전자주식회사 | 폴드형 칩 스택 패키지 및 그 패키지의 형성방법 |
JP2007266540A (ja) * | 2006-03-30 | 2007-10-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
CN100347856C (zh) * | 2004-09-27 | 2007-11-07 | 赵建铭 | 封装有多个晶片的封装件及其封装方法 |
JP2010016339A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Mektron Ltd | 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法 |
JP2012069744A (ja) * | 2010-09-24 | 2012-04-05 | Nec Corp | 半導体装置及びその製造方法 |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
KR100460062B1 (ko) * | 2002-04-23 | 2004-12-04 | 주식회사 하이닉스반도체 | 멀티 칩 패키지 및 그 제조 방법 |
US7017638B2 (en) * | 2002-07-08 | 2006-03-28 | Intel Corporation | Forming folded-stack packaged device using vertical progression folding tool |
KR100587055B1 (ko) * | 2002-09-03 | 2006-06-07 | 주식회사 하이닉스반도체 | Bga 패키지 스택의 싱규레이션을 위한 플렉시블 테이프 및 그를 사용한 bga 패키지 제조방법 |
KR100480437B1 (ko) | 2002-10-24 | 2005-04-07 | 삼성전자주식회사 | 반도체 칩 패키지 적층 모듈 |
KR20040059741A (ko) * | 2002-12-30 | 2004-07-06 | 동부전자 주식회사 | 반도체용 멀티 칩 모듈의 패키징 방법 |
KR20040059742A (ko) * | 2002-12-30 | 2004-07-06 | 동부전자 주식회사 | 반도체용 멀티 칩 모듈의 패키징 방법 |
US20040156177A1 (en) * | 2003-02-12 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
US6995465B2 (en) * | 2003-06-04 | 2006-02-07 | Intel Corporation | Silicon building block architecture with flex tape |
US6992376B2 (en) * | 2003-07-17 | 2006-01-31 | Intel Corporation | Electronic package having a folded package substrate |
JP4285339B2 (ja) * | 2004-06-15 | 2009-06-24 | パナソニック株式会社 | 回路モジュールおよび回路モジュールの製造方法 |
JP4196901B2 (ja) * | 2004-08-11 | 2008-12-17 | ソニー株式会社 | 電子回路装置 |
WO2006028643A2 (en) * | 2004-09-03 | 2006-03-16 | Staktek Group L.P. | Circuit module system and method |
US7459772B2 (en) * | 2004-09-29 | 2008-12-02 | Actel Corporation | Face-to-face bonded I/O circuit die and functional logic circuit die system |
US20100020515A1 (en) * | 2005-03-08 | 2010-01-28 | Smart Modular Technologies, Inc. | Method and system for manufacturing micro solid state drive devices |
TW200639507A (en) * | 2005-05-11 | 2006-11-16 | Au Optronics Corp | Backlight structure and lighting module therefor |
US7033861B1 (en) * | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
US20110090413A1 (en) * | 2006-08-18 | 2011-04-21 | Industrial Technology Research Institute | 3-dimensional image display |
TWI378747B (en) * | 2006-08-18 | 2012-12-01 | Ind Tech Res Inst | Flexible electronic assembly |
US7514773B2 (en) * | 2006-08-31 | 2009-04-07 | Intel Corporation | Systems and arrangements for interconnecting integrated circuit dies |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
DE102006053461A1 (de) * | 2006-11-09 | 2008-05-15 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Mikroelektronische Baugruppe und Verfahren zum Herstellen einer mikroelektronischen Baugruppe |
US7816778B2 (en) | 2007-02-20 | 2010-10-19 | Micron Technology, Inc. | Packaged IC device comprising an embedded flex circuit on leadframe, and methods of making same |
US8350382B2 (en) | 2007-09-21 | 2013-01-08 | Infineon Technologies Ag | Semiconductor device including electronic component coupled to a backside of a chip |
US7790502B2 (en) * | 2007-12-10 | 2010-09-07 | Honeywell International Inc. | Method of manufacturing flexible semiconductor assemblies |
JP5012612B2 (ja) * | 2008-03-26 | 2012-08-29 | 日本電気株式会社 | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 |
KR101429722B1 (ko) * | 2008-07-28 | 2014-09-25 | 삼성전자주식회사 | 적층된 칩들을 갖는 전자 장치 형성 방법 |
US7869206B2 (en) | 2008-09-05 | 2011-01-11 | Apple Inc. | Handheld computing device |
US7697281B2 (en) | 2008-09-05 | 2010-04-13 | Apple Inc. | Handheld computing device |
US9165841B2 (en) | 2008-09-19 | 2015-10-20 | Intel Corporation | System and process for fabricating semiconductor packages |
US9164404B2 (en) | 2008-09-19 | 2015-10-20 | Intel Corporation | System and process for fabricating semiconductor packages |
US8391010B2 (en) | 2010-08-19 | 2013-03-05 | Apple Inc. | Internal frame optimized for stiffness and heat transfer |
US8634204B2 (en) | 2010-08-19 | 2014-01-21 | Apple Inc. | Compact folded configuration for integrated circuit packaging |
US9602914B2 (en) | 2010-08-27 | 2017-03-21 | Apple Inc. | Porting audio using a connector in a small form factor electronic device |
US8427379B2 (en) | 2010-08-19 | 2013-04-23 | Apple Inc. | Modular material antenna assembly |
US8477492B2 (en) | 2010-08-19 | 2013-07-02 | Apple Inc. | Formed PCB |
US8515113B2 (en) | 2010-08-19 | 2013-08-20 | Apple Inc. | Composite microphone boot to optimize sealing and mechanical properties |
TWI484609B (zh) * | 2010-11-29 | 2015-05-11 | Himax Imaging Inc | 陣列封裝及其排列結構 |
KR20120079742A (ko) | 2011-01-05 | 2012-07-13 | 삼성전자주식회사 | 폴디드 적층 패키지 및 그 제조방법 |
US9287627B2 (en) | 2011-08-31 | 2016-03-15 | Apple Inc. | Customizable antenna feed structure |
US9406999B2 (en) | 2011-09-23 | 2016-08-02 | Apple Inc. | Methods for manufacturing customized antenna structures |
KR102497583B1 (ko) | 2015-10-27 | 2023-02-10 | 삼성전자주식회사 | 유연한 연결부를 갖는 반도체 장치 및 그 제조방법 |
CN105957846B (zh) * | 2016-06-28 | 2019-06-14 | 青岛海信宽带多媒体技术有限公司 | 光模块 |
ES2881235T3 (es) | 2016-10-06 | 2021-11-29 | Possehl Electronics Deutschland Gmbh | Carcasa para un componente electrónico primario que tiene un segundo componente electrónico integrado con la tapa o fondo de la carcasa |
CN108346640B (zh) * | 2017-01-25 | 2020-02-07 | 华邦电子股份有限公司 | 半导体结构及其制作方法 |
US10651541B1 (en) | 2019-02-27 | 2020-05-12 | Nxp Usa, Inc. | Package integrated waveguide |
US11031681B2 (en) | 2019-06-20 | 2021-06-08 | Nxp Usa, Inc. | Package integrated waveguide |
US11335652B2 (en) | 2019-07-29 | 2022-05-17 | Nxp Usa, Inc. | Method, system, and apparatus for forming three-dimensional semiconductor device package with waveguide |
CN112259518A (zh) * | 2020-01-08 | 2021-01-22 | 王之奇 | 芯片的扇出封装结构及其扇出封装方法 |
US20230145565A1 (en) * | 2021-11-11 | 2023-05-11 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2721093B2 (ja) * | 1992-07-21 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
US5646446A (en) * | 1995-12-22 | 1997-07-08 | Fairchild Space And Defense Corporation | Three-dimensional flexible assembly of integrated circuits |
US6121676A (en) * | 1996-12-13 | 2000-09-19 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
US6225688B1 (en) * | 1997-12-11 | 2001-05-01 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
CH689502A5 (fr) * | 1997-05-30 | 1999-05-14 | Valtronic S A | Module électronique miniaturisé |
US6363793B2 (en) * | 1998-01-02 | 2002-04-02 | Automotive Systems Laboratory, Inc. | Compressive Villari effect seatbelt tension sensor |
US6061245A (en) * | 1998-01-22 | 2000-05-09 | International Business Machines Corporation | Free standing, three dimensional, multi-chip, carrier package with air flow baffle |
EP1041633B1 (en) * | 1998-09-09 | 2008-04-23 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
US6666075B2 (en) * | 1999-02-05 | 2003-12-23 | Xidex Corporation | System and method of multi-dimensional force sensing for scanning probe microscopy |
JP2000353767A (ja) * | 1999-05-14 | 2000-12-19 | Universal Instr Corp | 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法 |
US6111761A (en) * | 1999-08-23 | 2000-08-29 | Motorola, Inc. | Electronic assembly |
SG81333A1 (en) * | 1999-11-19 | 2001-06-19 | Inst Of High Performance Compu | Shear force microsensor |
JP2001203319A (ja) * | 2000-01-18 | 2001-07-27 | Sony Corp | 積層型半導体装置 |
US6321654B1 (en) * | 2000-02-22 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Army | Microelectromechanical systems (MEMS) -type devices having latch release and output mechanisms |
US6845669B2 (en) * | 2001-05-02 | 2005-01-25 | The Regents Of The University Of California | Non-resonant four degrees-of-freedom micromachined gyroscope |
US20040204257A1 (en) * | 2001-08-01 | 2004-10-14 | Bogie Boscha | System for and a method of manufacturing personal golf putters |
US6934660B2 (en) * | 2003-02-20 | 2005-08-23 | The Regents Of The University Of California | Multi stage control architecture for error suppression in micromachined gyroscopes |
ITTO20030142A1 (it) * | 2003-02-28 | 2004-09-01 | St Microelectronics Srl | Dispositivo inerziale multidirezinale a soglia multipla |
-
2001
- 2001-12-20 EP EP01000785A patent/EP1306900A3/en not_active Withdrawn
- 2001-12-20 JP JP2001387805A patent/JP2002237568A/ja active Pending
- 2001-12-26 TW TW090132275A patent/TW531815B/zh not_active IP Right Cessation
- 2001-12-27 KR KR1020010085948A patent/KR20020055573A/ko not_active Application Discontinuation
-
2002
- 2002-01-03 US US10/034,827 patent/US20020114143A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100347856C (zh) * | 2004-09-27 | 2007-11-07 | 赵建铭 | 封装有多个晶片的封装件及其封装方法 |
KR100660900B1 (ko) | 2005-12-21 | 2006-12-26 | 삼성전자주식회사 | 폴드형 칩 스택 패키지 및 그 패키지의 형성방법 |
JP2007266540A (ja) * | 2006-03-30 | 2007-10-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2010016339A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Mektron Ltd | 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法 |
JP2012069744A (ja) * | 2010-09-24 | 2012-04-05 | Nec Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20020055573A (ko) | 2002-07-09 |
TW531815B (en) | 2003-05-11 |
EP1306900A3 (en) | 2005-07-06 |
EP1306900A2 (en) | 2003-05-02 |
US20020114143A1 (en) | 2002-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002237568A (ja) | 基板上垂直組立体用の折り曲げた相互接続体上にスタックしたチップスケールパッケージ | |
EP0863548B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
US11309304B2 (en) | Stackable electronic package and method of fabricating same | |
US8030137B2 (en) | Flexible interposer for stacking semiconductor chips and connecting same to substrate | |
US6573609B2 (en) | Microelectronic component with rigid interposer | |
JP5639368B2 (ja) | スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法 | |
US6828174B2 (en) | Semiconductor device and a method of manufacturing the same | |
US6982869B2 (en) | Folded interposer | |
US7915718B2 (en) | Apparatus for flip-chip packaging providing testing capability | |
US7230328B2 (en) | Semiconductor package and laminated semiconductor package | |
US20020030261A1 (en) | Multi-flip-chip semiconductor assembly | |
JPH1074888A (ja) | 半導体パッケージ | |
TW550768B (en) | Flip-chip on film assembly for ball grid array packages | |
US7923825B2 (en) | Integrated circuit package | |
JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
JP2001250907A (ja) | 半導体装置及びその製造方法 | |
JP2003069181A (ja) | 電子機器装置及びその製造方法 | |
US6433415B2 (en) | Assembly of plurality of semiconductor devices | |
JPH05206379A (ja) | マルチチップモジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050801 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051101 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060828 |