CN1217393C - 热处理硅晶片的方法及用该方法制造的硅晶片 - Google Patents

热处理硅晶片的方法及用该方法制造的硅晶片 Download PDF

Info

Publication number
CN1217393C
CN1217393C CN031042643A CN03104264A CN1217393C CN 1217393 C CN1217393 C CN 1217393C CN 031042643 A CN031042643 A CN 031042643A CN 03104264 A CN03104264 A CN 03104264A CN 1217393 C CN1217393 C CN 1217393C
Authority
CN
China
Prior art keywords
silicon wafer
wafer
oxygen
cop
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN031042643A
Other languages
English (en)
Other versions
CN1437229A (zh
Inventor
罗伯特·赫兹尔
克里斯托夫·佐伊林
赖因霍尔德·瓦利什
维尔弗雷德·冯·阿蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Electronics Corp
Original Assignee
Silicon Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Electronics Corp filed Critical Silicon Electronics Corp
Publication of CN1437229A publication Critical patent/CN1437229A/zh
Application granted granted Critical
Publication of CN1217393C publication Critical patent/CN1217393C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1076—Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone
    • Y10T117/1088—Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone including heating or cooling details

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种热处理硅晶片的方法，其中该硅晶片至少暂时暴露于含氧气氛中，热处理进行时的温度是经适当选择以便满足以下不等式：[Oi]＜[Oi]eq(T)exp[2σsio2Ω/rkT]其中[Oi]是硅晶片内的氧浓度。[Oi]eq(T)是在T温度下硅内氧的溶解度极限，σsio2是二氧化硅的表面能，Ω是沉淀氧原子的体积，r是平均COP半径以及k是波耳兹曼常数。本发明还涉及一种硅晶片，该硅晶片的整体氧沉淀成核中心密度为至少107/立方厘米，其正面上具有至少1微米厚的无成核中心区，以及在至少50%晶片厚度深处的COP密度低于10000/立方厘米。

Description

热处理硅晶片的方法及用该方法制造的硅晶片
技术领域
本发明涉及一种热处理硅晶片的方法，并且涉及用该方法制造的实质上无空位集块(COP)的硅晶片。
背景技术
通常利用Czochralski坩埚拉晶法或利用无坩埚浮动区域法制造的硅单晶具有许多杂质及缺陷。将该单晶依序经多个加工步骤分割成晶片，例如为了得到预期的表面品质，通常最终用于制造电子元件。如果不采取特别预防措施，该晶片表面也将出现上述缺陷，该缺陷可对由该晶片制造的电子元件产生不良影响。
一种重要类型的缺陷是公知的COP(晶体起因微粒(crystaloriginated particles))，其是可结合成通常50至150纳米大小孔隙的空位组。这些缺陷可用许多方法测量。借助于SCl溶液(NH3/H2O2/H2O)，在约85℃温度下对缺陷进行部分蚀刻20分钟，随后实施光散射测量，此为测试晶片表面上的COP的一项可能的选择。借助于Secco蚀刻对缺陷进行部分蚀刻30分钟，除去约30微米的硅，随后计数，也可能显现这些缺陷。若所计数的缺陷具有已知的旗标(标记)，则称它们为FPD(流体图案缺陷(flow pattern defect))。所得到的结果为每单位面积的FPD密度，如果考虑预备蚀刻过程中除去的材料，该每单位面积密度可转换成每单位体积密度。此相同缺陷也可借助于IR-LST(红外线-光散射断层x射线照相法)测量，其中在硅晶片缺陷处散射Nd-YAG激光束，在与激光束成90°角的方向检测散射光。因采用测量方法而得名，该缺陷称作LSTD缺陷。
将电子元件制作在半导体晶片上时，COP对许多电子元件参数具有不良影响。所以，必须至少将硅晶片电子元件有源层的这些缺陷除去。依照现有技术，为达成此目的有三种可能方式：
在拉晶过程中，通过保持一个精密限定的加工窗口，可能制造无空位及因此也无空位集块(COP)的单晶。然而，由于低拉晶速率在＜0.5毫米/分钟的范围内，拉晶需要大量成本。再者，紧密的加工窗口导致低合格率，同样地对该方法的经济可行性具有不良影响。由于无空位存在，如此所制硅晶片的另一缺点是无吸气容量。Kissinger等人在Electrochem.Soc.Proc.8-1(1998)，1095中曾更详细地描述了空位、间隙氧及硅晶片吸气容量间的关系。
作为制作无COP单晶的替代方法，在包含COP的硅晶片表面上以外延方式沉积另一硅层是可能的。由于沉积过程中的生长速率低，与利用Czochralski法所制常规单晶不同，外延层具有实质上完美的晶体结构且通常无COP。外延层的沉积工作是繁复的加工步骤且大幅提高产品的价格。再者，许多电子元件加工要求硅晶片的表面向下至少10微米的深度无缺陷。沉积如此厚的外延层非常耗时且因此不经济。
例如，如EP 829 559 A1中所述，第三个替代方法包括在氩或氢气氛下，将由常规单晶所制的硅晶片暴露在1200℃以上的温度下1至2小时。许多试验显示了晶片表面的COP经退火，形成接近表面的无COP层。但退火加工非常耗时且因此昂贵。
在超过1200℃的高温下实施退火加工过程中需用碳化硅栓以固定晶片。这总是引起金属污染的风险。由于过程是在氩或氢内1200℃温度下实施，结合在碳化硅内的金属可容易地分布在加工室内，因而可到达硅晶片内。
在外延的情况下及在退火的情况下，在拉晶过程中形成的氧沉淀的成核中心，是以适当的方式通过高温予以减少，以便在随后的电子元件加工中可用的成核中心不足，所以，吸气中心不可能以足够数目生长。
例如，如WO 98/38675或DE 19924 649 A1中所述，借助于RTA(快速加热退火)处理可解决该问题。在高温下，形成许多空位，在随后的快速冷却过程中它们仅能扩散至接近表面诸区的表面，但仍在它们所占用的硅晶片体积内。所以，在随后电子元件加工中可发生不规则氧沉淀，该不规则氧沉淀与吸气中心有关。但此额外RTA处理又增加了硅晶片的生产成本。
US 6,245,311描述了一种借助于多步骤RTA加工以减低硅晶片表面COP密度的方法。考虑时间及产量，RTA处理最好采用分批方式。为消除利用含氢气氛所造成的晶片表面粗化现象，需要在不同温度下及不同气氛中实施的各种步骤。
EP 1 087 042 A1描述了掺杂氮的单晶，其中COP具有特别形状。由于表面积/体积比大，借助于RTA步骤，可将接近由该晶体所制硅晶片表面薄层的COP消除至约0.5微米深处，因此表面薄层内的COP密度得以减至约为晶片总COP密度的50％或更低。
为溶解接近表面的COP，EP 926 718 A2描述了在还原气氛如含氢气氛中于1200℃温度下实施的常规RTA加工法。但所用起始原料是由单晶制造的硅晶片，该单晶是利用Czochralski法在特殊情况下抽拉而成的。该单晶的抽拉速率为至少0.6毫米/分钟且其氧密度至多为16ppma(对应于6.4×1017个原子/立方厘米)。由于所选加工参数所致，拉晶过程中所形成的COP较小，所以在快速加热退火过程中可容易地溶解。
迄今公开的有关消除COP的所有热处理方法均是基于氧扩散至硅晶片表层以外。COP氧化物表层的氧原子是与混入晶格内的间隙氧原子达到平衡状态，且这些原子再与硅晶片表面自然氧化物层达到平衡状态。如COP退火例子中常见的，若晶片暴露于高温下的还原气氛，表面氧化物层通过还原作用被除去。由于上述平衡状态，间隙氧原子自晶体向表面扩散，同时氧原子自COP氧化物表层扩散出至晶格内，结果COP的氧化物表层溶解。除去氧化物表层的COP再与晶格的空位达到平衡，该空位同样地朝晶片表面扩散。结果，这导致了COP的溶解。
因所述扩散过程进行得非常缓慢，COP仅可在合理的时间内自表层除去。尤其在表面需要特别深无COP层的电子元件如当采用深沟渠技术的电子元件时，此种情形极为不利。迄今，电子元件的最大厚度已限制在无COP层的厚度。
再者，如以上所述，氧的向外扩散作用仅可在还原气氛中达成，但这些还原气氛可粗化表面并导致污染问题。
发明内容
本发明的目的包括避免上述现有技术的缺点及特别提供一种制造硅晶片的经济可行方法，该硅晶片不仅接近表面的薄层内而且晶片厚度的重要部分均无COP。
通过硅晶片的热处理方法可达成本发明的目的，其中热处理是在高于间隙溶解氧浓度等于其饱和浓度时的温度下进行，该饱和浓度是间隙溶解氧与COP氧化物表层达到平衡状态时所形成的氧浓度。
依照本发明，实施热处理时的温度是依据下式选得
[ O i ] < [ O i ] eq ( T ) exp ( 2 &sigma; sio 2 &Omega; rkT ) - - - ( 1 )
在此不等式内[Oi]代表硅晶片内的氧浓度，或更精确地讲是间隙溶解氧浓度，其通常是由FTIR光谱测定。[Oi]eq(T)是在已知温度T下硅内氧的溶解度极限。例如，在Hull所编“晶体硅的性能”，TheInstitution of Electriczal engineers，伦敦，1999，第489页描述了此种函数。σsio2是二氧化硅(SiO2)的表面能，在Huff，H.R.，Fabry L.，KishinoS合编的“半导体硅2002”，Volume 2，The Electrochemical Society，Pennington，2002，第545页所述该表面能为310尔格/平方厘米。Ω是沉淀氧原子的体积，该体积可利用Ω＝Msio2/(2ρsio2 NR)的关系式，由摩尔质量Msio2、二氧化硅密度ρsio2及阿佛加德罗常数NR计算得来。r代表平均COP半径，k代表波耳兹曼常数及T代表K。
为使本发明方法达到成功，重要的是待选的温度足够高，以便与COP表面的氧化物表层达到平衡状态时的氧浓度(即不等式的右侧)超过间隙溶解氧原子的浓度[Oi]。所以，间隙氧的浓度低于其饱和浓度，因此COP的氧化物表层可以经由氧原子的扩散至晶格内而溶解。凡能满足上述温度条件之处，COP的氧化物表层经由氧原子扩散入晶格内溶解。失去氧化物表层之后，经由空位或间隙硅原子的扩散作用，COP开始收缩，因此COP得以溶解。
在对比情况下，依照现有技术的退火加工是基于硅晶片表面氧的向外扩散作用。在表面，间隙溶解的氧向外扩散。由于Le Chatelier原理，覆以厚度约2纳米的薄氧化物表层的COP失去其氧化物表层。就热力学观点而言，因硅晶片代表开放***，随后COP继续收缩，结果与COP达到平衡状态的空位可在表面处向外扩散。就该晶片整体而言，氧不能扩散出去。相反，在此区域COP开始填充氧化物且随后变得更大。
与依照现有技术的退火方法不同，在本发明的方法中，由于依照本发明所选的温度高且导致氧亚饱和，因无需氧向外扩散，整体的COP也溶解。
所以，本发明提供了一种硅晶片，其整体氧沉淀成核中心密度为至少107/立方厘米，且其正面上具有至少1微米厚的无成核中心区，以及在至少50％晶片厚度深处的空位集块密度低于10000/立方厘米。
本发明可制造不仅接近表面层而且晶片厚度的重要部分(即至少50％晶片厚度)均无COP的硅晶片，就是说COP密度低于10000/立方厘米。如同已依照现有技术施以热处理的晶片，此类型硅晶片经热处理之后，无需除去无COP层的主要部分即可毫无问题地抛光。再者，依照本发明处理过的硅晶片也适于制作特别“深”的元件，例如利用深沟渠技术。
然而，若加工参数选择适当，本发明也可以仅用于减低硅晶片的总体COP密度，结果热处理之后仍保持超过10000/立方厘米的COP密度。这可借助于适当短的加工时间，同时结合非对称点缺陷达成，该缺陷剖面可借助于不同加工气氛在晶片正面及晶片背面上形成。此替代方法可用以进一步缩短加工时间，因而提升本方法的经济可行性。
与现有技术的另一重大区别是依照本发明，在接近表面处，硅层不必除氧，因为COP的溶解作用并非如现有技术中基于氧的向外扩散作用，而是由于本发明所选温度高而基于氧的亚饱和。所以，本发明的方法可在任何含有氧的气氛内实施，至少时常或偶尔。在对比之下，依照现有技术的方法是仅限于含有氢或氩的气氛。因此，使用本发明的方法，可避免使用含氢或氩气氛而发生的晶片表面的粗化。
再者，避免用氢则大幅减低潜在危险。此外，与氢气氛相较，利用容易氧化的气氛可大幅减低金属污染的风险。
具体实施方式
如下表所示，本发明的热处理所用起始原料以氧浓度低的硅晶片为佳，因为在此情况下满足不等式(1)所需的温度得以降低。氧浓度[Oi]＜7×1017个原子/立方厘米则更佳。举例而言，在Czochralski法中，通过替代的加工参数如坩埚转动可达成此目的。硅晶片内氧浓度愈低，本发明热处理的最低温度愈低。加工温度减低得以减低设备器具支出及缩短加热及冷却所需时间，所以降低加工成本。
因溶解COP氧化物表层所需时间也视氧化物表层厚度而定(参阅附表)，就本发明方法的观点而言，所用起始原料以其COP具有可能最薄氧化物表层为佳。该氧化物表层的厚度以低于4纳米为佳，尤以低于2纳米更佳。借助于低氧浓度及在1200℃至600℃温度范围内拉晶过程中的快速冷却速率可达成此目的。
溶解氧化物表层已被除去的COP所需要的时间主要视COP的大小而定(参阅附表)。所以，本发明热处理所用起始原料硅晶片，最好是由单晶制得，该单晶的拉晶过程适当地加以控制以致形成高浓度的极小COP。若硅晶片的直径为300毫米，COP的平均直径应低于160纳米，但以低于150纳米较佳，尤以低于120纳米最佳。若硅晶片的直径为200毫米，所选COP大小以＜100纳米为佳，但以＜80纳米较佳，尤以＜60纳米最佳。在拉晶过程中，这可通过在1200℃至900℃温度范围内尽快冷却晶体而达到。为达成此目的，在该温度范围内冷却速率以设定在1至20K/分钟为佳，但以2至15K/分钟更佳，尤以5至15K/分钟最佳。除所形成的COP细微尺寸外，该拉晶法的优点是拉晶速率相对较高，因而缩短加工时间。再者，原则上此类拉晶法的合格率高，因而更加提高其经济可行性。
为进一步减低COP的平均大小，在拉晶过程中最好添加氮。单晶内或由其制得的硅晶片内的氮浓度以在1×1013至7×1015个原子/立方厘米范围内最佳。文献US 6,228,164 B1及DE 199 41 902 A1中描述了该背景技术。
下表概括了氧浓度[Oi]、COP直径2r及COP氧化物表层厚度d对本发明方法所需温度T及溶解COP所需时间t的影响。
  [Oi][1017原子/立方厘米]   2r[纳米]   d[纳米]   T[℃]   T[秒]
  6.5   70   2   1300   122
  6.5   70   4   1300   133
  6.5   70   2   1350   41
  6.5   120   2   1350   366
  5.0   70   2   1220   714
  6.0   70   2   1220   797
  7.0   70   2   1220   1090
  8.0   70   2   1220   ∞
  5.0   70   2   1250   369
  6.0   70   2   1250   390
  7.0   70   2   1250   432
  8.0   70   2   1250   552
  9.0   70   2   1250   ∞
为进一步减少溶解COP所需的时间，本发明方法所用起始原料硅晶片，最好其COP具有大的面积/体积比的形态。经平整或伸长的COP可满足该要求。举例而言，EP 1 087 042 A1中描述了制造此类型起始原料的方法。
就本发明方法的观点而言，待处理的硅晶片是首先依照现有技术在RTA反应器内在预定速率下加热直至达到不等式(1)所决定的温度范围内。然后，将该硅晶片保持在该温度范围内一段预定时间，随后以预定速率将其再次冷却。整个加工是在热处理后硅晶片预期性能所决定的气氛中进行。
为了不容许加热过程中COP氧化物表层生长，最好选择尽可能高的加热速率，即所选加热速率以超过2K/秒为佳，以加热速率超过10K/秒较佳，尤以加热速率为50K/秒或更高最佳。
硅晶片温度保持在不等式(1)预定范围内时间的长短视所用起始原料而定。如附表内所示，若所用起始原料具有小的COP及薄COP氧化物表层，可缩短退火时间。通常该退火时间为10秒至15分钟，以30秒至5分钟较佳，尤以30秒至4分钟最佳。
冷却速率的设定是由最终产品即热处理后硅晶片的预期性能决定。若为了制造不具有吸气性能且在随后电子元件制作过程中不出现任何氧沉淀的硅晶片，以缓慢冷却操作为佳。若冷却速率慢，空位浓度可与现行温度匹配，即由于空位的向外扩散，在冷却过程中高温时的高空位浓度减低。所以，在冷却操作之后，空位浓度变低，结果在随后热处理加工如在电子元件制作过程中可有不规则的氧沉淀成核。所以，氧沉淀作用不致发生或仅略微发生。以此方式处理的硅晶片具有与由缓慢拉晶、无空位的无COP单晶(“完美硅”)所制硅晶片相似的性能。
然而，如果制造具有优良内吸气性能的硅晶片，例如WO 98/38675中所述，冷却速率最好是以适当方式加以设定，以便可产生RTA效果。若采用快速冷却，因在冷却操作过程中空位不能向外扩散，在先前高温下出现的高空位浓度将遭“冻结”。该高空位浓度在随后热处理过程中如在电子元件制作过程中导致不规则氧沉淀成核。所以，有足够的氧沉淀成核中心(浓度至少为107/立方厘米)。同时，在晶片表面形成至少1微米厚的无空位层(无缺陷区，DZ)。所以该层无氧沉淀成核中心，即成核中心的浓度的值不超过107/立方厘米。在此情况下，待设定的冷却速率范围是10K/秒至120K/秒，以20K/秒至120K/秒较佳，尤以40K/秒至120K/秒更佳。
本发明因此还涉及一种硅晶片，其氧沉淀成核中心总体密度至少为107/立方厘米，且晶片正面上具有无成核中心且为至少1微米厚的区，以及在相当于至少50％晶片厚度的深处具有低于10000/立方厘米的COP密度。
若上述类型的空位剖面是借助于快速冷却法形成，继此加工之后，最好对该硅晶片施加已知的成核退火；在此成核退火中将该空位剖面转变成对应的氧沉淀成核中心剖面。将该硅晶片暴露在450℃至800℃温度下1分钟至5小时，以5分钟至2小时较佳，尤以10分钟至2小时更佳。
视最终产品的预期性能而定，就本发明方法的观点而言，所用的气氛最好是惰性气体(以氩为佳)、氢、氮、氧及含有上述元素的化合物及由这些气体(元素或化合物)所形成的所有混合物。但其组分在所需高温下将无法控制地相互反应的混合物除外，例如同时含有氢及氧的混合物。为提升晶片的防污染性，至少偶尔也可采用非还原性气氛。在加工过程中，该硅晶片可在同一种气氛中或改变的气氛中加以热处理。晶片的正面及背面可暴露在同一气氛或不同的气氛中。应了解的是，正面是指随后在上面制作电子元件的硅晶片表面。
在本发明热处理过程中，所用气氛最好含有氢、氩或氩与氢的混合物。然而，为减低污染风险，该晶片至少偶尔也暴露在非还原气氛中。在此情况下，热处理后，该晶片表面具有与传统氢或氩退火后的同样性能。然而，与传统方式制造的晶片不同，依照该优选实施方案制造的硅晶片不只具有薄无COP表层。本发明的无COP层(即COP密度低于10000/立方厘米的层)扩展至超过至少50％晶片厚度，举例而言，此种情形的优点是依照本发明该实施方案处理的硅晶片可毫无问题地加以抛光以光滑表面，而得以免遭抛光除去整个无COP层的风险。
在本发明的另一优选实施方案中，该硅晶片在热处理过程中所暴露的气氛在整个热处理期间可导致硅晶片表面覆以氧化物层。含有氧及氩的气氛特别适合。因此可能减低金属污染的风险。若本发明热处理是在含氧气氛内实施，硅晶片整体无COP。然而，在此情况下，表面并非如此，因为氧在此扩散，结果是接近表面的COP没有除去其氧化物表层，因而未能溶解。但该表面可由随后的抛光予以除去，因此最终可再度制得无COP硅晶片。
就本发明的观点而言，在热处理过程中，也适合的是硅晶片正面至少偶尔暴露于引发硅间隙的气体[以氧或氧与惰性气体(以氩为佳)的混合物为佳]，但背面是暴露于引发空位的气体[以氮或氮与惰性气体(以氩为佳)的混合物为佳]。如DE 199 25 044 A1中所述，这导致了非对称空位剖面及因此随后热处理加工中的非对称氧沉淀剖面。应了解的是，非对称空位剖面是指沿任何垂直于晶片表面的预期直线，空位浓度并非恒定且同时对晶片两表面间中心处的虚拟中心平面不对称。同样情形适用于“非对称氧沉淀剖面”。再次与DE 199 25044 A1中所述硅晶片的不同处在于经本发明处理的硅晶片具有至少50％晶片厚度的无COP层。作为该硅晶片正面及背面气氛所用的上述气体也可用以制造具有COP密度非对称剖面的晶片。在此情况下，整个晶片厚度形成COP大小的剖面，其中接近正面的COP，其直径小于接近背面的COP。除了利用不同加工气体之外，加工温度也必须以适当方式加以适应以便形成此类型剖面。该效果可加以利用以缩短总加工时间，进而提升本方法的经济可行性。
在本发明的另一优选实施方案中，硅晶片正面及背面所用的不同加工气体，尤其正面所用的含氧气氛及背面所用的含氮气氛，是仅用于冷却阶段的过程中。该优选实施方案也导致形成上述剖面。
若用于处理的硅晶片是由掺杂氮的单晶制得(已更详细地说明如上)，因此可能推广本发明方法的应用领域：在热处理过程中，空位不须扩散至晶片表面，但可与晶片内溶解的氮形成氮空位复合体。这缩短了溶解COP所需的时间。接近表面的氮继续向外扩散。晶片冷却之后，COP已溶解，空位已与晶片整体内的氮结合，而在晶片表面无结合的空位，因为氮已在表面向外扩散。所以，在本发明热处理过程中形成氮浓度剖面，即沿预期垂直晶片表面的直线，氮浓度并非恒定。在随后的热处理加工如部分电子元件制作中，氮空位复合体也导致不规则的氧沉淀，结果利用本发明方法的此优选实施方案处理过的诸晶片具有至少50％晶片厚度的无COP层、以及另外硅晶片整体内至少107/立方厘米的氧沉淀成核中心密度及至少在晶片正面上至少1微米厚的无成核中心区。
本发明实施晶片热处理的加工可在以下制造顺序中的不同部位***：
例如，热处理可在抛光步骤之后实施。尤其若热处理是在不粗化晶片表面或仅略微粗化的气氛中实施，例如在含氧气氛中，建议采用此种方式。
另一种可选择方式是首先实施本发明的热处理，随后将该晶片抛光，任选在清洗步骤之后。若实施热处理是在可增加硅晶片表面粗糙度的气氛中，例如氢或氩气氛并至少偶尔连带部分使用含氧气氛中，此优选实施方案特别适合。因依本发明处理的硅晶片具有厚度对应于至少50％晶片厚度的无COP层，即使热处理后也可能实施抛光。对比之下，由于无COP层极小的厚度，为消除COP将依现有技术热处理过的硅晶片施以抛光则产生问题。即使仅使用非还原气氛，通常是含氧气氛，此项处理为特别优选的实施方案，可除去加工程序中所形成的接近表面的缺陷。
就此热处理后抛光晶片的优选实施方案而言，仍有许多可能选择：例如，抛光的晶片可经本发明的热处理，然后再实施最终抛光或镜抛光步骤。再者，也可能将经蚀刻的晶片经本发明热处理以及然后“最终抛光”或“镜抛光”步骤。然而，在本发明热处理之后，最好将该硅晶片施以双面抛光[以及然后任选施加最终抛光或镜抛光]，因为如此不仅依照本发明无COP存在而且表面情况达到完美境地。
无论晶体直径或晶片直径为何，本发明可应用于许多单晶型硅晶片。最好将本发明应用于直径15、20或30厘米或更大的晶片。因制作在大直径硅晶片上的电子元件对硅内无缺陷的要求特别高，特别优选将本发明应用在大直径硅晶片上。

Claims (11)

1.一种热处理硅晶片的方法，其中该硅晶片至少暂时暴露于含氧气氛中，热处理进行时的温度是经适当选择以便满足以下不等式：
[ Q i ] < [ O i ] eq ( T ) exp ( 2 &sigma; SiO 2 &Omega; rkT ) - - - ( 1 )
其中[Oi]是硅晶片内的氧浓度，[Oi]eq(T)是在T温度下硅内氧的溶解度极限，σsio2是二氧化硅的表面能，Ω是沉淀氧原子的体积，r是平均空位集块半径以及k是波耳兹曼常数。
2.如权利要求1的方法，其中所述方法所用起始原料是氧浓度[Oi]＜7×1017个原子/立方厘米的硅晶片。
3.如权利要求1或2的方法，其中所述方法所用起始原料是平均空位集块直径低于160纳米的硅晶片。
4.如权利要求1或2的方法，其中所述硅晶片是以预定加热速率加热直至达到满足不等式(1)的范围内的温度，然后将该温度保持在该范围内预定时间，然后以预定冷却速率将该硅晶片冷却。
5.如权利要求4的方法，其中所述温度保持在可满足不等式(1)的范围内的时间是10秒钟至15分钟。
6.如权利要求4的方法，其中所述硅晶片是以10K/秒至120K/秒的冷却速率冷却。
7.如权利要求4的方法，其中至少在冷却操作过程中，所述硅晶片的背面暴露在含氮气氛中。
8.如权利要求1或2的方法，其中在热处理后将所述硅晶片抛光。
9.一种硅晶片，其整体氧沉淀成核中心密度为至少107/立方厘米，且其正面上具有至少1微米厚的无成核中心区，以及在至少50％晶片厚度深处的空位集块密度低于10000/立方厘米。
10.如权利要求9的硅晶片，其具有不对称空位浓度剖面。
11.如权利要求9的硅晶片，其含有氮，沿任何预期垂直于晶片表面的直线的氮浓度并非恒定。
CN031042643A 2002-02-07 2003-02-08 热处理硅晶片的方法及用该方法制造的硅晶片 Expired - Lifetime CN1217393C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10205084A DE10205084B4 (de) 2002-02-07 2002-02-07 Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE10205084.8 2002-02-07

Publications (2)

Publication Number Publication Date
CN1437229A CN1437229A (zh) 2003-08-20
CN1217393C true CN1217393C (zh) 2005-08-31

Family

ID=27618401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN031042643A Expired - Lifetime CN1217393C (zh) 2002-02-07 2003-02-08 热处理硅晶片的方法及用该方法制造的硅晶片

Country Status (6)

Country Link
US (1) US6803331B2 (zh)
JP (2) JP2003297840A (zh)
KR (1) KR100547216B1 (zh)
CN (1) CN1217393C (zh)
DE (1) DE10205084B4 (zh)
TW (1) TW593795B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
DE10336271B4 (de) 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7041226B2 (en) * 2003-11-04 2006-05-09 Lexmark International, Inc. Methods for improving flow through fluidic channels
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP5560546B2 (ja) * 2008-08-28 2014-07-30 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
US20120001301A1 (en) * 2009-04-13 2012-01-05 Shin-Etsu Handotai Co., Ltd. Annealed wafer, method for producing annealed wafer and method for fabricating device
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
WO2010140323A1 (ja) * 2009-06-03 2010-12-09 コバレントマテリアル株式会社 シリコンウェーハ及びシリコンウェーハの熱処理方法
JP5455449B2 (ja) * 2009-06-03 2014-03-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2011035129A (ja) * 2009-07-31 2011-02-17 Covalent Materials Corp シリコンウェーハ
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
TWI614808B (zh) 2012-11-19 2018-02-11 太陽愛迪生公司 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法
JP6052188B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6711320B2 (ja) 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6249629A (ja) * 1986-03-24 1987-03-04 Sony Corp 半導体装置
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP2000256092A (ja) 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
DE19925044B4 (de) * 1999-05-28 2005-07-21 Siltronic Ag Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
DE19941902A1 (de) 1999-09-02 2001-03-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von mit Stickstoff dotierten Halbleiterscheiben
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
JP4131077B2 (ja) * 2000-06-30 2008-08-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법

Also Published As

Publication number Publication date
US6803331B2 (en) 2004-10-12
KR100547216B1 (ko) 2006-01-26
CN1437229A (zh) 2003-08-20
US20030148634A1 (en) 2003-08-07
JP2008135773A (ja) 2008-06-12
DE10205084A1 (de) 2003-08-21
TW593795B (en) 2004-06-21
DE10205084B4 (de) 2008-10-16
JP2003297840A (ja) 2003-10-17
JP5171277B2 (ja) 2013-03-27
KR20030067546A (ko) 2003-08-14
TW200303943A (en) 2003-09-16

Similar Documents

Publication Publication Date Title
CN1217393C (zh) 热处理硅晶片的方法及用该方法制造的硅晶片
CN1155064C (zh) 制备理想析氧硅晶片的工艺
TWI393168B (zh) 降低矽晶圓中金屬污染之方法
CN1158696C (zh) 理想的氧沉淀硅晶片及氧外扩散较小的方法
EP1732114B1 (en) Method for producing silicon wafer for IGBT
US6743495B2 (en) Thermal annealing process for producing silicon wafers with improved surface characteristics
TWI410539B (zh) 矽晶圓，其製造方法及其熱處理之方法
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
CN1461360A (zh) 基本上没有氧化诱生堆垛层错的掺氮硅
EP1513193A1 (en) Method for manufacturing silicon wafer
EP0948037A1 (en) Silicon epitaxial wafer and method for manufacturing the same
CN1321334A (zh) 具有改进的内部收气的热退火晶片
EP2204476A2 (en) Silicon wafer and method of manufacturing the same
CN100345263C (zh) 具有氮/碳稳定的氧沉淀物成核中心的硅片及其制造方法
CN1748312A (zh) Soi晶片的制造方法及soi晶片
CN1191608C (zh) 硅半导体基板及其制备方法
CN100350554C (zh) 用于制备稳定的理想的氧沉淀硅片的方法
JPH02263793A (ja) 酸化誘起積層欠陥の発生し難いシリコン単結晶及びその製造方法
CN1838388A (zh) 一种获得洁净区的硅片快速热处理工艺方法及其产品
CN113906171A (zh) 单晶硅晶圆的制造方法及单晶硅晶圆
JP4218681B2 (ja) シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP2010287885A (ja) シリコンウェーハおよびその製造方法
EP0120830B1 (en) Semiconductor substrate materials having enhanced gettering ability

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050831

CX01 Expiry of patent term