CN1748312A - Soi晶片的制造方法及soi晶片 - Google Patents

Soi晶片的制造方法及soi晶片 Download PDF

Info

Publication number
CN1748312A
CN1748312A CNA2004800034553A CN200480003455A CN1748312A CN 1748312 A CN1748312 A CN 1748312A CN A2004800034553 A CNA2004800034553 A CN A2004800034553A CN 200480003455 A CN200480003455 A CN 200480003455A CN 1748312 A CN1748312 A CN 1748312A
Authority
CN
China
Prior art keywords
film
flush type
type oxide
thickness
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800034553A
Other languages
English (en)
Other versions
CN100418194C (zh
Inventor
横川功
阿贺浩司
高野清隆
三谷清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1748312A publication Critical patent/CN1748312A/zh
Application granted granted Critical
Publication of CN100418194C publication Critical patent/CN100418194C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种SOI晶片的制造方法，该方法至少从硅晶片一边的主表面，注入氧离子以形成氧离子注入层后，对该硅晶片进行将上述氧离子注入层变成埋入式氧化膜的氧化膜形成热处理，以在埋入式氧化膜上制造具有SOI层的SOI晶片，其中，在上述硅晶片形成埋入式氧化膜时，是将其膜厚形成比上述制成的SOI晶片的埋入式氧化膜更厚，其后，在形成有该埋入式氧化膜的硅晶片上，进行减少埋入式氧化膜厚度的热处理。通过这种方式，可提供一种SOI晶片的制造方法，其可利用SIMOX法制造高品质的SOI晶片，而该SOI晶片具有膜厚较薄且完全性高的埋入式氧化膜，且SOI层的结晶性及表面质量极好。

Description

SOI晶片的制造方法及SOI晶片
技术领域
本发明涉及在绝缘体上形成有硅层的、具有SOI(Silicon on insulator)构造的SOI晶片的制造方法，以及利用该方法制造的SOI晶片。
背景技术
近年来，绝缘体上形成硅层(SOI层)的、具有SOI构造的SOI晶片，在装置的高速性、低耗电性、高耐压性、耐环境性等方面表现良好，所以电子装置利用的高性能LSI所采用的晶片，尤受瞩目。
制造该SOI晶片的代表方法，有接合法或SIMOX(Separation byion-implanted oxygen)法等。接合法意指：在形成SOI层的接合晶片(bondwafer)和支承基板的基底晶片(base wafer)的至少一边形成氧化膜，通过形成的氧化膜，使接合晶片和基底晶片接合后，通过将接合晶片薄膜化以制造SOI晶片的方法。
另外，SIMOX法意指：通过将氧离子注入硅晶片后，实施热处理，在硅晶片中形成埋入式氧化膜，以制成SOI晶片(SIMOX晶片)的方法。更具体来说，如图2所示，先准备施以镜面研磨等的硅晶片11(步骤(a’))，接着，于步骤(b’)，从加热至500℃左右的硅晶片11一边的主表面，进行将氧离子(O+)注入晶片内部的离子注入，以形成氧离子注入层12。此时，就离子注入条件而言，注入能量通常为150至200keV，此外，为了形成连续的埋入式氧化膜，氧离子的剂量必须为大约1.5×1018以上的高剂量。
其后，于步骤(c’)，例如在惰性气体环境中，在1300℃以上的温度下，实施氧化膜形成热处理，以将形成于晶片上的氧离子注入层12变成埋入式氧化膜13，通过这种方式，可制得在埋入式氧化膜13上形成有SOI层14的SOI晶片15。
如上所述，利用SIMOX法制造的SOI晶片，其SOI层或埋入式氧化膜的膜厚，决定于氧离子注入时的离子注入能量或剂量，故具有易于获得良好膜厚均匀性的优点，此外，如上述接合法所示，不需具备两片晶片，可利用一片硅晶片来制造SOI晶片，故可以较低的成本来制造。
然而，利用SIMOX法，如上所述以高剂量进行氧离子的注入时，虽然可提高埋入式氧化膜的完全性，但是，会对大量氧离子通过的晶片表面产生破坏，所以在进行形成氧化膜的热处理时，SOI层容易产生高密度贯穿位错，而产生难以获得具有良好结晶品质的SOI层的问题。
为了解决此种问题，不断致力于各种研究及检讨。于是，开发出在进行低剂量的氧离子注入时，也可形成连续的埋入式氧化膜，而制得贯穿位错密度低的SOI晶片。(参考SOI科学、UCS半导体基盘技术的研究会编集、利来公司发行、p.26-30)。此时，氧离子的剂量约限定为4×1017/cm2，故得知该剂量的范围为剂量窗(dose window)。
然而，以这种低剂量形成的埋入式氧化膜，虽可减少贯穿位错，但是，极易形成引起埋入式氧化膜绝缘不良的针孔(pinhole)，相较于以高剂量形成的埋入式氧化膜，埋入式氧化膜的品质变得更低。
于此，为了改善利用低剂量离子注入所形成的埋入式氧化膜的品质，而提出了各种方法。例如，提出进行一般的氧化膜形成热处理后，在高温氧环境中进行氧化处理，即进行所谓的内部氧化处理(以下，记载有ITOX(InternalThermal Oxidation)处理)，以提高埋入式氧化膜品质的方法(参考日本专利第3036619号公报)。如上所述，以低剂量进行氧离子注入的SIMOX法，附加ITOX处理，得以将埋入式氧化膜厚膜化并改善其品质，而可制造针孔密度低且埋入式氧化膜的完全性得以提高的高品质的SIMOX晶片。
近年来，随着半导体装置的高集成化，期望可制造更高品质的晶片，例如，可形成具有厚度较薄的埋入式氧化膜的SOI晶片。此外，今后，SOI晶片所具有的埋入式氧化膜厚度，朝着薄化成100nm至50nm，或者小于50nm的方向改进。
然而，以上述方式，使用SIMOX法制造SOI晶片时，例如为了形成连续的埋入式氧化膜，必须以高剂量进行氧离子注入时，形成于SOI晶片上的埋入式氧化膜一定具有一定程度以上的厚度，而无法形成厚度较薄的上述埋入式氧化膜。
此外，以大约4×1017/cm2(剂量窗)的低剂量，进行氧离子注入以制造SOI晶片时，虽可形成厚度较薄的埋入式氧化膜，然而，因为氧化膜的品质较低，所以必须如上所述那样再进行使埋入式氧化膜品质提高的ITOX处理，导致硅晶片中的埋入式氧化膜厚膜化而变厚。因此，如果利用SIMOX法，制造完全性高且具有近年所要求的膜厚较薄的埋入式氧化膜的SOI晶片极为困难。
再者，利用上述SIMOX法制造的SOI晶片，相较于利用上述接合法制造的SOI晶片，虽具有膜厚均匀性及制造成本方面的优势，但是，也会出现存在于SOI层的结晶缺陷较多，SOI层的结晶性劣化，以及SOI层的表面粗糙度较大的问题。因此，利用SIMOX法制造SOI晶片时，也期望SOI层的结晶性及表面品质提高。
发明内容
因此，本发明鉴于上述问题而进行开发，其目的在于提供一种SOI晶片的制造方法，可利用SIMOX法制造高品质的SOI晶片，而该SOI晶片具有薄的膜厚以及完全性高的埋入式氧化膜，并且，SOI层的结晶性及表面品质极好。
为实现上述目的，本发明提供一种SOI晶片的制造方法，至少从硅晶片一边的主表面，注入氧离子以形成氧离子注入层后，于该硅晶片进行将上述氧离子注入层变成埋入式氧化膜的氧化膜形成热处理，以制造在埋入式氧化膜上具有SOI层的SOI晶片，其特征为：于上述硅晶片形成埋入式氧化膜时，是将其膜厚形成为比上述制成的SOI晶片的埋入式氧化膜更厚，其后，在形成有该埋入式氧化膜的硅晶片上，进行减少埋入式氧化膜厚度的热处理。
如上所述，使用SIMOX法制造SOI晶片的方法中，于硅晶片形成埋入式氧化膜时，是将其膜厚形成为比上述制成的SOI晶片的埋入式氧化膜更厚，其后，对硅晶片进行减少埋入式氧化膜厚度的热处理，通过这种方式，可容易地制造高品质的SOI晶片，而该SOI晶片具有例如100nm以下，小于50nm的膜厚较薄且完全性高的埋入式氧化膜。此外，以上述方式通过热处理，使埋入式氧化膜的膜厚减少，故膜厚减少的部分会还原成结晶性良好的硅层，此外，由于减少埋入式氧化膜厚的热处理期间，SOI层以结晶性良好的硅层作为籽晶而进行固层生长，所以SOI层的结晶性极好，同时，SOI层的表面粗糙度也提高，得以改善表面品质。
此时，理想的状态是在氢气、氩气、或混合这些气体的环境下，在1000℃以上的温度下，进行减少上述埋入式氧化膜厚度的热处理。
在此种条件下进行减少氧化膜厚度的热处理，可有效地使氧化膜的厚度减少，且可确实获得具有所期望的厚度较薄的埋入式氧化膜，同时，SOI层的结晶性及表面品质也可确实得到改善。
另外，减少上述埋入式氧化膜厚度的热处理的热处理环境中所含的氧浓度设定在10ppm以下为佳。
进行减少氧化膜厚度的热处理时，若热处理环境中所含的氧浓度超过10ppm，则热处理进行中，恐怕会发生SOI晶片表面被蚀刻，SOI层的表面粗糙度或膜厚均匀性劣化的问题。因此，以上述方式，将减少氧化膜厚度的热处理的热处理环境中所含的氧浓度设定在10ppm以下，通过这种方式，可防止热处理进行中，晶片表面被蚀刻，而制成形成有SOI层的SOI晶片，该SOI层具有良好表面粗糙度及膜厚均匀性。
再者，减少上述埋入式氧化膜厚度的热处理中，所使用的晶舟及/或热处理管的材质，优选使用硅(Si)、碳化硅(SiC)、或至少于内壁面涂布这些材质。
如上所述，减少埋入式氧化膜厚度的热处理中，若使用主成分不含氧的硅(Si)、碳化硅(SiC)、或至少于内壁面涂布这些材质，则可将热处理环境中的氧浓度维持较低，故以上述方式进行减少埋入式氧化膜厚度的热处理时，可确实防止晶片表面所产生的蚀刻。
此外，本发明SOI晶片的制造方法中，于上述硅晶片形成埋入式氧化膜时，优选在进行上述氧化膜形成热处理后，对该硅晶片进行埋入式氧化膜的内部氧化处理。
如上所述，对硅晶片进行氧化膜形成热处理后，若追加埋入式氧化膜的内部氧化处理，即ITOX处理，以形成埋入式氧化膜，则可容易地将埋入式氧化膜的膜厚形成为比制成的SOI晶片的埋入式氧化膜更厚。此外，例如，以低剂量注入氧离子，形成埋入式氧化膜时，通过进行该ITOX处理，以使埋入式氧化膜的品质提高，埋入式氧化膜完全性变高，故得以制造品质极高的SOI晶片。
再者，理想的状态是，进行减少上述埋入式氧化膜厚度的热处理后，又进行牺牲氧化处理，以进行SOI层的膜厚调整。
如上所述，在减少埋入式氧化膜厚度的热处理后，再于SOI层形成热氧化膜，并去除该氧化膜，即进行所谓的牺牲氧化处理，通过这种方式，通过氧离子注入，可去除SOI晶片表面产生的破坏层，此外，可进一步提高SOI层的结晶品质，并可进行SOI层的膜厚调整。
根据本发明，可提供一种SOI晶片，其特征为：通过上述本发明的SOI晶片制造方法制成。
利用本发明的SOI晶片制造方法所制成的SOI晶片，是高品质的SIMOX晶片，该晶片具有膜厚较薄且完全性较高的埋入式氧化膜，而且，SOI层的结晶性及表面品质极好。
尤其，本发明中，上述SOI晶片的埋入式氧化膜厚可小于50nm。
以上述方式，本发明SOI晶片可形成以往难以制造的埋入式氧化膜厚小于50nm的极高品质的SIMOX晶片。
如上述说明，根据本发明，使用SIMOX法，可容易地制造高品质的SOI晶片，该晶片具有膜厚较薄且完全性较高的埋入式氧化膜，而且，SOI层的结晶性及表面品质极好。
附图说明
图1是表示利用本发明SIMOX法的SOI晶片制造方法例的流程图。
图2是表示利用公知SIMOX法的SOI晶片制造方法的流程图。
图3是表示减少埋入式氧化膜厚度的热处理的热处理时间和埋入式氧化膜厚度减少量的关系，以及形成于SOI晶片的SOI层厚度和埋入式氧化膜厚度减少量的关系的图表。
[图号说明]
1、11          硅晶片
2、12          氧离子注入层
3、4、6、13    埋入式氧化膜
5              热氧化膜
7、14          SOI层
8、15            SOI晶片
具体实施方式
(发明最佳实施方式)
以下，说明本发明的实施例，然而本发明并不局限于此。
随着半导体装置的高集成化，期望形成于SOI晶片上的埋入式氧化膜具有100nm以下的较薄的膜厚，再者，将来，考虑更进一步要求埋入式氧化膜薄膜化，以制造具有例如50nm或小于50nm的20nm、10nm厚度的埋入式氧化膜的SOI晶片。
然而，如上所述，利用SIMOX法制造SOI晶片时，埋入式氧化膜的膜厚必然会变厚，所以利用公知SIMOX法的SOI晶片的制造方式，无法制造具有膜厚较薄且完全性高的埋入式氧化膜的高品质SOI晶片。
在此，关于以SIMOX法制造埋入式氧化膜的膜厚较薄且完全性得以提高的SOI晶片方法，本发明的发明人等致力于各种研究及检讨。于是，开发出在硅晶片形成埋入式氧化膜时，是以该埋入式氧化膜厚度大于最后制得的SOI晶片所具有的埋入式氧化膜厚度的方式来形成，接着，在形成该厚度的埋入式氧化膜的硅晶片上，进行减少埋入式氧化膜厚度的热处理，通过这种方式，可使以SIMOX法制得的埋入式氧化膜的膜厚变薄，此外，通过这种方式，可获得膜厚比以往薄且完全性高的埋入式氧化膜，可制造SOI层的结晶性及表面品质极好的高品质SOI晶片，以完成本发明。
以下，参考附图详细说明本发明SOI晶片的制造方法，例举利用SIMOX法，以低剂量(剂量窗)进行氧离子注入以形成埋入式氧化膜，然而，本发明并不局限于此。于此，图1是表示利用本发明的SIMOX法，制造SOI晶片的一方法例的流程图。
首先，准备施以镜而研磨的硅晶片1(步骤(a))。通过这种构成，在硅晶片上施以镜面研磨时，所制成的SOI晶片可大致维持晶片的镜面研磨面的平坦性，故可制得具有高平坦性的SOI晶片。
之后，于步骤(b)，从加热达到500℃左右的硅晶片1一边的主表面，将氧离子(O+)离子注入至预定深度，以形成氧离子注入层2。此时，离子注入条件并无特别限制，例如，注入能量一般广泛采用150至200keV左右，另外，为了防止之后进行氧化膜形成热处理时发生贯穿错位，故就剂量而言，是以约4.0×1017/cm2的低剂量进行离子注入。此时，亦可根据需要，进行氧离子注入的分割。
在硅晶片1形成氧离子注入层2后，于步骤(c)，进行将氧离子注入层2变成埋入式氧化膜3的氧化膜形成热处理。氧化膜形成热处理的热处理条件无特别的限制，只要能够将氧离子注入层变成埋入式氧化膜皆可。例如，在氧浓度为1％以下的氩气环境中，在1300℃以上、硅熔点以下的温度，进行3至6小时的热处理，通过这种方式，可形成埋入式氧化膜3。此时。由于氧离子的剂量较低，故埋入式氧化膜3的膜厚较薄且容易形成针孔。
之后，于步骤(d)中，为了令埋入式氧化膜的品质提高，故在硅晶片上进行埋入式氧化膜的内部氧化处理(ITOX处理)。例如，在形成有埋入式氧化膜3的硅晶片上，于氧气环境中，在1150℃至不超过硅熔点的温度，进行数小时的ITOX处理，通过这种方式，可在硅晶片内形成厚膜化的埋入式氧化膜4。如上所述，通过实施ITOX处理，可使埋入式氧化膜的针孔减少，同时，也可改善SOI层和埋入式氧化膜的界面粗糙度，故可获得品质优良的埋入式氧化膜。
此外，于步骤(c)中，当氧化膜形成热处理进行后，埋入式氧化膜3的厚度大于最后制得的SOI晶片要求的埋入式氧化膜厚度时，则不一定要进行上述ITOX处理，然而，通过追加ITOX处理，得以使埋入式氧化膜的品质提高。
另外，以上述方式在硅晶片进行ITOX处理时，于硅晶片表面会形成热氧化膜5。
利用蚀刻或化学机械式研磨，去除形成于晶片表面的热氧化膜5后，于步骤(e)，在形成有膜厚较厚的埋入式氧化膜4的硅晶片上，进行减少埋入式氧化膜4厚度的热处理。以此方式，通过进行减少埋入式氧化膜4厚度的热处理，可制得SOI晶片8，而该SOI晶片8具有膜厚薄化至所期望厚度的埋入式氧化膜6、和位于该埋入式氧化膜6上的SOI层7。该最后制得的SOI晶片8的埋入式氧化膜6厚度，决定于制品规格，而本发明中可形成100nm以下、50nm以下、以及小于50nm的非常薄的埋入式氧化膜。
此外，上述流程中，在ITOX处理后，进行减少埋入式氧化膜4厚度的热处理，然而，也可在进行减少埋入式氧化膜4厚度的热处理后，再进行ITOX处理，通过反复进行这些步骤，更可提高埋入式氧化膜质。
由于本发明是以上述方式进行热处理，以使埋入式氧化膜的膜厚减少，故膜厚减少的部分会还原成结晶性良好的硅层，此外，由于该热处理期间，SOI层以结晶性良好的硅层作为籽晶而进行固层生长，故可使SOI层的结晶性提高，再者，同时，也可使SOI层的表面粗糙度提高，以改善其表面品质。
进行减少该埋入式氧化膜厚度的热处理时，当进行ITOX处理所形成的热氧化膜5残存于晶片表面时，难以使埋入式氧化膜的膜厚减少。因此，理想的状态是，硅晶片表面形成有氧化膜时，利用上述方式将晶片表面的氧化膜去除，以在晶片表面没有氧化膜的状态下，进行减少埋入式氧化膜厚度的热处理。
再者，减少上述埋入式氧化膜厚度的热处理的热处理条件，可依据需要决定，并无特别限制，但是，期望是在氢气、氩气、或混合有这些气体的环境下，在1000℃以上，最好是1100℃以上，更理想是1150℃以上的温度来进行。通过以此种热处理条件，进行减少埋入式氧化膜厚度的热处理，得以有效使埋入式氧化膜的厚度减少，并可容易地制得具有制品规格为例如10至80nm且小于100nm厚度的埋入式氧化膜。
于此，检测埋入式氧化膜厚度减少的热处理的热处理时间和埋入式氧化膜厚度减少量的关系，以及形成于SOI晶片的SOI层厚度和埋入式氧化膜厚度减少量的关系，其实验结果如下。
首先，为了检测热处理时间和埋入式氧化膜厚度减少量的关系，在ITOX处理后，去除形成于晶片表面的热氧化膜，以在埋入式氧化膜上形成厚度为276nm的SOI层，而准备3片具有此厚度的硅晶片。随后，令各硅晶片，于氩气100％的环境下、在1200℃，1、2、4小时的热处理时间，进行减少理入式氧化膜厚度的热处理后，测试各热处理条件的埋入式氧化膜厚度的减少量。该埋入式氧化膜厚度减少量的测试方式，是利用多层膜分光椭圆计量法(SOPRA株式会社制)，测试热处理后硅晶片的埋入式氧化膜的厚度。
其结果如图3所示，得知随着热处理时间增长，埋入式氧化膜厚度减少量会逐渐变大。此外，虽然图3中并无显示，然而在热处理时间相同的情况下，热处理温度越高，则埋入式氧化膜厚度的减少量越大，而在低于1000℃的温度下，氧化膜厚度减少量非常小。
之后，制备在埋入式氧化膜上具有160nm厚度的SOI层的硅晶片，使该硅晶片，于氩气100％的环境下，在1200℃，进行1小时减少埋入式氧化膜厚度的热处理，接着，利用相同于上述的方式，测试埋入式氧化膜的厚度减少量。其测试结果也一并显示于图3。
由图3清楚的表示，得知通过将形成于埋入式氧化膜上的SOI层厚度薄化成276nm至160nm，热处理的埋入氧化膜的厚度减少量也会跟着增加，埋入式氧化膜的厚度减少量根据SOI层的膜厚而改变。因此，实施减少埋入式氧化膜厚度的热处理时，以控制形成于埋入式氧化膜上的SOI层厚度，来决定热处理条件为佳。
此外，进行减少上述埋入式氧化膜厚度的热处理时，当热处理环境中所含的氧浓度高于10ppm时，SOI晶片表面恐怕会被蚀刻，而造成SOI层表面粗糙度或膜厚均匀性劣化之虞。因此，进行减少埋入式氧化膜厚度的热处理时，以将处理环境中所包含的氧浓度形成10ppm以下为佳，通过这种方式，可防止热处理进行中SOI晶片表面被蚀刻，而制得SOI层具有优良表面粗糙度及膜厚均匀性的SOI晶片。
实施减少埋入式氧化膜厚度的热处理时所使用的热处理装置并无特别限制，可使用一般采用的热处理装置。然而，当用以保持晶片的晶舟或形成反应室的反应管，是例如一般采用的石英晶舟或石英管时，受到其中主成分含有氧的影响，恐怕会发生上述SOI晶片的表面被蚀刻，造成SOI层表面粗糙度或膜厚均匀性劣化之虞。
因此，本发明减少埋入式氧化膜厚度的热处理中，所使用的晶舟/或热处理管的材质，理想的状态是使用主成分不含氧的硅(Si)、碳化硅(SiC)、或至少于内壁面涂布这些材质。通过使用此种材质的晶舟或热处理管，可将热处理环境中的氧浓度维持较低，故热处理进行时可确实防止在晶片表面产生蚀刻。
再者，本发明SOI晶片的制造方法中，理想的状态是，进行减少上述埋入式氧化膜厚度的热处理后，于SOI层形成热氧化膜并去除该氧化膜，即进行所谓的牺牲氧化处理为佳。
例如，进行减少埋入式氧化膜厚度的热处理后，在氧化性环境下进行热处理，以在SOI层的表面形成氧化膜，其后，以含HF的水溶液，蚀刻去除形成于SOI层表面的氧化膜即可。如上所述，以含HF的水溶液进行蚀刻时，只有氧化膜会被去除，通过牺牲氧化以获得破坏或重金属等污染物已去除的SOI晶片。
如上所述，进行减少埋入式氧化膜厚度的热处理后，又进行牺牲氧化处理，以此方式，通过氧离子注入可确实地去除SOI晶片表面所产生的破坏层，再者，可进一步提高SOI层的结晶品质，并且进行SOI层的膜厚调整，故可制造更高品质的SOI晶片。
通过以上述方法制造SOI晶片，形成有品质稳定且具有某厚度左右的埋入式氧化膜，其后，进行减少埋入式氧化膜厚度的热处理，以使埋入式氧化膜厚度减少，故可容易地制造埋入式氧化膜厚度较薄且完全性高，此外，SOI层的结晶性及表面品质极好的高品质SOI晶片。
以下所示的实施例及比较例是更具体地说明本发明，然而本发明并不局限于此。
(实施例1)
准备施以镜面研磨的直径为200nm的硅晶片，利用SIMOX法，制成具有制品规格为80nm厚的埋入式氧化膜的SOI晶片。
首先，以注入能量为180keV、剂量为4×1017/cm2的条件，从加热至500℃左右的硅晶片一边的主表面，进行离子注入，以在晶片内形成氧离子注入层。随后，在氧浓度为0.5％的氩气环境下，在1350℃进行4小时的氧化膜形成热处理，以将硅晶片内的氧离子注入层变成埋入式氧化膜，接着，在氩气和氧气的混合气体环境下(氧浓度为70％)，在1350℃进行4小时的ITOX处理，以将硅晶片内的埋入式氧化膜厚膜化。
接着，以含HF的水溶液，蚀刻去除形成于晶片表面的热氧化膜后，使所获得的硅晶片，于氩气环境下(氧浓度为10ppm以下)，在1200℃进行4小时用以减少埋入式氧化膜厚度的热处理，使埋入式氧化膜厚度减少30nm，以制成具有厚度为80nm的埋入式氧化膜的SOI晶片。
(比较例1)
准备施以镜面研磨的直径为200nm的硅晶片，首先，以注入能量为180keV、剂量为4×1017/cm2的条件，从加热至500℃左右的硅晶片一边的主表面，离子注入氧离子，以形成氧离子注入层。随后，在氧浓度为0.5％的氩气环境下，在1350℃进行4小时的氧化膜形成热处理，以将硅晶片内的氧离子注入层变成埋入式氧化膜后，在氩气和氧气的混合气体环境下(氧浓度为70％)，在1350℃进行4小时的ITOX处理，以将硅晶片内的埋入式氧化膜厚膜化，而制成具有110nm厚度的埋入式氧化膜的SOI晶片(没有进行减少埋入式氧化膜厚度的热处理)。
(比较例2)
准备施以镜面研磨的直径为200nm的硅晶片，首先，以注入能量为180keV、剂量为4×1017/cm2的条件，从加热至500℃左右的硅晶片一边的主表面，离子注入氧离子，以形成氧离子注入层。随后，在氧浓度为0.5％的氩气环境下，在1350℃进行4小时的氧化膜形成热处理，以将硅晶片内的氧离子注入层变成埋入式氧化膜，而制成具有80nm厚度的埋入式氧化膜的SOI晶片(没有进行ITOX处理、及减少埋入式氧化膜厚度的热处理)。
关于上述实施例1及比较例1、2制造的SOI晶片，将各SOI晶片浸渍于HF水溶液后，用光学显微镜观察形成于各SOI晶片的SOI层的HF缺陷及形成于埋入式氧化膜的针孔，并测试其密度。将这些测试结果与上述SOI晶片的制造条件，一起显示于与下列表1。
                          (表1)
 实施例1   比较例1   比较例2
  氧离子注入  注入能量：180keV剂量：4×1017/cm2
  氧化膜形成热处理  氧浓度为0.5％的氩气环境下，在1350℃进行4小时
  ITOX处理  在氩气和氧气的混合气体环境下(氧浓度为70％)，在1350℃进行4小时   无
  埋入式氧化膜厚  110   110   80
  减少埋入式氧化膜厚度的热处理  于氩气100％的环境下，在1200℃进行4小时(※)   无
  埋入式氧化膜最后的厚度   80   110   80
  HF缺陷密度   ＜1个/cm2   ＜1个/cm2   ＜1个/cm2
  针孔密度   15个/cm2   15个/cm2   50个/cm2
(※)氩气(Ar)中的氧(O2)含有量≤10ppm、
热处理管的材质：碳化硅(SiC)、晶舟的材质：硅(Si)
如表1所示，得知本发明SOI晶片(实施例1)的埋入式氧化膜较薄，形成80nm厚，尽管如此，其具有与公知进行ITOX处理的SIMOX晶片(比较例1)相同品质的埋入式氧化膜。相对于此，比较例2的SOI晶片，为了形成膜厚为80nm的埋入式氧化膜，没有实施ITOX处理，故埋入式氧化膜上明显产生针孔，因此埋入式氧化膜的品质非常低。
此外，利用与实施例1及比较例1相同的条件，再次制造SOI晶片，其后，又进行牺牲氧化处理，以制造SOI厚度为30nm以下的SOI晶片。接着，与上述同样地，测试各SOI晶片的HF缺陷密度，进行比较时，几乎分辨不出两SOI晶片的差异。亦即，可确认本发明SOI晶片中，即使是进行减少埋入式氧化膜厚度的热处理，还原二氧化硅(SiO2)而形成SOI层的区域，亦可获得充分的结晶性。
(实施例2)
准备多片利用与上述实施例1相同的条件所制成的、埋入式氧化膜厚度为80nm的SOI晶片，使这些晶片于氩气环境下(氧浓度10ppm以下)、在1200℃，进行减少埋入式氧化膜厚度的热处理，通过追加调整热处理时间，可获得最后埋入式氧化膜厚为40nm、20nm、10nm、5nm的SOI晶片。然后，利用与实施例1同样的方式，测试这些SOI晶片的HF缺陷密度及针孔密度，得知结果与实施例1及比较例1相同。
如上所述，根据本发明，制作SOI晶片时，不须黏合采用2片晶片的接合法，而是采用可利用1片晶片制作SOI晶片的SIMOX法时，也可获得公知SIMOX法无法获得的埋入式氧化膜厚小于50nm的高品质SOI晶片。
此外，本发明并不局限于上述实施形态。上述实施形态仅为例示，实质上具有与本发明权利要求书记载的技术思想相同的构成，且具有相同作用效果的任一种形态皆包含于本发明的技术范围。
例如，上述实施形态中，主要是以低剂量(剂量窗)注入氧离子，以进行SOI晶片的制造，然而本发明并不局限于此，以高剂量进行氧离子注入以制造SOI晶片时，也同样适用。例如，以高剂量注入氧离子，形成膜厚比所期望的膜厚更厚的埋入式氧化膜，接着，进行减少埋入式氧化膜厚度的热处理，可制得所期望的薄膜厚埋入式氧化膜的SIMOX晶片。

Claims (8)

1.一种SOI晶片的制造方法，该方法至少从硅晶片一边的主表面，注入氧离子以形成氧离子注入层后，对该硅晶片进行将上述氧离子注入层变成埋入式氧化膜的氧化膜形成热处理，以在埋入式氧化膜上制造具有SOI层的SOI晶片，其特征为：
在上述硅晶片形成埋入式氧化膜时，是将其膜厚形成为比上述制成的SOI晶片的埋入式氧化膜更厚，其后，在形成有该埋入式氧化膜的硅晶片上，进行减少埋入式氧化膜厚度的热处理。
2.如权利要求1所述的SOI晶片的制造方法，其中，在氢气、氩气、或混合这些气体的环境下，在1000℃以上的温度下，进行减少上述埋入式氧化膜厚度的热处理。
3.如权利要求1或2所述的SOI晶片的制造方法，其中，减少上述埋入式氧化膜厚度的热处理的热处理环境中所含的氧浓度设定在10ppm以下。
4.如权利要求1-3中任一项所述的SOI晶片的制造方法，其中，减少上述埋入式氧化膜厚度的热处理中，所使用的晶舟及/或热处理管的材质，是使用硅(Si)、碳化硅(SiC)、或至少于内壁面涂布这些材质。
5.如权利要求1-4中任一项所述的SOI晶片的制造方法，其中，在上述硅晶片形成埋入式氧化膜时，是在进行上述氧化膜形成热处理后，对该硅晶片进行埋入式氧化膜的内部氧化处理。
6.如权利要求1-5中任一项所述的SOI晶片的制造方法，其中，进行减少上述埋入式氧化膜厚度的热处理后，又进行牺牲氧化处理，以进行SOI层的膜厚调整。
7.一种SOI晶片，其特征为：通过权利要求1-6中任一项所述的SOI晶片制造方法制成。
8.如权利要求7所述的SOI晶片，其中，上述SOI晶片的埋入式氧化膜厚小于50nm。
CNB2004800034553A 2003-02-19 2004-02-13 Soi晶片的制造方法及soi晶片 Expired - Fee Related CN100418194C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003040875 2003-02-19
JP040875/2003 2003-02-19

Publications (2)

Publication Number Publication Date
CN1748312A true CN1748312A (zh) 2006-03-15
CN100418194C CN100418194C (zh) 2008-09-10

Family

ID=32905270

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800034553A Expired - Fee Related CN100418194C (zh) 2003-02-19 2004-02-13 Soi晶片的制造方法及soi晶片

Country Status (7)

Country Link
US (1) US7524744B2 (zh)
EP (1) EP1596437A4 (zh)
JP (1) JP4442560B2 (zh)
KR (1) KR100947815B1 (zh)
CN (1) CN100418194C (zh)
TW (1) TW200416814A (zh)
WO (1) WO2004075298A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427347B (zh) * 2006-04-24 2010-12-01 信越半导体股份有限公司 Soi晶片的制造方法
CN101958317A (zh) * 2010-07-23 2011-01-26 上海宏力半导体制造有限公司 一种晶圆结构及其制造方法
CN102246264A (zh) * 2008-12-11 2011-11-16 信越半导体股份有限公司 Soi晶片的制造方法
CN103579109A (zh) * 2013-11-01 2014-02-12 电子科技大学 一种光电集成电路的制造方法
CN105009297A (zh) * 2013-03-12 2015-10-28 应用材料公司 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法
CN107393863A (zh) * 2017-05-22 2017-11-24 茆胜 Oled微型显示器ic片及其制备方法
CN109496368A (zh) * 2018-10-12 2019-03-19 京东方科技集团股份有限公司 微发光二极管装置及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054509B2 (ja) * 2004-02-25 2012-10-24 ソワテク 光検出装置
JP5374805B2 (ja) * 2006-03-27 2013-12-25 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
KR101358361B1 (ko) * 2006-12-26 2014-02-06 소이텍 절연체 상 반도체 구조물을 제조하는 방법
JP5185284B2 (ja) * 2006-12-26 2013-04-17 ソイテック 半導体オンインシュレータ構造体を製造する方法
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
EP2109883A1 (en) 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Method of fabrication of highly heat dissipative substrates
CN101636832B (zh) 2007-03-19 2012-01-11 S.O.I.Tec绝缘体上硅技术公司 形成图案的薄soi
WO2009066135A1 (en) * 2007-11-23 2009-05-28 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
US8148242B2 (en) * 2008-02-20 2012-04-03 Soitec Oxidation after oxide dissolution
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
KR100987794B1 (ko) 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
US8168507B2 (en) 2009-08-21 2012-05-01 International Business Machines Corporation Structure and method of forming enhanced array device isolation for implanted plate EDRAM
FR2964495A1 (fr) * 2010-09-02 2012-03-09 Soitec Silicon On Insulator Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310689A (en) * 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
US5893729A (en) * 1995-06-28 1999-04-13 Honeywell Inc. Method of making SOI circuit for higher temperature and higher voltage applications
US5712173A (en) * 1996-01-24 1998-01-27 Advanced Micro Devices, Inc. Method of making semiconductor device with self-aligned insulator
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
JPH1079355A (ja) * 1996-09-03 1998-03-24 Komatsu Denshi Kinzoku Kk Ｓｏｉ基板の製造方法
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000091406A (ja) * 1998-09-08 2000-03-31 Mitsubishi Materials Silicon Corp ウェーハ保持具
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP3910766B2 (ja) 1999-09-16 2007-04-25 日野自動車株式会社 車高調整装置
JP2001257329A (ja) * 2000-03-10 2001-09-21 Nippon Steel Corp Ｓｉｍｏｘ基板およびその製造方法
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
US6461933B2 (en) * 2000-12-30 2002-10-08 Texas Instruments Incorporated SPIMOX/SIMOX combination with ITOX option
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
US20020190318A1 (en) 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427347B (zh) * 2006-04-24 2010-12-01 信越半导体股份有限公司 Soi晶片的制造方法
US8268705B2 (en) 2006-04-24 2012-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
CN102246264A (zh) * 2008-12-11 2011-11-16 信越半导体股份有限公司 Soi晶片的制造方法
CN102246264B (zh) * 2008-12-11 2013-11-27 信越半导体股份有限公司 Soi晶片的制造方法
CN101958317A (zh) * 2010-07-23 2011-01-26 上海宏力半导体制造有限公司 一种晶圆结构及其制造方法
CN105009297A (zh) * 2013-03-12 2015-10-28 应用材料公司 用于金属氧化物半导体薄膜晶体管的介电薄膜的针孔评估方法
CN103579109A (zh) * 2013-11-01 2014-02-12 电子科技大学 一种光电集成电路的制造方法
CN103579109B (zh) * 2013-11-01 2016-06-08 电子科技大学 一种光电集成电路的制造方法
CN107393863A (zh) * 2017-05-22 2017-11-24 茆胜 Oled微型显示器ic片及其制备方法
CN109496368A (zh) * 2018-10-12 2019-03-19 京东方科技集团股份有限公司 微发光二极管装置及其制造方法
US11245051B2 (en) 2018-10-12 2022-02-08 Boe Technology Group Co., Ltd. Micro light emitting diode apparatus and fabricating method thereof

Also Published As

Publication number Publication date
TWI344667B (zh) 2011-07-01
EP1596437A4 (en) 2009-12-02
KR100947815B1 (ko) 2010-03-15
KR20050100665A (ko) 2005-10-19
CN100418194C (zh) 2008-09-10
JP4442560B2 (ja) 2010-03-31
EP1596437A1 (en) 2005-11-16
WO2004075298A1 (ja) 2004-09-02
JPWO2004075298A1 (ja) 2006-06-01
TW200416814A (en) 2004-09-01
US7524744B2 (en) 2009-04-28
US20060051945A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
CN1748312A (zh) Soi晶片的制造方法及soi晶片
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
KR100587997B1 (ko) 반도체 재료의 필름 또는 층, 및 그 필름 또는 층의제조방법
CN1210763C (zh) 半导体器件及其生产工艺
CN100345246C (zh) 制造绝缘体上硅锗衬底材料的方法以及该衬底
CN1741276A (zh) 具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法
CN1744298A (zh) 一种绝缘体上硅的制作方法
CN1770391A (zh) 半导体结构及其制造方法
CN1818155A (zh) 低缺陷密度的改变取向的Si及其产品
CN1217393C (zh) 热处理硅晶片的方法及用该方法制造的硅晶片
CN1716607A (zh) 半导体器件及其制造方法
CN1495849A (zh) 制造纳米soi晶片的方法及由该法制造的纳米soi晶片
CN1574226A (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
CN1502135A (zh) Soi晶片及其制造方法
CN1599958A (zh) 贴合晶片及贴合晶片的制造方法
CN1698206A (zh) 衬底、其制造方法以及半导体器件
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
CN1828830A (zh) 在具有空位团的衬底中形成的薄层的转移的方法
CN103828021B (zh) 制造复合晶片的方法
CN1773677A (zh) 半导体基材及其制造方法
CN1708843A (zh) 在共注入后在中等温度下分离薄膜的方法
US7560363B2 (en) Manufacturing method for SIMOX substrate
CN1668786A (zh) 外延生长用硅晶片及外延晶片及其制造方法
CN1638133A (zh) 半导体基片及其制造方法
JP2010040729A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080910

CF01 Termination of patent right due to non-payment of annual fee