JP3711199B2 - シリコン基板の熱処理方法 - Google Patents

シリコン基板の熱処理方法 Download PDF

Info

Publication number
JP3711199B2
JP3711199B2 JP20871298A JP20871298A JP3711199B2 JP 3711199 B2 JP3711199 B2 JP 3711199B2 JP 20871298 A JP20871298 A JP 20871298A JP 20871298 A JP20871298 A JP 20871298A JP 3711199 B2 JP3711199 B2 JP 3711199B2
Authority
JP
Japan
Prior art keywords
oxygen
heat treatment
precipitation
silicon substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20871298A
Other languages
English (en)
Other versions
JP2000031150A (ja
Inventor
健 相原
博 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP20871298A priority Critical patent/JP3711199B2/ja
Priority to EP99304948A priority patent/EP0971055A3/en
Priority to TW088110585A priority patent/TW499512B/zh
Priority to US09/345,098 priority patent/US6143071A/en
Priority to KR1019990026310A priority patent/KR100694237B1/ko
Publication of JP2000031150A publication Critical patent/JP2000031150A/ja
Priority to US09/648,180 priority patent/US6264906B1/en
Application granted granted Critical
Publication of JP3711199B2 publication Critical patent/JP3711199B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、チョクラルスキー法(CZ法)により製造されたシリコン基板の熱処理方法及び熱処理された基板を用いて製造されたエピタキシャルウェーハに関し、特に短時間の高温熱処理を施すことにより基板内にインターナル・ゲッタリング能力を付与した半導体基板を得るための熱処理方法に関する。
【0002】
【従来の技術】
CZ法により製造されたシリコン結晶中には、石英製の坩堝を使用していることから酸素が少なからず混入する。この酸素は結晶製造中及び切断・基板加工された後のデバイス製造工程での熱処理中に析出物となることが知られている。
酸素析出物がデバイス活性領域にある場合、デバイス歩留まりを低下させる要因となるが、その一方で基板内部に酸素析出物が形成された場合は重金属汚染種に対するゲッタリング能力の改善効果をもたらす。これらの観点から、シリコン基板中の酸素析出物の量を制御(酸素析出特性の制御)することは極めて重要である。
【0003】
従来、この酸素析出特性の制御は、シリコン結晶製造時において結晶中酸素濃度を制御することや基板に長時間の熱処理を施すことにより行われてきた。
しかし、前者の制御に関しては、要求される酸素濃度に対して結晶製造条件を設定する必要があり、製造作業が繁雑である上に、その精度も不正確であった。また、たとえシリコン結晶の成長方向に対して同一の酸素濃度であっても、結晶製造時の熱履歴の影響によって成長軸方向の酸素析出特性は均一ではなく、これを均一にするには長時間の熱処理が必要であり、生産性が低かった。
【0004】
これに対し、特開平3−77330号公報に開示されている技術は、シリコン基板表面に100オングストローム(Å)以上の酸化膜を形成し、その後窒素ガス雰囲気中で1170℃以上1300℃以下で熱処理し、100℃/分以上の冷却速度で冷却し、その後酸素析出熱処理を行うことにより結晶成長時の熱履歴の影響を排除し、基板毎に異なる酸素濃度の制御をすることなく、酸素析出量を一定にしようという技術である。
【0005】
【発明が解決しようとする課題】
一方、CZ法により製造されたシリコン基板を使用して製造されたエピタキシャルウェーハにおいて、通常の抵抗率のシリコン基板を用いてエピタキシャル成長を行う場合、エピタキシャル工程での高温処理により、基板製造時(結晶製造時)に形成された酸素析出の潜在核が消滅してしまい、金属不純物のゲッタリング効果がなくなることがあった。ゲッタリング効果の不足は、デバイス工程での歩留まりを低下させることになる。
【0006】
また、シリコン基板の酸素濃度や結晶製造時の熱履歴により酸素析出量が異なり、例えば初期酸素濃度の異なる基板を用いると、酸素析出量は変化してしまいゲッタリング能力は異なってしまう。特に酸素濃度の低いウエーハでは酸素析出量が少ない。そこでウエーハ間で酸素析出量を一定にできることが、安定したゲッタリング効果を維持させるためには好ましい。これはエピタキシャルウエーハに限らず、通常のシリコン基板を熱処理してゲッタリング効果を得る時も同様である。
【0007】
また、デバイス製造プロセスには種々の熱処理が存在し、そのプロセス(熱処理)により最適な酸素析出量がある。中でもエピタキシャル成長のための基板として使うには、酸素析出量を制御することが大変重要である。酸素析出が少ない場合はゲッタリング能力が不足し、多すぎる場合はそり等を発生するために最適な析出量とする必要があるためである。
【0008】
従来は各種熱処理中の酸素析出特性を制御するために、単結晶引き上げ時に種々な制御を行い、酸素濃度を制御することや、基板にした段階で長時間の熱処理等が必要であった。
【0009】
また、上記特開平3−77330号公報に開示された技術では、熱処理の雰囲気ガスとしては窒素に限られており、また熱処理時間も15分と長時間である。さらに熱処理前に窒素不純物の外方拡散を防止するための酸化膜の作製が必要であり、そのため工程が多くなっている。また熱処理炉から引き出すような作業による冷却であるため取り扱いが難しいという難点がある。
【0010】
そしてこの技術によって、ある程度結晶位置の違いによる析出量の違いを均一化することはできるが、析出量自体を制御するものではない。このように多くの熱処理工程があるなかで酸素析出量を制御することが重要であり、その析出の元になる所望量の析出核をもつシリコン基板の作製が必要とされる。また酸素濃度が異なる基板についても析出量を均一にする必要があり、例えば、低酸素濃度のウエーハでも充分な析出量が得られ、酸素析出量(酸素析出核)そのものを制御することができる熱処理方法の開発が望まれている。
【0011】
そこで、本発明はこのような問題点に鑑みなされたもので、CZ法により製造されたシリコン基板中の酸素濃度を制御することなく、急速加熱・急速冷却装置(Rapid Thermal Annealer:以下、RTA装置ということがある)を使用して熱処理を行い、所望の酸素析出特性を有するシリコン基板を得る熱処理方法及びこの熱処理を施した基板を用いたエピタキシャルウエーハを提供することを主たる目的としている。
【0012】
【課題を解決するための手段】
上記課題を解決するために、本発明は、急速加熱・急速冷却装置を用いて、チョクラルスキー法により製造されたシリコン基板を熱処理する方法において、窒素100%または酸素100%あるいは酸素と窒素の混合雰囲気下、最大保持温度を1150℃以上1225℃以下とし、保持時間を5秒間以上として熱処理を行った後、最大保持温度から8℃/秒以上の冷却速度で急速冷却する方法であって、前記最大保持温度と前記保持時間を変化させること、前記保持時間を一定にし、前記最大保持温度を変化させること、前記最大保持温度を一定にし、前記保持時間を変化させることのいずれかによって、基板中の初期酸素濃度が12ppmaから17ppmaの範囲内で含有酸素濃度にかかわらず、シリコン基板間で基板中の酸素析出核の量を3×10 9 〜1×10 10 個/cm 3 の範囲内となるように制御することを特徴とするシリコン基板の熱処理方法である。
【0013】
このようにすれば、CZ法により製造されたシリコン基板中の酸素濃度を制御することなく、所望の酸素析出特性を有するシリコン基板を比較的容易にしかも高い生産性で安価に提供することができる。
【0014】
そして、この場合急速加熱・急速冷却装置による熱処理(以下、RTA(Rapid Thermal Annealing )処理ということがある)の前後に、窒素雰囲気に該装置内を完全に置換することが望ましい。
このように窒素ガスで十分に置換することで、RTA処理直後のシリコン基板に膜厚20〜40Åの組成不明(酸化膜および/または窒化膜)の膜が形成され、酸素析出特性に対して安定した制御を行うことができる。
【0015】
また前記最大保持温度と前記保持時間を変化させることによって、基板中の酸素析出核の量を制御することができる。
このようにすると、所望の酸素析出特性を有するシリコン基板を比較的容易にしかも高い生産性で安価に作製することができ、その基板に酸素析出熱処理を加えると、所望量の酸素析出物を有するシリコン基板を作製することができる。
【0016】
そして前記保持時間を一定にし、前記最大保持温度を変化させることによって、基板中の酸素析出核の量を制御してもよいし前記最大保持温度を一定にし、前記保持時間を変化させることによって、基板中の酸素析出核の量を制御することもできる。
このようにすると、正確に所望の酸素析出特性を有するシリコン基板を比較的容易にしかも高い生産性と歩留りで安価に製造することができ、その基板に酸素析出熱処理を加えると、所望の酸素析出量を有するゲッタリング能力の高いシリコン基板を作製することができる。
【0017】
さらに、本発明は、前記の方法によってRTA処理されたシリコン基板であり、このようなウエーハは、所望の酸素析出特性を備えているものとなる。
【0018】
そして、本発明は、前記の方法により熱処理されたシリコン基板であって、熱処理後に均一な酸素析出物が形成されるように、酸素析出核の含有量が制御されたシリコン基板である。すなわち、シリコン基板中に含有される酸素濃度が制御されていなくても、RTA処理後に酸素析出熱処理あるいはデバイス工程における熱処理によって所望の酸素析出量が得られ、所望のインターナル・ゲッタリング能力を付与された半導体デバイス用として極めて有用なシリコン基板である。
【0019】
さらに、本発明は、前記の方法により熱処理されたシリコン基板であって、基板中の酸素濃度が14ppma以下であり、かつ内部欠陥密度が3×109 個/cm3 以上であることを特徴とするシリコン基板である。このような熱処理を行ったシリコン基板は、特に、酸素濃度が14ppma(JEIDA)以下の低酸素濃度であるにもかかわらず、ウエーハ中に酸素析出の元となる核、つまり内部欠陥としての酸素析出物密度が3×109 個/cm3 以上とゲッタリングサイトとして必要と思われるレベルの酸素析出核を持った今までに無いシリコン基板である。
なお、本発明で用いた酸素濃度は、JEIDA(日本電子工業振興協会)で採用されている換算係数に基づいて赤外分光法により評価している。
【0020】
さらに、本発明は、前記熱処理を施したシリコン基板上にエピタキシャル膜を成長させたエピタキシャルウェーハである。このように本発明の熱処理が施されたシリコンウエーハは、均一で所望量の析出核を有するので、これにエピタキシャル膜を成長させれば、ゲッタリングサイトとして十分な酸素析出が行われているエピタキシャルウエーハとなり、半導体デバイス用として極めて有用なものである。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明するが、本発明はこれらに限定されるものではない。
本発明者等は、含有酸素濃度にかかわらず、析出量が一定の基板を作製するには、CZ法にて製造されたシリコン基板に対して、窒素雰囲気下での急速加熱・急速冷却熱処理により酸素析出が促進されることが知られていることからこれを利用することとし、さらに雰囲気ガスについても調査、実験した結果、この現象が窒素雰囲気のみならず、酸素雰囲気或いは酸素と窒素の混合雰囲気下でのRTA処理においても生じることを見出し、熱処理の諸条件を精査して本発明を完成させた。
【0022】
先ず、本発明で用いられるシリコン基板を急速加熱・急速冷却できる装置を説明する。この急速加熱・急速冷却熱処理装置としては、熱放射によるランプ加熱器のような装置や、市販されているものとして例えばAST社製SHS−2800のような装置を挙げることができる。これらの装置は特別複雑なものではなく、高価なものでもない。
【0023】
ここで、本発明で用いたRTA装置の一例を示す。図1はRTA装置の概略断面図である。
図1の熱処理装置10は、例えば、炭化珪素あるいは石英からなるベルジャ1を有し、このベルジャ1内でウェーハを熱処理するようになっている。加熱は、ベルジャ1を囲繞するように配置される加熱ヒータ2によって行う。この加熱ヒータは上下方向で分割されており、それぞれ独立に供給される電力を制御できるようになっている。もちろん加熱方式は、これに限られたものでなく、いわゆる輻射加熱、高周波加熱方式としてもよい。加熱ヒータ2の外側には、熱を遮蔽するためのハウジング3が配置されている。
【0024】
炉の下方には、水冷チャンバ4とベースプレート5が配置され、ベルジャ1内と大気とを封鎖している。そしてウェーハ8はステージ7上に保持されるようになっており、ステージ7はモータ9によって上下動自在な支持軸6の上端に取付けられている。水冷チャンバ4には、横方向からウェーハを炉内に出し入れできるように、ゲートバルブによって開閉可能に構成されている不図示のウェーハ挿入口が設けられている。また、ベースプレート5には、ガス流入口と排気口が設けられており、炉内ガス雰囲気を調整できるようになっている。
【0025】
以上のような熱処理装置10によって、シリコン基板の急速加熱・急速冷却するRTA処理は次のように行われる。本発明の熱処理工程の一例を図2に示す。まず、熱処理装置10に隣接して配置される、不図示のウェーハハンドリング装置によってシリコンウェーハを水冷チャンバ4の挿入口から入れ、最下端位置で待機させたステージ7上に、例えばSiCボートを介してウェーハ8を乗せる。この時窒素ガスで炉内を十分にパージしておく。
【0026】
窒素ガスで十分(10秒以上、図2では55秒)パージした後、雰囲気ガスを窒素100%または酸素100%あるいは酸素と窒素の混合ガスに切り替え、加熱ヒータ2によってベルジャ1内に例えば500〜1250℃の温度帯域を作る。分割された加熱ヒータそれぞれを独立して供給電力を制御すれば、ベルジャ1内を高さ方向に沿って温度分布をつけることができる。従って、ウエーハの処理温度は、ステージ7の位置、すなわち支持軸6の炉内への挿入量によって決定することができる。ベルジャ1内が所望温度分布になったら、ステージ7を移動し、高温で急速加熱を行う。この時の昇温速度は約50℃/秒であるが、昇温速度はこのようなシーケンスに限る必要はない。この昇温はウエーハに熱的衝撃が入らないようにするため、600℃付近で数10秒保持してもよい。昇温は生産性を考慮すると早ければ早いほど好ましい。
【0027】
その後、熱処理段階に入り、ステージ7上のシリコンウェーハ8を最大保持温度として例えば1125℃〜シリコンの融点以下の所望温度(図2では1200℃)位置まで上昇させ、所望時間停止(5秒間以上、図2では30秒間)させることによって、ウェーハに停止時間分の高温熱処理を加えることができる。所定時間が経過し高温熱処理が終了したなら、すぐにモータ9によって支持軸6を炉内から引き抜くことによって、ステージ7を下降させて水冷チャンバ4内の下端位置とする。ステージ7上のウエーハは、水冷チャンバ4及びベースプレート5が水冷されているので急速に冷却される。常温近くまで冷却されたら、再び窒素ガス置換を行い、最後にウェーハハンドリング装置によって、ウェーハを炉外に取り出すことによって、RTA処理を終了する。
【0028】
さらに熱処理するウエーハがある場合には、RTA装置10の温度を降温させていないので、次々にウエーハを投入して連続的にRTA処理をすることができる。
【0029】
以下、本発明のRTA処理条件を確立した経過を説明する。先ず、従来から行われてきた熱処理条件と酸素析出量との関係を調査し、実験を繰り返して次のような酸素析出核の量を制御する熱処理条件を確立した。
【0030】
(テスト1)
第1に調査した要因は、熱処理雰囲気である。シリコン基板中の酸素析出核の量について、直径8インチ、導電型P型、結晶方位<100>、初期酸素濃度16ppma(JEIDA)の基板を用い、雰囲気ガスによる影響を確認した。
雰囲気ガスは、水素100%、アルゴン100%、水素/アルゴン混合ガス、酸素100%、窒素100%で確認した。熱処理装置は生産性、操作性及び実験精度を考慮して急速加熱・急速冷却熱処理装置を使用することとし、AST社製SHS−2800型を使用した。熱処理における保持温度及び時間は1200℃、30秒、冷却速度は33℃/秒に固定して行った。
【0031】
図3に結果を示す。雰囲気ガスが、水素100%、アルゴン100%及びこれらの混合ガスの場合には、酸素の析出が非常に少ないことがわかる。一方、酸素100%及び窒素100%では酸素析出量が多い。
酸素析出量を最適量に制御するには、析出量が多い方が制御し易く、酸素100%または窒素100%の雰囲気を用いることが好ましい。
【0032】
(テスト2)
次に酸素/窒素混合ガスの影響を混合比を変えて確認した。シリコン基板は、上記テスト1で使用したものと同等品である。RTA装置による熱処理での保持温度・時間は1150℃・30秒、冷却速度は33℃/秒に固定して行った。
【0033】
図4がその結果であるが、RTA装置での雰囲気が窒素、酸素及びその混合ガスに関わらず、酸素析出物密度がほぼ一定となった。特に窒素100%よりも数%以上の割合で酸素を混合させた方が酸素析出が促進され、安定した析出が得られる。また、混合ガスの方が取り扱いが容易であり安全である。
【0034】
尚、図3、4の結果は、RTA装置による熱処理後に、800℃/4時間+1000℃/16時間の酸素析出熱処理(以後、析出熱処理とする)を施した場合の酸素析出量又は酸素析出物密度との関係を示したものである。
【0035】
ここで析出熱処理を行ったのは、本発明のRTA装置による熱処理を実施しただけでは、析出量を制御するための核はできているものの、検出可能なサイズの析出が起こっていないために検出が不可能であり、析出熱処理を行なうことにより本発明を実施したことによる基板中の析出核を成長させるためである。この析出熱処理は、上記温度条件に限らず、デバイス製造プロセス中に行われるような種々の熱処理によってもほぼ同等の効果が得られる。
【0036】
なお、図3における酸素析出量は、熱処理前後の格子間酸素濃度を赤外分光法により評価し、その差より析出量とした。これはバイオラッド社製QS−300により評価した。測定点は基板の中心、R/2、周辺20mmの3点を測定した。(ここにR:基板の半径)
また、図4の内部欠陥密度は、酸素析出量と同じ位置の3点について、赤外干渉法により評価した。これは、バイオラッド社製OPP(Optical Precipitate Profiler)により評価した。
測定は、表面から内部90μmの深さ領域で観察した。本評価法で得られる内部欠陥密度は、酸素析出物や積層欠陥の密度であるが、その殆どは、酸素析出の核となる微少の酸素析出物である。
【0037】
(テスト3)
次に基板中の酸素析出核の量を最大保持温度により制御する方法について試験した。
直径8インチ、導電型P型、結晶方位<100>のシリコン基板を用い、RTA装置により熱処理を行った。熱処理方法は、酸素3%/窒素混合ガス雰囲気、窒素100%雰囲気、酸素100%雰囲気で行った。
基板の初期酸素濃度は16ppmaである。
この基板を最大保持温度1050℃、1100℃、1150℃、1175℃、1200℃、1225℃の6水準で熱処理した。
RTA装置での熱処理保持時間を30秒、冷却速度は33℃/秒と一定にした。なお、このテスト3もRTA装置による熱処理後、テスト1と同様な酸素析出熱処理を行っている。
【0038】
結果を図5に示す。この図から明らかなように、RTA装置による熱処理では、保持時間を一定にした場合、酸素析出量は1125℃以上で保持温度にのみ依存していることがわかる。また、1125℃未満では、析出核が形成されていない。また、点線の酸素析出量レベルは、同一仕様のサンプルに対してRTA処理を施さない場合に析出熱処理を行い、評価した値を示している。
【0039】
このように1125℃以上を最大保持温度に設定することにより、同じ酸素濃度を含むシリコン基板でも、酸素析出量を任意に設定することができる。すなわち、RTA処理での保持温度を1125℃以上に設定することにより、上記雰囲気において、所望の酸素析出量に制御することができることが判る。
【0040】
(テスト4)
また、RTA処理で保持時間を変えることによっても、同様の制御が可能である。次のようなRTA装置による熱処理を行った。熱処理方法は、窒素雰囲気で行った。基板の初期酸素濃度は16ppmaである。この基板に対して最大保持温度を1200℃とし、保持時間を10秒、20秒、30秒と変化させて酸素析出量を制御した。なお、この場合も本発明のRTA処理後、テスト1と同様な析出熱処理を行っている。
【0041】
図6は、RTA処理における保持時間と析出熱処理後の酸素析出量との関係を示しており、保持時間が長くなるに従い酸素析出量が増加していることがわかる。すなわち、RTA処理での保持温度を1125℃以上に固定した上で、保持時間を変化させることにより酸素析出量が制御できる。
この保持温度で酸素析出量を調整するため、特に限定されるものではないが、RTA装置の装置上の制約から保持時間は5秒間以上が望ましいと考えられる。また上限についても長時間の熱処理は、析出核の密度の増加をもたらすため、極端に長くなると、極めて細かな析出核が高密度に発生するため、その後の析出熱処理で消滅してしまい、最終的に酸素析出が抑制されて制御できなくなってしまう。装置的には10分以内、好ましくは長くても2分から3分程度の保持時間が好ましい。
【0042】
(テスト5)
本発明における酸素析出量に対する冷却速度の影響を確認した。
直径8インチ、導電型P型、結晶方位<100>の基板を用いRTA装置により熱処理を行った。熱処理方法は、窒素雰囲気で行った。基板の初期酸素濃度は16ppmaである。
この基板に対して最大保持温度を1200℃とし、保持時間30秒で、冷却速度を8、15、33℃/秒に変化させて熱処理を実施した。なお、この場合も本発明のRTA処理後、テスト1と同様な析出熱処理を行っている。
【0043】
図7にRTA処理における冷却速度と酸素析出量との関係を示す。この図から、酸素析出量が冷却速度に依存していないが、熱処理時間の短縮等を考慮に入れると8℃/秒以上の冷却速度が望ましいと考えられる。
【0044】
(テスト6)
酸素濃度の異なるウェーハを熱処理し、酸素析出量を制御(狙い酸素析出密度1×1010個/cm3 )した例を以下に示す。
酸素濃度12、13、15、17ppmaの基板を用い、最大保持温度1200℃、保持時間30秒間、酸素100%雰囲気、冷却速度33℃/秒で熱処理した。この場合も本発明のRTA処理後、テスト1と同様な析出熱処理を行っている。
【0045】
図8に基板中の初期酸素濃度と析出熱処理後の酸素析出物密度との関係を示す。RTA処理無しの場合は、酸素濃度に内部欠陥密度(酸素析出物密度)が大きく依存し酸素濃度の低い側で析出量の不足が起きている。一方、酸素雰囲気下でRTA処理を施した場合は、基板の初期酸素濃度に内部欠陥密度(酸素析出物密度)がほとんど依存していない。すなわち、本発明により、酸素析出特性を制御するために基板中の初期酸素濃度を設定する必要がないことがわかる。若干の析出密度の違い等は保持時間等の調節でさらに細かく制御することができる。また、ウエーハ中の初期酸素濃度が14ppma以下でも3×109 個/cm3 以上の内部欠陥密度(酸素析出物密度)を維持したウエーハが得られた。尚、析出熱処理前(RTA処理後)のウエーハ中の酸素濃度は、初期酸素濃度とほぼ同じである。
【0046】
(テスト7)
本発明の熱処理を施したシリコン基板を用い、エピタキシャル成長を行った。テスト6で作製した基板(析出熱処理を行っていない)上にエピタキシャル膜を通常行われている方法で成長させた。そして、基板上の内部欠陥密度(酸素析出物密度)を評価したが、どの基板も1×1010個/cm3 レベルの析出があり、ゲッタリングサイトとして十分な酸素析出が行われていることがわかった。また、エピタキシャル成長に限らず、デバイスプロセスでは様々な熱処理工程があり、各工程に適した酸素析出量があり、それに応じた析出核を本発明の熱処理を施すことによって予め基板中に形成して置くことで、後工程の歩留りをよくすることができる。
【0047】
以上の実験、調査結果をまとめると、RTA装置を用い、CZ法により製造されたシリコン基板を熱処理して酸素析出核を形成させるに際し、窒素100%または酸素100%あるいは酸素と窒素の混合雰囲気下、最大保持温度を1125℃以上シリコンの融点以下とし、保持時間を5秒間以上として熱処理を行った後、最大保持温度から8℃/秒以上の冷却速度で急速冷却するようにすれば、CZ法により製造されたシリコン基板中の酸素濃度を制御することなく、所望の酸素析出特性を有するシリコン基板を比較的容易にしかも高い生産性と歩留りで安価に提供することができる。
【0048】
そして、この場合、RTA処理の前後に、窒素雰囲気に該装置内を完全に置換することが望ましい。
このように窒素ガスで十分に置換することで、RTA処理直後のシリコン基板に膜厚20〜40Åの組成不明の膜が形成され、酸素析出特性に対して安定した制御を行うことができる。
【0049】
この膜について、RTA処理直後のシリコン基板について、エリプソメータ(楕円偏光解析器)で確認したところ、膜厚20〜40Åの組成は明確ではないが酸化膜または窒化膜等と思われる膜が形成されていた。しかし特開平3−77330号公報(前出)のような厚い酸化膜は形成されていない。この膜は急速加熱・急速冷却する際に形成された膜であるが、この膜厚・膜質を維持するには熱処理前後に窒素雰囲気で完全にパージすることが好ましい。
このような窒素パージをしないで熱処理前に酸素雰囲気にしている場合には、同様なRTA処理条件では熱処理直後に約180Åの酸化膜が形成されることもある。
【0050】
一般にシリコン表面で酸化膜が生成すると、シリコン内部に格子間シリコンが導入されることが知られており、かつこの格子間シリコンが酸素析出を抑制することも知られている。従ってRTA処理で形成される膜が厚くなり過ぎると酸素析出を抑制する可能性があり、酸素析出を制御するためにはシリコン表面に形成される膜は20〜40Å程度が好ましい。
【0051】
本発明における最大の特徴は、シリコン基板中の酸素濃度を制御しておかなくても、RTA処理において、最大保持温度と保持時間を変化させることによって、基板中の酸素析出核の量を所望の量に制御できることにある。
このようにすると、例えばCZ法において、結晶に取り込まれる酸素を制御する必要はなく、所望の酸素析出特性を有するシリコン基板を比較的容易にしかも高い生産性で安価に作製することができ、その基板に析出熱処理を施すと、所望量の酸素析出物を有するシリコン基板を作製することができる。
【0052】
そして、保持時間を一定にし、最大保持温度を変化させることによって、基板中の酸素析出核の量を制御してもよいし、最大保持温度を一定にし、保持時間を変化させることによって、基板中の酸素析出核の量を制御することができる。
【0053】
以上述べたように、本発明のRTA処理方法によってRTA処理されたシリコン基板は、析出熱処理後に均一な酸素析出物が形成されるように、酸素析出核の含有量が制御されたシリコン基板である。しかも、シリコン基板中の含有される酸素濃度を制御しておかなくても、RTA処理後に析出熱処理を施すことによって所望の均一な酸素析出量を有する基板とすることができる。
【0054】
さらに、本発明の熱処理を施したシリコン基板上にエピタキシャル膜を成長させたエピタキシャルウェーハは、ゲッタリングサイトとして十分な酸素析出が行われているエピタキシャルウエーハであるので、半導体デバイス作製用として極めて有用である。また、エピタキシャル成長に限らず、デバイスプロセスには種々の熱処理工程があり、各工程に適した酸素析出量があり、それに応じた量の析出核を本発明の熱処理方法で予め基板中に形成しておくことで、後工程の歩留りを向上させることができる。
【0055】
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0056】
【発明の効果】
以上詳述したように、CZ法により製造されたシリコン基板中の酸素濃度を制御することなく、急速加熱・急速冷却装置を用いて高温熱処理における保持温度・保持時間を変化させることにより所望の酸素析出特性を有するシリコン基板を製造することができる。従って、単結晶製造時の複雑な酸素濃度制御及びその後の基板に対する長時間の酸素析出熱処理は不要となり、さらに熱処理前に酸化膜を形成する等の前処理は不要になるので、歩留りと生産性の向上を図ることができる。
また、酸素析出核の量自体を細かく制御できるので、デバイス製造プロセスに応じた量の酸素析出核を有する基板を作製することができる。さらにエピタキシャル基板としても極めて有用なシリコン基板である。
【図面の簡単な説明】
【図1】急速加熱・急速冷却装置の概略断面図である。
【図2】RTA処理工程を示す図である。
【図3】RTA処理雰囲気ガスの種類と酸素析出量との関係を示す図である。
【図4】RTA処理における窒素雰囲気中の酸素の割合と内部欠陥密度(酸素析出物密度)との関係を示す図である。
【図5】RTA処理における保持温度と酸素析出量との関係を示す図である。
【図6】RTA処理における保持時間と酸素析出量との関係を示す図である。
【図7】RTA処理における冷却速度と酸素析出量との関係を示す図である。
【図8】RTA処理における基板中初期酸素濃度と内部欠陥密度(酸素析出物密度)との関係を示す図である。
【符号の説明】
1…ベルジャ、2…加熱ヒータ、3…ハウジング、4…水冷チャンバ、
5…ベースプレート、6…支持軸、7…ステージ、8…シリコン基板、
9…モータ、10…急速加熱・急速冷却装置。

Claims (2)

  1. 急速加熱・急速冷却装置を用いて、チョクラルスキー法により製造されたシリコン基板を熱処理する方法において、窒素100%または酸素100%あるいは酸素と窒素の混合雰囲気下、最大保持温度を1150℃以上1225℃以下とし、保持時間を5秒間以上として熱処理を行った後、最大保持温度から8℃/秒以上の冷却速度で急速冷却する方法であって、前記最大保持温度と前記保持時間を変化させること、前記保持時間を一定にし、前記最大保持温度を変化させること、前記最大保持温度を一定にし、前記保持時間を変化させることのいずれかによって、基板中の初期酸素濃度が12ppmaから17ppmaの範囲内で含有酸素濃度にかかわらず、シリコン基板間で基板中の酸素析出核の量を3×10 9 〜1×10 10 個/cm 3 の範囲内となるように制御することを特徴とするシリコン基板の熱処理方法。
  2. 前記急速加熱・急速冷却装置による熱処理の前後に、窒素雰囲気に該装置内を完全に置換することを特徴とする請求項1に記載したシリコン基板の熱処理方法。
JP20871298A 1998-07-07 1998-07-07 シリコン基板の熱処理方法 Expired - Lifetime JP3711199B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP20871298A JP3711199B2 (ja) 1998-07-07 1998-07-07 シリコン基板の熱処理方法
EP99304948A EP0971055A3 (en) 1998-07-07 1999-06-23 "Method for heat treatment of silicon substrate, substrate treated by the method, and epitaxial wafer utilizing the substrate
TW088110585A TW499512B (en) 1998-07-07 1999-06-23 Method for heat treatment of silicon substrate, substrate treated by the method, and epitaxial wafer utilizing the substrate
US09/345,098 US6143071A (en) 1998-07-07 1999-06-30 Method for heat treatment of silicon substrate, substrate treated by the method, and epitaxial wafer utilizing the substrate
KR1019990026310A KR100694237B1 (ko) 1998-07-07 1999-07-01 실리콘 기판의 열처리방법, 이 방법으로 열처리된 기판, 그 기판을 이용한 에피텍셜 웨이퍼
US09/648,180 US6264906B1 (en) 1998-07-07 2000-08-25 Method for heat treatment of silicon substrate, substrate treated by the method, and epitaxial wafer utilizing the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20871298A JP3711199B2 (ja) 1998-07-07 1998-07-07 シリコン基板の熱処理方法

Publications (2)

Publication Number Publication Date
JP2000031150A JP2000031150A (ja) 2000-01-28
JP3711199B2 true JP3711199B2 (ja) 2005-10-26

Family

ID=16560843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20871298A Expired - Lifetime JP3711199B2 (ja) 1998-07-07 1998-07-07 シリコン基板の熱処理方法

Country Status (5)

Country Link
US (2) US6143071A (ja)
EP (1) EP0971055A3 (ja)
JP (1) JP3711199B2 (ja)
KR (1) KR100694237B1 (ja)
TW (1) TW499512B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180525B1 (en) * 1998-08-19 2001-01-30 Micron Technology, Inc. Method of minimizing repetitive chemical-mechanical polishing scratch marks and of processing a semiconductor wafer outer surface
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
EP1110240B1 (en) * 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP4270713B2 (ja) 2000-05-09 2009-06-03 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4131077B2 (ja) * 2000-06-30 2008-08-13 株式会社Sumco シリコンウェーハの製造方法
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Sumco シリコン半導体基板の熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2002176058A (ja) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法
US6709957B2 (en) * 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
JP4345253B2 (ja) * 2001-09-25 2009-10-14 株式会社Sumco エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Sumco シリコン半導体基板の熱処理方法
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
EP1585442A4 (en) * 2003-01-24 2006-04-26 Proteus Biomedical Inc METHOD AND SYSTEM FOR REMOTE HEMODYNAMIC MONITORING
US7200439B2 (en) * 2003-01-24 2007-04-03 Proteus Biomedical, Inc. Method and apparatus for enhancing cardiac pacing
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
US7316557B2 (en) * 2004-05-08 2008-01-08 Good Earth Tools, Inc. Die for extruding material
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5037988B2 (ja) * 2007-03-29 2012-10-03 新電元工業株式会社 SiC半導体装置の製造方法
JP2010199411A (ja) * 2009-02-26 2010-09-09 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US8252700B2 (en) 2009-01-30 2012-08-28 Covalent Materials Corporation Method of heat treating silicon wafer
JP5512137B2 (ja) * 2009-01-30 2014-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5613994B2 (ja) * 2009-04-14 2014-10-29 株式会社Sumco シリコンウェーハおよびその製造方法
WO2010109873A1 (ja) 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP5504664B2 (ja) * 2009-03-25 2014-05-28 株式会社Sumco シリコンエピタキシャルウェーハおよびその製造方法
JP5504667B2 (ja) * 2009-03-25 2014-05-28 株式会社Sumco シリコンウェーハおよびその製造方法
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Sumco シリコンウェーハおよびその製造方法
JP5471359B2 (ja) * 2009-11-26 2014-04-16 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP5441261B2 (ja) * 2010-02-17 2014-03-12 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2011222842A (ja) * 2010-04-13 2011-11-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
CN102336409A (zh) * 2011-07-30 2012-02-01 常州天合光能有限公司 降低多晶硅金属杂质的方法
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
WO2013125014A1 (ja) 2012-02-23 2013-08-29 富士電機株式会社 半導体装置の製造方法
JP2013175742A (ja) * 2013-03-29 2013-09-05 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5660237B2 (ja) * 2014-03-18 2015-01-28 株式会社Sumco シリコンウェーハの製造方法
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP6861471B2 (ja) * 2015-06-12 2021-04-21 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
CN111430236B (zh) * 2020-05-06 2021-05-14 合肥晶合集成电路股份有限公司 一种晶圆的退火方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943558A (en) * 1988-04-15 1990-07-24 Ford Motor Company Preparation of superconducting oxide films using a pre-oxygen nitrogen anneal
JP2706527B2 (ja) * 1989-08-21 1998-01-28 富士通株式会社 シリコン単結晶ウェハーの加工方法
JPH04152518A (ja) * 1990-10-16 1992-05-26 Toshiba Corp 半導体装置の製造方法
JPH1092761A (ja) * 1997-06-09 1998-04-10 Sumitomo Sitix Corp シリコンウエーハの製造方法

Also Published As

Publication number Publication date
TW499512B (en) 2002-08-21
US6143071A (en) 2000-11-07
EP0971055A3 (en) 2002-03-06
KR100694237B1 (ko) 2007-03-14
JP2000031150A (ja) 2000-01-28
US6264906B1 (en) 2001-07-24
EP0971055A2 (en) 2000-01-12
KR20000011405A (ko) 2000-02-25

Similar Documents

Publication Publication Date Title
JP3711199B2 (ja) シリコン基板の熱処理方法
US7846252B2 (en) Silicon wafer for IGBT and method for producing same
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5239155B2 (ja) シリコンウエーハの製造方法
KR100957729B1 (ko) 이상적 산소 침전 실리콘 웨이퍼의 제조 방법
JP2874834B2 (ja) シリコンウェーハのイントリンシックゲッタリング処理法
JP4685231B2 (ja) シリコンウェーハの製造方法
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
JP3407629B2 (ja) シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
KR100581046B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR20170117418A (ko) 실리콘 웨이퍼의 제조방법
KR100815625B1 (ko) 실리콘단결정 웨이퍼의 제조방법
JPH0766256A (ja) シリコン結晶中の水素濃度測定方法, 低水素濃度シリコン結晶及びその製造方法
JPH0232535A (ja) 半導体デバイス用シリコン基板の製造方法
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JPH0633236B2 (ja) シリコン単結晶の熱処理方法および装置ならびに製造装置
US6238478B1 (en) Silicon single crystal and process for producing single-crystal silicon thin film
JPH10326790A (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
JP3811582B2 (ja) シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法
JP2002110685A (ja) シリコンウェーハの熱処理方法
WO2005053010A1 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP3578397B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP2004503085A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
CN107154353B (zh) 晶圆热处理的方法
JP2003109964A (ja) シリコンウエーハ及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130819

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term