JP4131077B2 - シリコンウェーハの製造方法 - Google Patents
シリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP4131077B2 JP4131077B2 JP2000198189A JP2000198189A JP4131077B2 JP 4131077 B2 JP4131077 B2 JP 4131077B2 JP 2000198189 A JP2000198189 A JP 2000198189A JP 2000198189 A JP2000198189 A JP 2000198189A JP 4131077 B2 JP4131077 B2 JP 4131077B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon
- ingot
- wafer
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チョクラルスキー法（以下、ＣＺ法という。）により作られた点欠陥の凝集体が存在しないシリコンウェーハにイントリンシックゲッタリング（以下、ＩＧ）効果をもたらす製造方法に関する。更に詳しくは、酸素析出核を十分に発現し、デバイス製造工程の熱処理でＩＧ効果を発揮するシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハに関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路を製造する工程において、歩留りを低下させる原因として酸化誘起積層欠陥（Oxidation Induced Stacking Fault、以下、ＯＳＦという。）の核となる酸素析出物の微小欠陥や、結晶に起因したパーティクル（Crystal Originated Particle、以下、ＣＯＰという。）や、或いは侵入型転位（Interstitial-type Large Dislocation、以下、ＬＤという。）の存在が挙げられている。ＯＳＦは、結晶成長時にその核となる微小欠陥が導入され、半導体デバイスを製造する際の熱酸化工程等で顕在化し、作製したデバイスのリーク電流の増加等の不良原因になる。またＣＯＰは、鏡面研磨後のシリコンウェーハをアンモニアと過酸化水素の混合液で洗浄したときにウェーハ表面に出現する結晶に起因したピットである。このウェーハをパーティクルカウンタで測定すると、このピットも本来のパーティクルとともに光散乱欠陥として検出される。このＣＯＰは電気的特性、例えば酸化膜の経時絶縁破壊特性（Time Dependent dielectric Breakdown、ＴＤＤＢ）、酸化膜耐圧特性（Time Zero Dielectric Breakdown、ＴＺＤＢ）等を劣化させる原因となる。またＣＯＰがウェーハ表面に存在するとデバイスの配線工程において段差を生じ、断線の原因となり得る。そして素子分離部分においてもリーク等の原因となり、製品の歩留りを低くする。更にＬＤは、転位クラスタとも呼ばれたり、或いはこの欠陥を生じたシリコンウェーハをフッ酸を主成分とする選択エッチング液に浸漬するとピットを生じることから転位ピットとも呼ばれる。このＬＤも、電気的特性、例えばリーク特性、アイソレーション特性等を劣化させる原因となる。
【０００３】
以上のことから、半導体集積回路を製造するために用いられるシリコンウェーハからＯＳＦ、ＣＯＰ及びＬＤを減少させることが必要となっている。
このＯＳＦ、ＣＯＰ及びＬＤを有しない無欠陥のシリコンウェーハが特開平１１−１３９３号公報に開示されている。この無欠陥のシリコンウェーハは、シリコン単結晶インゴット内での空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体がそれぞれ存在しないパーフェクト領域を［Ｐ］とするとき、パーフェクト領域［Ｐ］からなるインゴットから切出されたシリコンウェーハである。パーフェクト領域［Ｐ］は、格子間シリコン型点欠陥が支配的に存在する領域［Ｉ］と、シリコン単結晶インゴット内で空孔型点欠陥が支配的に存在する領域［Ｖ］との間に介在する。このパーフェクト領域［Ｐ］からなるシリコンウェーハは、インゴットの引上げ速度をＶ（ｍｍ／分）とし、シリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配をＧ（℃／ｍｍ）とするとき、熱酸化処理をした際にリング状に発生するＯＳＦがウェーハ中心部で消滅するように、Ｖ／Ｇ（ｍｍ2／分・℃）の値を決めて作られる。
一方、半導体デバイスメーカーの中には、ＯＳＦ、ＣＯＰ及びＬＤを有しない上に、デバイス工程で生じる金属汚染をゲッタリングする能力を有するシリコンウェーハを求めるメーカーがある。ゲッタリング能力が十分に備わっていないウェーハでは、デバイス工程で金属により汚染されると、接合リークや、金属不純物によるトラップ準位によるデバイスの動作不良等を生じ、これにより製品の歩留りが低下する。
【０００４】
【発明が解決しようとする課題】
しかし、上記パーフェクト領域［Ｐ］からなるインゴットから切出されたシリコンウェーハは、ＯＳＦ、ＣＯＰ及びＬＤを有しないけれども、デバイス製造工程の熱処理において、必ずしもウェーハ内部で酸素析出が起らず、これによりＩＧ効果が十分に得られないおそれがある。
本発明の目的は、領域［Ｐ V ］及び領域［Ｐ I ］の混合領域又は領域［Ｐ V ］のみからなり、かつ酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であるインゴットから切出されたシリコンウェーハであっても、このウェーハに比較的短時間の所定の熱処理を施すことにより、点欠陥の凝集体が存在せず、かつゲッタリング能力を有するＩＧ層を形成できる、シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハを提供することにある。
本発明の別の目的は、酸素ドナーキラー処理を不要とする、シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハを提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に係る発明は、図１〜図４に示すように、チョクラルスキー法により窒素が１×１０10〜１×１０14ａｔｏｍｓ／ｃｍ3ドープされたシリコン単結晶インゴットを育成し、インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を［Ｉ］とし、空孔型点欠陥が支配的に存在する領域を［Ｖ］とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を［Ｐ］とするとき、パーフェクト領域［Ｐ］からなるインゴットから切出された点欠陥の凝集体が存在しないシリコンウェーハの製造方法である。
その特徴ある構成は、領域［Ｉ］に隣接しかつパーフェクト領域［Ｐ］に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域を［ＰI］とし、領域［Ｖ］に隣接しかつパーフェクト領域［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る空孔濃度以下の領域を［ＰV］とするとき、領域［ＰV］及び領域［ＰI］の混合領域又は領域［ＰV］のみからなりかつ酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であるシリコン単結晶インゴットを引上げ、インゴットから切出されたシリコンウェーハをアルゴン及び窒素の混合ガス雰囲気下で室温から１１００〜１３００℃まで１０〜１００℃／秒の昇温速度で加熱し、１１００〜１３００℃で０〜１０秒間保持し、更に１１００〜１３００℃から室温まで１０〜１００℃／秒の降温速度で冷却するところにある。
【０００６】
この請求項１に記載されたシリコンウェーハの製造方法では、窒素ドープされたインゴットの酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）である場合であって、シリコンウェーハが領域［Ｐ V ］及び領域［Ｐ I ］の混合領域又は領域［Ｐ V ］のみからなるときには、このインゴットから切出されたシリコンウェーハを上記のような比較的短時間の熱処理（急速加熱及び急速冷却）を施すことにより、結晶成長時に酸素析出核が導入されない領域［ＰI］にも酸素析出核が発現し、結晶成長時に酸素析出核が導入されている領域［ＰV］ではその酸素析出核の密度が高まる。従って、上記熱処理を行ったウェーハを半導体デバイスメーカーのデバイス製造工程で熱酸化処理すると、上記酸素析出核が酸素析出物（Bulk Micro Defect、以下、ＢＭＤという。）に成長し、領域［Ｐ V ］及び領域［Ｐ I ］の混合領域又は領域［Ｐ V ］のみからなるウェーハであっても、このウェーハにゲッタリング能力を有するＩＧ層が形成される、即ちウェーハ全面がＩＧ効果を発揮する。
【０００８】
【発明の実施の形態】
本発明のシリコンウェーハは、ＣＺ法によりホットゾーン炉内のシリコン融液からインゴット（窒素ドープ）をボロンコフ（Voronkov）の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットを切出して作製される。
一般的に、ＣＺ法によりホットゾーン炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥（point defect）と点欠陥の凝集体（agglomerates：三次元欠陥）が発生する。点欠陥は空孔型点欠陥と格子間シリコン型点欠陥という二つの一般的な形態がある。空孔型点欠陥は一つのシリコン原子がシリコン結晶格子で正常的な位置の一つから離脱したものである。このような空孔が空孔型点欠陥になる。一方、原子がシリコン結晶の格子点以外の位置（インタースチシャルサイト）で発見されるとこれが格子間シリコン点欠陥になる。
【０００９】
点欠陥は一般的にシリコン融液（溶融シリコン）とインゴット（固状シリコン）の間の接触面で形成される。しかし、インゴットを継続的に引上げることによって接触面であった部分は引上げとともに冷却し始める。冷却の間、空孔型点欠陥又は格子間シリコン型点欠陥は拡散により互いに合併して、空孔型点欠陥の凝集体（vacancy agglomerates）又は格子間シリコン型点欠陥の凝集体（interstitial agglomerates）が形成される。言い換えれば、凝集体は点欠陥の合併に起因して発生する三次元構造である。
空孔型点欠陥の凝集体は前述したＣＯＰの他に、ＬＳＴＤ（Laser Scattering Tomograph Defects）又はＦＰＤ（Flow Pattern Defects）と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は前述したＬＤと呼ばれる欠陥を含む。ＦＰＤとは、インゴットを切出して作製されたシリコンウェーハを３０分間セコエッチング（Secco etching、ＨＦ：Ｋ2Ｃｒ2Ｏ7(0.15mol/l)＝２：１の混合液によるエッチング）したときに現れる特異なフローパターンを呈する痕跡の源であり、ＬＳＴＤとは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。
【００１０】
ボロンコフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をＶ（ｍｍ／分）、インゴットとシリコン融液の界面近傍のインゴット鉛直方向の温度勾配をＧ（℃／ｍｍ）とするときに、Ｖ／Ｇ（ｍｍ2／分・℃）を制御することである。この理論では、図１に示すように、Ｖ／Ｇを横軸にとり、空孔型点欠陥濃度と格子間シリコン型点欠陥濃度を同一の縦軸にとって、Ｖ／Ｇと点欠陥濃度との関係を図式的に表現し、空孔領域と格子間シリコン領域の境界がＶ／Ｇによって決定されることを説明している。より詳しくは、Ｖ／Ｇ比が臨界点以上では空孔型点欠陥濃度が優勢なインゴットが形成される反面、Ｖ／Ｇ比が臨界点以下では格子間シリコン型点欠陥濃度が優勢なインゴットが形成される。図１において、［Ｉ］は格子間シリコン型点欠陥が支配的であって、格子間シリコン型点欠陥が存在する領域（(Ｖ／Ｇ)1以下）を示し、［Ｖ］はインゴット内での空孔型点欠陥が支配的であって、空孔型点欠陥の凝集体が存在する領域（(Ｖ／Ｇ)2以上）を示し、［Ｐ］は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域（(Ｖ／Ｇ)1〜(Ｖ／Ｇ)2）を示す。領域［Ｐ］に隣接する領域［Ｖ］にはＯＳＦ核を形成する領域［ＯＳＦ］（(Ｖ／Ｇ)2〜(Ｖ／Ｇ)3）が存在する。
【００１１】
このパーフェクト領域［Ｐ］は更に領域［ＰI］と領域［ＰV］に分類される。［ＰI］はＶ／Ｇ比が上記(Ｖ／Ｇ)1から臨界点までの領域であり、［ＰV］はＶ／Ｇ比が臨界点から上記(Ｖ／Ｇ)2までの領域である。即ち、［ＰI］は領域［Ｉ］に隣接し、かつ侵入型転位を形成し得る最低の格子間シリコン型点欠陥濃度未満の格子間シリコン型点欠陥濃度を有する領域であり、［ＰV］は領域［Ｖ］に隣接し、かつＯＳＦを形成し得る最低の空孔型点欠陥濃度未満の空孔型点欠陥濃度を有する領域である。
本発明の所定の引上げ速度プロファイルは、インゴットがホットゾーン炉内のシリコン溶融物から引上げられる時、温度勾配に対する引上げ速度の比（Ｖ／Ｇ）が格子間シリコン型点欠陥の凝集体の発生を防止する第１臨界比（(Ｖ／Ｇ)1）以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第２臨界比（(Ｖ／Ｇ)2）以下に維持されるように決められる。
【００１２】
この引上げ速度のプロファイルは、実験的に基準インゴットを軸方向に切出すことで、又はこれらの技術を組合わせることで、シミュレーションによって上記ボロンコフの理論に基づき決定される。即ち、この決定は、シミュレーションの後、軸方向に切出されたインゴットを横断方向に切出してウェーハ状態で確認し、更にシミュレーションを繰り返すことによりなされる。シミュレーションのために複数種類の引上げ速度が所定の範囲で決められ、複数個の基準インゴットが成長される。図２に示すように、シミュレーションのための引上げ速度プロファイルは１．２ｍｍ／分のような高い引上げ速度（a）から０．５ｍｍ／分の低い引上げ速度（c）及び再び高い引上げ速度（d）に調整される。上記低い引上げ速度は０．４ｍｍ／分又はそれ以下であってもよく、引上げ速度（b）及び（d）での変化は線形的なものが望ましい。
異なった速度で引上げられた複数個の基準インゴットは各別に軸方向に切出される。最適のＶ／Ｇが軸方向の切出し、ウェーハの確認及びシミュレーションの結果の相関関係から決定され、続いて最適な引上げ速度プロファイルが決定され、そのプロファイルでインゴットが製造される。実際の引上げ速度プロファイルは所望のインゴットの直径、使用される特定のホットゾーン炉及びシリコン融液の品質等を含めてこれに限定されない多くの変数に依存する。
【００１３】
引上げ速度を徐々に低下させてＶ／Ｇを連続的に低下させたときのインゴットの断面図を描いてみると、図３に示される事実が分かる。図３には、インゴット内での空孔型点欠陥が支配的に存在する領域が［Ｖ］、格子間シリコン型点欠陥が支配的に存在する領域が［Ｉ］、及び空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域が［Ｐ］としてそれぞれ示される。前述したようにパーフェクト領域［Ｐ］は更に領域［ＰI］と領域［ＰV］に分類される。領域［ＰV］はパーフェクト領域［Ｐ］の中でも凝集体にならない空孔型点欠陥が存在する領域であり、領域［ＰI］はパーフェクト領域［Ｐ］の中でも凝集体にならない格子間シリコン型点欠陥が存在する領域である。具体的には、図３におけるインゴットの軸方向位置１（図３では丸数字１）〜３（図３では丸数字３）は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体のないパーフェクト領域であって、領域［Ｐ V ］及び領域［Ｐ I ］の混合領域（軸方向位置２（図３では丸数字２））と領域［Ｐ V ］のみ（軸方向位置１（図３では丸数字１））とが本発明に係る領域である。なお、図３における軸方向位置３（図３では丸数字３）は領域［Ｐ I ］のみであり、本発明の領域に含まれない。
【００１４】
インゴットに窒素を１×１０10〜１×１０14ａｔｏｍｓ／ｃｍ3、好ましくは５×１０12〜１×１０14ａｔｏｍｓ／ｃｍ3ドープすることにより、領域［ＰV］又は領域［ＰI］のいずれか一方の領域又は双方の混合領域に点欠陥の凝集体が発生せず、領域［ＰV］の酸素析出核の密度が高まるとともに、領域［ＰI］にも所望の密度以上の酸素析出核を形成できる。インゴットに窒素をドープする方法としては、インゴットの引上げ時に窒化物が混合された多結晶シリコン又は窒化膜が形成された多結晶シリコン融液に投入するか、或いはインゴットを窒素雰囲気中で引上げることにより行われる。窒素のドープ量を１×１０10〜１×１０14ａｔｏｍｓ／ｃｍ3に限定したのは、１×１０10ａｔｏｍｓ／ｃｍ3未満では酸素析出物の生成を促進するという効果を得られず、１×１０14ａｔｏｍｓ／ｃｍ3を越えると電気的補償により所望の抵抗率から外れるからである。即ち、ホウ素のドープによりＰタイプとなったウェーハに、ウェーハをＮタイプにする窒素のドープ量（この窒素はシリコンと置換する。）が多くなると、上記Ｐタイプ及びＮタイプが互いにキャンセルして抵抗値が上昇するからである。
【００１５】
また空孔型点欠陥が支配的に存在する領域のパーフェクト領域に接する僅かな領域（図１の(Ｖ／Ｇ)2〜(Ｖ／Ｇ)3）は、ウェーハ面内でＣＯＰもＬＤも発生していない領域である。しかしこの領域を含むシリコンウェーハに対して、従来のＯＳＦ顕在化熱処理に従った、酸素雰囲気下、１０００℃±３０℃の温度で２〜５時間熱処理し、引続き１１３０℃±３０℃の温度で１〜１６時間熱処理すると、ＯＳＦを生じる。即ち、上記ウェーハではウェーハの半径の１／２付近にＯＳＦリングが発生する。このＯＳＦリングで囲まれた空孔型点欠陥が支配的に存在する領域はＣＯＰが出現する傾向がある。
【００１６】
なお、ＣＯＰやＬＤなどの点欠陥の凝集体は検出方法によって検出感度、検出下限値が異なる値を示すことがある。そのため、本明細書において、「点欠陥の凝集体が存在しない」の意味は、鏡面加工されたシリコン単結晶を無攪拌セコエッチングを施した後に光学顕微鏡により、観察面積とエッチング取り代との積を検査体積として観察した際に、フローパターン（空孔型欠陥）及び転位クラスタ（格子間シリコン型点欠陥）の各凝集体が１×１０-3ｃｍ3の検査体積に対して１個欠陥が検出された場合を検出下限値（１×１０3個／ｃｍ3）とするとき、点欠陥の凝集体の数が上記検出下限値以下であることをいう。
本発明のシリコンウェーハは上述したインゴットの軸方向位置１（図３では丸数字１）及び２（図３では丸数字２）で切出したウェーハ１（図３では丸数字１）及び２（図３では丸数字２）であって、その平面図は図４（ａ）及び（ｂ）にそれぞれ示される。ウェーハ１（図３では丸数字１）及び２（図３では丸数字２）は本発明の急速加熱及び急速冷却の熱処理によりウェーハ１（図３では丸数字１）及び２（図３では丸数字２）に所望の密度以上の酸素析出核を発生させるために、その酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であることが必要である。
【００１７】
次に上記シリコンウェーハ１（図３では丸数字１）及び２（図３では丸数字２）の急速加熱及び急速冷却の熱処理について説明する。
この熱処理はウェーハ１（図３では丸数字１）及び２（図３では丸数字２）をアルゴン及び窒素の混合ガス雰囲気下で室温から１１００〜１３００℃まで２０〜７０℃／秒の昇温速度で加熱し、１１００〜１３００℃で０〜１０秒間保持し、更に１１００〜１３００℃から室温まで２０〜１００℃／秒の降温速度で冷却することにより行われる。ここで保持時間が０秒間とは、昇温した後に直ちに降温し、所定の温度に保持しないことを意味する。加熱は室温に維持された熱処理炉、又は連続運転の場合には余熱で数百度になっている熱処理炉の内部にウェーハを導入し、この熱処理炉内でシリコンウェーハに白熱ランプ、ハロゲンランプ、アークランプ、グラファイトヒータ等の放射光を照射し、１０〜１００℃／秒、好ましくは２０〜７０℃／秒の昇温速度で１１００〜１３００℃まで昇温する。昇温速度が１０℃／秒未満では酸素析出核は増加するものの処理能力に劣り、実用的でない。また保持温度が１１００℃未満では酸素析出核が十分に増加せず、半導体デバイスメーカーのデバイス製造工程で熱酸化処理を行ったときに、ＩＧ効果を十分に発揮できない。保持温度が１３００℃を越えるか、又は保持時間が１０秒を越える場合には、スリップが発生したり、熱処理の生産性が低下する不具合を生じる。また昇温速度が１００℃／秒を越えると、自重応力や面内温度分布のバラツキによりスリップが発生する不具合を生じる。
【００１８】
一方、冷却は上記所定の温度に保持された熱処理炉の白熱ランプ等の放射光の照射を停止、又は徐々に低下して、１０〜１００℃／秒、好ましくは２０〜１００℃／秒の降温速度で室温まで冷却する。降温速度が１０℃／秒未満では十分な酸素析出核が形成されず、降温速度が１００℃／秒を越えると、面内に温度分布の差が大きくなり、スリップが発生する不具合がある。上述のように従来と比べて短時間の熱処理（急速加熱時間、所定の温度での保持時間及び急速冷却時間の合計）で済むのは、ウェーハを切出す前のインゴットに窒素がドープされているためである。これによりウェーハの領域［ＰV］又は領域［ＰI］のいずれか一方の領域又は双方の混合領域に点欠陥の凝集体が存在せず、かつ領域［ＰV］の酸素析出核の密度が高まるとともに、領域［ＰI］にも所望の密度以上の酸素析出核が形成されるので、上記熱処理後のウェーハに半導体デバイス製造工程における熱酸化処理を行うことにより、ウェーハにゲッタリング能力を有するＩＧ層が形成され、ウェーハはＩＧ効果を発揮することができる。
【００１９】
また上述のように熱処理を短時間化することにより、シリコンウェーハのヘイズ（シリコンウェーハをスポットライトで照射したときのウェーハ表面が白っぽく見える度合）、マイクロラフネス（シリコンウェーハを鏡面研磨した後のウェーハ表面の１００〜１０００ｎｍのピッチでの表面粗さ）、スリップ（シリコンウェーハの結晶中ですべりにより生じた結晶欠陥）及び汚染（Ｃｕ，Ｆｅ，Ｃｒ，Ｎｉ）が低減される。更に上記熱処理を行うことにより、ウェーハプロセスのうちの酸素ドナーキラー処理が不要となる。
【００２０】
【実施例】
次に本発明の実施例を参考例及び比較例とともに説明する。
＜参考例１＞
シリコン単結晶引上げ装置を用いて直径８インチのボロン（Ｂ）及び窒素（Ｎ）がドープされたｐ型のシリコンインゴットを引上げた。このインゴットは直胴部の長さが１２００ｍｍ、結晶方位が（１００）、抵抗率が約１０Ωｃｍ、酸素濃度が０．９×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であった。インゴットは、引上げ時のＶ／Ｇを０．２８ｍｍ2／分℃から０．１６ｍｍ2／分℃まで連続的に減少させながら、同一条件で２本育成した。そのうちの１本のインゴットは図３に示すように引上げ方向にインゴット中心を切断し、各領域の位置を調べ、別の１本から図３の軸方向位置２（図３では丸数字２）のシリコンウェーハ２（図３では丸数字２）を切出し、試料とした。この例では試料となるウェーハは、中心部に領域［ＰV］を有し、その周囲に領域［ＰI］を有する図４（ｂ）に示すウェーハ２（図３では丸数字２）である。
インゴットから切出し鏡面研磨したこのウェーハ２（図３では丸数字２）を窒素雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で３秒間保持し、更に５０℃／秒の降温速度で冷却した。なお、表面の窒化を防ぐため、１２５０〜７００℃までは、窒素と同時に１％の酸素を流した。
【００２１】
＜参考例２＞
参考例１と同じインゴットから図３の軸方向位置１（図３では丸数字１）で切出し鏡面研磨したウェーハ１（図３では丸数字１）を用いて、参考例１と同様に熱処理した。
＜参考例３＞
参考例１と同じインゴットから図３の軸方向位置３（図３では丸数字３）で切出し鏡面研磨したウェーハ３（図３では丸数字３）を用いて、参考例１と同様に熱処理した。
【００２２】
＜参考例４＞
参考例１と同じインゴットから図３の軸方向位置２（図３では丸数字２）で切出し鏡面研磨したウェーハ２（図３では丸数字２）を、アルゴン雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で約３秒間保持し、更に５０℃／秒の降温速度で冷却した。
＜実施例１＞
参考例１と同じインゴットから図３の軸方向位置２（図３では丸数字２）で切出し鏡面研磨したウェーハ２（図３では丸数字２）を、アルゴン及び窒素がそれぞれ５０％及び５０％の雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で約３秒間保持し、更に５０℃／秒の降温速度で冷却した。
【００２３】
＜比較例１＞
参考例１と同様の条件で、窒素をドープしないで成長させたインゴットから図３の軸方向位置２（図３では丸数字２）で切出し鏡面研磨したウェーハ２（図３では丸数字２）を窒素雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で３秒間保持し、更に５０℃／秒の降温速度で冷却した。
＜比較例２＞
比較例１と同じインゴットから図３の軸方向位置２（図３では丸数字２）で切出し鏡面研磨したウェーハ２（図３では丸数字２）を窒素雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で３０秒間保持し、更に５０℃／秒の降温速度で冷却した。
【００２４】
＜比較試験及び評価＞
半導体デバイスメーカーのデバイス製造工程における熱処理に模して、実施例１と、参考例１〜４と、比較例１及び２のウェーハをそれぞれ２枚ずつ酸素雰囲気下、８００℃で４時間保持した後、酸素雰囲気下、１０００℃で１６時間保持する熱処理を行った。次に２枚のうちの一方の各ウェーハのヘイズ及びマイクロラフネスをそれぞれ測定した。
また２枚のうちの他方の各ウェーハを劈開し、更にウェーハ表面をライト（Wright）エッチング液で選択エッチングを行い、光学顕微鏡の観察により、ウェーハ表面から深さ３５０μｍにおける領域［ＰV］及び領域［ＰI］に相当する部分のスリップの有無、汚染の度合、ＢＭＤ体積密度及びデヌーデッドゾーン（Denuded Zone：以下、ＤＺという）の幅をそれぞれ測定した。
【００２５】
なお、上記ヘイズはパーティクルカウンタ（Surf Scan 6200：KLA Tencor社製）を用いてゲイン７で測定することにより評価し、マイクロラフネスはＡＦＭ（原子間力顕微鏡）を用いて１０００×１０００ｎｍの測定領域の平均粗さ（Ｒａ）を測定することにより評価した。またスリップの有無はＸ線トポグラフィを用いて評価し、汚染の度合は原子吸光法を用いてウェーハ表面の金属汚染（Ｃｕ，Ｆｅ，Ｃｒ）を測定することにより評価した。更にＢＭＤ体積密度は光学顕微鏡の観察により、ウェーハ表面から深さ１００μｍにおけるウェーハ中心部からウェーハ周辺部までのウェーハ全面のＢＭＤ体積密度を測定することにより評価し、Ｄｚの幅は光学顕微鏡によりバルク欠陥が全く観察されない領域のウェーハ表面からの深さを測定することにより評価した。
実施例１と、参考例１〜４と、比較例１及び２のウェーハの熱処理条件及び図３の切出し位置を表１に示し、ヘイズ、マイクロラフネス、スリップの有無、汚染の度合、ＢＭＤ体積密度及びＤｚの幅を表２に示す。また表２において、汚染の度合のＮ．Ｄ．とは「Not Detect(検出下限以下)」の略である。
【００２６】
【表１】
【００２７】
【表２】
【００２８】
表１及び表２から明らかなように、実施例１と参考例１〜４の窒素ドープしたウェーハでは３秒という短い熱処理時間（アニール時間）でも、十分な量の酸素析出が発生しており、またＤｚ幅も確保されていることが判った。一方、窒素ドープをしなかった比較例１のウェーハでは、所定のＢＭＤ体積密度を確保することができず、また窒素ドープをしなかった比較例２のウェーハでは、熱処理時間（アニール時間）を３０秒と長くして所定のＢＭＤ体積密度を確保できたけれども、スリップや汚染が発生し、更にウェーハの表面の粗れも大きくなっていることが判った。
【００２９】
【発明の効果】
以上述べたように、本発明の熱処理方法によれば、領域［ＰV］及び領域［ＰI］の混合領域又は領域［ＰV］のみからなりかつ酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）である窒素ドープされたシリコンウェーハを、アルゴン及び窒素の混合ガス雰囲気下で室温から１１００〜１３００℃まで１０〜１００℃／秒の昇温速度で加熱し、１１００〜１３００℃で０〜１０秒間保持し、更に１１００〜１３００℃から室温まで１０〜１００℃／秒の降温速度で冷却するという短時間の熱処理を施すことにより、点欠陥の凝集体が存在しないことに加え、領域［ＰV］の酸素析出核の密度が高まるとともに、領域［ＰI］にも所望の密度以上の酸素析出核が形成される。この結果、上記熱処理を終了したウェーハに対して半導体デバイス製造工程における熱酸化処理を行うことにより、ウェーハにゲッタリング能力を有するＩＧ層が形成されてウェーハはＩＧ効果を発揮することができる。
また本発明の熱処理を行うことにより、従来行われていた酸素ドナーキラー処理が不要となる利点もある。
【図面の簡単な説明】
【図１】 ボロンコフの理論を基づいた、Ｖ／Ｇ比が臨界点以上では空孔豊富インゴットが形成され、Ｖ／Ｇ比が臨界点以下では格子間シリコン豊富インゴットが形成されることを示す図。
【図２】 所望の引上げ速度プロファイルを決定するための引上げ速度の変化を示す特性図。
【図３】 本発明による基準インゴットの空孔が支配的に存在する領域、格子間シリコンが支配的に存在する領域及びパーフェクト領域を示すＸ線トポグラフィの概略図。
【図４】 （ａ） 図３の位置１（図３では丸数字１）に対応するシリコンウェーハに［ＰV］領域が出現するウェーハの平面図。
（ｂ） 図３の位置２（図３では丸数字２）に対応するシリコンウェーハに［ＰV］領域及び［ＰI］領域が出現するウェーハの平面図。
（ｃ） 図３の位置３（図３では丸数字３）に対応するシリコンウェーハに［ＰI］領域が出現するウェーハの平面図。
【発明の属する技術分野】
本発明は、チョクラルスキー法（以下、ＣＺ法という。）により作られた点欠陥の凝集体が存在しないシリコンウェーハにイントリンシックゲッタリング（以下、ＩＧ）効果をもたらす製造方法に関する。更に詳しくは、酸素析出核を十分に発現し、デバイス製造工程の熱処理でＩＧ効果を発揮するシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハに関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路を製造する工程において、歩留りを低下させる原因として酸化誘起積層欠陥（Oxidation Induced Stacking Fault、以下、ＯＳＦという。）の核となる酸素析出物の微小欠陥や、結晶に起因したパーティクル（Crystal Originated Particle、以下、ＣＯＰという。）や、或いは侵入型転位（Interstitial-type Large Dislocation、以下、ＬＤという。）の存在が挙げられている。ＯＳＦは、結晶成長時にその核となる微小欠陥が導入され、半導体デバイスを製造する際の熱酸化工程等で顕在化し、作製したデバイスのリーク電流の増加等の不良原因になる。またＣＯＰは、鏡面研磨後のシリコンウェーハをアンモニアと過酸化水素の混合液で洗浄したときにウェーハ表面に出現する結晶に起因したピットである。このウェーハをパーティクルカウンタで測定すると、このピットも本来のパーティクルとともに光散乱欠陥として検出される。このＣＯＰは電気的特性、例えば酸化膜の経時絶縁破壊特性（Time Dependent dielectric Breakdown、ＴＤＤＢ）、酸化膜耐圧特性（Time Zero Dielectric Breakdown、ＴＺＤＢ）等を劣化させる原因となる。またＣＯＰがウェーハ表面に存在するとデバイスの配線工程において段差を生じ、断線の原因となり得る。そして素子分離部分においてもリーク等の原因となり、製品の歩留りを低くする。更にＬＤは、転位クラスタとも呼ばれたり、或いはこの欠陥を生じたシリコンウェーハをフッ酸を主成分とする選択エッチング液に浸漬するとピットを生じることから転位ピットとも呼ばれる。このＬＤも、電気的特性、例えばリーク特性、アイソレーション特性等を劣化させる原因となる。
【０００３】
以上のことから、半導体集積回路を製造するために用いられるシリコンウェーハからＯＳＦ、ＣＯＰ及びＬＤを減少させることが必要となっている。
このＯＳＦ、ＣＯＰ及びＬＤを有しない無欠陥のシリコンウェーハが特開平１１−１３９３号公報に開示されている。この無欠陥のシリコンウェーハは、シリコン単結晶インゴット内での空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体がそれぞれ存在しないパーフェクト領域を［Ｐ］とするとき、パーフェクト領域［Ｐ］からなるインゴットから切出されたシリコンウェーハである。パーフェクト領域［Ｐ］は、格子間シリコン型点欠陥が支配的に存在する領域［Ｉ］と、シリコン単結晶インゴット内で空孔型点欠陥が支配的に存在する領域［Ｖ］との間に介在する。このパーフェクト領域［Ｐ］からなるシリコンウェーハは、インゴットの引上げ速度をＶ（ｍｍ／分）とし、シリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配をＧ（℃／ｍｍ）とするとき、熱酸化処理をした際にリング状に発生するＯＳＦがウェーハ中心部で消滅するように、Ｖ／Ｇ（ｍｍ2／分・℃）の値を決めて作られる。
一方、半導体デバイスメーカーの中には、ＯＳＦ、ＣＯＰ及びＬＤを有しない上に、デバイス工程で生じる金属汚染をゲッタリングする能力を有するシリコンウェーハを求めるメーカーがある。ゲッタリング能力が十分に備わっていないウェーハでは、デバイス工程で金属により汚染されると、接合リークや、金属不純物によるトラップ準位によるデバイスの動作不良等を生じ、これにより製品の歩留りが低下する。
【０００４】
【発明が解決しようとする課題】
しかし、上記パーフェクト領域［Ｐ］からなるインゴットから切出されたシリコンウェーハは、ＯＳＦ、ＣＯＰ及びＬＤを有しないけれども、デバイス製造工程の熱処理において、必ずしもウェーハ内部で酸素析出が起らず、これによりＩＧ効果が十分に得られないおそれがある。
本発明の目的は、領域［Ｐ V ］及び領域［Ｐ I ］の混合領域又は領域［Ｐ V ］のみからなり、かつ酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であるインゴットから切出されたシリコンウェーハであっても、このウェーハに比較的短時間の所定の熱処理を施すことにより、点欠陥の凝集体が存在せず、かつゲッタリング能力を有するＩＧ層を形成できる、シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハを提供することにある。
本発明の別の目的は、酸素ドナーキラー処理を不要とする、シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハを提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に係る発明は、図１〜図４に示すように、チョクラルスキー法により窒素が１×１０10〜１×１０14ａｔｏｍｓ／ｃｍ3ドープされたシリコン単結晶インゴットを育成し、インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を［Ｉ］とし、空孔型点欠陥が支配的に存在する領域を［Ｖ］とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を［Ｐ］とするとき、パーフェクト領域［Ｐ］からなるインゴットから切出された点欠陥の凝集体が存在しないシリコンウェーハの製造方法である。
その特徴ある構成は、領域［Ｉ］に隣接しかつパーフェクト領域［Ｐ］に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域を［ＰI］とし、領域［Ｖ］に隣接しかつパーフェクト領域［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る空孔濃度以下の領域を［ＰV］とするとき、領域［ＰV］及び領域［ＰI］の混合領域又は領域［ＰV］のみからなりかつ酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であるシリコン単結晶インゴットを引上げ、インゴットから切出されたシリコンウェーハをアルゴン及び窒素の混合ガス雰囲気下で室温から１１００〜１３００℃まで１０〜１００℃／秒の昇温速度で加熱し、１１００〜１３００℃で０〜１０秒間保持し、更に１１００〜１３００℃から室温まで１０〜１００℃／秒の降温速度で冷却するところにある。
【０００６】
この請求項１に記載されたシリコンウェーハの製造方法では、窒素ドープされたインゴットの酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）である場合であって、シリコンウェーハが領域［Ｐ V ］及び領域［Ｐ I ］の混合領域又は領域［Ｐ V ］のみからなるときには、このインゴットから切出されたシリコンウェーハを上記のような比較的短時間の熱処理（急速加熱及び急速冷却）を施すことにより、結晶成長時に酸素析出核が導入されない領域［ＰI］にも酸素析出核が発現し、結晶成長時に酸素析出核が導入されている領域［ＰV］ではその酸素析出核の密度が高まる。従って、上記熱処理を行ったウェーハを半導体デバイスメーカーのデバイス製造工程で熱酸化処理すると、上記酸素析出核が酸素析出物（Bulk Micro Defect、以下、ＢＭＤという。）に成長し、領域［Ｐ V ］及び領域［Ｐ I ］の混合領域又は領域［Ｐ V ］のみからなるウェーハであっても、このウェーハにゲッタリング能力を有するＩＧ層が形成される、即ちウェーハ全面がＩＧ効果を発揮する。
【０００８】
【発明の実施の形態】
本発明のシリコンウェーハは、ＣＺ法によりホットゾーン炉内のシリコン融液からインゴット（窒素ドープ）をボロンコフ（Voronkov）の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットを切出して作製される。
一般的に、ＣＺ法によりホットゾーン炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥（point defect）と点欠陥の凝集体（agglomerates：三次元欠陥）が発生する。点欠陥は空孔型点欠陥と格子間シリコン型点欠陥という二つの一般的な形態がある。空孔型点欠陥は一つのシリコン原子がシリコン結晶格子で正常的な位置の一つから離脱したものである。このような空孔が空孔型点欠陥になる。一方、原子がシリコン結晶の格子点以外の位置（インタースチシャルサイト）で発見されるとこれが格子間シリコン点欠陥になる。
【０００９】
点欠陥は一般的にシリコン融液（溶融シリコン）とインゴット（固状シリコン）の間の接触面で形成される。しかし、インゴットを継続的に引上げることによって接触面であった部分は引上げとともに冷却し始める。冷却の間、空孔型点欠陥又は格子間シリコン型点欠陥は拡散により互いに合併して、空孔型点欠陥の凝集体（vacancy agglomerates）又は格子間シリコン型点欠陥の凝集体（interstitial agglomerates）が形成される。言い換えれば、凝集体は点欠陥の合併に起因して発生する三次元構造である。
空孔型点欠陥の凝集体は前述したＣＯＰの他に、ＬＳＴＤ（Laser Scattering Tomograph Defects）又はＦＰＤ（Flow Pattern Defects）と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は前述したＬＤと呼ばれる欠陥を含む。ＦＰＤとは、インゴットを切出して作製されたシリコンウェーハを３０分間セコエッチング（Secco etching、ＨＦ：Ｋ2Ｃｒ2Ｏ7(0.15mol/l)＝２：１の混合液によるエッチング）したときに現れる特異なフローパターンを呈する痕跡の源であり、ＬＳＴＤとは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。
【００１０】
ボロンコフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をＶ（ｍｍ／分）、インゴットとシリコン融液の界面近傍のインゴット鉛直方向の温度勾配をＧ（℃／ｍｍ）とするときに、Ｖ／Ｇ（ｍｍ2／分・℃）を制御することである。この理論では、図１に示すように、Ｖ／Ｇを横軸にとり、空孔型点欠陥濃度と格子間シリコン型点欠陥濃度を同一の縦軸にとって、Ｖ／Ｇと点欠陥濃度との関係を図式的に表現し、空孔領域と格子間シリコン領域の境界がＶ／Ｇによって決定されることを説明している。より詳しくは、Ｖ／Ｇ比が臨界点以上では空孔型点欠陥濃度が優勢なインゴットが形成される反面、Ｖ／Ｇ比が臨界点以下では格子間シリコン型点欠陥濃度が優勢なインゴットが形成される。図１において、［Ｉ］は格子間シリコン型点欠陥が支配的であって、格子間シリコン型点欠陥が存在する領域（(Ｖ／Ｇ)1以下）を示し、［Ｖ］はインゴット内での空孔型点欠陥が支配的であって、空孔型点欠陥の凝集体が存在する領域（(Ｖ／Ｇ)2以上）を示し、［Ｐ］は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域（(Ｖ／Ｇ)1〜(Ｖ／Ｇ)2）を示す。領域［Ｐ］に隣接する領域［Ｖ］にはＯＳＦ核を形成する領域［ＯＳＦ］（(Ｖ／Ｇ)2〜(Ｖ／Ｇ)3）が存在する。
【００１１】
このパーフェクト領域［Ｐ］は更に領域［ＰI］と領域［ＰV］に分類される。［ＰI］はＶ／Ｇ比が上記(Ｖ／Ｇ)1から臨界点までの領域であり、［ＰV］はＶ／Ｇ比が臨界点から上記(Ｖ／Ｇ)2までの領域である。即ち、［ＰI］は領域［Ｉ］に隣接し、かつ侵入型転位を形成し得る最低の格子間シリコン型点欠陥濃度未満の格子間シリコン型点欠陥濃度を有する領域であり、［ＰV］は領域［Ｖ］に隣接し、かつＯＳＦを形成し得る最低の空孔型点欠陥濃度未満の空孔型点欠陥濃度を有する領域である。
本発明の所定の引上げ速度プロファイルは、インゴットがホットゾーン炉内のシリコン溶融物から引上げられる時、温度勾配に対する引上げ速度の比（Ｖ／Ｇ）が格子間シリコン型点欠陥の凝集体の発生を防止する第１臨界比（(Ｖ／Ｇ)1）以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第２臨界比（(Ｖ／Ｇ)2）以下に維持されるように決められる。
【００１２】
この引上げ速度のプロファイルは、実験的に基準インゴットを軸方向に切出すことで、又はこれらの技術を組合わせることで、シミュレーションによって上記ボロンコフの理論に基づき決定される。即ち、この決定は、シミュレーションの後、軸方向に切出されたインゴットを横断方向に切出してウェーハ状態で確認し、更にシミュレーションを繰り返すことによりなされる。シミュレーションのために複数種類の引上げ速度が所定の範囲で決められ、複数個の基準インゴットが成長される。図２に示すように、シミュレーションのための引上げ速度プロファイルは１．２ｍｍ／分のような高い引上げ速度（a）から０．５ｍｍ／分の低い引上げ速度（c）及び再び高い引上げ速度（d）に調整される。上記低い引上げ速度は０．４ｍｍ／分又はそれ以下であってもよく、引上げ速度（b）及び（d）での変化は線形的なものが望ましい。
異なった速度で引上げられた複数個の基準インゴットは各別に軸方向に切出される。最適のＶ／Ｇが軸方向の切出し、ウェーハの確認及びシミュレーションの結果の相関関係から決定され、続いて最適な引上げ速度プロファイルが決定され、そのプロファイルでインゴットが製造される。実際の引上げ速度プロファイルは所望のインゴットの直径、使用される特定のホットゾーン炉及びシリコン融液の品質等を含めてこれに限定されない多くの変数に依存する。
【００１３】
引上げ速度を徐々に低下させてＶ／Ｇを連続的に低下させたときのインゴットの断面図を描いてみると、図３に示される事実が分かる。図３には、インゴット内での空孔型点欠陥が支配的に存在する領域が［Ｖ］、格子間シリコン型点欠陥が支配的に存在する領域が［Ｉ］、及び空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域が［Ｐ］としてそれぞれ示される。前述したようにパーフェクト領域［Ｐ］は更に領域［ＰI］と領域［ＰV］に分類される。領域［ＰV］はパーフェクト領域［Ｐ］の中でも凝集体にならない空孔型点欠陥が存在する領域であり、領域［ＰI］はパーフェクト領域［Ｐ］の中でも凝集体にならない格子間シリコン型点欠陥が存在する領域である。具体的には、図３におけるインゴットの軸方向位置１（図３では丸数字１）〜３（図３では丸数字３）は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体のないパーフェクト領域であって、領域［Ｐ V ］及び領域［Ｐ I ］の混合領域（軸方向位置２（図３では丸数字２））と領域［Ｐ V ］のみ（軸方向位置１（図３では丸数字１））とが本発明に係る領域である。なお、図３における軸方向位置３（図３では丸数字３）は領域［Ｐ I ］のみであり、本発明の領域に含まれない。
【００１４】
インゴットに窒素を１×１０10〜１×１０14ａｔｏｍｓ／ｃｍ3、好ましくは５×１０12〜１×１０14ａｔｏｍｓ／ｃｍ3ドープすることにより、領域［ＰV］又は領域［ＰI］のいずれか一方の領域又は双方の混合領域に点欠陥の凝集体が発生せず、領域［ＰV］の酸素析出核の密度が高まるとともに、領域［ＰI］にも所望の密度以上の酸素析出核を形成できる。インゴットに窒素をドープする方法としては、インゴットの引上げ時に窒化物が混合された多結晶シリコン又は窒化膜が形成された多結晶シリコン融液に投入するか、或いはインゴットを窒素雰囲気中で引上げることにより行われる。窒素のドープ量を１×１０10〜１×１０14ａｔｏｍｓ／ｃｍ3に限定したのは、１×１０10ａｔｏｍｓ／ｃｍ3未満では酸素析出物の生成を促進するという効果を得られず、１×１０14ａｔｏｍｓ／ｃｍ3を越えると電気的補償により所望の抵抗率から外れるからである。即ち、ホウ素のドープによりＰタイプとなったウェーハに、ウェーハをＮタイプにする窒素のドープ量（この窒素はシリコンと置換する。）が多くなると、上記Ｐタイプ及びＮタイプが互いにキャンセルして抵抗値が上昇するからである。
【００１５】
また空孔型点欠陥が支配的に存在する領域のパーフェクト領域に接する僅かな領域（図１の(Ｖ／Ｇ)2〜(Ｖ／Ｇ)3）は、ウェーハ面内でＣＯＰもＬＤも発生していない領域である。しかしこの領域を含むシリコンウェーハに対して、従来のＯＳＦ顕在化熱処理に従った、酸素雰囲気下、１０００℃±３０℃の温度で２〜５時間熱処理し、引続き１１３０℃±３０℃の温度で１〜１６時間熱処理すると、ＯＳＦを生じる。即ち、上記ウェーハではウェーハの半径の１／２付近にＯＳＦリングが発生する。このＯＳＦリングで囲まれた空孔型点欠陥が支配的に存在する領域はＣＯＰが出現する傾向がある。
【００１６】
なお、ＣＯＰやＬＤなどの点欠陥の凝集体は検出方法によって検出感度、検出下限値が異なる値を示すことがある。そのため、本明細書において、「点欠陥の凝集体が存在しない」の意味は、鏡面加工されたシリコン単結晶を無攪拌セコエッチングを施した後に光学顕微鏡により、観察面積とエッチング取り代との積を検査体積として観察した際に、フローパターン（空孔型欠陥）及び転位クラスタ（格子間シリコン型点欠陥）の各凝集体が１×１０-3ｃｍ3の検査体積に対して１個欠陥が検出された場合を検出下限値（１×１０3個／ｃｍ3）とするとき、点欠陥の凝集体の数が上記検出下限値以下であることをいう。
本発明のシリコンウェーハは上述したインゴットの軸方向位置１（図３では丸数字１）及び２（図３では丸数字２）で切出したウェーハ１（図３では丸数字１）及び２（図３では丸数字２）であって、その平面図は図４（ａ）及び（ｂ）にそれぞれ示される。ウェーハ１（図３では丸数字１）及び２（図３では丸数字２）は本発明の急速加熱及び急速冷却の熱処理によりウェーハ１（図３では丸数字１）及び２（図３では丸数字２）に所望の密度以上の酸素析出核を発生させるために、その酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であることが必要である。
【００１７】
次に上記シリコンウェーハ１（図３では丸数字１）及び２（図３では丸数字２）の急速加熱及び急速冷却の熱処理について説明する。
この熱処理はウェーハ１（図３では丸数字１）及び２（図３では丸数字２）をアルゴン及び窒素の混合ガス雰囲気下で室温から１１００〜１３００℃まで２０〜７０℃／秒の昇温速度で加熱し、１１００〜１３００℃で０〜１０秒間保持し、更に１１００〜１３００℃から室温まで２０〜１００℃／秒の降温速度で冷却することにより行われる。ここで保持時間が０秒間とは、昇温した後に直ちに降温し、所定の温度に保持しないことを意味する。加熱は室温に維持された熱処理炉、又は連続運転の場合には余熱で数百度になっている熱処理炉の内部にウェーハを導入し、この熱処理炉内でシリコンウェーハに白熱ランプ、ハロゲンランプ、アークランプ、グラファイトヒータ等の放射光を照射し、１０〜１００℃／秒、好ましくは２０〜７０℃／秒の昇温速度で１１００〜１３００℃まで昇温する。昇温速度が１０℃／秒未満では酸素析出核は増加するものの処理能力に劣り、実用的でない。また保持温度が１１００℃未満では酸素析出核が十分に増加せず、半導体デバイスメーカーのデバイス製造工程で熱酸化処理を行ったときに、ＩＧ効果を十分に発揮できない。保持温度が１３００℃を越えるか、又は保持時間が１０秒を越える場合には、スリップが発生したり、熱処理の生産性が低下する不具合を生じる。また昇温速度が１００℃／秒を越えると、自重応力や面内温度分布のバラツキによりスリップが発生する不具合を生じる。
【００１８】
一方、冷却は上記所定の温度に保持された熱処理炉の白熱ランプ等の放射光の照射を停止、又は徐々に低下して、１０〜１００℃／秒、好ましくは２０〜１００℃／秒の降温速度で室温まで冷却する。降温速度が１０℃／秒未満では十分な酸素析出核が形成されず、降温速度が１００℃／秒を越えると、面内に温度分布の差が大きくなり、スリップが発生する不具合がある。上述のように従来と比べて短時間の熱処理（急速加熱時間、所定の温度での保持時間及び急速冷却時間の合計）で済むのは、ウェーハを切出す前のインゴットに窒素がドープされているためである。これによりウェーハの領域［ＰV］又は領域［ＰI］のいずれか一方の領域又は双方の混合領域に点欠陥の凝集体が存在せず、かつ領域［ＰV］の酸素析出核の密度が高まるとともに、領域［ＰI］にも所望の密度以上の酸素析出核が形成されるので、上記熱処理後のウェーハに半導体デバイス製造工程における熱酸化処理を行うことにより、ウェーハにゲッタリング能力を有するＩＧ層が形成され、ウェーハはＩＧ効果を発揮することができる。
【００１９】
また上述のように熱処理を短時間化することにより、シリコンウェーハのヘイズ（シリコンウェーハをスポットライトで照射したときのウェーハ表面が白っぽく見える度合）、マイクロラフネス（シリコンウェーハを鏡面研磨した後のウェーハ表面の１００〜１０００ｎｍのピッチでの表面粗さ）、スリップ（シリコンウェーハの結晶中ですべりにより生じた結晶欠陥）及び汚染（Ｃｕ，Ｆｅ，Ｃｒ，Ｎｉ）が低減される。更に上記熱処理を行うことにより、ウェーハプロセスのうちの酸素ドナーキラー処理が不要となる。
【００２０】
【実施例】
次に本発明の実施例を参考例及び比較例とともに説明する。
＜参考例１＞
シリコン単結晶引上げ装置を用いて直径８インチのボロン（Ｂ）及び窒素（Ｎ）がドープされたｐ型のシリコンインゴットを引上げた。このインゴットは直胴部の長さが１２００ｍｍ、結晶方位が（１００）、抵抗率が約１０Ωｃｍ、酸素濃度が０．９×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であった。インゴットは、引上げ時のＶ／Ｇを０．２８ｍｍ2／分℃から０．１６ｍｍ2／分℃まで連続的に減少させながら、同一条件で２本育成した。そのうちの１本のインゴットは図３に示すように引上げ方向にインゴット中心を切断し、各領域の位置を調べ、別の１本から図３の軸方向位置２（図３では丸数字２）のシリコンウェーハ２（図３では丸数字２）を切出し、試料とした。この例では試料となるウェーハは、中心部に領域［ＰV］を有し、その周囲に領域［ＰI］を有する図４（ｂ）に示すウェーハ２（図３では丸数字２）である。
インゴットから切出し鏡面研磨したこのウェーハ２（図３では丸数字２）を窒素雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で３秒間保持し、更に５０℃／秒の降温速度で冷却した。なお、表面の窒化を防ぐため、１２５０〜７００℃までは、窒素と同時に１％の酸素を流した。
【００２１】
＜参考例２＞
参考例１と同じインゴットから図３の軸方向位置１（図３では丸数字１）で切出し鏡面研磨したウェーハ１（図３では丸数字１）を用いて、参考例１と同様に熱処理した。
＜参考例３＞
参考例１と同じインゴットから図３の軸方向位置３（図３では丸数字３）で切出し鏡面研磨したウェーハ３（図３では丸数字３）を用いて、参考例１と同様に熱処理した。
【００２２】
＜参考例４＞
参考例１と同じインゴットから図３の軸方向位置２（図３では丸数字２）で切出し鏡面研磨したウェーハ２（図３では丸数字２）を、アルゴン雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で約３秒間保持し、更に５０℃／秒の降温速度で冷却した。
＜実施例１＞
参考例１と同じインゴットから図３の軸方向位置２（図３では丸数字２）で切出し鏡面研磨したウェーハ２（図３では丸数字２）を、アルゴン及び窒素がそれぞれ５０％及び５０％の雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で約３秒間保持し、更に５０℃／秒の降温速度で冷却した。
【００２３】
＜比較例１＞
参考例１と同様の条件で、窒素をドープしないで成長させたインゴットから図３の軸方向位置２（図３では丸数字２）で切出し鏡面研磨したウェーハ２（図３では丸数字２）を窒素雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で３秒間保持し、更に５０℃／秒の降温速度で冷却した。
＜比較例２＞
比較例１と同じインゴットから図３の軸方向位置２（図３では丸数字２）で切出し鏡面研磨したウェーハ２（図３では丸数字２）を窒素雰囲気下、室温から１２５０℃まで４０℃／秒の昇温速度で加熱し、１２５０℃で３０秒間保持し、更に５０℃／秒の降温速度で冷却した。
【００２４】
＜比較試験及び評価＞
半導体デバイスメーカーのデバイス製造工程における熱処理に模して、実施例１と、参考例１〜４と、比較例１及び２のウェーハをそれぞれ２枚ずつ酸素雰囲気下、８００℃で４時間保持した後、酸素雰囲気下、１０００℃で１６時間保持する熱処理を行った。次に２枚のうちの一方の各ウェーハのヘイズ及びマイクロラフネスをそれぞれ測定した。
また２枚のうちの他方の各ウェーハを劈開し、更にウェーハ表面をライト（Wright）エッチング液で選択エッチングを行い、光学顕微鏡の観察により、ウェーハ表面から深さ３５０μｍにおける領域［ＰV］及び領域［ＰI］に相当する部分のスリップの有無、汚染の度合、ＢＭＤ体積密度及びデヌーデッドゾーン（Denuded Zone：以下、ＤＺという）の幅をそれぞれ測定した。
【００２５】
なお、上記ヘイズはパーティクルカウンタ（Surf Scan 6200：KLA Tencor社製）を用いてゲイン７で測定することにより評価し、マイクロラフネスはＡＦＭ（原子間力顕微鏡）を用いて１０００×１０００ｎｍの測定領域の平均粗さ（Ｒａ）を測定することにより評価した。またスリップの有無はＸ線トポグラフィを用いて評価し、汚染の度合は原子吸光法を用いてウェーハ表面の金属汚染（Ｃｕ，Ｆｅ，Ｃｒ）を測定することにより評価した。更にＢＭＤ体積密度は光学顕微鏡の観察により、ウェーハ表面から深さ１００μｍにおけるウェーハ中心部からウェーハ周辺部までのウェーハ全面のＢＭＤ体積密度を測定することにより評価し、Ｄｚの幅は光学顕微鏡によりバルク欠陥が全く観察されない領域のウェーハ表面からの深さを測定することにより評価した。
実施例１と、参考例１〜４と、比較例１及び２のウェーハの熱処理条件及び図３の切出し位置を表１に示し、ヘイズ、マイクロラフネス、スリップの有無、汚染の度合、ＢＭＤ体積密度及びＤｚの幅を表２に示す。また表２において、汚染の度合のＮ．Ｄ．とは「Not Detect(検出下限以下)」の略である。
【００２６】
【表１】
【００２７】
【表２】
【００２８】
表１及び表２から明らかなように、実施例１と参考例１〜４の窒素ドープしたウェーハでは３秒という短い熱処理時間（アニール時間）でも、十分な量の酸素析出が発生しており、またＤｚ幅も確保されていることが判った。一方、窒素ドープをしなかった比較例１のウェーハでは、所定のＢＭＤ体積密度を確保することができず、また窒素ドープをしなかった比較例２のウェーハでは、熱処理時間（アニール時間）を３０秒と長くして所定のＢＭＤ体積密度を確保できたけれども、スリップや汚染が発生し、更にウェーハの表面の粗れも大きくなっていることが判った。
【００２９】
【発明の効果】
以上述べたように、本発明の熱処理方法によれば、領域［ＰV］及び領域［ＰI］の混合領域又は領域［ＰV］のみからなりかつ酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）である窒素ドープされたシリコンウェーハを、アルゴン及び窒素の混合ガス雰囲気下で室温から１１００〜１３００℃まで１０〜１００℃／秒の昇温速度で加熱し、１１００〜１３００℃で０〜１０秒間保持し、更に１１００〜１３００℃から室温まで１０〜１００℃／秒の降温速度で冷却するという短時間の熱処理を施すことにより、点欠陥の凝集体が存在しないことに加え、領域［ＰV］の酸素析出核の密度が高まるとともに、領域［ＰI］にも所望の密度以上の酸素析出核が形成される。この結果、上記熱処理を終了したウェーハに対して半導体デバイス製造工程における熱酸化処理を行うことにより、ウェーハにゲッタリング能力を有するＩＧ層が形成されてウェーハはＩＧ効果を発揮することができる。
また本発明の熱処理を行うことにより、従来行われていた酸素ドナーキラー処理が不要となる利点もある。
【図面の簡単な説明】
【図１】 ボロンコフの理論を基づいた、Ｖ／Ｇ比が臨界点以上では空孔豊富インゴットが形成され、Ｖ／Ｇ比が臨界点以下では格子間シリコン豊富インゴットが形成されることを示す図。
【図２】 所望の引上げ速度プロファイルを決定するための引上げ速度の変化を示す特性図。
【図３】 本発明による基準インゴットの空孔が支配的に存在する領域、格子間シリコンが支配的に存在する領域及びパーフェクト領域を示すＸ線トポグラフィの概略図。
【図４】 （ａ） 図３の位置１（図３では丸数字１）に対応するシリコンウェーハに［ＰV］領域が出現するウェーハの平面図。
（ｂ） 図３の位置２（図３では丸数字２）に対応するシリコンウェーハに［ＰV］領域及び［ＰI］領域が出現するウェーハの平面図。
（ｃ） 図３の位置３（図３では丸数字３）に対応するシリコンウェーハに［ＰI］領域が出現するウェーハの平面図。
Claims (1)
- チョクラルスキー法により窒素が１×１０10〜１×１０14ａｔｏｍｓ／ｃｍ3ドープされたシリコン単結晶インゴットを育成し、前記インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を［Ｉ］とし、空孔型点欠陥が支配的に存在する領域を［Ｖ］とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を［Ｐ］とするとき、
前記パーフェクト領域［Ｐ］からなるインゴットから切出された点欠陥の凝集体が存在しないシリコンウェーハの製造方法であって、
前記領域［Ｉ］に隣接しかつ前記パーフェクト領域［Ｐ］に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域を［ＰI］とし、前記領域［Ｖ］に隣接しかつ前記パーフェクト領域［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る空孔濃度以下の領域を［ＰV］とするとき、
前記領域［ＰV］及び前記領域［ＰI］の混合領域又は前記領域［ＰV］のみからなりかつ酸素濃度が０．５×１０18〜１．１×１０18ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）であるシリコン単結晶インゴットを引上げ、
前記インゴットから切出されたシリコンウェーハをアルゴン及び窒素の混合ガス雰囲気下で室温から１１００〜１３００℃まで１０〜１００℃／秒の昇温速度で加熱し、１１００〜１３００℃で０〜１０秒間保持し、更に１１００〜１３００℃から室温まで１０〜１００℃／秒の降温速度で冷却することを特徴とするシリコンウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198189A JP4131077B2 (ja) | 2000-06-30 | 2000-06-30 | シリコンウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198189A JP4131077B2 (ja) | 2000-06-30 | 2000-06-30 | シリコンウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016071A JP2002016071A (ja) | 2002-01-18 |
| JP4131077B2 true JP4131077B2 (ja) | 2008-08-13 |
Family
ID=18696384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000198189A Expired - Fee Related JP4131077B2 (ja) | 2000-06-30 | 2000-06-30 | シリコンウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4131077B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10205084B4 (de) * | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
| JP2004063685A (ja) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2008066357A (ja) * | 2006-09-05 | 2008-03-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
| JP5590644B2 (ja) * | 2009-03-09 | 2014-09-17 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP2010040588A (ja) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | シリコンウェーハ |
| JP5498678B2 (ja) * | 2008-09-25 | 2014-05-21 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの製造方法 |
| JP2010123588A (ja) * | 2008-11-17 | 2010-06-03 | Sumco Corp | シリコンウェーハ及びその熱処理方法 |
| JP5515406B2 (ja) * | 2009-05-15 | 2014-06-11 | 株式会社Ｓｕｍｃｏ | シリコンウェーハおよびその製造方法 |
| JP2013175742A (ja) * | 2013-03-29 | 2013-09-05 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法 |
| US9634098B2 (en) * | 2013-06-11 | 2017-04-25 | SunEdison Semiconductor Ltd. (UEN201334164H) | Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3747123B2 (ja) * | 1997-11-21 | 2006-02-22 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ |
| JP3353681B2 (ja) * | 1997-12-26 | 2002-12-03 | 三菱住友シリコン株式会社 | シリコンウエーハ及び結晶育成方法 |
| JP3614019B2 (ja) * | 1998-03-09 | 2005-01-26 | 信越半導体株式会社 | シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ |
| JP3692812B2 (ja) * | 1998-06-04 | 2005-09-07 | 信越半導体株式会社 | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 |
| JP3711199B2 (ja) * | 1998-07-07 | 2005-10-26 | 信越半導体株式会社 | シリコン基板の熱処理方法 |
| JP3994602B2 (ja) * | 1999-11-12 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ |
-
2000
- 2000-06-30 JP JP2000198189A patent/JP4131077B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002016071A (ja) | 2002-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100369761B1 (ko) | 실리콘 웨이퍼 및 그 열처리 방법 | |
| US8231852B2 (en) | Silicon wafer and method for producing the same | |
| KR100971163B1 (ko) | 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 | |
| JP2008066357A (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
| JP4131077B2 (ja) | シリコンウェーハの製造方法 | |
| JP2001217251A (ja) | シリコンウェーハの熱処理方法 | |
| JP3731417B2 (ja) | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 | |
| JP3614019B2 (ja) | シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ | |
| US6682597B2 (en) | Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer | |
| US6428619B1 (en) | Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer | |
| JP4107628B2 (ja) | シリコンウェーハにｉｇ効果を付与するための前熱処理方法 | |
| JP3903655B2 (ja) | シリコンウェーハのｉｇ処理法 | |
| JP3687403B2 (ja) | シリコンウェーハ | |
| JP3687456B2 (ja) | シリコンウェーハにｉｇ効果を付与する熱処理方法及びこの方法によりｉｇ効果が付与されたｉｇウェーハ | |
| JP3855527B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP4715402B2 (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 | |
| JP3855531B2 (ja) | ポリシリコン層付きシリコンウェーハ及びその製造方法 | |
| JP2001102385A (ja) | 点欠陥の凝集体が存在しないシリコンウェーハ | |
| JP2002134517A (ja) | シリコンウェーハの熱処理方法 | |
| JP4124151B2 (ja) | Ｉｇウェーハの製造方法 | |
| JP4003351B2 (ja) | Ｉｇ処理法 | |
| KR100369767B1 (ko) | 실리콘 웨이퍼의 열처리 방법 및 이 방법에 사용되는 웨이퍼 및 이 방법으로 열처리한 웨이퍼 | |
| JP4259708B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4748178B2 (ja) | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 | |
| JP2003335599A (ja) | シリコン単結晶インゴットの欠陥分布の識別方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4131077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |