CN1198327C - 半导体衬底夹具和半导体器件的制造方法 - Google Patents

半导体衬底夹具和半导体器件的制造方法 Download PDF

Info

Publication number
CN1198327C
CN1198327C CNB021059764A CN02105976A CN1198327C CN 1198327 C CN1198327 C CN 1198327C CN B021059764 A CNB021059764 A CN B021059764A CN 02105976 A CN02105976 A CN 02105976A CN 1198327 C CN1198327 C CN 1198327C
Authority
CN
China
Prior art keywords
semiconductor substrate
wafer
jig
substrate jig
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021059764A
Other languages
English (en)
Other versions
CN1412830A (zh
Inventor
手代木和雄
下别府祐三
吉本和浩
渡部光久
新城嘉昭
吉田英治
早坂昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1412830A publication Critical patent/CN1412830A/zh
Application granted granted Critical
Publication of CN1198327C publication Critical patent/CN1198327C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/003—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality to avoid air inclusion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1018—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure using only vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0831—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using UV radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1452—Polymer derived only from ethylenically unsaturated monomer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Quality & Reliability (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及半导体衬底的制造方法以及用于这种方法中的半导体衬底夹具，所述制造方法包含晶片的背研磨步骤、划片步骤、拾取步骤和芯片键合步骤；本发明的目的是减轻影响，防止由于减薄的半导体衬底缺乏强度而导致的损害。提供一种夹具，具有外框21、橡胶膜22，橡胶膜22设置在外框21内，且通过向其内供应气体而使其变形的同时，增加和减小体积大小。当橡胶膜22的体积增加时，晶片固定夹具20使橡胶膜变形，并且使设置在晶片1和橡胶膜22A之间的带2和6被从中心向外逐渐推向晶片1。利用这样晶片固定夹具进行附着步骤、背研磨步骤、带的再施加步骤、拾取步骤和芯片键合步骤。

Description

半导体衬底夹具和半导体器件的制造方法
此申请要求2001年10月19日在日本专利局提交的日本专利申请No.2001-322811的优先权，这里引入作为参考。
技术领域
本发明总的来说涉及用于半导体衬底的夹具和利用此夹具制造半导体器件的方法，更具体地说，涉及半导体器件的制造方法以及利用此方法的用于半导体器件的夹具，制造方法包括步骤：背研磨半导体衬底(晶片)的背面，用于分割为半导体元件的划片步骤和键合步骤，此键合步骤包含拾取这种分割后的半导体元件并将其安装到安装设备上。
近来，随着半导体封装向着轻、薄、短和小发展的需要，相关的晶片也变得更薄。
在每个步骤中，例如在背研磨步骤中，当晶片的厚度低于100μm时，利用传统的方法进行晶片的传输和半导体的制造工艺在技术上是非常困难的。为此，需要一种可靠传输和用更薄的晶片进行半导体制造工艺的方法。
背景技术
通常，在由背研磨半导体衬底(下文也称为晶片)、通过划片(切割)将晶片分割为单半导体元件(切单)和将分割的半导体元件粘结到例如安装基底上所构成的制造步骤中，将晶片附着到带上进行传输和预定的工艺。下面参考图1描述每个制造步骤。
首先，如图1A所示，将电路形成表面附着到保护带2上(附着步骤)。接着，如图1B所示，将晶片1安装到吸盘4上，通过旋转研磨磨石3背研磨晶片1的背面(背研磨步骤)。结果，减薄了晶片1。
其次，将芯片(die)附着膜(未示出)附着到减薄的晶片1的背面(芯片附着安装步骤)。
接着，如图1C所示，剥离附着到晶片1上保护带2，将晶片1的背面附着到划片带6上(带的再施加步骤)。先前在具有框架形状的框5中设置划片带6。
然后，如图1D所示，利用划片锯7沿着预定的划片线切割晶片1，将晶片分为半导体元件10(分割步骤)。
利用上推销钉11穿过划片带6在分割的半导体元件的背面压分割后的半导体元件10，结果，半导体元件10从划片带6剥离，如图1E所示。吸头8位于与上推销钉11相对的上表面上，通过吸头8吸住并保持剥离的半导体元件10(拾取步骤)。
当吸头移动时，将由吸头8保持的半导体元件10传输到安装基底9，并通过芯片附着膜粘结到安装基底9的预定位置。通过这些步骤，减薄和分割了形成晶片1上的半导体元件10，然后将其安装到安装基底9上。
通过背研磨步骤，非常薄晶片1翘曲，这是传统厚度不会出现的问题。晶片1的减薄不仅仅是晶片绝对强度减小的直接原因。当晶片1翘曲时，影响了背研磨步骤之后的每个步骤的进行，同时晶片的传输变为了破裂失效的因素。
在带的再施加步骤中，上述问题尤其严重。换句话说，在带施加步骤过程中，如果晶片1很薄，气泡很可能进入晶片1和划片带6之间。
当气泡进入时，晶片1和划片带6在气泡存在的位置不粘结，这样就降低了晶片1和划片带6之间的粘结强度。此外，当加热时，气泡膨胀，晶片1和划片6进一步彼此分离。因此，当气泡进入时，有一种可能性是在接着进行的步骤中(例如，分割步骤)不能顺利地进行正常的工序，降低半导体制造工序的产量，更糟糕的是，晶片1会由于气泡的膨胀而破裂。
另一方面，在考虑剥离保护带时，当剥离保护带2时，晶片1可能破裂，或晶片1会从剥离开始处的周边剥离，然后破裂。
发明内容
鉴于上述问题，本发明的总的目的是提供一种用于保持半导体衬底的夹具和利用此夹具制造半导体器件的方法，此夹具对减薄的半导体衬底只有极小的影响，用于抑制由于半导体衬底缺少强度而引起的毁坏；
通过本发明的下列措施实现本发明的上述目的。
通过利用半导体衬底夹具制造半导体器件的方法来实现本发明的目的，其中方法包括步骤：将半导体衬底平整固定到具有可变形表面的所述半导体衬底夹具上，以便防止在所述半导体衬底中出现翘曲；在固定到所述半导体衬底夹具上的同时，将所述半导体衬底切割为多个半导体元件。
根据本发明，由于在没有翘曲的情况下将半导体衬底固定到半导体衬底夹具上，可以顺利地进行半导体衬底地划片步骤。
通过利用半导体衬底夹具的半导体器件的制造方法进一步实现本发明的目的，包括步骤：将半导体衬底平整固定到具有可变形表面的所述半导体衬底夹具上，以便防止在所述半导体衬底中出现翘曲；在附着到所述半导体衬底夹具上的同时，背研磨所述半导体衬底。根据本发明，由于半导体衬底在没有翘曲的情况下固定到半导体衬底夹具上，可以顺利地进行半导体衬底的背研磨步骤。
本发明的目的还通过用于在半导体衬底上设置膜的半导体衬底夹具来实现，其中其中所述半导体衬底夹具包括：框架；以及设置在所述框架内的膨胀件，当所述膨胀件的形状通过向其内供应流体而变形时增加体积，或者当所述膨胀件的形状通过释放流体而变形时减小体积；其中所述形状变形使得所述体积增加时，膨胀件与膜的接触部分从所述膜的中心向外扩大，将设置在所述半导体衬底和所述膨胀件之间的所述膜压抵在所述半导体衬底上。根据本发明，当膨胀件的体积增加时，设置在半导体衬底和膨胀件之间的膜变形，使得从中心向外逐渐推向半导体衬底，这样当膨胀件变形时，将半导体衬底和膜之间的空气(气泡)从中心向外推出。
因此，防止了气泡留在半导体衬底和膜之间，后续的制造步骤可以顺利地进行，这样防止了由气泡引起的半导体衬底的破裂失效。
本发明的上述目的还通过利用上述半导体夹具的半导体器件的制造方法来实现。其中方法具有步骤：
利用作为所述膜的第一粘结带将所述半导体衬底的电路形成表面附着到所述半导体衬底夹具上；
在附着到所述半导体衬底夹具上的同时，背研磨半导体衬底的背面；
利用第二粘结带将所述半导体衬底的后表面固定到第二半导体衬底夹具上；
通过以所述第一粘结带将所述半导体衬底夹具从所述半导体衬底剥离，暴露所述半导体器件的所述电路形成表面；
通过切割将固定在所述第二半导体衬底夹具上的所述半导体衬底切单为多个半导体元件；
从所述第二半导体衬底夹具拾取每个所述切单了的半导体元件。
根据本发明的上述方法，由于采用半导体衬底夹具，防止了气泡留在半导体衬底和第一粘结带之间，在背研磨步骤中将半导体衬底牢固地保持在半导体衬底夹具上。这样，顺利地进行背研磨步骤。
本发明的目的还通过利用半导体衬底夹具的半导体器件制造的方法来实现，其中方法包括步骤：
利用作为所述膜的第一粘结带，将所述半导体衬底的电路形成表面附着到所述半导体衬底夹具上；
在附着到所述半导体衬底夹具上的同时背研磨所述半导体衬底的背面；
通过切割，将固定在了第二半导体衬底夹具上的、所述背研磨了的半导体衬底切单为多个半导体元件；
将所述第二半导体衬底夹具上的所述一个或多个半导体元件重新施加和固定到第二半导体衬底夹具上，以便共同露出所述电路形成表面；和
从所述第二半导体衬底夹具上拾取每个所述切单了的半导体元件。
如上所述，背研磨步骤完成之后，可以在分割步骤进行之前或之后进行带的再施加步骤。
本发明的目的还通过利用上述半导体衬底夹具的半导体器件的制造方法来实现，其中此方法包括步骤：
利用作为膜的第一粘结带，将半导体衬底的电路形成表面附着到半导体衬底夹具上；
在附着到半导体衬底夹具上的同时，背研磨半导体衬底的背面；
通过划片，将固定到第二半导体衬底夹具上的、背研磨了的半导体衬底分割为多个半导体元件；
从第二半导体衬底夹具上拾取每个分割了的半导体元件，上下翻转拾取的半导体元件。
根据本发明的上述方法，由于不存在带的再施加步骤，防止了对半导体衬底的毁坏，在再施加时，气泡不可能进入半导体衬底和粘结带之间。
本发明的目的还通过利用上述半导体衬底夹具的半导体器件的制造方法来实现，其中此方法包括步骤：
利用作为所述膜的第一粘结带，将半导体衬底的电路形成表面附着到所述半导体衬底夹具上；
通过切割将固定在所述半导体衬底夹具上的所述半导体衬底切单为多个半导体元件；
共同背研磨附着到所述半导体衬底夹具上的一个或多个半导体元件的背面；
利用第二粘结带将所述一个或多个半导体元件的后表面共同固定到第二半导体衬底夹具上；
通过以所述第一粘结带将所述半导体衬底夹具从所述一个或多个半导体元件剥离，暴露所述半导体器件的所述电路形成表面；
从所述第二半导体衬底夹具拾取每个所述半导体元件。
本发明的目的通过利用上述半导体衬底夹具的半导体器件的制造方法来实现，其中此方法包括步骤：
利用作为膜的第一粘结带，将半导体衬的电路形成表面附着到半导体衬底夹具上；
通过划片将固定在半导体衬底夹具上的半导体衬底分割为多个半导体元件；
背研磨附着于半导体衬底夹具上的多个分割了的半导体元件的背面；和
从第二半导体衬底夹具上拾取每个分割了的半导体元件，将将拾取的半导体元件上下翻转；
当采用上述方法，通过在分割步骤完成之后进行背研磨步骤，增加了半导体元件的强度。此外，由于排除了再施加步骤，防止了半导体元件的毁坏和气泡进入半导体元件和粘结带之间。
本发明的目的通过用于在半导体衬底上设置膜的半导体衬底夹具来实现，其中夹具包括：
具有底部的框架；
同心设置在框架中的多个环状件组，其构成使得各个环状件在垂直于半导体衬底的方向上可移动，从外周向内周，在垂直于半导体衬底的方向上的环状件的高度逐渐增加；
用于向框架的底部偏移每个环状件的偏移件；和
通过在框架内操作运动接触环状件的操作件，用来在从框架的底部隔离环状件的方向上偏移抵抗偏移件的偏移力；其中
每个环状件都移动，以便在操作件的操作下，将设置在半导体衬底和环状件组之间的膜逐渐从中心向外压向半导体衬底。
根据本发明的上述方法，在操作件的操作下，每个环状件都独立地移动并逐渐将膜从中心向外压向半导体衬底。这样，随着环状件的运动，从中心向外将半导体衬底和膜之间的空气(气泡)挤出。
因此，防止气泡存在于半导体衬底和膜之间，可以顺利地进行后续制造步骤，并且防止了由气泡的进入而导致的对半导体衬底的毁坏。
本发明的目的通过利用半导体衬底夹具的半导体器件的制造方法来实现，其中此步骤包括步骤：
利用作为膜的第一粘结带，将半导体衬底的电路形成面附着到半导体衬底夹具上；
在附着到半导体衬底夹具上的同时，背研磨半导体衬底的背面；
芯片附着安装，在半导体衬底的背面设置芯片附着材料；
将半导体衬底再施加和附着到半导体衬底夹具上，露出电路形成表面；
通过划片将固定在第二半导体衬底夹具上的半导体衬底分割为多个半导体元件；和
从第二半导体衬底夹具上拾取每个分割了的半导体元件。
根据本发明的上述方法，防止了气泡进入半导体衬底和第一粘结带之间，在背研磨步骤中半导体衬底由半导体衬底夹具牢固地保持。这样，可以顺利地进行背研磨步骤。
本发明的目的通过用于将膜设置到半导体衬底上的半导体衬底夹具来实现，其中夹具包括：
框架；
设置在框架内的多孔件，使其与膜相对；
在框架内形成的真空孔，用来给多孔件提供负压。
具有上述半导体衬底夹具，由于通过施加给多孔件的负压，膜被吸到半导体衬底夹具上，因此可以防止气泡进入膜和半导体衬底之间，这样使膜平整。
本发明的目的通过半导体衬底的制造方法来实现，包括步骤：
利用双面带将半导体衬底的电路形成表面附着到透光的半导体衬底夹具上，双面带的两面上涂覆有粘结剂，粘结剂具有紫外线固化特性；
背研磨附着到半导体衬底夹具上的半导体衬底的背面；
通过半导体衬底将紫外线照射到具有紫外线固化特性的粘结剂上；
将芯片附着膜设置到半导体衬底的背面上的再施加过程，将半导体衬底再施加和固定到第二半导体衬底夹具上，然后露出电路形成表面；
通过划片将固定在第二半导体衬底夹具上的半导体衬底分割为多个半导体元件；
从第二半导体衬底夹具上拾取每个分割了的半导体元件。
根据本发明的上述方法，当选择透光材料用作半导体衬底夹具时，即使在半导体衬底粘结到半导体衬底夹具上的情况下，也可以在带的再施加步骤中通过半导体衬底夹具将紫外线照射到具有紫外线固化特性的粘结剂上。
本发明的目的通过半导体衬底夹具来实现，此半导体衬底夹具包括：
第一夹具，具有吸取半导体衬底的第一吸气机构；
第二夹具，具有吸取半导体衬底的第二吸气机构；
第一和第二夹具可拆卸地构成，且独立吸取半导体衬底。
根据本发明地上述夹具，由于第一和第二吸气机构可以独立地吸取半导体衬底，可以独立地将半导体衬底安装到第一或第二夹具上。这样，当第一夹具和第二夹具结合时，可以利用第一吸取结构和第二吸气机构吸取半导体衬底。
因此，当从第一吸气机构到第二吸气机构转换吸气时，在第一吸气机构仍然吸气时，第二吸气机构的吸气开始，然后关闭第一吸气机构的吸气，这样，连续吸取半导体衬底。即使减薄了半导体衬底，由于半导体衬底由第一或第二夹具保持，防止了半导体衬底的翘曲。
附图说明
现在将参考附图说明本发明的最佳实施例，其中：
图1A-1E是用于说明传统的半导体器件制造方法的流程图；
图2A是显示根据本发明第一实施例的半导体衬底夹具的顶视图；
图2B是显示根据本发明第一实施例的半导体衬底夹具的截面图；
图3A-3G是根据本发明第一实施例的半导体器件制造方法的流程图；
图4A-4D是详细说明根据本发明第一实施例的半导体器件制造方法的流程图；
图5A-5C是详细说明将晶片附着到夹具上的步骤的流程图；
图6A-6G是详细说明根据本发明第二实施例的半导体器件制造方法的流程图；
图7A-7I是详细说明根据本发明第三实施例的半导体器件制造方法的流程图；
图8A-8I是详细说明根据本发明第四实施例的半导体器件制造方法的流程图；
图9A是显示根据本发明第二实施例的半导体衬底夹具的俯视图；
图9B是显示根据本发明第二实施例的半导体衬底夹具的截面图；
图9C是显示根据本发明第二实施例的半导体衬底夹具的右视图；
图10A-10E是显示根据本发明第二实施例的半导体衬底夹具的操作图；
图11A-11H是详细说明根据本发明第五实施例的半导体器件制造方法的流程图；
图12A-12H是详细说明根据本发明第六实施例的半导体器件制造方法的流程图；
图13A是根据本发明第三实施例的半导体衬底夹具的俯视图；
图13B是根据本发明第三实施例的半导体衬底夹具的截面图；
图14A是根据本发明第四实施例的半导体衬底夹具的俯视图；
图14B是根据本发明第四实施例的半导体衬底夹具的截面图；
图15A-15H是详细说明根据本发明第七实施例的半导体器件制造方法的流程图；
图16A是根据本发明第五实施例的半导体衬底夹具的俯视图；
图16B是根据本发明第五实施例的半导体衬底夹具的截面图；
图16C是根据本发明的半导体衬底夹具的第五实施例，显示了其中下夹具和上夹具处于分离状态的截面图；
图17A-17J是详细说明根据本发明第八实施例的半导体器件制造方法的流程图；
具体实施方式
图2显示了根据本发明第一实施例的晶片固定夹具20。图2A是晶片固定夹具20的顶视图，图2B是晶片固定夹具20的截面图。具有与前面参考图1描述的部件一样结构的部件用相同的参考标号表示。
例如，此晶片固定夹具20总的来说包含橡胶膜22、定位平台23和多孔板24。。外框21是由金属(陶瓷和树脂也可以)制成的圆柱形部件，底板25置于中央(参考图2B)。将外框21的尺寸(当从顶看时的直径)为比晶片1的外形稍大。橡胶膜22设置在形成在晶片固定夹具20中的底板的上部。
通过向内部注入流体(在此实施例中，是空气，但也可以是其它的气体或流体)使橡胶膜22具有弹性。橡胶膜22具有0.2mm和0.8mm之间的厚度，考虑强度和使用的环境，希望使用的材料例如是丁基橡胶、氟化橡胶和乙烯丙稀橡胶。
通过设置在底板25中的第一空气接头26引入空气，并抽到橡胶膜22的内侧。以气密的方式让橡胶膜的底部附着到底板25上。此外，具有与晶片1的直径一样直径的盘形定位平台23设置在橡胶膜22的内侧。
在定位平台23的下表面上，提供四个导向轴27和第二空气接头28。将每个导向轴27和第二空气接头28的轴颈可移动地到达底板25。
构成导向轴27和第二空气接头28，使其通过底板25，但在导向轴和空气接头通过的地方不会引起空气泄漏的原因要归功于设置在底板25和导向轴27之间以及底板25和空气接头28之间的密封件。
多孔板24设置在定位平台23的顶表面上。多孔板24于第二空气接头28连接，并能够抽气或引导空气。
空气供应/抽取设备(未示出)与第一空气接头26和第二空气接头28连接。用于升高定位平台23的提升机构与导向轴27连接。
下面，说明使用构造的晶片固定夹具20制造半导体器件的方法。
例如，在附着步骤、背研磨步骤、带的再施加步骤、分割步骤和拾取步骤中可以发现本发明的特征；其它的制造步骤指的是本技术领域公知的方法。这样，下面仅对上面的每个步骤进行描述，省略了对其它公知的制造步骤的描述。
图3A至3G显示了根据本发明第一实施例的半导体器件的制造方法。首先，利用晶片固定夹具20A将保护带2附着到晶片1上，如图3A所示。保护带2也附着到晶片固定夹具20A的橡胶膜22A上。尽管晶片固定夹具20A与前面图2所示的晶片固定夹具20一样，但由于在此实施例中使用两个夹具，因此用字母  “A”和“B”来表示每个夹具，并彼此区分。
参考图4A至4D说明利用晶片固定夹具20将保护带2附着到晶片1上的方法。
图4A显示了保护带2附着到晶片1上之前的状态(下文称为预附着状态)。在此预附着状态中，通过晶片手29吸住并保持晶片1，电路形成表面侧向下，如图所示。将前面说明的晶片固定夹具20A放在晶片1的下面。利用没有特意示出的设备，在晶片1和晶片固定夹具20A之间提供保护带2。
保护带2是所谓的两面有粘结材料的双面带。粘结剂有一个特性是加热会降低它们的粘结强度。因此，如果保护带2的加热温度存在(下表面温度)＞(上表面温度)的关系，当温度上升时，将首先降低下表面的粘结强度，然后降低上表面的粘结强度。
在预附着状态，从设置在底板25中的第一空气接头26A向橡胶膜22A的内侧压入空气，由于其特性，橡胶膜22A膨胀并从中心向外变形(参见图4B)。橡胶膜22A的变形将保护带2推向晶片1。
如上所述，将粘结剂涂覆到保护带2的两个侧面。为此，将保护带2附着到晶片1上，同时附着到晶片固定夹具20A的橡胶膜22A上。理想的状态是从中心向周边进行上述附着过程，使得气泡几乎没有机会进入到保护带2和晶片1之间。
当在晶片手29和橡胶膜22A之间从顶部和底部完全夹持晶片1时(图4C所示的状态)，启动提升机构使定位平台23A升高，以接触的方式通过橡胶膜22A和保护带2使其与晶片1锁定。
然后，启动气体供应/抽取设备，通过第二空气接头28A进行抽气工艺。这样，在多孔板24A中产生负压，吸橡胶膜22A并将其固定到多孔板24A上。
通过这些操作，完成了将保护带2附着到晶片固定夹具20A上，然后从晶片1除去晶片手29。最后，将保护带2切割为基本上与晶片的直径一样的直径。即使不在真空环境下进行附着，也可以容易地通过保护带2将晶片1附着到晶片固定夹具20A上，使得气泡不会进入其间。
参考图3，描述了将晶片附着到夹具的步骤之后的步骤。
在完成了上述附着步骤之后，进行下一步，其中与晶片固定夹具20A一起将晶片1传输到背研磨设备(未示出)，减薄晶片的背面。在背研磨设备中，对晶片1的背面进行研磨处理。此处理可以是机械处理、化学处理或任何其它的处理。
在其顶部位置锁定定位平台23A，并且由于负压通过多孔板24A吸橡胶膜22A。这样，由于橡胶膜22固定到多孔板24A上，通过保护带2附着到橡胶膜22上的晶片1也牢固地固定到晶片固定夹具20A上。
然而，根据进行背研磨的晶片1的厚度，有时具有能在一定程度上吸收背研磨工序过程中的振动的机构更好。然后稍微降低定位平台23A，给橡胶膜22A的内侧提供大约0.01Mpa至0.05Mpa的空气压力。橡胶膜22A起着空气悬浮装置的作用。由于晶片1将在具有空气悬浮功能的夹具上制造，抛光质量将更稳定。
当背研磨步骤完成之后，减薄了晶片1并使其翘曲，但由于通过保护带2将晶片1固定到晶片固定夹具20A上，因此上述翘曲不明显。此外，尽管由于晶片1更薄从而减小了晶片1的强度，但由于晶片固定夹具20A起着加强晶片1的作用，因此晶片1不会破裂。
上述背研磨步骤完成之后，进行下一步，即再施加用于分割的带的带再施加步骤。下面参考图5详细说明此再施加步骤。
在此实施例中，为了进行再施加步骤，除了使用晶片固定夹具20A之外还使用晶片固定夹具20B。换句话说，在此实施例中，使用两个晶片固定夹具20A、20B(具有相同结构的两个夹具)来进行带的再施加步骤。
如图5A所示，将附着有晶片1、已经完成了背研磨步骤的晶片固定夹具20A翻转，然后放在晶片固定夹具20B的顶上。然后以图中未示出的方式在保护带2上进行热处理，由于使用的保护带2的特性，与晶片1接触的表面的粘结强度降低。这里，接触晶片固定夹具20A侧的表面的粘结强度由于需要更高的加热温度还不会降低(粘结强度仍保持原样)。
另一方面，晶片固定夹具20B放在上面提供的晶片固定夹具20A的下面。此外，在晶片固定夹具20A和晶片固定夹具20B之间提供将施加到晶片1背面侧的划片带6。
在划片带6的两个侧面上涂覆粘结剂，此粘结剂具有加热降低其粘结强度的特性。设定降低粘结剂的粘结强度的加热温度，使下表面的加热温度(面对橡胶膜22B的表面)高于上表面的加热温度(面对晶片1的表面)。
当在顶部位置和底部位置放置带有晶片的晶片固定夹具20A和晶片固定夹具20B，使得它们彼此相对且通过划片带6附着时，下部位置的晶片固定夹具20B按参考图4A至4D所描述的动作一样地动作。
通常，从第一空气接头引入空气会导致橡胶膜22B的体积增加，然后将划片带6从中心向外附着到晶片1的背面。划片带6还附着到橡胶膜22B上。
此后，定位平台23B升高，橡胶膜22B通过划片带6压抵晶片1。然后，将负压施加到第二空气接头28B，将橡胶膜22B固定到多孔板24A上。完成上述工艺之后，在晶片固定夹具20A和晶片固定夹具20B之间保持晶片1，如图5B所示。
然后，移动在上部的晶片固定夹具20A中提供的定位平台23A(图中向上)，使其从晶片1分离，同时通过第一空气接头26A抽出橡胶膜22A中的空气。结果，由于其弹性回复力，橡胶膜22A的体积更小(收缩)。
随着橡胶膜22A的收缩，如上所述，保护带2具有通过加热处理而得到的减小的粘结强度，因此保护带2从晶片1的边界面剥离。当从晶片1剥离保护带2时，由于橡胶膜22A的特性，所进行的将是与附着过程进行的操作相反的操作，这样，在更早的剥离方向，从周边向中心从晶片1上剥离保护带2(参考图5C)。
当保护带2完全从晶片1剥离时，移去晶片固定夹具20A。此后，将施加于下部位置的晶片固定夹具20B上的划片带6切割为基本上与晶片1的直径一样的直径，完成带的再施加步骤。图3D显示了其中完成了带的再施加步骤后的状态。
自然，为了剥离附着于具有刚性体的夹具上的带，必须在带的粘结强度为零的情况下提升夹具，或必须进行特殊处理横向滑动夹具。然而，这两种情况在技术上都是非常困难的。
但是，根据本发明，由于利用橡胶膜22A、22B地变形，当体积增加和减小时进行保护带2和划片带6的再施加，因此通过利用本发明的晶片固定夹具20A和20B，可以容易和可靠地进行再施加工艺。此外，由于上述原因，当将每个带2、6附着到晶片1或橡胶膜22A、22B上时，可以防止气泡进入。
现在参考图3，说明带的再施加步骤之后的步骤。
完成带的再施加步骤后，以图3D所示的状态，换句话说，在晶片1附着于晶片固定夹具20B的状态，将晶片1传输到划片设备，进行将晶片1分割为半导体元件10的分割步骤。
晶片1被切割为半导体元件10，但是，如图3E所示，即使在分割步骤之后，由于每个半导体元件都通过划片带6固定在晶片固定夹具20B上，每个半导体元件仍然排成行列。在分割步骤中，划(切割)晶片1的方法可以是机械、光或任何其它形式的方法。
分割步骤完成之后，进行拾取步骤和芯片键合步骤，拾取步骤用于从晶片固定夹具20B(划片带6)拾取半导体元件10，芯片键合步骤用于将半导体元件10安装到安装基底9上，如图3F和3G所示。
在拾取步骤中，利用未示出的装置对划片带6进行热处理，降低接触每个半导体元件的划片带6的表面的粘结强度。由于划片带6的接触橡胶膜22B(晶片固定夹具20B)的表面涂覆了由粘结强度在更高的温度下才降低其粘结强度的材料构成的粘结剂，因此在此加热点不会降低橡胶膜22B侧的粘结强度。
由于划片带6和半导体元件10之间的粘结强度降低，吸头8移动且通过真空吸取半导体元件，从划片带6上拾取半导体元件。这里，可以确信，由于降低的粘结强度，在不毁坏的情况下也可以可靠地拾取降低了强度的减薄的半导体元件10。
拾取地半导体元件10被传输到预定位置上(例如安装基底9上)并芯片键合到安装基底9上。在所有附着于划片带6上的半导体元件10都进行了拾取步骤和芯片键合步骤之后，通过进一步在更高的温度下进行热处理，分别从橡胶膜22A、22B剥离保护带2和划片带6。可以再循环使用晶片固定夹具20A、20B。
如上所述，根据此实施例，减薄地晶片1的翘曲不明显，不会影响每个步骤的进行。此外，尽管由于减薄晶片1具有降低的强度，但其上附着晶片1的晶片固定夹具20A、20B加固了晶片，这样不会出现破裂失效。此外，可以在不进行特殊处理的情况下，利用晶片固定夹具20A、20B进行再施加保护带2与划片带6的步骤。
现在，说明根据半导体器件的制造方法的本发明的第实施例。
图6是根据第二实施例的半导体器件制造方法的流程图。在此实施例中，利用图2所示的晶片固定夹具20进行每个制造步骤。
在图6中，与图3至图5所示的部件一样的部件具有相同的参考标号，这样省略了对其的说明。省略了对与第一实施例一样的步骤的描述，以避免说明的重复。对第二实施例之后的每个实施例的描述也是一样。
在此实施例中，与第一实施例所描述的方式一样进行附着步骤和背研磨步骤。然而，此实施例的特征在于在背研磨步骤之后的带的再施加步骤中，使用惯常使用的设置有划片带6的框架5作为代替晶片固定夹具20的晶片固定夹具。
在此实施例的结构中，需要将晶片1施加到设置在框架5中的划片带6上。这里，有一种可能性是气泡会进入晶片1和划片带6之间，尽管不完全与第一实施例作对比，但通过采用用辊下压的附着方法或真空下的附着方法可以防止气泡的进入。
根据此实施例，由于划片带6不需要附着到晶片固定夹具20上，可以在接着进行的拾取步骤之前进行照射紫外线的步骤，并且可以采用挠性紫外固化带作为划片带6，这样就减小了制造费用。
下面，说明根据半导体器件的制造的方法的第三实施例。
图7A至7I显示了根据第三实施例的半导体器件的制造方法流程图。在此实施例中，利用图2所示的晶片固定夹具20进行每个制造步骤。在图中，为了方便，在相同的图中显示了两个制造方法，其中一个流程为图7A→图7B→图7C→图7D→图7E→图7F→图7G(制造方法1)，另一个流程为图7A→图7B→图7C→图7H→图7I→图7G(制造方法2)。
在此实施例中，附着步骤和背研磨步骤与根据第一实施例显示的步骤一样(参考图3)。然而，此实施例的特征在于，在第一实施例中，带的再施加步骤再背研磨步骤之后进行，而在此实施例中，分割步骤在背研磨步骤之后进行。
在制造方法1中，分割步骤不是必须在带的再施加步骤之后进行，可以随机变化分割步骤和带的再施加步骤的顺序。这样，加强了设计步骤中的自由度，并且可以有效地操作设备。在此实施例地制造方法1中，采用两个晶片固定夹具20A和20B进行带的再施加步骤，但如参考图6所描述的，也可以使用在框架5中设置的划片带6。
在制造步骤2中，可以在完成分割步骤之后立即转移到拾取步骤和芯片键合步骤。换句话说，根据制造方法2，可以省去带的再施加步骤。这样，与传统技术相比，能够减少工序的数量，这样减少费用且缩短工艺时间，同时便于减薄和翘曲的晶片1的传输，增强晶片1的降低的强度。
然而，将如图7H所示由吸头8A、8B拾取的半导体元件10如图7I所示上下翻转之后，需要进行芯片键合步骤，由于在芯片键合步骤过程中，需要将半导体元件10的背面放置为与安装基底9相对。与带的再施加所需要的时间相比，上下翻转需要的时间极短。
下面说明根据本发明第四实施例的半导体器件的制造方法。
图8A至8I显示了根据第四实施例的半导体器件制造方法的流程图。在图中，为了方便在相同的图中显示了两个制造方法，其中一个流程为图8A→图8B→图8C→图8D→图8E→图8F→图8G(制造方法1)，另一个流程是图8A→图8B→图8C→图8H→图8I→8G(制造方法2)。
此实施例的特征在于在附着步骤之后进行分割步骤。此外，构建此实施例以便在完成分割步骤之后进行背研磨步骤和带的再施加步骤。
在制造方法1中，分割步骤不是必须在带的再施加步骤之后进行，可以任意改变背研磨步骤、分割步骤和带的再施加步骤的顺序。这样，增加了步骤设计的自由度，可以有效地操作设备。
尽管在此实施例的制造方法1中使用两个晶片固定夹具20A和20B进行带的再施加步骤，但也可以使用设置在框架5中的划片带6，如参考图6所描述的。
在制造步骤2中，可以在完成分割步骤和背研磨步骤之后立即转移到拾取步骤和芯片键合步骤。换句话说，在制造方法2中也可以省去带的再施加步骤。
因此，与传统技术相比，减少了工序步骤，这样减少了费用，缩短了工艺时间，同时便于减薄和翘曲的晶片1的传输，加强了晶片1的降低了的强度。此外，由于在分割了半导体元件10之后进行背研磨步骤，可以通过背研磨步骤除去在分割步骤过程中形成的半导体元件10的边缘部分的微小碎片，这样可以加强半导体元件10的强度。
然而，在此方法中，需要在如图8I所示由吸头8A、8B上下翻转半导体元件10之后进行芯片键合步骤。然而，与前面提到的用于带的再施加所需要的时间相比，此翻转所需要的时间极短。
下面说明根据本发明第二实施例的晶片固定夹具。
图9A至9C显示了根据第二实施例的晶片固定夹具30。图9A是晶片固定夹具30的顶视图，图9B是沿图9A所示的晶片固定夹具30的A-A线得到的截面图，图9C是晶片固定夹具30的右侧视图。
晶片固定夹具30用于将保护带2和划片带6附着到晶片1上、用与上述晶片固定夹具20一样的方式(参见图2)保持施加了带的晶片1的夹具。晶片固定夹具30总的来说由外框31、一组阶梯环32和推杆35构成(在图10中示出)。
外框31是具有底部且由金属(也可以是陶瓷和树脂)制成的圆筒形部件。当从顶上看时，将外框的直径设定为在某种程度上比晶片1的直径大。此外，一组阶梯环32(一组环状部件)放置在外框31内。此外，一对沟槽34形成在外框31的侧壁上，推杆(操作件)35从沟槽34***，如后面将要描述的。
此组阶梯环32包含多个环形阶梯环32a至32i(只有阶梯环32i基本上是圆形)。这些阶梯环32a至32i在外框31内同心设置。换句话说，阶梯环32i是中心，阶梯环的直径基本上以阶梯环32h→阶梯环32g→……→阶梯环32a的顺序变得更大。
此外，在上和下方向上(在垂直于晶片1的方向，图9B中的上下方向)，阶梯环32a至32i的高度是如此构造的，即使得从处于最外圆周的阶梯环32a向处于最内圆周的阶梯环32i，高度逐渐变得更高。这样，如图9B所示，在上下方向上，处于最外圆周的阶梯环32a具有最小的高度HA，处于最内圆周的阶梯环32i具有最大的高度HI。
此外，构造的每个阶梯环32a至32i在上下方向上每个都可以移动。然而，其一端与外框31的底部连接的拉伸弹簧33(偏移件(biasmember))与每个阶梯环32a至32i连接。这样，在图9B所示的非操作状态(其中推杆35没有***)，每个阶梯环32a至32i都向外框31的底部偏移，且处于向下移动的位置。在此状态，使每个阶梯环32a至32i的顶表面基本上是平的。
推杆35是棒状部件，且如上所述从沟槽34插到外框31的内部。此外，推杆35的末端为锥形部分，如图10所示。
下面参考图10说明如上构造的晶片固定夹具30的操作。
图10A显示了非操作状态。在非操作状态中，阶梯环组32中的每个阶梯环32a至32i的顶表面都是平的，如上所述。
当推杆35从沟槽34***到外框31的内部时，如图10B所示，推杆末端的锥形部分与阶梯环32a至32i一个接一个地衔接，向上移动每个阶梯环32a至32i。
这里，由于每个阶梯环32a至32i之间存在高度差，当向上移动某个阶梯环时，所有位于此阶梯环内部的阶梯环都将向上移动。通常，如图10B所示，当推杆35使处于最外圆周的阶梯环32a向上移动时，处于阶梯环32a内侧的阶梯环32b至32i同时向上移动，而且仍然保持平的状态。
接着，如图10C所示，当推杆35使位于阶梯环32a内侧的一个环阶梯环32b向上移动，位于阶梯环32b内侧的阶梯环32c至32i同时向上移动，而且仍然保持平的状态。此外，如图10D所示，当推杆35使位于阶梯环32b内侧的一个环阶梯环32c向上移动时，位于阶梯环32c内侧的阶梯环32d至32i同时向上移动，而且仍然保持平的状态。
当***推杆35时，类似的操作重复进行多次，而且当推杆35完全***时(下文称此条件为操作完成状态)，如图10E所示，阶梯环组32形成了山峰状，中央的阶梯环32i为最高点(高度HI)，阶梯环32a为最低点(高度HA)。当推杆35从外框31退回(retracted)时，每个阶梯环32a至32i都按与上述操作相反的方式操作。每个阶梯环32a至32i的材料由金属、陶瓷和树脂构成，每个阶梯环32a至32i之间的适当的高度差为大约0.5mm至2mm，宽度大约为2mm至10mm。
下面说明利用上面构造的晶片固定夹具30制造半导体器件的方法。
在附着步骤、背研磨步骤、带的再施加步骤、分割步骤和拾取步骤中可以发现本实施例的特征，其它的制造步骤使用公知的方法。为此，下面仅描述上面说明的每个步骤，省略了对其它公知的制造步骤的描述。
图11A至11H显示了根据第五实施例的半导体器件的制造方法。首先，如图11A所示，利用晶片固定夹具30A将保护带2附着到晶片1上(将晶片附着到夹具的步骤)。这里，保护带2也附着到晶片固定夹具30A的阶梯环组32的顶表面上。晶片固定夹具30A与图9所示的晶片固定夹具30一样，但由于在此实施例中的后面的叙述中将使用两个夹具，因此用字母  “A”和“B”表示每个结构，以便彼此区分。
为了将保护带2附着到晶片上1，晶片固定夹具30A必须预先处于操作完成状态。在晶片1和晶片固定夹具30A之间提供保护带2，晶片固定夹具30A通过保护带2局部与晶片1接触。
在图11A所示的状态中，由于晶片固定夹具30A处于上述操作完成状态，因此只有阶梯环组32的中心阶梯环32i局部接触保护带2。将粘结剂涂覆到保护带2的两个侧面上，此粘结剂具有加热降低其粘结强度的特性。在此实施例中，使涂覆于保护带2的上和下表面的粘结剂的温度特性一致。
然后，在图11A中箭头所示的方向拉推杆35。从中心向外，晶片固定夹具30A的每个阶梯环32a至32i逐渐降低。
但与每个阶梯环32a至32i的降低动作同步，晶片手29保持晶片1，且降低与下降的行程量相应的量。这样，即使当每个阶梯环32a至32i正在移动时，阶梯环组32和晶片1也总是处于接触状态。然后，进一步向外拉推杆35，当杆被完全拉出外框31时(即非操作状态)，阶梯环组32的顶表面是平的。
阶梯环组32(阶梯环32a至32i)的系列动作如下：当从晶片1看时，从中心向外，阶梯环32a至32i相对来说逐渐升高。随着阶梯环32a至32i的这些动作，保护带2被附着到晶片1和阶梯环组32的顶表面上。
这里，由于阶梯环32a至32i相对来说从中心向外依次升高，因此在从晶片1的中心向外的一瞬间，保护带2附着于一个阶梯。这样，即使气泡存在于晶片1和保护带2之间，由于阶梯环32a至32i的上述动作，气泡也被向外挤出。最后将没有气泡存在于晶片1和保护带2之间。这样，甚至在此实施例中的附着工序，理想的是从中心向外进行附着，以便气泡几乎没有机会进入保护带2和晶片1之间。
当保护带2附着于晶片1和阶梯环组32的顶表面上时，晶片手29从晶片1移开，将保护带2切为基本上与晶片1的直径一样的直径。结果，完成了附着步骤。如上所述，在此实施例中，可以容易地利用晶片固定夹具30A进行晶片1和保护带2之间的附着，使得即使不在真空环境中进行附着，也没有气泡进入。
完成附着步骤之后，如图11B所示，进行背研磨步骤。对固定到晶片固定夹具30A的晶片1进行背研磨步骤。通常的研磨处理的方法可以是机械处理、化学处理或任何其它的处理。
当背研磨步骤完成之后，减薄晶片1和使晶片1翘曲，但由于将晶片1通过保护带2固定到晶片固定夹具30A上，翘曲不明显。由于减薄，降低了晶片1的强度，但由于晶片固定夹具30A起到加强晶片1的作用，因此晶片1将不会破裂。
完成背研磨步骤之后，进行图11C所示的芯片附着安装步骤。在芯片附着安装步骤中，将芯片附着膜37施加到晶片1的背面。
借助于用例如图中未示出的辊下压的方法施加芯片附着膜。如后面将要描述的，芯片附着膜是当将半导体元件10安装到安装基底9上时用于固定半导体元件10和安装基底9的材料。
当将芯片附着膜37施加于晶片1的背面时，且在需要随着芯片附着膜37的类型而改变温度的情况下，在晶片固定夹具30A中提供加热机构，利用此机构加热芯片附着膜37。
芯片安装步骤完成之后，进行带的再施加步骤。在此实施例中，除了晶片固定夹具30A之外还使用晶片固定夹具30B进行带的再施加步骤。换句话说，在此实施例中，利用两个晶片固定夹具30A和30B(两个都具有相同的结构)进行带的再施加步骤。
如图11D所示，将附着了已完成背研磨步骤的晶片1的晶片固定夹具30A上下翻转，并放在晶片固定夹具30B的顶上。以图中未示出的方式对保护带2进行加热处理，涂覆于保护带2的两面上的粘结剂的粘结强度降低。
在下部位置的晶片固定夹具30B中，双面带36施加于阶梯环组32B的顶表面上，在双面带36的两面涂覆粘结剂，此粘结剂的强度通过加热降低。设定粘结剂的温度特性，使得用于降低涂覆于双面带36的顶表面上的粘结剂的粘结强度的温度(与晶片1相对的表面)比用于降低涂覆于双面带36的下表面上的粘结剂的粘结强度的温度(与晶片固定夹具30B相对的表面)高。
将固定在晶片固定夹具30A上的晶片附着于双面带36上。这里，晶片固定夹具30B的每个阶梯环32a至32i进行与上述动作类似的动作。这样，双面带36和晶片1的附着从中心向外进行。可以防止气泡进入双面带36和晶片1之间(通常，芯片附着膜37)。在一系列处理完成之后，晶片1将夹在晶片固定夹具30A和晶片固定夹具30B之间。
然后，操作上部位置的晶片固定夹具30A，将推杆35插到外框31的内部。随着此动作，从外周向中心，逐渐降低了阶梯环32a至32i(降低或下降指的是在阶梯环32a至32i从晶片1分离的方向上的运动)。
随着每个阶梯环32a至32i的运动，升高了整个晶片固定夹具30A(图11中的向上运动)。
由于此运动，在晶片固定夹具30A和保护带2之间的界面处进行剥离。这是与附着动作相反的动作，且剥离在更早进行的方向上从外周向中心开始。最后，从晶片固定夹具30A上完全剥离保护带2。
如图11E所示，从晶片1剥离保护带2的剩余部分。由于加热降低了涂覆于保护带2的粘结剂的粘结强度，且由于保护带2的带体是软的，因此可以容易地进行保护带2的剥离处理。剥离之后，将双面带36切为基本上与晶片1的直径一样的直径，最后完成了一系列的用于带的再施加步骤的处理。
再施加步骤完成之后，进行用于将晶片1分割为半导体元件10的分割步骤、拾取步骤和芯片键合步骤，但除了晶片1(半导体元件10)被固定到晶片固定夹具30B上的情况，每个步骤都与关于参考图3的第一实施例的制造方法中的步骤不同，这样，省略了对其的描述。通过从阶梯环组32剥离双面带36，可以循环使用晶片固定夹具30B。
下面示出了根据第六实施例的半导体器件的制造方法。
图12A-图12H显示了根据第六实施例的半导体器件的制造方法的流程图。在此实施例中，利用图9所示的晶片固定夹具30进行每个制造步骤。在图12A-图12H中，与图9-11所示的部件相同的部件具有相同的参考标号，这样省略了对它们的描述以避免重复。
在此实施例中，以在第五实施例中所描述的方式类似的方式进行附着步骤和背研磨步骤。然而此实施例的特征在于采用通常使用的配置有划片带6的框架5作为晶片固定夹具，以代替晶片夹具30。
在本实施例的结构中，在带的再施加步骤中，需要将晶片1附着到设置在框架5中的划片带6上。这里，有一种可能性是气泡进入晶片1和划片带6之间，但是通过采用用绲下压的方法或在真空环境中进行附着工艺，尽管不像第五实施例那样完全避免，但也能够防止气泡进入。
在此实施例中，由于不需要将划片带6附着到晶片固定夹具30上，因此可以在后面进行的拾取步骤之前进行紫外线照射步骤，可以采用目前使用的挠性紫外线固化带作为划片带6，因此减少了制造费用。
在第五和第六实施例所描述的制造方法中，使用了图9所示的晶片固定夹具30。然而分别由图11和12所示的第五和第六实施例的制造方法也可以在不必使用晶片固定夹具30的情况下进行。
图13A和13B显示了根据第三实施例的晶片固定夹具40，其中晶片固定夹具40也可以用作晶片固定夹具30。
晶片固定夹具40包含外框41和多孔件42。外框41具有在某种程度上比安装的基片1的直径稍大的直径。真空孔43形成在外框41的下部的中心，且真空孔43与未示出的真空设备连接。外框41由金属、陶瓷或树脂构成。
多孔件42设置在外框41内，且具有基本上与安装的晶片1的直径一样的直径。将多孔件42与形成在外框41中的真空孔43连接，且吸住放置在其顶上的晶片1。
使用构造的晶片固定夹具40，当将保护带2和双面带36附着到晶片固定夹具40上时，通过抽气可以防止气泡进入晶片固定夹具40和每个带2、36之间。通过射出空气可以容易地从晶片固定夹具40上剥离带2、36。
下面显示了根据本发明第七实施例的半导体器件的制造方法。
图15A至15H显示了根据第七实施例的半导体器件制造方法的流程图。在此实施例中，使用图14所示的盘45。盘45由具有基本上与晶片1的直径一样的直径的盘构成。盘的适当厚度在1mm至5mm之间，最佳材料是透光的石英玻璃。
如图15A所示，利用双面带46将晶片1附着到如上构造的盘45上。双面带46可以是挠性紫外线固化双面粘结带。例如，将晶片1附着到双面带46的工艺可以采用用绲下压的方法或在真空环境下将双面带46施加到晶片1上的方法。双面带46附着到晶片1上之后再附着到盘45上。
附着步骤完成之后，在如图15B所示晶片1固定在盘45上(背研磨步骤)的同时对晶片1进行背研磨处理。完成背研磨步骤之后，进行第一紫外线照射步骤，如图15C所示。
在第一照射步骤中，紫外线通过具有透过特性的盘45照射涂覆于双面带46上的粘结剂。这样，使涂覆于双面带46上的粘结剂固化，粘结强度降低。
第一紫外线照射步骤完成之后，进行带的再施加步骤。在带的再施加步骤中，将固定于盘45上的晶片1上下翻转，且将晶片1的背面附着到设置在框架5中的划片带6上，如图15D所示。这里，可以在安装芯片附着膜37之后将晶片1的背面附着到划片带6上。
可以预先将紫外线固化粘结剂涂覆到划片带6上，通过此粘结剂将晶片1附着到划片带6上。通过用辊下压的附着方法和在真空的环境下在真空的环境下进行的附着方法，在其间没有气泡的情况下将晶片1和划片带6彼此附着。
在带的再施加步骤完成之后，除去盘45，进行分割步骤。晶片1被分为半导体元件10。此后，进行第二紫外线照射步骤，从划片带6的背面侧(从图中的下表面侧)照射紫外线。降低了涂覆于划片带6上的紫外线固化型粘结剂的粘结强度。以和前面描述的相同的方式进行拾取步骤和芯片键合步骤，将半导体元件10安装到安装基底9上。
根据此实施例，由于使用具有透光特性的盘45作为晶片1的固定夹具，在后面的步骤中能够从盘45的下表面进行紫外线照射。这样，仍然可以使用目前通常使用的挠性紫外线照射带，可以减少运行费用。
下面显示了根据第八实施例的半导体器件的制造方法。
图16A-图16C显示了用在根据第八实施例的半导体器件制造方法中的晶片固定夹具50，图17A-图17J显示了根据第八实施例的半导体器件制造方法的流程图。
通过参考图16来说明晶片固定夹具50。晶片固定夹具50总的来说由下夹具51和上夹具52构成，构造这些下夹具51和上夹具52使它们可以相结合。用扣件59固定结合的下夹具和上夹具，这样使下夹具51和上夹具52成为一个整体。
下夹具51由金属(不锈钢)或陶瓷制成，用于安装晶片1的晶片安装部分61(与晶片的直径尺寸一样的直径W)形成在下夹具51中。在晶片安装部分61上设置用于保护电路形成表面的保护件54。保护件54由多孔的保护件(橡胶)构成。
在下夹具51中形成下真空孔53。下真空孔53的一端与形成在下夹具51侧面上的下空气接头连接。图中未示出的吸气设备与下空气接头56连接，下真空孔53的另一端分为多个分路并向晶片安装部分61开口。
当通过驱动吸气设备给下空气接头56施加负压时，安装于晶片安装部分61的晶片1被下真空孔53吸住。构建晶片1以便由下夹具51保持，制动销55用作定位销，当下夹具与上夹具52结合时，用来防止结合后每个夹具51和52的旋转。
在上夹具52中，形成了多个用于划片的贯穿槽(escape grooves)58。如后面将要描述的，由于对晶片1进行划片处理，同时由上夹具52保持，因此形成这些槽以便划片锯不会毁坏上夹具52。在上夹具52中提供上真空孔57。
上真空孔57的一端与形成在上夹具52侧面上的上空气接头60连接。图中未示出的吸气设备与上空气接头连接。上真空孔57的另一端分为几个支路并向晶片1的安装位置向下开口(向划片贯穿槽58之间的位置开口)。
当通过驱动吸气设备给上空气接头60施加负压时，安装于上夹具52中的晶片1被上真空孔57吸住。构建晶片1以便由上夹具52保持。这里，将下空气接头56和上空气接头60连接到独立的吸气设备，这样下真空孔53和上真空孔57可以独立地对晶片1进行吸气。
下面参考图17说明利用构造地晶片固定夹具50制造半导体器件地方法。
在此实施例中，将晶片1安装到下夹具51中，使晶片1的背面朝上，同时，给下真空孔53施加负压，由下夹具51保持晶片1，如图17A所示。这里，在晶片1的电路形成表面接触下夹具51处施加保护件54，这样，不会通过吸气毁坏电路形成表面。
如图17B所示，在由下夹具51保持晶片的同时，对晶片1的背面进行背研磨步骤。背研磨工艺可以是机械处理、化学处理或任何其它的处理。此时，晶片1可能翘曲，但由于晶片由下夹具51吸住，因此这种翘曲不明显。
如图17C所示，结合下夹具51和上夹具52，从上部和下部夹持晶片1。这里，将晶片1安装在晶片固定夹具50内，并由每个夹具51、52保持，这样，可以关闭吸气操作。如果吸气操作开启，晶片1可以被更牢固地保持，并且可以更可靠地防止翘曲。
将晶片1拉出背研磨设备，同时由每个夹具51、52夹持(处于安装在晶片固定夹具50内的状态)，然后进行施加芯片附着膜37的步骤。在此步骤中，当从下夹具51上除去上夹具52时，利用未示出的辊将芯片附着膜37施加到晶片1的背面，如图17D所示。根据芯片附着膜37的类型，如果需要加热，可以在用于定位下夹具51的设备(芯片附着安装设备)侧的平台上提供加热机构。
芯片附着安装工序完成之后，从顶部上夹具52再与下夹具51结合，并处于被传输的状态。在这种状态下将晶片1传输到划片设备，且安装于划片设备内部的平台上。
如图17F所示，将晶片固定夹具50上下翻转，且定位在划片设备内部的平台上，使得晶片1的电路形成面朝下。打开上夹具52的吸气操作，由上夹具52保持晶片1。当晶片1牢固地由上夹具52保持时，从上夹具52上除去下夹具51。
在此状态下对晶片1进行划片处理，如图17G所示。将晶片1切为半导体元件10。划片时，通常利用划片锯将晶片1切为块，但由于划片贯穿槽58形成在与上夹具52的划片位置相对应的位置，如上所述，上夹具52将不会被划片锯毁坏。此外，由于与半导体元件10相对提供了上真空孔57的开口，因此即使切为块，半导体元件10也可以由上夹具52牢固地保持。
如图17H所示，将下夹具51和上夹具52再结合，将晶片1传输到下一步、芯片键合器，并安装。当晶片固定夹具50安装在芯片键合器的平台上时，给上夹具52的上真空孔57提供负压，每个半导体元件10都由上夹具52保持。在由上夹具52牢固地保持了半导体元件10之后，从上夹具52上除去下夹具51。
在芯片键合器中对各个半导体元件10进行拾取/粘结工艺，如图17I和图17J所示。当拾取了半导体元件10时，关闭上夹具52的吸气，只打开吸头8的吸气。
在此实施例中，由于不需要从带上剥离半导体元件10，因此不需要用针从下表面向上推半导体的特殊处理。这样，可以使针对减薄的半导体元件10的损害为零，防止了半导体元件10的毁坏。
在此实施例中，如上所述，当在每个步骤中对晶片1进行处理时，晶片1或者由上夹具51或者由上夹具52保持，当在每个步骤之间传输时，晶片1夹在下夹具51和上夹具52之间。这样，即使是减薄的晶片1，翘曲也不明显，生产率将提高。此外，不会增加由传输引起的毁坏失效。
上述每个方法中使用的晶片固定夹具20、30、40和50都可以一个层叠在另一个顶上，当在步骤之间传输时，不再需要使用惯常的专用载体。这样，不仅减少了间接工具所需要的费用，而且当存储和取出夹具时，对它们将没有损害。通过给晶片固定夹具20、30、40和50添加条形码，可以安排关于晶片1的信息。
根据本发明，可以实现下述各个优点。
根据本发明的一个特征，在半导体衬底中没有出现翘曲的情况下，由于将半导体衬底固定到半导体衬底夹具上，因此可以顺利地进行半导体衬底的分割步骤。
此外，根据本发明的另一个特征，在半导体衬底中没有出现翘曲的情况下，由于将半导体衬底固定到半导体衬底夹具上，因此可以顺利地进行半导体衬底的背研磨步骤。
根据本发明的一个特征，可以防止气泡留在半导体衬底和膜之间，这样，可以顺利地进行接着的步骤，同时可以防止由于气泡的进入而导致的半导体衬底的毁坏。
根据本发明的另一个特征，可以防止气泡留在半导体衬底和第一粘结带之间，由于在背研磨步骤中半导体衬底可以牢固地由半导体衬底夹具保持，因此可以顺利地进行背研磨步骤。
根据本发明的另一个特征，完成背研磨步骤之后，可以在分割之前或之后进行带的再施加步骤。这样，加强了设计半导体制造步骤的自由度。
根据本发明的另一个特征，由于不存在施加步骤，同时在再施加过程中，气泡几乎没有机会进入半导体衬底和粘结带之间，可以防止半导体衬底的毁坏。
根据本发明的另一个特征，可以在分割步骤完成之后进行背研磨步骤。结果，可以在背研磨步骤中除去在分割步骤中在半导体元件的边缘部分产生的碎片。这样，增加了半导体元件的强度。
根据本发明的另一个特征，由于环状件单个移动，逐渐从中心向外将膜压到半导体衬底上，因此可以防止气泡留在半导体衬底和膜之间。因此，可以顺畅地进行接着的步骤，并且可以防止由于气泡的进入而引起的对半导体衬底的损害。
根据本发明的另一个特征，可以防止气泡留在半导体衬底和第一粘结带之间，且在背研磨步骤中保持其中半导体衬底牢固地由半导体衬底夹具保持的状态。因此，背研磨步骤可以顺利地进行。
根据本发明的另一个特征，可以通过半导体衬底夹具向具有紫外线固化特性的粘结剂照射紫外线，在半导体制造中使用广泛使用的紫外线固化型粘结剂，这样减少了半导体元件的制造费用。
根据本发明的另一个特征，即使是减薄的半导体衬底，由于半导体衬底由第一夹具或第二夹具保持，因此可以可靠地防止半导体衬底的翘曲。
根据本发明的另一个特征，使用根据本发明的半导体衬底夹具，这样，当在第一夹具和第二夹具之间传输半导体衬底时，防止了半导体衬底的翘曲，因此，可以防止半导体衬底的破裂，这样使后面的半导体制造步骤顺利进行。
上面已经描述了本发明的最佳实施例，应理解本发明并不限于这些实施例，在不离开本发明的范围的情况下，可以作出变化和修改。

Claims (13)

1.一种利用半导体衬底夹具制造半导体器件的方法，包括步骤：
将半导体衬底平整固定到具有可变形表面的所述半导体衬底夹具上，以便防止在所述半导体衬底中出现翘曲；
在固定到所述半导体衬底夹具上的同时，将所述半导体衬底切割为多个半导体元件。
2.一种利用半导体衬底夹具制造半导体器件的方法，包括步骤：
将半导体衬底平整固定到具有可变形表面的所述半导体衬底夹具上，以便防止在所述半导体衬底中出现翘曲；
在附着到所述半导体衬底夹具上的同时，背研磨所述半导体衬底。
3.一种用于将膜设置在半导体衬底一个表面上的半导体衬底夹具，其中所述半导体衬底夹具包括：
框架；以及
设置在所述框架内的膨胀件，当所述膨胀件的形状通过向其内供应流体而变形时增加体积，或者当所述膨胀件的形状通过释放流体而变形时减小体积；其中
所述形状变形使得所述体积增加时，膨胀件与膜的接触部分从所述膜的中心向外扩大，将设置在所述半导体衬底和所述膨胀件之间的所述膜压抵在所述半导体衬底上。
4.如权利要求3所述半导体衬底夹具，其中可移动板设在所述膨胀件的内侧，且当所述膨胀件基本上将所述膜的整个表面都压到所述半导体衬底上时，该可移动板可移动到接触所述膨胀件的位置，其中所述膨胀件将所述膜的整个表面压到所述半导体衬底上的状态由所述可移动板保持。
5.如权利要求4所示的半导体衬底夹具，其中在所述可移动板中提供用于吸取所述膨胀件的吸气机构。
6.一种利用权利要求3所示的半导体衬底夹具制造半导体器件的方法，其中所述方法包括步骤：
利用作为所述膜的第一粘结带将所述半导体衬底的电路形成表面附着到所述半导体衬底夹具上；
在附着到所述半导体衬底夹具上的同时，背研磨半导体衬底的背面；
利用第二粘结带将所述半导体衬底的后表面固定到第二半导体衬底夹具上；
通过以所述第一粘结带将所述半导体衬底夹具从所述半导体衬底剥离，暴露所述半导体器件的所述电路形成表面；
通过切割将固定在所述第二半导体衬底夹具上的所述半导体衬底切单为多个半导体元件；
从所述第二半导体衬底夹具拾取每个所述切单了的半导体元件。
7.如权利要求6所示的半导体器件制造方法，其中采用权利要求3所述的半导体衬底夹具作为所述第二半导体衬底夹具。
8.一种利用权利要求3所示的半导体衬底夹具制造半导体器件的方法，其中所述方法包括步骤：
利用作为所述膜的第一粘结带，将所述半导体衬底的电路形成表面附着到所述半导体衬底夹具上；
在附着到所述半导体衬底夹具上的同时背研磨所述半导体衬底的背面；
通过切割，将固定在了所述半导体衬底夹具上的、所述背研磨了的半导体衬底切单为多个半导体元件；
将所述半导体衬底夹具上的所述一个或多个半导体元件重新施加和固定到第二半导体衬底夹具上，以便共同露出所述电路形成表面；和
从所述第二半导体衬底夹具上拾取每个所述切单了的半导体元件。
9.一种利用权利要求3所示的半导体衬底夹具制造半导体器件的方法，其中所述方法包括步骤：
利用作为所述膜的第一粘结带，将半导体衬底的电路形成表面附着到所述半导体衬底夹具上；
通过切割将固定在所述半导体衬底夹具上的所述半导体衬底切单为多个半导体元件；
共同背研磨附着到所述半导体衬底夹具上的一个或多个半导体元件的背面；
利用第二粘结带将所述一个或多个半导体元件的后表面共同固定到第二半导体衬底夹具上；
通过以所述第一粘结带将所述半导体衬底夹具从所述一个或多个半导体元件剥离，暴露所述半导体器件的所述电路形成表面；
从所述第二半导体衬底夹具拾取每个所述半导体元件。
10.一种利用权利要求3所示的半导体衬底夹具制造半导体器件的方法，其中所述方法包括步骤：
利用作为所述膜的第一粘结带，将所述半导体衬底的电路形成表面附着到所述半导体衬底夹具上；
通过切割将固定在所述半导体衬底夹具上的所述半导体衬底切单为多个半导体元件；
背研磨附着于所述半导体衬底夹具上的所述一个或多个切单了的半导体元件的背面；和
从所述半导体衬底夹具上拾取每个所述切单了的半导体元件，并将所述拾取的一个或多个半导体元件上下翻转。
11.一种用于在半导体衬底上设置膜的半导体衬底夹具，其中所述半导体衬底夹具包括：
具有底部的框架；
同心设置在所述框架中的一组多个环状件，其构成使得各个环状件在垂直于所述半导体衬底的方向上可移动，从外周向内周，在垂直于所述半导体衬底的方向上，所述环状件的高度逐渐增加；
用于向所述框架的所述底部偏移每个所述环状件的偏移件；和
在所述框架内通过操作运动接触所述环状件的操作件，并用来在从所述框架的所述底部分离所述环状件的方向上偏移抵抗所述偏移件的偏移力；其中
每个所述环状件都移动，以便在所述操作件的操作运动下，将设置在半导体衬底和所述环状件组之间的所述膜逐渐从中心向外压且移向所述半导体衬底。
12.一种利用权利要求11所述的半导体衬底夹具制造半导体器件的方法，其中所述方法包括步骤：
利用作为所述膜的第一粘结带，将半导体衬底的电路形成面附着到所述半导体衬底夹具上；
在附着到所述半导体衬底夹具上的同时，背研磨所述半导体衬底的背面；
芯片附着安装，在所述半导体衬底的所述背面设置芯片附着材料；
将所述半导体衬底重新施加和固定到第二半导体衬底夹具上，露出所述电路形成表面；
通过切割将固定在所述第二半导体衬底夹具上的所述半导体衬底切单为多个半导体元件；和
从所述第二半导体衬底夹具上拾取所述切单了的半导体元件。
13.如权利要求12所述的半导体器件的制造方法，其中采用权利要求11所述的半导体衬底夹具作为所述第二半导体衬底夹具。
CNB021059764A 2001-10-19 2002-04-12 半导体衬底夹具和半导体器件的制造方法 Expired - Fee Related CN1198327C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001322811A JP3892703B2 (ja) 2001-10-19 2001-10-19 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP322811/2001 2001-10-19

Publications (2)

Publication Number Publication Date
CN1412830A CN1412830A (zh) 2003-04-23
CN1198327C true CN1198327C (zh) 2005-04-20

Family

ID=19139791

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021059764A Expired - Fee Related CN1198327C (zh) 2001-10-19 2002-04-12 半导体衬底夹具和半导体器件的制造方法

Country Status (7)

Country Link
US (5) US6750074B2 (zh)
EP (4) EP1304728B1 (zh)
JP (1) JP3892703B2 (zh)
KR (3) KR100852655B1 (zh)
CN (1) CN1198327C (zh)
DE (3) DE60236470D1 (zh)
TW (1) TWI280630B (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892703B2 (ja) 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP2004055860A (ja) 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP2004111601A (ja) * 2002-09-18 2004-04-08 Tokyo Seimitsu Co Ltd ダイボンダ
JP2004363165A (ja) * 2003-06-02 2004-12-24 Tokyo Seimitsu Co Ltd ウェーハ処理装置およびウェーハ処理方法
US7157376B1 (en) * 2003-06-13 2007-01-02 Advanced Micro Devices, Inc. Method and apparatus for handling thin semiconductor wafers
JP4494753B2 (ja) * 2003-10-27 2010-06-30 リンテック株式会社 シート剥離装置及び剥離方法
CN100392782C (zh) * 2003-11-20 2008-06-04 达方电子股份有限公司 键盘
JP4860113B2 (ja) 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4592289B2 (ja) * 2004-01-07 2010-12-01 日東電工株式会社 半導体ウエハの不要物除去方法
JP4306540B2 (ja) * 2004-06-09 2009-08-05 セイコーエプソン株式会社 半導体基板の薄型加工方法
US20080318362A1 (en) * 2004-07-16 2008-12-25 Chuichi Miyazaki Manufacturing Method of Semiconductor Integrated Circuit Device
KR100568291B1 (ko) 2004-12-23 2006-04-05 삼성전기주식회사 칩 부품의 패키지 제조 방법
KR100625336B1 (ko) * 2004-12-28 2006-09-20 동부일렉트로닉스 주식회사 척 테이블 및 패드의 인터록킹 방법
JP2007036153A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd ウエーハの保護テープ貼着方法および貼着装置
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
US20070090479A1 (en) * 2005-10-20 2007-04-26 Chien-Hua Chen Controlling bond fronts in wafer-scale packaging
US7662668B2 (en) * 2005-11-16 2010-02-16 Denso Corporation Method for separating a semiconductor substrate into a plurality of chips along with a cutting line on the semiconductor substrate
KR100760300B1 (ko) 2006-01-25 2007-09-19 삼성전자주식회사 지지유닛과 이를 갖는 픽업장치
JP4514722B2 (ja) * 2006-02-20 2010-07-28 富士通セミコンダクター株式会社 フィルム貼り付け方法、フィルム貼り付け装置および半導体装置の製造方法
JP2007281343A (ja) * 2006-04-11 2007-10-25 Disco Abrasive Syst Ltd ウェーハ支持方法及びウェーハ支持装置
US20090104319A1 (en) * 2006-04-17 2009-04-23 Traina-Fiorini, Llc Fruit Product and Method of Manufacture of the Fruit Product
JP4895671B2 (ja) * 2006-05-08 2012-03-14 株式会社ディスコ 加工装置
DE102006031434B4 (de) 2006-07-07 2019-11-14 Erich Thallner Handhabungsvorrichtung sowie Handhabungsverfahren für Wafer
KR100797675B1 (ko) * 2007-01-02 2008-01-23 삼성전기주식회사 박형 기판용 이송 지그 부착 테이프
SG148884A1 (en) * 2007-06-15 2009-01-29 Micron Technology Inc Method and system for removing tape from substrates
JP4947728B2 (ja) * 2008-04-07 2012-06-06 信越ポリマー株式会社 保持転写治具及び一組の保持転写治具
DE102008018536B4 (de) * 2008-04-12 2020-08-13 Erich Thallner Vorrichtung und Verfahren zum Aufbringen und/oder Ablösen eines Wafers auf einen/von einem Träger
TW200947641A (en) * 2008-05-15 2009-11-16 Gio Optoelectronics Corp Die bonding apparatus
DE102008025790A1 (de) * 2008-05-29 2009-12-03 Robert Bürkle GmbH Presse und Verfahren zum Laminieren von im Wesentlichen plattenförmigen Werkstücken
DE102008055155A1 (de) * 2008-12-23 2010-07-01 Thin Materials Ag Trennverfahren für ein Schichtsystem umfassend einen Wafer
TWI470823B (zh) * 2009-02-11 2015-01-21 Epistar Corp 發光元件及其製造方法
US8141612B2 (en) * 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up
JP5705873B2 (ja) * 2009-12-23 2015-04-22 スス マイクロテク リソグラフィー，ゲーエムベーハー 自動熱スライド剥離装置
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up
US8939815B2 (en) * 2011-02-21 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Systems providing an air zone for a chucking stage
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
CN102738293B (zh) * 2011-04-01 2014-12-17 北京北方微电子基地设备工艺研究中心有限责任公司 执行装置和机械手
JP5763394B2 (ja) * 2011-04-14 2015-08-12 リンテック株式会社 転写装置および転写方法
JP2013033925A (ja) * 2011-07-01 2013-02-14 Tokyo Electron Ltd 洗浄方法、プログラム、コンピュータ記憶媒体、洗浄装置及び剥離システム
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
KR101247561B1 (ko) * 2011-08-18 2013-03-25 주식회사 해성엔지니어링 스트립용 테이핑장치
JP5943742B2 (ja) * 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
JP5955410B2 (ja) * 2012-12-04 2016-07-20 ミライアル株式会社 ウェーハハンドリングトレイ
JP6170787B2 (ja) * 2013-09-06 2017-07-26 リンテック株式会社 シート貼付装置および貼付方法
KR101385443B1 (ko) * 2013-09-13 2014-04-16 이향이 반도체 칩 픽업 이송용 콜렛
JP6120748B2 (ja) * 2013-10-11 2017-04-26 東京エレクトロン株式会社 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP6283573B2 (ja) 2014-06-03 2018-02-21 東京エレクトロン株式会社 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP6388331B2 (ja) * 2014-07-14 2018-09-12 Ｎｅｃプラットフォームズ株式会社 テープ貼付装置及びテープ貼付治具
JP6390040B2 (ja) * 2014-07-30 2018-09-19 リンテック株式会社 粘着シートの貼付部材、貼付装置、および貼付方法
CN104362117B (zh) * 2014-11-24 2018-04-20 苏州晶方半导体科技股份有限公司 基底键合装置和键合方法
KR102427159B1 (ko) 2015-11-11 2022-08-01 삼성전자주식회사 테이프 필름의 라미네이션 장치 및 그를 포함하는 반도체 소자의 제조 설비
CN106783669B (zh) * 2015-11-25 2019-04-12 无锡华瑛微电子技术有限公司 半导体处理装置及方法
US10183862B2 (en) * 2016-09-14 2019-01-22 GM Global Technology Operations LLC Method of strain gauge fabrication using a transfer substrate
US20180323105A1 (en) * 2017-05-02 2018-11-08 Psemi Corporation Simultaneous Break and Expansion System for Integrated Circuit Wafers
CN109514354A (zh) * 2017-09-19 2019-03-26 株洲中车时代电气股份有限公司 半导体芯片台面的加工方法
DE102018200656A1 (de) 2018-01-16 2019-07-18 Disco Corporation Verfahren zum Bearbeiten eines Wafers
TWI823598B (zh) * 2018-01-23 2023-11-21 日商東京威力科創股份有限公司 接合系統及接合方法
CN111615739B (zh) * 2018-01-23 2024-06-07 东京毅力科创株式会社 基板处理装置、以及基板处理方法
US11049839B2 (en) * 2018-01-24 2021-06-29 Kulicke And Soffa Industries, Inc. Bonding tools for bonding machines, bonding machines for bonding semiconductor elements, and related methods
WO2019147640A1 (en) * 2018-01-25 2019-08-01 Kulicke And Soffa Industries, Inc. Bonding tools for bonding machines, bonding machines for bonding semiconductor elements, and related methods
CN108288601A (zh) * 2018-01-29 2018-07-17 环维电子(上海)有限公司 一种吸嘴、吸嘴组件以及卸料方法
CN108372457B (zh) * 2018-01-31 2019-08-16 武汉驿路通科技股份有限公司 一种低通道阵列波导光栅波分复用器芯片的研磨切割方法
US20210208193A1 (en) * 2018-05-22 2021-07-08 Ii-Vi Delaware, Inc. Wafer Fixture For Testing And Transport
KR102468794B1 (ko) * 2018-07-06 2022-11-18 삼성전자주식회사 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
CN110142689B (zh) * 2019-04-17 2021-09-14 杭州众硅电子科技有限公司 一种晶圆装载支架、晶圆装载***及晶圆装片方法
JP6755373B2 (ja) * 2019-08-23 2020-09-16 東京エレクトロン株式会社 基板保持ステージ
KR20210096883A (ko) 2020-01-29 2021-08-06 삼성전자주식회사 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법
CN114029812B (zh) * 2021-11-19 2022-11-01 杭州中欣晶圆半导体股份有限公司 一种去除硅片边缘氧化膜的结构及操作方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2960147A (en) * 1958-04-15 1960-11-15 Us Rubber Co Heat sealing device
JPS5213510B2 (zh) * 1973-02-26 1977-04-14
US4511425A (en) * 1983-06-13 1985-04-16 Dennison Manufacturing Company Heated pad decorator
JPS61172337A (ja) * 1985-01-26 1986-08-04 Nec Kansai Ltd 異物除去方法
NL8700445A (nl) * 1986-02-28 1987-09-16 Nippon Seiko Kk Positioneertafel voor een samengestelde beweging.
US4921564A (en) * 1988-05-23 1990-05-01 Semiconductor Equipment Corp. Method and apparatus for removing circuit chips from wafer handling tape
JPH0253558A (ja) * 1988-08-11 1990-02-22 Nec Corp 吸着治具
JPH0353546A (ja) * 1989-07-21 1991-03-07 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
NL8903010A (nl) * 1989-12-07 1991-07-01 Philips & Du Pont Optical Werkwijze en inrichting voor het verwijderen van een buigzaam produkt van een draagplaat.
JPH0538649A (ja) * 1991-07-31 1993-02-19 Kyushu Electron Metal Co Ltd 半導体ウエーハの接着方法
GB2263195B (en) * 1992-01-08 1996-03-20 Murata Manufacturing Co Component supply method
JP2759165B2 (ja) * 1992-04-28 1998-05-28 カシオ計算機株式会社 ウェハ載置用シート拡張方法およびその装置
EP0597428B1 (en) * 1992-11-09 1997-07-30 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated
US5300175A (en) * 1993-01-04 1994-04-05 Motorola, Inc. Method for mounting a wafer to a submount
JPH06268051A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp ウエハ剥し装置
DE59407644D1 (de) 1993-06-11 1999-02-25 Isovolta Verfahren zur herstellung fotovoltaischer module sowie eine vorrichtung zur durchführung dieses verfahrens
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
JP3081122B2 (ja) * 1994-07-18 2000-08-28 シャープ株式会社 基板搬送用治具及びそれを用いた液晶表示素子の製造方法
JPH0878508A (ja) 1994-09-02 1996-03-22 Fujitsu Ltd ウェーハ保持プレート
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JPH09219383A (ja) 1996-02-13 1997-08-19 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JPH10193260A (ja) 1996-12-27 1998-07-28 Shin Etsu Handotai Co Ltd ウエーハ保持治具
JPH10233430A (ja) 1997-02-19 1998-09-02 Nitto Denko Corp 粘着テープ貼付け装置
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JPH11307488A (ja) 1998-04-24 1999-11-05 Denso Corp 半導体装置、その製造方法、加工ガイドおよびその加工装置
ATE309884T1 (de) * 1998-04-27 2005-12-15 Tokyo Seimitsu Co Ltd Oberflächenbearbeitungsverfahren und oberflächenbearbeitungsvorrichtung für halbleiterscheiben
JP4354029B2 (ja) * 1998-09-04 2009-10-28 日清紡ホールディングス株式会社 ラミネート装置における搬送装置
JP3098003B2 (ja) 1998-09-24 2000-10-10 日清紡績株式会社 太陽電池におけるラミネート装置
DE19850873A1 (de) 1998-11-05 2000-05-11 Philips Corp Intellectual Pty Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
JP3816253B2 (ja) 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP3469488B2 (ja) 1999-01-21 2003-11-25 株式会社アルテクス 超音波振動切断装置
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP3865184B2 (ja) 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法
KR20000077147A (ko) * 1999-05-03 2000-12-26 조셉 제이. 스위니 화학기계적 평탄화 방법
EP1052059A3 (en) 1999-05-03 2001-01-24 Applied Materials, Inc. Method for chemical mechanical planarization
JP2000323440A (ja) * 1999-05-10 2000-11-24 Disco Abrasive Syst Ltd チャックテーブル
JP2000357711A (ja) * 1999-06-15 2000-12-26 Sony Corp 半導体装置製造用治具および半導体装置の製造方法
JP4275254B2 (ja) 1999-06-17 2009-06-10 リンテック株式会社 両面粘着シートに固定された物品の剥離方法および剥離装置
JP2001035817A (ja) 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2001144139A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 半導体実装治具と半導体装置の製造方法
JP4409014B2 (ja) 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
JP3883781B2 (ja) 2000-05-11 2007-02-21 日本電工株式会社 ホウ素溶離液の精製装置及び精製方法
JP4152574B2 (ja) * 2000-09-25 2008-09-17 株式会社半導体エネルギー研究所 薄膜の成膜方法および半導体装置の製造方法
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6503131B1 (en) * 2001-08-16 2003-01-07 Applied Materials, Inc. Integrated platen assembly for a chemical mechanical planarization system
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
DE60236470D1 (de) 2010-07-01
KR20070093929A (ko) 2007-09-19
US6750074B2 (en) 2004-06-15
US20050221589A1 (en) 2005-10-06
EP2058853A1 (en) 2009-05-13
JP3892703B2 (ja) 2007-03-14
EP2058850B1 (en) 2010-05-19
EP2058850A2 (en) 2009-05-13
KR100852655B1 (ko) 2008-08-18
US7109561B2 (en) 2006-09-19
US20040161882A1 (en) 2004-08-19
EP1304728A2 (en) 2003-04-23
EP2053633A1 (en) 2009-04-29
EP2058853B1 (en) 2010-11-17
US7571538B2 (en) 2009-08-11
CN1412830A (zh) 2003-04-23
DE60234303D1 (de) 2009-12-24
KR20030035775A (ko) 2003-05-09
EP1304728A3 (en) 2006-09-13
EP2058850A3 (en) 2009-06-03
EP1304728B1 (en) 2009-11-11
US20050221588A1 (en) 2005-10-06
US6902944B2 (en) 2005-06-07
US20030077854A1 (en) 2003-04-24
US7395847B2 (en) 2008-07-08
JP2003133395A (ja) 2003-05-09
DE60238361D1 (de) 2010-12-30
KR20070092935A (ko) 2007-09-14
US20050221587A1 (en) 2005-10-06
KR100830111B1 (ko) 2008-05-20
TWI280630B (en) 2007-05-01

Similar Documents

Publication Publication Date Title
CN1198327C (zh) 半导体衬底夹具和半导体器件的制造方法
CN101079374A (zh) 半导体装置的制造方法
CN1532900A (zh) 半导体制造设备和半导体器件的制造方法
CN1079989C (zh) 制造半导体产品的工艺
CN1885500A (zh) 半导体装置的制造方法
CN1261972C (zh) 芯片加载用接合带、载体及包装体、制造、装载及包装方法
CN100338734C (zh) 基座、气相生长装置、外延晶片的制造装置、外延晶片的制造方法和外延晶片
CN1149645C (zh) 多孔区的去除方法和半导体衬底的制造方法
CN101055857A (zh) 半导体器件及其制造方法
CN1908781A (zh) 用于制造接合基片的装置
CN1528009A (zh) 可拆除基片或可拆除结构及其生产方法
CN1314701A (zh) 半导体衬底及其生产工艺
CN1422791A (zh) 半导体晶片传输方法及采用该方法的半导体晶片传输装置
CN1450604A (zh) 等离子加工方法和设备及用于等离子加工的托架
CN1299150A (zh) 组合元件分离方法、薄膜制造方法和组合元件分离设备
CN1669379A (zh) 零件***头装置、零件***装置以及零件***方法
CN1153264C (zh) 物体分离装置和方法以及半导体衬底制造方法
CN1703773A (zh) 层压体,以及用该层压体制造超薄基片的方法和设备
CN1967805A (zh) 半导体器件和半导体基板切分方法
CN1830077A (zh) 通过共同注入和热退火获得质量改进的薄层的方法
CN1861727A (zh) 剥离片以及粘合体
CN1774798A (zh) 从不具有缓冲层的晶片形成松弛的有用层
CN1744398A (zh) 半导体激光装置及其制造方法
CN1840598A (zh) 在柔性印刷电路上安装电子部件的方法及用于固定柔性印刷电路的压敏胶粘剂片
CN1233028C (zh) 半导体激光装置、光拾取器及其制造设备和方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081212

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081212

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150525

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150525

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050420

Termination date: 20190412