JP2001035817A - ウェーハの分割方法及び半導体装置の製造方法 - Google Patents
ウェーハの分割方法及び半導体装置の製造方法Info
- Publication number
- JP2001035817A JP2001035817A JP11207793A JP20779399A JP2001035817A JP 2001035817 A JP2001035817 A JP 2001035817A JP 11207793 A JP11207793 A JP 11207793A JP 20779399 A JP20779399 A JP 20779399A JP 2001035817 A JP2001035817 A JP 2001035817A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chips
- chip
- holding
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 238000000227 grinding Methods 0.000 claims abstract description 66
- 238000001179 sorption measurement Methods 0.000 claims description 35
- 239000003463 adsorbent Substances 0.000 claims description 33
- 238000005498 polishing Methods 0.000 claims description 27
- 239000000853 adhesive Substances 0.000 claims description 20
- 230000001070 adhesive effect Effects 0.000 claims description 20
- 238000004140 cleaning Methods 0.000 claims description 18
- 239000000919 ceramic Substances 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract description 7
- 238000012546 transfer Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 186
- 238000005520 cutting process Methods 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 229910003460 diamond Inorganic materials 0.000 description 7
- 239000010432 diamond Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000002390 adhesive tape Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000006061 abrasive grain Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】薄厚研削時や搬送時のウェーハの割れやチッピ
ングを抑制でき、品質劣化を防止できるウェーハの分割
方法及び半導体装置の製造方法を提供する。 【解決手段】素子が形成されたウェーハ２１のダイシン
グラインまたはチップ分割ラインに沿って、ウェーハの
素子形成面２１’側から完成時のチップの厚さよりも深
い溝２２を形成し、このウェーハにおける素子の形成面
上に保持部材２６を貼り付ける。その後、ウェーハの裏
面を完成時のチップの厚さまで研削及び研磨して個々の
チップ２９に分離し、分離された複数のチップをポーラ
ス吸着にて保持しつつ搬送することを特徴とする。ウェ
ーハの裏面を研削及び研磨して個々のチップに分離する
ので、ウェーハの割れやチッピングを抑制でき、個々の
チップをポーラス吸着にて保持しつつ搬送するのでチッ
プ間で干渉してチッピングが発生するのを抑制できる。
これによって、高品質化と歩留まりの向上が図れる。
ングを抑制でき、品質劣化を防止できるウェーハの分割
方法及び半導体装置の製造方法を提供する。 【解決手段】素子が形成されたウェーハ２１のダイシン
グラインまたはチップ分割ラインに沿って、ウェーハの
素子形成面２１’側から完成時のチップの厚さよりも深
い溝２２を形成し、このウェーハにおける素子の形成面
上に保持部材２６を貼り付ける。その後、ウェーハの裏
面を完成時のチップの厚さまで研削及び研磨して個々の
チップ２９に分離し、分離された複数のチップをポーラ
ス吸着にて保持しつつ搬送することを特徴とする。ウェ
ーハの裏面を研削及び研磨して個々のチップに分離する
ので、ウェーハの割れやチッピングを抑制でき、個々の
チップをポーラス吸着にて保持しつつ搬送するのでチッ
プ間で干渉してチッピングが発生するのを抑制できる。
これによって、高品質化と歩留まりの向上が図れる。
Description
【０００１】
【発明の属する技術分野】この発明はウェーハの分割方
法及び半導体装置の製造方法に関するもので、特に、ウ
ェーハ上に形成された半導体素子を個々のチップに切断
分離し、パッケージに封止する工程に係り、パッケージ
の小型薄厚化やウェーハの大口径化時に好適なものであ
る。
法及び半導体装置の製造方法に関するもので、特に、ウ
ェーハ上に形成された半導体素子を個々のチップに切断
分離し、パッケージに封止する工程に係り、パッケージ
の小型薄厚化やウェーハの大口径化時に好適なものであ
る。
【０００２】
【従来の技術】半導体装置の製造工程は、ウェーハ（半
導体基板）上に種々の半導体素子のパターンを形成する
工程と、ウェーハ上に形成された半導体素子を個々のチ
ップに切断分離し、パッケージに封止する工程とに大別
できる。近年、製造コストの低減を図るためにウェーハ
の大口径化が推進されるとともに、実装密度を高めるた
めにパッケージの小型薄厚化が望まれている。
導体基板）上に種々の半導体素子のパターンを形成する
工程と、ウェーハ上に形成された半導体素子を個々のチ
ップに切断分離し、パッケージに封止する工程とに大別
できる。近年、製造コストの低減を図るためにウェーハ
の大口径化が推進されるとともに、実装密度を高めるた
めにパッケージの小型薄厚化が望まれている。
【０００３】従来は、薄厚化したパッケージに封止する
ために、ウェーハを個々のチップに切断分離するのに先
立って、ウェーハのパターン形成面（主表面）の反対側
の面（ウェーハの裏面）を砥石による研削及び遊離砥粒
による研磨等により除去して薄くし、その後ダイシング
して切断分離している。研削時には、ウェーハのパター
ン形成面に粘着性のシートを貼り付けたり、レジスト等
を塗布することによって保護している。この後、上記ウ
ェーハの主表面に形成された切断分離（ダイシング）ラ
イン領域に溝を形成する。この溝を形成する際には、ダ
イヤモンドスクライバー、ダイヤモンドブレード、ある
いはレーザースクライバー等を用いている。上記ダイシ
ング工程には、ウェーハ単体でこのウェーハの厚さの１
／２までダイシングまたはウェーハが３０μｍ程度残る
状態までダイシングを行うハーフカット法、ウェーハの
裏面に粘着性のシートを貼り付けて同様にダイシングす
るハーフカット法、粘着性のシートを２０〜３０μｍ程
度まで切り込み、ウェーハ厚全てを切断するフルカット
法等が用いられる。上記ハーフカット法は、分割作業が
必要とされ、ウェーハ単体の場合にはウェーハを柔軟性
のあるフィルム等に挟み、ローラー等で外力を加えて分
割する。シートに貼り付けた場合には、テープ越しにロ
ーラーその他で外力を加え分割する。
ために、ウェーハを個々のチップに切断分離するのに先
立って、ウェーハのパターン形成面（主表面）の反対側
の面（ウェーハの裏面）を砥石による研削及び遊離砥粒
による研磨等により除去して薄くし、その後ダイシング
して切断分離している。研削時には、ウェーハのパター
ン形成面に粘着性のシートを貼り付けたり、レジスト等
を塗布することによって保護している。この後、上記ウ
ェーハの主表面に形成された切断分離（ダイシング）ラ
イン領域に溝を形成する。この溝を形成する際には、ダ
イヤモンドスクライバー、ダイヤモンドブレード、ある
いはレーザースクライバー等を用いている。上記ダイシ
ング工程には、ウェーハ単体でこのウェーハの厚さの１
／２までダイシングまたはウェーハが３０μｍ程度残る
状態までダイシングを行うハーフカット法、ウェーハの
裏面に粘着性のシートを貼り付けて同様にダイシングす
るハーフカット法、粘着性のシートを２０〜３０μｍ程
度まで切り込み、ウェーハ厚全てを切断するフルカット
法等が用いられる。上記ハーフカット法は、分割作業が
必要とされ、ウェーハ単体の場合にはウェーハを柔軟性
のあるフィルム等に挟み、ローラー等で外力を加えて分
割する。シートに貼り付けた場合には、テープ越しにロ
ーラーその他で外力を加え分割する。
【０００４】分割されたチップは、ダイボンディング装
置に設けられているピックアップニードルによってシー
ト裏面を突き上げ、このシートを貫通してチップ裏面に
ニードル（針）を直接接触させ、更に持ち上げてチップ
をシートから引き離す。引き離されたチップは、コレッ
トと呼ばれるツールでチップ表面を吸着し、リードフレ
ームのアイランドにマウントした後、ワイヤボンディン
グを行ってチップの各パッドとリードフレームのインナ
ーリード部とを電気的に接続し、パッケージに封止して
いる。上記チップのアイランドへのマウント方法として
は、アイランドへ導電性ペーストを予め塗布しておく方
法、金−シリコンの共晶を利用してマウントする方法、
及びウェーハの裏面に金属の薄膜を蒸着し、半田を用い
てマウントする方法等がある。
置に設けられているピックアップニードルによってシー
ト裏面を突き上げ、このシートを貫通してチップ裏面に
ニードル（針）を直接接触させ、更に持ち上げてチップ
をシートから引き離す。引き離されたチップは、コレッ
トと呼ばれるツールでチップ表面を吸着し、リードフレ
ームのアイランドにマウントした後、ワイヤボンディン
グを行ってチップの各パッドとリードフレームのインナ
ーリード部とを電気的に接続し、パッケージに封止して
いる。上記チップのアイランドへのマウント方法として
は、アイランドへ導電性ペーストを予め塗布しておく方
法、金−シリコンの共晶を利用してマウントする方法、
及びウェーハの裏面に金属の薄膜を蒸着し、半田を用い
てマウントする方法等がある。
【０００５】図１２乃至図１８はそれぞれ、上述したよ
うな従来のウェーハの分割方法及び半導体装置の製造方
法の一例について説明するためのもので、図１２はウェ
ーハに表面保護テープを貼り付ける工程、図１３はウェ
ーハの裏面の研削及び研磨工程、図１４は表面保護テー
プを剥がす工程、図１５（ａ），（ｂ）はウェーハを固
定用シートに固着する工程、図１６はウェーハのダイシ
ング工程、図１７は分離したチップをピックアップする
工程、及び図１８はダイボンディング工程をそれぞれ示
している。
うな従来のウェーハの分割方法及び半導体装置の製造方
法の一例について説明するためのもので、図１２はウェ
ーハに表面保護テープを貼り付ける工程、図１３はウェ
ーハの裏面の研削及び研磨工程、図１４は表面保護テー
プを剥がす工程、図１５（ａ），（ｂ）はウェーハを固
定用シートに固着する工程、図１６はウェーハのダイシ
ング工程、図１７は分離したチップをピックアップする
工程、及び図１８はダイボンディング工程をそれぞれ示
している。
【０００６】図１２乃至図１８において、１は各種の半
導体素子が形成されたウェーハ、１’はパターン形成面
（ウェーハ１の主表面）、２はポーラスチャックテーブ
ル、３はパターン形成面の保護テープ、４は貼り付けロ
ーラー、５は裏面研削用のチャックテーブル、６は研削
用砥石、７は保護テープ３を剥がすためのテープ、８は
フラットリング、９はウェーハの固定用シート、１０は
ダイシング用チャックテーブル、１１はダイシング用ブ
レード、１２は切断分離後のチップ、１３はピックアッ
プニードル、１４はリードフレームのアイランド、１５
は導電性ペースト等のダイボンディング用接着剤であ
る。
導体素子が形成されたウェーハ、１’はパターン形成面
（ウェーハ１の主表面）、２はポーラスチャックテーブ
ル、３はパターン形成面の保護テープ、４は貼り付けロ
ーラー、５は裏面研削用のチャックテーブル、６は研削
用砥石、７は保護テープ３を剥がすためのテープ、８は
フラットリング、９はウェーハの固定用シート、１０は
ダイシング用チャックテーブル、１１はダイシング用ブ
レード、１２は切断分離後のチップ、１３はピックアッ
プニードル、１４はリードフレームのアイランド、１５
は導電性ペースト等のダイボンディング用接着剤であ
る。
【０００７】まず、図１２に示すように、素子形成が終
了したウェーハ１の裏面をポーラスチャックテーブル２
上に固定し、貼り付けローラー４を回転させながら図示
矢印方向に移動させて、保護テープ３をウェーハ１のパ
ターン形成面１’に貼り付ける。次に、図１３に示すよ
うに、上記保護テープ３を貼り付けたパターン形成面
１’を下にしてチャックテーブル５に固定し、ウェーハ
１の裏面を研削用砥石６で所定の厚さ（完成時の最終的
なチップ厚）まで研削及び研磨する。その後、図１４に
示すように、保護テープ３にこの保護テープ３を剥がす
ためのテープ７を貼り付け、パターン形成面１’から保
護テープ３を剥離する。次に、図１５（ａ）に示すよう
なフラットリング８をウェーハの固定用シート９に固着
してシート９の弛みや皺などの発生を防止した状態で、
図１５（ｂ）に示す如くフラットリング８の開口内のシ
ート９上にチップ１を固着する。そして、上記チップ１
を固着したシート９とフラットリング８をダイシング用
のチャックテーブル１０に固定し、ダイシング用ブレー
ド１１でダイシング（フルカット）し、個々のチップ１
２に切断分離する（図１６参照）。次に、図１７に示す
ようにシート９の下方からピックアップニードル１３を
シート９を貫通させてチップ１２の裏面に当てて上方に
押圧することにより個々のチップ１２をシート９から剥
離し、図１８に示すようにリードフレームのアイランド
１４に導電性ペースト等のダイボンディング用接着剤を
用いてマウントする。その後、図示しないがリードフレ
ームのインナーリード部とチップ１２の各パッドとをワ
イヤボンディングし、樹脂製やセラミック製のパッケー
ジに封止して半導体装置を完成する。
了したウェーハ１の裏面をポーラスチャックテーブル２
上に固定し、貼り付けローラー４を回転させながら図示
矢印方向に移動させて、保護テープ３をウェーハ１のパ
ターン形成面１’に貼り付ける。次に、図１３に示すよ
うに、上記保護テープ３を貼り付けたパターン形成面
１’を下にしてチャックテーブル５に固定し、ウェーハ
１の裏面を研削用砥石６で所定の厚さ（完成時の最終的
なチップ厚）まで研削及び研磨する。その後、図１４に
示すように、保護テープ３にこの保護テープ３を剥がす
ためのテープ７を貼り付け、パターン形成面１’から保
護テープ３を剥離する。次に、図１５（ａ）に示すよう
なフラットリング８をウェーハの固定用シート９に固着
してシート９の弛みや皺などの発生を防止した状態で、
図１５（ｂ）に示す如くフラットリング８の開口内のシ
ート９上にチップ１を固着する。そして、上記チップ１
を固着したシート９とフラットリング８をダイシング用
のチャックテーブル１０に固定し、ダイシング用ブレー
ド１１でダイシング（フルカット）し、個々のチップ１
２に切断分離する（図１６参照）。次に、図１７に示す
ようにシート９の下方からピックアップニードル１３を
シート９を貫通させてチップ１２の裏面に当てて上方に
押圧することにより個々のチップ１２をシート９から剥
離し、図１８に示すようにリードフレームのアイランド
１４に導電性ペースト等のダイボンディング用接着剤を
用いてマウントする。その後、図示しないがリードフレ
ームのインナーリード部とチップ１２の各パッドとをワ
イヤボンディングし、樹脂製やセラミック製のパッケー
ジに封止して半導体装置を完成する。
【０００８】しかしながら、上記のようなウェーハの分
割方法及び半導体装置の製造方法では、下記（ａ）〜
（ｃ）に示すような問題がある。
割方法及び半導体装置の製造方法では、下記（ａ）〜
（ｃ）に示すような問題がある。
【０００９】（ａ）薄厚研削時にウェーハが割れ易い。
保護テープを貼り付けて研削を行っても、研削時の歪み
によりウェーハが反ってしまい、このために研削装置内
での搬送時に引っ掛かったりして破損する。また、ウェ
ーハが薄くなったり大口径化されるに従いウェーハの強
度が低下するため、現状のようにウェーハを薄くした
後、ウェーハ単体を搬送して種々の処理を施す方法では
破損する確率が高くなる。例えば、ウェーハが４００μ
ｍの厚さでは１．６Ｋｇｆ／ｍｍ２程度の応力まで耐え
られるが、厚さが２００μｍになると０．４Ｋｇｆ／ｍ
ｍ２と１／４にまで低下する。
保護テープを貼り付けて研削を行っても、研削時の歪み
によりウェーハが反ってしまい、このために研削装置内
での搬送時に引っ掛かったりして破損する。また、ウェ
ーハが薄くなったり大口径化されるに従いウェーハの強
度が低下するため、現状のようにウェーハを薄くした
後、ウェーハ単体を搬送して種々の処理を施す方法では
破損する確率が高くなる。例えば、ウェーハが４００μ
ｍの厚さでは１．６Ｋｇｆ／ｍｍ２程度の応力まで耐え
られるが、厚さが２００μｍになると０．４Ｋｇｆ／ｍ
ｍ２と１／４にまで低下する。
【００１０】（ｂ）パターン形成面の保護とダイシング
時のウェーハ保持用として二枚のシートを使用するた
め、これらの貼り付け、剥離、貼り付けと工程がそれぞ
れ必要となり、材料費が高くなり製造工程も増加する。
時のウェーハ保持用として二枚のシートを使用するた
め、これらの貼り付け、剥離、貼り付けと工程がそれぞ
れ必要となり、材料費が高くなり製造工程も増加する。
【００１１】（ｃ）ダイシングを行った場合、ウェーハ
の裏面側のチッピングが大きくなり、チップの抗折強度
の低下を招く。しかも、従来は種々の特性モニター用の
トランジスタ、抵抗、コンデンサー等（これらをＴＥ
Ｇ：Test Element Groupと称する）をチップ内に配置し
ていたが、近年は高集積化を図るためにダイシングライ
ン上に配置されるようになった。周知の通り、これらの
素子は酸化膜、アルミニウム等で構成されており、ダイ
ヤモンドブレードを用いてダイシングを行う際に、砥石
の目詰まりを起こし易く、切れ味を阻害する材料であ
る。このため、ダイシングライン上にＴＥＧが配置され
ている場合には、ウェーハの裏面側のチッピングが更に
大きくなる。一般に半導体基板として使用されている材
料はシリコンやＧａＡｓ等の脆性材であるために、クラ
ック等が存在すると抗折強度の低下を招きやすい。
の裏面側のチッピングが大きくなり、チップの抗折強度
の低下を招く。しかも、従来は種々の特性モニター用の
トランジスタ、抵抗、コンデンサー等（これらをＴＥ
Ｇ：Test Element Groupと称する）をチップ内に配置し
ていたが、近年は高集積化を図るためにダイシングライ
ン上に配置されるようになった。周知の通り、これらの
素子は酸化膜、アルミニウム等で構成されており、ダイ
ヤモンドブレードを用いてダイシングを行う際に、砥石
の目詰まりを起こし易く、切れ味を阻害する材料であ
る。このため、ダイシングライン上にＴＥＧが配置され
ている場合には、ウェーハの裏面側のチッピングが更に
大きくなる。一般に半導体基板として使用されている材
料はシリコンやＧａＡｓ等の脆性材であるために、クラ
ック等が存在すると抗折強度の低下を招きやすい。
【００１２】このような問題を解決する技術として、特
許公報第２７３７８５９号には、ウェーハの表面パター
ン側から所定の深さに切り込みを入れ、そのウェーハの
表面パターン側及び固定治具をベースフィルムに接着し
た後、ウェーハの裏面を研磨することにより個々のチッ
プに分割する半導体チップの製造方法が提案されてい
る。
許公報第２７３７８５９号には、ウェーハの表面パター
ン側から所定の深さに切り込みを入れ、そのウェーハの
表面パターン側及び固定治具をベースフィルムに接着し
た後、ウェーハの裏面を研磨することにより個々のチッ
プに分割する半導体チップの製造方法が提案されてい
る。
【００１３】しかしながら、この特許公報に記載されて
いるような半導体チップの製造方法では、分割されたチ
ップをベースフィルムから剥がす際に、ベースフィルム
の裏面から突き上げ治具でベースフィルムを変形させて
剥がす必要がある。上記シートはウェーハの素子形成面
に貼り付けられており、素子形成面を突き上げ治具で突
き上げるため、半導体素子へダメージが発生する恐れが
ある。
いるような半導体チップの製造方法では、分割されたチ
ップをベースフィルムから剥がす際に、ベースフィルム
の裏面から突き上げ治具でベースフィルムを変形させて
剥がす必要がある。上記シートはウェーハの素子形成面
に貼り付けられており、素子形成面を突き上げ治具で突
き上げるため、半導体素子へダメージが発生する恐れが
ある。
【００１４】また、上記突き上げ治具を用いることによ
る半導体素子へのダメージを防止するために、例えば特
開平５−７４９３４号公報には、ウェーハの裏面を研削
して個々のチップに分割した後、ウェーハの裏面にダイ
ボンド用テープを貼り付け、その後粘着シートを剥がす
方法が記載されている。
る半導体素子へのダメージを防止するために、例えば特
開平５−７４９３４号公報には、ウェーハの裏面を研削
して個々のチップに分割した後、ウェーハの裏面にダイ
ボンド用テープを貼り付け、その後粘着シートを剥がす
方法が記載されている。
【００１５】しかし、この公開公報に記載されているよ
うな薄型チップの形成方法では、ダイボンド用テープの
みで分割されたチップを保持するため、チップを平坦に
保持することができず、搬送時にチップ間で干渉してチ
ッピング等の品質劣化が発生するという新たな問題を生
じる。
うな薄型チップの形成方法では、ダイボンド用テープの
みで分割されたチップを保持するため、チップを平坦に
保持することができず、搬送時にチップ間で干渉してチ
ッピング等の品質劣化が発生するという新たな問題を生
じる。
【００１６】
【発明が解決しようとする課題】上記のように従来のウ
ェーハの分割方法及び半導体装置の製造方法は、薄厚研
削時や搬送時にウェーハが割れやすく、ダイシングを行
った場合にウェーハの裏面側のチッピングが大きくな
り、チップの抗折応力の低下を招くという問題があっ
た。
ェーハの分割方法及び半導体装置の製造方法は、薄厚研
削時や搬送時にウェーハが割れやすく、ダイシングを行
った場合にウェーハの裏面側のチッピングが大きくな
り、チップの抗折応力の低下を招くという問題があっ
た。
【００１７】この問題を解決するために、ウェーハの素
子形成面に切り込みを入れた後、裏面を研磨して個々の
ペレットに分割する方法が提案されているが、ピックア
ップする際に半導体素子にダメージを与えたり、搬送時
にチップ間で干渉してチッピング等の品質劣化が発生す
るという問題があった。
子形成面に切り込みを入れた後、裏面を研磨して個々の
ペレットに分割する方法が提案されているが、ピックア
ップする際に半導体素子にダメージを与えたり、搬送時
にチップ間で干渉してチッピング等の品質劣化が発生す
るという問題があった。
【００１８】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、薄厚研削時や搬
送時のウェーハの割れやチッピングを抑制でき、品質劣
化を防止できるウェーハの分割方法及び半導体装置の製
造方法を提供することにある。
れたもので、その目的とするところは、薄厚研削時や搬
送時のウェーハの割れやチッピングを抑制でき、品質劣
化を防止できるウェーハの分割方法及び半導体装置の製
造方法を提供することにある。
【００１９】
【課題を解決するための手段】この発明の請求項１に記
載したウェーハの分割方法は、半導体素子が形成された
ウェーハのダイシングラインまたはチップ分割ラインに
沿って、上記半導体素子の形成面側から完成時のチップ
の厚さよりも深い溝を形成する工程と、上記ウェーハに
おける半導体素子の形成面上に保持部材を貼り付ける工
程と、上記ウェーハの裏面を上記完成時のチップの厚さ
まで研削及び研磨し、ウェーハを個々のチップに分離す
る工程と、分離された複数のチップをポーラス吸着にて
保持しつつ搬送する工程とを具備することを特徴として
いる。
載したウェーハの分割方法は、半導体素子が形成された
ウェーハのダイシングラインまたはチップ分割ラインに
沿って、上記半導体素子の形成面側から完成時のチップ
の厚さよりも深い溝を形成する工程と、上記ウェーハに
おける半導体素子の形成面上に保持部材を貼り付ける工
程と、上記ウェーハの裏面を上記完成時のチップの厚さ
まで研削及び研磨し、ウェーハを個々のチップに分離す
る工程と、分離された複数のチップをポーラス吸着にて
保持しつつ搬送する工程とを具備することを特徴として
いる。
【００２０】また、この発明の請求項２に記載したウェ
ーハの分割方法は、半導体素子が形成されたウェーハの
ダイシングラインまたはチップ分割ラインに沿って、上
記半導体素子の形成面側から完成時のチップの厚さより
も深い溝を形成する工程と、上記ウェーハにおける半導
体素子の形成面上に第１の保持部材を貼り付ける工程
と、上記ウェーハの裏面を上記完成時のチップの厚さま
で研削及び研磨し、ウェーハを個々のチップに分離する
工程と、分離された複数のチップをポーラス吸着にて保
持しつつ搬送する工程と、分離された複数のチップの裏
面をフラットリングを有する第２の保持部材に貼り付け
る工程と、上記第１の保持部材を剥がす工程とを具備す
ることを特徴としている。
ーハの分割方法は、半導体素子が形成されたウェーハの
ダイシングラインまたはチップ分割ラインに沿って、上
記半導体素子の形成面側から完成時のチップの厚さより
も深い溝を形成する工程と、上記ウェーハにおける半導
体素子の形成面上に第１の保持部材を貼り付ける工程
と、上記ウェーハの裏面を上記完成時のチップの厚さま
で研削及び研磨し、ウェーハを個々のチップに分離する
工程と、分離された複数のチップをポーラス吸着にて保
持しつつ搬送する工程と、分離された複数のチップの裏
面をフラットリングを有する第２の保持部材に貼り付け
る工程と、上記第１の保持部材を剥がす工程とを具備す
ることを特徴としている。
【００２１】請求項３に示すように、請求項１または２
に記載のウェーハの分離方法において、前記ポーラス吸
着に用いる吸着材の吸着面は、実質的に平面であること
を特徴とする。
に記載のウェーハの分離方法において、前記ポーラス吸
着に用いる吸着材の吸着面は、実質的に平面であること
を特徴とする。
【００２２】請求項４に示すように、請求項１または２
に記載のウェーハの分離方法において、前記分離された
複数のチップをポーラス吸着にて保持しつつ搬送する工
程は、前記分離された複数のチップの裏面側を吸着して
保持しつつ搬送するものであり、前記ポーラス吸着に用
いる吸着材の吸着面は、凹面であることを特徴とする。
に記載のウェーハの分離方法において、前記分離された
複数のチップをポーラス吸着にて保持しつつ搬送する工
程は、前記分離された複数のチップの裏面側を吸着して
保持しつつ搬送するものであり、前記ポーラス吸着に用
いる吸着材の吸着面は、凹面であることを特徴とする。
【００２３】請求項５に示すように、請求項１または２
に記載のウェーハの分離方法において、前記分離された
複数のチップをポーラス吸着にて保持しつつ搬送する工
程は、前記分離された複数のチップの表面側を前記保持
部材を吸着して保持しつつ搬送するものであり、前記ポ
ーラス吸着に用いる吸着材の吸着面は、凸面であること
を特徴とする。
に記載のウェーハの分離方法において、前記分離された
複数のチップをポーラス吸着にて保持しつつ搬送する工
程は、前記分離された複数のチップの表面側を前記保持
部材を吸着して保持しつつ搬送するものであり、前記ポ
ーラス吸着に用いる吸着材の吸着面は、凸面であること
を特徴とする。
【００２４】請求項６に示すように、請求項１乃至５い
ずれか１つの項に記載のウェーハの分離方法において、
前記ポーラス吸着に用いる吸着材は、吸着穴径が０．５
ｍｍ以下で、穴の密度が１ｍｍ２あたり少なくとも１個
の板状であることを特徴とする。
ずれか１つの項に記載のウェーハの分離方法において、
前記ポーラス吸着に用いる吸着材は、吸着穴径が０．５
ｍｍ以下で、穴の密度が１ｍｍ２あたり少なくとも１個
の板状であることを特徴とする。
【００２５】請求項７に示すように、請求項１乃至６い
ずれか１つの項に記載のウェーハの分離方法において、
前記ポーラス吸着に用いる吸着材は、多孔質セラミック
であることを特徴とする。
ずれか１つの項に記載のウェーハの分離方法において、
前記ポーラス吸着に用いる吸着材は、多孔質セラミック
であることを特徴とする。
【００２６】請求項８に示すように、請求項２乃至７い
ずれか１つの項に記載のウェーハの分離方法において、
前記第２の保持部材は、チップを貼り付ける面に紫外線
硬化性粘着剤を塗布したシートをフラットリングに貼り
付けたものであり、紫外線を照射して硬化させた後、前
記第１の保持部材を剥がすことを特徴とする。
ずれか１つの項に記載のウェーハの分離方法において、
前記第２の保持部材は、チップを貼り付ける面に紫外線
硬化性粘着剤を塗布したシートをフラットリングに貼り
付けたものであり、紫外線を照射して硬化させた後、前
記第１の保持部材を剥がすことを特徴とする。
【００２７】更に、請求項９に示すように、請求項１乃
至８いずれか１つの項に記載のウェーハの分離方法にお
いて、前記分離された複数のチップをポーラス吸着にて
保持しつつ搬送する工程の後に、前記分離された複数の
チップを洗浄する工程を更に具備することを特徴とす
る。
至８いずれか１つの項に記載のウェーハの分離方法にお
いて、前記分離された複数のチップをポーラス吸着にて
保持しつつ搬送する工程の後に、前記分離された複数の
チップを洗浄する工程を更に具備することを特徴とす
る。
【００２８】この発明の請求項１０に記載した半導体装
置の製造方法は、ウェーハの主表面に半導体素子を形成
する工程と、上記ウェーハのダイシングラインまたはチ
ップ分割ラインに沿って、上記ウェーハの主表面から完
成時のチップの厚さよりも深い溝を形成する工程と、上
記ウェーハの主表面上に保持部材を貼り付ける工程と、
上記ウェーハの裏面を上記完成時のチップの厚さまで研
削及び研磨し、ウェーハを個々のチップに分離する工程
と、分離された複数のチップをポーラス吸着にて保持し
つつ搬送する工程と、搬送された個々のチップをリード
フレームにマウントし、パッケージに封止する工程とを
具備することを特徴としている。
置の製造方法は、ウェーハの主表面に半導体素子を形成
する工程と、上記ウェーハのダイシングラインまたはチ
ップ分割ラインに沿って、上記ウェーハの主表面から完
成時のチップの厚さよりも深い溝を形成する工程と、上
記ウェーハの主表面上に保持部材を貼り付ける工程と、
上記ウェーハの裏面を上記完成時のチップの厚さまで研
削及び研磨し、ウェーハを個々のチップに分離する工程
と、分離された複数のチップをポーラス吸着にて保持し
つつ搬送する工程と、搬送された個々のチップをリード
フレームにマウントし、パッケージに封止する工程とを
具備することを特徴としている。
【００２９】また、この発明の請求項１１に記載した半
導体装置の製造方法は、ウェーハの主表面に半導体素子
を形成する工程と、上記ウェーハのダイシングラインま
たはチップ分割ラインに沿って、上記ウェーハの主表面
から完成時のチップの厚さよりも深い溝を形成する工程
と、上記ウェーハの主表面上に第１の保持部材を貼り付
ける工程と、上記ウェーハの裏面を上記完成時のチップ
の厚さまで研削及び研磨し、ウェーハを個々のチップに
分離する工程と、分離された複数のチップをポーラス吸
着にて保持しつつ搬送する工程と、分離された複数のチ
ップの裏面をフラットリングを有する第２の保持部材に
貼り付ける工程と、上記第１の保持部材を剥がす工程
と、個々のチップをリードフレームにマウントし、パッ
ケージに封止する工程とを具備することを特徴としてい
る。
導体装置の製造方法は、ウェーハの主表面に半導体素子
を形成する工程と、上記ウェーハのダイシングラインま
たはチップ分割ラインに沿って、上記ウェーハの主表面
から完成時のチップの厚さよりも深い溝を形成する工程
と、上記ウェーハの主表面上に第１の保持部材を貼り付
ける工程と、上記ウェーハの裏面を上記完成時のチップ
の厚さまで研削及び研磨し、ウェーハを個々のチップに
分離する工程と、分離された複数のチップをポーラス吸
着にて保持しつつ搬送する工程と、分離された複数のチ
ップの裏面をフラットリングを有する第２の保持部材に
貼り付ける工程と、上記第１の保持部材を剥がす工程
と、個々のチップをリードフレームにマウントし、パッ
ケージに封止する工程とを具備することを特徴としてい
る。
【００３０】請求項１２に示すように、請求項１０また
は１１に記載の半導体装置の製造方法において、前記ポ
ーラス吸着に用いる吸着材の吸着面は、実質的に平面で
あることを特徴とする。
は１１に記載の半導体装置の製造方法において、前記ポ
ーラス吸着に用いる吸着材の吸着面は、実質的に平面で
あることを特徴とする。
【００３１】請求項１３に示すように、請求項１０また
は１１に記載の半導体装置の製造方法において、前記分
離された複数のチップをポーラス吸着にて保持しつつ搬
送する工程は、前記分離された複数のチップの裏面側を
吸着して保持しつつ搬送するものであり、前記ポーラス
吸着に用いる吸着材の吸着面は、凹面であることを特徴
とする。
は１１に記載の半導体装置の製造方法において、前記分
離された複数のチップをポーラス吸着にて保持しつつ搬
送する工程は、前記分離された複数のチップの裏面側を
吸着して保持しつつ搬送するものであり、前記ポーラス
吸着に用いる吸着材の吸着面は、凹面であることを特徴
とする。
【００３２】請求項１４に示すように、請求項１０また
は１１に記載の半導体装置の製造方法において、前記分
離された複数のチップをポーラス吸着にて保持しつつ搬
送する工程は、前記分離された複数のチップの表面側の
前記保持部材を吸着して保持しつつ搬送するものであ
り、前記ポーラス吸着に用いる吸着材の吸着面は、凸面
であることを特徴とする。
は１１に記載の半導体装置の製造方法において、前記分
離された複数のチップをポーラス吸着にて保持しつつ搬
送する工程は、前記分離された複数のチップの表面側の
前記保持部材を吸着して保持しつつ搬送するものであ
り、前記ポーラス吸着に用いる吸着材の吸着面は、凸面
であることを特徴とする。
【００３３】請求項１５に示すように、請求項１０乃至
１４いずれか１つの項に記載の半導体装置の製造方法に
おいて、前記ポーラス吸着に用いる吸着材は、吸着穴径
が０．５ｍｍ以下で、穴の密度が１ｍｍ２あたり少なく
とも１個の板状であることを特徴とする。
１４いずれか１つの項に記載の半導体装置の製造方法に
おいて、前記ポーラス吸着に用いる吸着材は、吸着穴径
が０．５ｍｍ以下で、穴の密度が１ｍｍ２あたり少なく
とも１個の板状であることを特徴とする。
【００３４】請求項１６に示すように、請求項１０乃至
１５いずれか１つの項に記載の半導体装置の製造方法に
おいて、前記ポーラス吸着に用いる吸着材は、多孔質セ
ラミックであることを特徴とする。
１５いずれか１つの項に記載の半導体装置の製造方法に
おいて、前記ポーラス吸着に用いる吸着材は、多孔質セ
ラミックであることを特徴とする。
【００３５】請求項１７に示すように、請求項１１乃至
１６いずれか１つの項に記載の半導体装置の製造方法に
おいて、前記第２の保持部材は、チップを貼り付ける面
に紫外線硬化性粘着剤を塗布したシートをフラットリン
グに貼り付けたものであり、紫外線を照射して硬化させ
た後、第１の保持部材を剥がすことを特徴とする。
１６いずれか１つの項に記載の半導体装置の製造方法に
おいて、前記第２の保持部材は、チップを貼り付ける面
に紫外線硬化性粘着剤を塗布したシートをフラットリン
グに貼り付けたものであり、紫外線を照射して硬化させ
た後、第１の保持部材を剥がすことを特徴とする。
【００３６】更に、請求項１８に示すように、請求項１
０乃至１７いずれか１つの項に記載の半導体装置の製造
方法において、前記分離された複数のチップをポーラス
吸着にて保持しつつ搬送する工程の後に、前記分離され
た複数のチップを洗浄する工程を更に具備することを特
徴とする。
０乃至１７いずれか１つの項に記載の半導体装置の製造
方法において、前記分離された複数のチップをポーラス
吸着にて保持しつつ搬送する工程の後に、前記分離され
た複数のチップを洗浄する工程を更に具備することを特
徴とする。
【００３７】請求項１のようなウェーハの分割方法によ
れば、ウェーハの素子形成面側から完成時のチップの厚
さよりも深い溝を形成し、このウェーハの裏面を完成時
のチップの厚さまで研削及び研磨することによってウェ
ーハを個々のチップに分離するので、ウェーハの割れや
チッピングを抑制できる。また、分離された複数のチッ
プをポーラス吸着にて保持しつつ搬送するので、チップ
間で干渉してチッピングが発生するのを抑制できる。こ
れによって、品質劣化を防止でき高品質化と歩留まりの
向上が図れる。
れば、ウェーハの素子形成面側から完成時のチップの厚
さよりも深い溝を形成し、このウェーハの裏面を完成時
のチップの厚さまで研削及び研磨することによってウェ
ーハを個々のチップに分離するので、ウェーハの割れや
チッピングを抑制できる。また、分離された複数のチッ
プをポーラス吸着にて保持しつつ搬送するので、チップ
間で干渉してチッピングが発生するのを抑制できる。こ
れによって、品質劣化を防止でき高品質化と歩留まりの
向上が図れる。
【００３８】また、請求項２のようなウェーハの分割方
法によれば、ウェーハの素子形成面側から完成時のチッ
プの厚さよりも深い溝を形成し、このウェーハの裏面を
完成時のチップの厚さまで研削及び研磨することによっ
てウェーハを個々のチップに分離するので、ウェーハの
割れやチッピングを抑制できる。また、分離された複数
のチップをポーラス吸着にて保持しつつ搬送するので、
チップ間で干渉してチッピングが発生するのを抑制でき
る。更に、フラットリングを有する第２の保持部材にチ
ップの裏面側を貼り付け、第１の保持部材を剥がすの
で、ピックアップする際に半導体素子にダメージを与え
るのを防止でき、且つ分割されたチップをフラットリン
グによって平坦に保持できるので、搬送時にチップ間で
干渉してチッピングが発生するのを抑制できる。これに
よって、品質劣化を防止でき高品質化と歩留まりの向上
が図れる。
法によれば、ウェーハの素子形成面側から完成時のチッ
プの厚さよりも深い溝を形成し、このウェーハの裏面を
完成時のチップの厚さまで研削及び研磨することによっ
てウェーハを個々のチップに分離するので、ウェーハの
割れやチッピングを抑制できる。また、分離された複数
のチップをポーラス吸着にて保持しつつ搬送するので、
チップ間で干渉してチッピングが発生するのを抑制でき
る。更に、フラットリングを有する第２の保持部材にチ
ップの裏面側を貼り付け、第１の保持部材を剥がすの
で、ピックアップする際に半導体素子にダメージを与え
るのを防止でき、且つ分割されたチップをフラットリン
グによって平坦に保持できるので、搬送時にチップ間で
干渉してチッピングが発生するのを抑制できる。これに
よって、品質劣化を防止でき高品質化と歩留まりの向上
が図れる。
【００３９】請求項３に記載したように、ポーラス吸着
に用いる吸着材の吸着面は、実質的に平面であることが
好ましい。
に用いる吸着材の吸着面は、実質的に平面であることが
好ましい。
【００４０】請求項４に記載したように、分離された複
数のチップの裏面側を吸着して保持しつつ搬送する場合
には、ポーラス吸着に用いる吸着材の吸着面を凹面にす
れば、チップの裏面側の間隔を広げることができ、チッ
プ間の干渉をより抑制できる。
数のチップの裏面側を吸着して保持しつつ搬送する場合
には、ポーラス吸着に用いる吸着材の吸着面を凹面にす
れば、チップの裏面側の間隔を広げることができ、チッ
プ間の干渉をより抑制できる。
【００４１】請求項５に記載したように、分離された複
数のチップの表面側の保持部材を吸着して保持しつつ搬
送する場合には、ポーラス吸着に用いる吸着材の吸着面
を凸面にすれば、チップの裏面側の間隔を広げることが
でき、チップ間の干渉をより抑制できる。
数のチップの表面側の保持部材を吸着して保持しつつ搬
送する場合には、ポーラス吸着に用いる吸着材の吸着面
を凸面にすれば、チップの裏面側の間隔を広げることが
でき、チップ間の干渉をより抑制できる。
【００４２】請求項６に記載したように、吸着穴径が
０．５ｍｍ以下で、穴の密度が１ｍｍ ２あたり少なくと
も１個の板状の吸着材を用いることにより、分割された
チップをほぼ平坦あるいはアールを付けて（凹面状ある
いは凸面状）保持し、チップ間の干渉を防止しつつ搬送
できる。
０．５ｍｍ以下で、穴の密度が１ｍｍ ２あたり少なくと
も１個の板状の吸着材を用いることにより、分割された
チップをほぼ平坦あるいはアールを付けて（凹面状ある
いは凸面状）保持し、チップ間の干渉を防止しつつ搬送
できる。
【００４３】上記吸着材としては、請求項７に記載した
ように、多孔質セラミックが好適である。
ように、多孔質セラミックが好適である。
【００４４】請求項８に記載したように、第２の保持部
材として、チップを貼り付ける面に紫外線硬化性粘着剤
を塗布したシートをフラットリングに貼り付けたものを
用いれば、紫外線を照射して硬化させることにより、容
易に第１の保持部材を剥がすことができる。
材として、チップを貼り付ける面に紫外線硬化性粘着剤
を塗布したシートをフラットリングに貼り付けたものを
用いれば、紫外線を照射して硬化させることにより、容
易に第１の保持部材を剥がすことができる。
【００４５】更に、請求項９に記載したように、分離さ
れた複数のチップをポーラス吸着にて保持しつつ洗浄用
ステージ上に搬送して洗浄すれば、ウェーハの分割と洗
浄を連続的に効率よく実行できる。
れた複数のチップをポーラス吸着にて保持しつつ洗浄用
ステージ上に搬送して洗浄すれば、ウェーハの分割と洗
浄を連続的に効率よく実行できる。
【００４６】請求項１０のような半導体装置の製造方法
によれば、ウェーハの素子形成面側から完成時のチップ
の厚さよりも深い溝を形成し、このウェーハの裏面を完
成時のチップの厚さまで研削及び研磨することによって
ウェーハを個々のチップに分離するので、ウェーハの割
れやチッピングを抑制できる。また、分離された複数の
チップをポーラス吸着にて保持しつつダイボンダに搬送
するので、チップ間で干渉してチッピングが発生するの
を抑制できる。これによって、半導体装置の品質劣化を
防止でき高品質化と製造歩留まりの向上が図れる。
によれば、ウェーハの素子形成面側から完成時のチップ
の厚さよりも深い溝を形成し、このウェーハの裏面を完
成時のチップの厚さまで研削及び研磨することによって
ウェーハを個々のチップに分離するので、ウェーハの割
れやチッピングを抑制できる。また、分離された複数の
チップをポーラス吸着にて保持しつつダイボンダに搬送
するので、チップ間で干渉してチッピングが発生するの
を抑制できる。これによって、半導体装置の品質劣化を
防止でき高品質化と製造歩留まりの向上が図れる。
【００４７】また、請求項１１のような半導体装置の製
造方法によれば、ウェーハの素子形成面側から完成時の
チップの厚さよりも深い溝を形成し、このウェーハの裏
面を完成時のチップの厚さまで研削及び研磨することに
よってウェーハを個々のチップに分離するので、ウェー
ハの割れやチッピングを抑制できる。また、分離された
複数のチップをポーラス吸着にて保持しつつ搬送するの
でチップ間で干渉してチッピングが発生するのを抑制で
きる。更に、フラットリングを有する第２の保持部材に
チップの裏面側を貼り付け、第１の保持部材を剥がすの
で、リードフレームにマウントするためにピックアップ
する際に半導体素子にダメージを与えるのを防止でき、
且つ分割されたチップをフラットリングによって平坦に
保持できるので、搬送時にチップ間で干渉してチッピン
グが発生するのを抑制できる。これによって、半導体装
置の品質劣化を防止でき高品質化と製造歩留まりの向上
が図れる。
造方法によれば、ウェーハの素子形成面側から完成時の
チップの厚さよりも深い溝を形成し、このウェーハの裏
面を完成時のチップの厚さまで研削及び研磨することに
よってウェーハを個々のチップに分離するので、ウェー
ハの割れやチッピングを抑制できる。また、分離された
複数のチップをポーラス吸着にて保持しつつ搬送するの
でチップ間で干渉してチッピングが発生するのを抑制で
きる。更に、フラットリングを有する第２の保持部材に
チップの裏面側を貼り付け、第１の保持部材を剥がすの
で、リードフレームにマウントするためにピックアップ
する際に半導体素子にダメージを与えるのを防止でき、
且つ分割されたチップをフラットリングによって平坦に
保持できるので、搬送時にチップ間で干渉してチッピン
グが発生するのを抑制できる。これによって、半導体装
置の品質劣化を防止でき高品質化と製造歩留まりの向上
が図れる。
【００４８】請求項１２に記載したように、ポーラス吸
着に用いる吸着材の吸着面は、実質的に平面であること
が好ましい。
着に用いる吸着材の吸着面は、実質的に平面であること
が好ましい。
【００４９】請求項１３に記載したように、分離された
複数のチップの裏面側を吸着して保持しつつ搬送する場
合には、ポーラス吸着に用いる吸着材の吸着面を凹面に
すれば、チップの裏面側の間隔を広げることができ、チ
ップ間の干渉をより抑制できる。
複数のチップの裏面側を吸着して保持しつつ搬送する場
合には、ポーラス吸着に用いる吸着材の吸着面を凹面に
すれば、チップの裏面側の間隔を広げることができ、チ
ップ間の干渉をより抑制できる。
【００５０】請求項１４に記載したように、分離された
複数のチップの表面側の保持部材を吸着して保持しつつ
搬送する場合には、ポーラス吸着に用いる吸着材の吸着
面を凸面にすれば、チップの裏面側の間隔を広げること
ができ、チップ間の干渉をより抑制できる。
複数のチップの表面側の保持部材を吸着して保持しつつ
搬送する場合には、ポーラス吸着に用いる吸着材の吸着
面を凸面にすれば、チップの裏面側の間隔を広げること
ができ、チップ間の干渉をより抑制できる。
【００５１】請求項１５に記載したように、吸着穴径が
０．５ｍｍ以下で、穴の密度が１ｍｍ２あたり少なくと
も１個の板状の吸着材を用いることにより、分割された
チップをほぼ平坦あるいはアールを付けて（凹面状ある
いは凸面状）保持し、チップ間の干渉を防止しつつ搬送
できる。
０．５ｍｍ以下で、穴の密度が１ｍｍ２あたり少なくと
も１個の板状の吸着材を用いることにより、分割された
チップをほぼ平坦あるいはアールを付けて（凹面状ある
いは凸面状）保持し、チップ間の干渉を防止しつつ搬送
できる。
【００５２】上記吸着材としては、請求項１６に記載し
たように、多孔質セラミックが好適である。
たように、多孔質セラミックが好適である。
【００５３】請求項１７に記載したように、第２の保持
部材として、チップを貼り付ける面に紫外線硬化性粘着
剤を塗布したシートをフラットリングに貼り付けたもの
を用いれば、紫外線を照射して硬化させることにより、
容易に第１の保持部材を剥がすことができる。
部材として、チップを貼り付ける面に紫外線硬化性粘着
剤を塗布したシートをフラットリングに貼り付けたもの
を用いれば、紫外線を照射して硬化させることにより、
容易に第１の保持部材を剥がすことができる。
【００５４】更に、請求項１８に記載したように、分離
された複数のチップをポーラス吸着にて保持しつつ洗浄
用ステージ上に搬送して洗浄すれば、ウェーハの分割と
洗浄を連続的に実行でき、効率よく半導体装置を製造で
きる。
された複数のチップをポーラス吸着にて保持しつつ洗浄
用ステージ上に搬送して洗浄すれば、ウェーハの分割と
洗浄を連続的に実行でき、効率よく半導体装置を製造で
きる。
【００５５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１乃至図９はそれぞ
れ、この発明の第１の実施の形態に係るウェーハの分割
方法及び半導体装置の製造方法について説明するための
もので、図１はダイシングラインに沿ってウェーハに溝
を形成する工程、図２はウェーハに表面保護テープを貼
り付ける工程、図３はウェーハ裏面の研削及び研磨工程
（分割工程）、図４は分割されたウェーハをポーラス吸
着によって保持する工程、図５はチップを搬送する工
程、図６はチップを洗浄する工程、図７（ａ）〜（ｄ）
は搬送したチップをリードフレームにマウントする工
程、図８はダイボンディング工程、及び図９はパッケー
ジに封止する工程をそれぞれ示している。
いて図面を参照して説明する。図１乃至図９はそれぞ
れ、この発明の第１の実施の形態に係るウェーハの分割
方法及び半導体装置の製造方法について説明するための
もので、図１はダイシングラインに沿ってウェーハに溝
を形成する工程、図２はウェーハに表面保護テープを貼
り付ける工程、図３はウェーハ裏面の研削及び研磨工程
（分割工程）、図４は分割されたウェーハをポーラス吸
着によって保持する工程、図５はチップを搬送する工
程、図６はチップを洗浄する工程、図７（ａ）〜（ｄ）
は搬送したチップをリードフレームにマウントする工
程、図８はダイボンディング工程、及び図９はパッケー
ジに封止する工程をそれぞれ示している。
【００５６】図１乃至図９において、２１は各種の半導
体素子が形成されたウェーハ、２１’はパターン形成面
（ウェーハ２１の主表面）、２２はダイシングラインま
たはチップ分割ラインに沿って形成された溝、２３はダ
イシング用チャックテーブル、２４はダイシング用ブレ
ード、２６は表面保護テープ、２７は裏面研削用チャッ
クテーブル、２８は裏面研削用砥石、２９は切断分離後
のチップ、２９’はチップの主表面、３０は吸着材、３
１はリードフレームのアイランド（ベッド）、３２は導
電性ペースト等のダイボンディング用接着剤、３３は樹
脂パッケージまたはセラミックパッケージ、３４はリー
ドフレーム、３５はボンディングワイヤ、３６は接着テ
ープ、３７はリード、４０はディスペンサ、４２は表面
保護テープ、４３はフラットリング、４４はコレット、
４８はチップトレイ、５０は洗浄用のテーブル、５１は
ノズル、５２はステージ、及び５３はローラーである。
体素子が形成されたウェーハ、２１’はパターン形成面
（ウェーハ２１の主表面）、２２はダイシングラインま
たはチップ分割ラインに沿って形成された溝、２３はダ
イシング用チャックテーブル、２４はダイシング用ブレ
ード、２６は表面保護テープ、２７は裏面研削用チャッ
クテーブル、２８は裏面研削用砥石、２９は切断分離後
のチップ、２９’はチップの主表面、３０は吸着材、３
１はリードフレームのアイランド（ベッド）、３２は導
電性ペースト等のダイボンディング用接着剤、３３は樹
脂パッケージまたはセラミックパッケージ、３４はリー
ドフレーム、３５はボンディングワイヤ、３６は接着テ
ープ、３７はリード、４０はディスペンサ、４２は表面
保護テープ、４３はフラットリング、４４はコレット、
４８はチップトレイ、５０は洗浄用のテーブル、５１は
ノズル、５２はステージ、及び５３はローラーである。
【００５７】先ず、周知の製造工程にしたがってウェー
ハ中に各種の半導体素子を形成した後、図１に示す如く
ウェーハ２１をパターン形成面（主表面２１’）側を上
にして、ダイシング装置のチャックテーブル２３にバキ
ュームその他の方法で吸着して固定する。次に、ダイシ
ング用ブレード２４を任意の回転数で回転させ、切削水
を掛けながらダイシングラインに沿って所定の深さまで
溝２２を切り込む。この溝２２の深さは、完成時のチッ
プの厚さよりも少なくとも５μｍ深くする。その後、ウ
ェーハ２１の洗浄と乾燥処理を行う。
ハ中に各種の半導体素子を形成した後、図１に示す如く
ウェーハ２１をパターン形成面（主表面２１’）側を上
にして、ダイシング装置のチャックテーブル２３にバキ
ュームその他の方法で吸着して固定する。次に、ダイシ
ング用ブレード２４を任意の回転数で回転させ、切削水
を掛けながらダイシングラインに沿って所定の深さまで
溝２２を切り込む。この溝２２の深さは、完成時のチッ
プの厚さよりも少なくとも５μｍ深くする。その後、ウ
ェーハ２１の洗浄と乾燥処理を行う。
【００５８】上記溝２２は、上記ダイシング用ブレード
２４を用いて機械的に形成するだけでなく、エッチング
等の化学的な方法で形成しても構わない。例えば、ウェ
ーハ２１の主表面２１’上にフォトレジストを塗布し、
ＰＥＰ法等によりチップ分割ライン（ダイシングライン
に対応する）上を露出させた後、ＫＯＨ溶液に浸漬させ
ることによりウェーハ２１を深さ方向（ウェーハ２１の
主表面と直交する方向）に選択的にエッチングすれば溝
２２を形成できる。あるいは、ＫＯＨ溶液を用いたウェ
ットエッチングに代えて、ＲＩＥ(Reactive Ion Etchin
g)等のドライエッチング技術の適用も考えられる。例え
ば、真空度６０ｍｔｏｒｒでエッチングガスとしてＳＦ
６ガスやＳＦ６／ＣＦ系混合ガスによりシリコンのみを
選択的にエッチングすることが可能である。特に、ＳＦ
６／ＣＦ系混合ガスでは異方性エッチングが可能であ
り、ウェーハ２１の主表面２１’に対してほぼ垂直な溝
加工が可能になる。上記エッチングを用いた溝２２の形
成方法は、ダイヤモンドブレード等のダイシング用ブレ
ード２４を用いる場合に比して、溝２２の側壁（切断
面）が機械的な応力の影響を受けないので、切断面に発
生する結晶欠陥を低減できる。もちろん、上述した機械
的あるいは化学的な形成方法だけでなく、レーザースク
ライバー等のような光学的な方法を用いて溝２２を形成
することもできる。この図１に示した工程で重要なの
は、どのような方法で溝２２を形成するかではなく、溝
２２の深さを、完成時のチップの厚さよりも少なくとも
５μｍ深く（但し、ウェーハ２１が個々のチップに分離
されないように）することである。
２４を用いて機械的に形成するだけでなく、エッチング
等の化学的な方法で形成しても構わない。例えば、ウェ
ーハ２１の主表面２１’上にフォトレジストを塗布し、
ＰＥＰ法等によりチップ分割ライン（ダイシングライン
に対応する）上を露出させた後、ＫＯＨ溶液に浸漬させ
ることによりウェーハ２１を深さ方向（ウェーハ２１の
主表面と直交する方向）に選択的にエッチングすれば溝
２２を形成できる。あるいは、ＫＯＨ溶液を用いたウェ
ットエッチングに代えて、ＲＩＥ(Reactive Ion Etchin
g)等のドライエッチング技術の適用も考えられる。例え
ば、真空度６０ｍｔｏｒｒでエッチングガスとしてＳＦ
６ガスやＳＦ６／ＣＦ系混合ガスによりシリコンのみを
選択的にエッチングすることが可能である。特に、ＳＦ
６／ＣＦ系混合ガスでは異方性エッチングが可能であ
り、ウェーハ２１の主表面２１’に対してほぼ垂直な溝
加工が可能になる。上記エッチングを用いた溝２２の形
成方法は、ダイヤモンドブレード等のダイシング用ブレ
ード２４を用いる場合に比して、溝２２の側壁（切断
面）が機械的な応力の影響を受けないので、切断面に発
生する結晶欠陥を低減できる。もちろん、上述した機械
的あるいは化学的な形成方法だけでなく、レーザースク
ライバー等のような光学的な方法を用いて溝２２を形成
することもできる。この図１に示した工程で重要なの
は、どのような方法で溝２２を形成するかではなく、溝
２２の深さを、完成時のチップの厚さよりも少なくとも
５μｍ深く（但し、ウェーハ２１が個々のチップに分離
されないように）することである。
【００５９】次に、図２に示すように、前工程で溝２２
を形成したウェーハ２１のパターン形成面２１’に表面
保護テープ２６の接着剤側を貼り付けて固定する。
を形成したウェーハ２１のパターン形成面２１’に表面
保護テープ２６の接着剤側を貼り付けて固定する。
【００６０】その後、図３に示すように、上記表面保護
テープ２６で保護されたウェーハ２１を、研削装置のチ
ャックテーブル２７にポーラス吸着やバキューム吸着等
の方法で固定する。そして、チャックテーブル２７と研
削用砥石２８を回転させ、砥石２８を降下させながらウ
ェーハ２１の裏面を削る。一般にこの研削方法はインフ
ィード研削と呼ばれるものであるが、別の方法としてス
ルーフィード研削またはクリープフィード研削と呼ば
れ、ウェーハ２１と砥石２８を回転させながら削る方法
を用いても良い。上記ウェーハ２１の裏面を、溝２２に
達するまで削ると、ウェーハ２１は個々のチップ２９に
分割される。ウェーハ２１が個々のチップ２９に分割さ
れた後も研削及び研磨を続け、少なくとも５μｍ以上研
削及び研磨する。これによって、ダイシングによって形
成された面と研削及び研磨によって形成された面とが交
わる部分にチッピングが発生しても、この領域を研削及
び研磨によって除去できる。研削及び研磨する量を増加
させれば、より大きなチッピングを除去できるが、この
研削及び研磨量はウェーハ２１の厚さや完成時のチップ
２９の厚さ等必要に応じて設定すればよい。これによっ
て、チップ２９の完成時の厚さは、例えば３０〜５０μ
ｍまで薄厚化が可能となる。
テープ２６で保護されたウェーハ２１を、研削装置のチ
ャックテーブル２７にポーラス吸着やバキューム吸着等
の方法で固定する。そして、チャックテーブル２７と研
削用砥石２８を回転させ、砥石２８を降下させながらウ
ェーハ２１の裏面を削る。一般にこの研削方法はインフ
ィード研削と呼ばれるものであるが、別の方法としてス
ルーフィード研削またはクリープフィード研削と呼ば
れ、ウェーハ２１と砥石２８を回転させながら削る方法
を用いても良い。上記ウェーハ２１の裏面を、溝２２に
達するまで削ると、ウェーハ２１は個々のチップ２９に
分割される。ウェーハ２１が個々のチップ２９に分割さ
れた後も研削及び研磨を続け、少なくとも５μｍ以上研
削及び研磨する。これによって、ダイシングによって形
成された面と研削及び研磨によって形成された面とが交
わる部分にチッピングが発生しても、この領域を研削及
び研磨によって除去できる。研削及び研磨する量を増加
させれば、より大きなチッピングを除去できるが、この
研削及び研磨量はウェーハ２１の厚さや完成時のチップ
２９の厚さ等必要に応じて設定すればよい。これによっ
て、チップ２９の完成時の厚さは、例えば３０〜５０μ
ｍまで薄厚化が可能となる。
【００６１】なお、上記ウェーハ２１の裏面を、溝２２
に達するまで削って個々のチップ２９に分割する際、１
種類の砥粒径の研削砥石を用いても良いが、研削時間の
短縮とチッピングの発生の防止との両方を考慮すると、
次のように少なくとも２種類の砥粒径の研削砥石を用い
て２段階、あるいはそれ以上で行うことが好ましい。す
なわち、まず＃３６０（主要な砥粒径が４０〜６０μ
ｍ）程度の砥粒径の大きい研削砥石により研削及び研磨
した後、＃２０００（主要な砥粒径が４〜６μｍ）程度
の砥粒径の小さい研削砥石により研削及び研磨して個々
のチップ２９に分離すれば、ウェーハ２１を個々のチッ
プ２９に分離するまでの時間短縮が図れ、且つ最終的に
分離する際には砥粒径の小さい研削砥石を用いるのでチ
ッピングの発生も低減できる。
に達するまで削って個々のチップ２９に分割する際、１
種類の砥粒径の研削砥石を用いても良いが、研削時間の
短縮とチッピングの発生の防止との両方を考慮すると、
次のように少なくとも２種類の砥粒径の研削砥石を用い
て２段階、あるいはそれ以上で行うことが好ましい。す
なわち、まず＃３６０（主要な砥粒径が４０〜６０μ
ｍ）程度の砥粒径の大きい研削砥石により研削及び研磨
した後、＃２０００（主要な砥粒径が４〜６μｍ）程度
の砥粒径の小さい研削砥石により研削及び研磨して個々
のチップ２９に分離すれば、ウェーハ２１を個々のチッ
プ２９に分離するまでの時間短縮が図れ、且つ最終的に
分離する際には砥粒径の小さい研削砥石を用いるのでチ
ッピングの発生も低減できる。
【００６２】また、研削装置のチャックテーブル２７
に、表面保護テープ２６で保護されたウェーハ２１をポ
ーラス吸着して固定する際、チャックテーブル２７の吸
着面は平面でも良いが、凸面状にすると分離されたチッ
プ間の干渉を低減できる。すなわち、研削によって分離
された状態でのチップ間の距離は３０μｍ〜５０μｍで
あり、非常に近接しているため、研削時に干渉する可能
性がある。しかし、チャックテーブル２７の吸着面を凸
面状にすることにより、分離された時にチップの研削面
（裏面）側が広がるのでチップが干渉するのを抑制でき
る。
に、表面保護テープ２６で保護されたウェーハ２１をポ
ーラス吸着して固定する際、チャックテーブル２７の吸
着面は平面でも良いが、凸面状にすると分離されたチッ
プ間の干渉を低減できる。すなわち、研削によって分離
された状態でのチップ間の距離は３０μｍ〜５０μｍで
あり、非常に近接しているため、研削時に干渉する可能
性がある。しかし、チャックテーブル２７の吸着面を凸
面状にすることにより、分離された時にチップの研削面
（裏面）側が広がるのでチップが干渉するのを抑制でき
る。
【００６３】次に、ウェーハ２１の切断分離を終えて形
成された個々のチップ２９を洗浄装置に搬送する。この
際、図４に示すように、チャックテーブル２７にポーラ
ス吸着やバキューム吸着等で固定した状態で、個々のチ
ップ２９の裏面側を多孔質セラミック等から成る吸着材
３０でポーラス吸着し、その後チャックテーブル２７に
よる吸着を停止する。そして、図５に示すように、チッ
プ２９の裏面を吸着材３０でポーラス吸着しつつ移動さ
せ、洗浄用のテーブル５０上に搬送する。上記吸着材３
０は、吸着穴径が０．５ｍｍ以下で、穴の密度が１ｍｍ
２あたり少なくとも１個の平板状であると、多数のチッ
プ２９を平坦に保持でき、搬送時にチップが干渉するの
を防止できる。ここで、搬送用の吸着材３０のチップ吸
着面は実質的に平面であれば良いが、チップ吸着面を凹
面状にすれば、吸着面側のチップ間の距離を広げること
ができるので、搬送時にチップが干渉するのをより低減
できる。
成された個々のチップ２９を洗浄装置に搬送する。この
際、図４に示すように、チャックテーブル２７にポーラ
ス吸着やバキューム吸着等で固定した状態で、個々のチ
ップ２９の裏面側を多孔質セラミック等から成る吸着材
３０でポーラス吸着し、その後チャックテーブル２７に
よる吸着を停止する。そして、図５に示すように、チッ
プ２９の裏面を吸着材３０でポーラス吸着しつつ移動さ
せ、洗浄用のテーブル５０上に搬送する。上記吸着材３
０は、吸着穴径が０．５ｍｍ以下で、穴の密度が１ｍｍ
２あたり少なくとも１個の平板状であると、多数のチッ
プ２９を平坦に保持でき、搬送時にチップが干渉するの
を防止できる。ここで、搬送用の吸着材３０のチップ吸
着面は実質的に平面であれば良いが、チップ吸着面を凹
面状にすれば、吸着面側のチップ間の距離を広げること
ができるので、搬送時にチップが干渉するのをより低減
できる。
【００６４】なお、ここではチップの裏面側をポーラス
吸着した状態で搬送する場合について説明したが、洗浄
装置によっては、チップの表面側、すなわち表面保護テ
ープ２６を吸着して搬送した方が都合が良いものもあ
る。この場合には、吸着面が実質的に平面または凸面状
の吸着材を用いると良い。チップ吸着面を凸面状にすれ
ば、吸着面が表面保護テープ２６で固定されているの
で、反対側のチップ間の距離が広がることになり、搬送
時にチップが干渉するのを低減できる。
吸着した状態で搬送する場合について説明したが、洗浄
装置によっては、チップの表面側、すなわち表面保護テ
ープ２６を吸着して搬送した方が都合が良いものもあ
る。この場合には、吸着面が実質的に平面または凸面状
の吸着材を用いると良い。チップ吸着面を凸面状にすれ
ば、吸着面が表面保護テープ２６で固定されているの
で、反対側のチップ間の距離が広がることになり、搬送
時にチップが干渉するのを低減できる。
【００６５】次に、図６に示すように、上記テーブル５
０を回転させた状態でノズル５１からチップ２９の裏面
に水や洗浄液を供給し、研磨及び研削工程で発生したシ
リコン屑などを除去する。この際、上記ノズル５１を、
横方向に移動させることにより、各チップ２９を洗浄す
る。この洗浄時、上記テーブル５０をポーラス吸着部材
で形成し、ポーラス吸着で固定しても良い。上記ポーラ
ス吸着部材の吸着面は、実質的に平面または凸面状が好
ましい。
０を回転させた状態でノズル５１からチップ２９の裏面
に水や洗浄液を供給し、研磨及び研削工程で発生したシ
リコン屑などを除去する。この際、上記ノズル５１を、
横方向に移動させることにより、各チップ２９を洗浄す
る。この洗浄時、上記テーブル５０をポーラス吸着部材
で形成し、ポーラス吸着で固定しても良い。上記ポーラ
ス吸着部材の吸着面は、実質的に平面または凸面状が好
ましい。
【００６６】その後、各チップ２９を洗浄用のテーブル
５０から取り外し、各チップ２９の裏面を保持部材に張
り付ける。保持部材は、表面保護テープ４２をフラット
リング４３に張り付けたものである。この際、図７
（ａ）に示すように、実質的に平面または凸面状のステ
ージ５２上に各チップ２９の裏面を上にして載置、ある
いはポーラス吸着で固定し、このステージ５２上にリン
グ４３を載置した後、ローラー５３を使ってテープ４２
を転写する。その後、上記テープ４２をリング４３の外
周に沿ってカットする。これによって、チップ２９の表
裏が反転して主表面２９’が上向きとなる。このテープ
４２のチップ２９を貼り付ける面には、紫外線硬化性粘
着剤が塗布されている。
５０から取り外し、各チップ２９の裏面を保持部材に張
り付ける。保持部材は、表面保護テープ４２をフラット
リング４３に張り付けたものである。この際、図７
（ａ）に示すように、実質的に平面または凸面状のステ
ージ５２上に各チップ２９の裏面を上にして載置、ある
いはポーラス吸着で固定し、このステージ５２上にリン
グ４３を載置した後、ローラー５３を使ってテープ４２
を転写する。その後、上記テープ４２をリング４３の外
周に沿ってカットする。これによって、チップ２９の表
裏が反転して主表面２９’が上向きとなる。このテープ
４２のチップ２９を貼り付ける面には、紫外線硬化性粘
着剤が塗布されている。
【００６７】次に、紫外線を照射して粘着剤を硬化させ
た後、図７（ｂ）に示すように、上述したダイシング工
程、研削及び研磨工程、搬送工程、及び洗浄工程で用い
た表面保護テープ２６を剥がす。
た後、図７（ｂ）に示すように、上述したダイシング工
程、研削及び研磨工程、搬送工程、及び洗浄工程で用い
た表面保護テープ２６を剥がす。
【００６８】次に、図７（ｃ）に示すようにディスペン
サ４０を用いてリードフレーム３４のアイランド３１に
導電性ペースト３２等のダイボンディング用接着剤を塗
布する。その後、ピックアップニードルを用いて表面保
護テープ４２越しに下方からチップ２９の裏面に圧力を
加えることによって、チップ２９を表面保護テープ４２
から剥離する。この際、ピックアップニードルによる圧
力が加わるのはチップ２９の裏面であるので、半導体素
子に損傷を与えることはない。
サ４０を用いてリードフレーム３４のアイランド３１に
導電性ペースト３２等のダイボンディング用接着剤を塗
布する。その後、ピックアップニードルを用いて表面保
護テープ４２越しに下方からチップ２９の裏面に圧力を
加えることによって、チップ２９を表面保護テープ４２
から剥離する。この際、ピックアップニードルによる圧
力が加わるのはチップ２９の裏面であるので、半導体素
子に損傷を与えることはない。
【００６９】そして、図７（ｄ）に示すようにダイボン
ディング装置のコレット４４でチップ２９をピックアッ
プし、上記導電性ペースト３２を塗布したリードフレー
ム３４のアイランド３１上に移動させてマウントする
（この状態を図８に拡大して示す）。この際、金−シリ
コンの共晶を利用してマウントしたり、ウェーハの裏面
に金属の薄膜を蒸着し、半田を用いてマウントすること
もできる。
ディング装置のコレット４４でチップ２９をピックアッ
プし、上記導電性ペースト３２を塗布したリードフレー
ム３４のアイランド３１上に移動させてマウントする
（この状態を図８に拡大して示す）。この際、金−シリ
コンの共晶を利用してマウントしたり、ウェーハの裏面
に金属の薄膜を蒸着し、半田を用いてマウントすること
もできる。
【００７０】その後、ワイヤボンディングを行ってチッ
プ２９の各パッドとリードフレーム３４のインナーリー
ド部とをボンディングワイヤ３５で電気的に接続する。
そして、チップ２９、アイランド３１及びリードフレー
ム３４のインナーリード部を樹脂パッケージまたはセラ
ミックパッケージ３３に封止し、リードフォーミングを
行って図９に示すような半導体装置を完成する。
プ２９の各パッドとリードフレーム３４のインナーリー
ド部とをボンディングワイヤ３５で電気的に接続する。
そして、チップ２９、アイランド３１及びリードフレー
ム３４のインナーリード部を樹脂パッケージまたはセラ
ミックパッケージ３３に封止し、リードフォーミングを
行って図９に示すような半導体装置を完成する。
【００７１】図１０（ａ），（ｂ）はそれぞれ、この発
明の第２の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、コレットでピックアップし
たチップをリードフレームにマウントする工程を示して
いる。まず、第１の実施の形態と同様に、図１乃至図７
（ａ），（ｂ）に示した工程に従ってウェーハ２１を個
々のチップ２９に分割し、チップ２９のピックアップを
行う。この際、チップ２９の裏面を下方からピックアッ
プニードルで突き上げて表面保護テープ４２から剥離
し、コレット４４でピックアップする。次に、図１０
（ａ）に示すように、各チップ２９をチップトレイ４８
に収容する。チップトレイ４８にはチップ２９の主表面
（パターン形成面）が上向きに収容される。その後、図
１４（ｂ）に示すようにコレット４４でチップトレイ４
８から各チップ２９を吸着し、上記コレット４４で保持
しているチップ２９をリードフレーム３４のアイランド
３１上に移動させてダイボンディングする。
明の第２の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、コレットでピックアップし
たチップをリードフレームにマウントする工程を示して
いる。まず、第１の実施の形態と同様に、図１乃至図７
（ａ），（ｂ）に示した工程に従ってウェーハ２１を個
々のチップ２９に分割し、チップ２９のピックアップを
行う。この際、チップ２９の裏面を下方からピックアッ
プニードルで突き上げて表面保護テープ４２から剥離
し、コレット４４でピックアップする。次に、図１０
（ａ）に示すように、各チップ２９をチップトレイ４８
に収容する。チップトレイ４８にはチップ２９の主表面
（パターン形成面）が上向きに収容される。その後、図
１４（ｂ）に示すようにコレット４４でチップトレイ４
８から各チップ２９を吸着し、上記コレット４４で保持
しているチップ２９をリードフレーム３４のアイランド
３１上に移動させてダイボンディングする。
【００７２】上記マウント方法では、各チップ２９をチ
ップトレイ４８に収容した状態で離れた位置にある製造
装置、別の部屋や別の工場等に容易に輸送でき、種々の
製造装置や製造方法に柔軟に対応できる。
ップトレイ４８に収容した状態で離れた位置にある製造
装置、別の部屋や別の工場等に容易に輸送でき、種々の
製造装置や製造方法に柔軟に対応できる。
【００７３】図１１は、この発明の第３の実施の形態に
係る半導体装置の製造方法について説明するためのもの
で、ＬＯＣ(Lead On Chip)パッケージに封止したもので
ある。ＬＯＣパッケージの場合には、図７（ｄ）に示し
たピックアップ工程の後、次のような工程で封止する。
まず、チップ２９上に接着テープ３６を介在させてリー
ド３７の一端を接着する。その後、ワイヤボンディング
を行ってチップ２９の各パッドとリード３７とをボンデ
ィングワイヤ３５で接続する。そして、樹脂パッケージ
３３またはセラミックパッケージに封止することによ
り、図１１に示したような半導体装置が完成する。
係る半導体装置の製造方法について説明するためのもの
で、ＬＯＣ(Lead On Chip)パッケージに封止したもので
ある。ＬＯＣパッケージの場合には、図７（ｄ）に示し
たピックアップ工程の後、次のような工程で封止する。
まず、チップ２９上に接着テープ３６を介在させてリー
ド３７の一端を接着する。その後、ワイヤボンディング
を行ってチップ２９の各パッドとリード３７とをボンデ
ィングワイヤ３５で接続する。そして、樹脂パッケージ
３３またはセラミックパッケージに封止することによ
り、図１１に示したような半導体装置が完成する。
【００７４】この際、チップ２９上にシリコン屑が存在
すると、リード３７の接着やワイヤボンディング時の荷
重により、シリコン屑がチップ２９表面の保護膜を破
り、アルミ配線の段線やショート等の不良を起こす危険
がある。そこで、上記接着テープ３６の厚さを上記シリ
コン屑よりも厚くすることにより、上述したような不良
の発生を抑制できる。
すると、リード３７の接着やワイヤボンディング時の荷
重により、シリコン屑がチップ２９表面の保護膜を破
り、アルミ配線の段線やショート等の不良を起こす危険
がある。そこで、上記接着テープ３６の厚さを上記シリ
コン屑よりも厚くすることにより、上述したような不良
の発生を抑制できる。
【００７５】上記のようなウェーハの分割方法及び半導
体装置の製造方法によれば、下記（１）〜（７）に示す
ような大きな効果が得られる。
体装置の製造方法によれば、下記（１）〜（７）に示す
ような大きな効果が得られる。
【００７６】（１）ウェーハの薄厚化時のウェーハ破損
による不良率の低減化が図れる。
による不良率の低減化が図れる。
【００７７】下表１は、直径が６インチのウェーハを個
々のチップに分割した場合のチップ厚（溝の深さと実質
的に等しいか、あるいは少し薄い）と破損率（ｐｐｍ：
parts par million）との関係を示している。
々のチップに分割した場合のチップ厚（溝の深さと実質
的に等しいか、あるいは少し薄い）と破損率（ｐｐｍ：
parts par million）との関係を示している。
【００７８】
【表１】
【００７９】表１に示す如く、従来はチップ厚が薄くな
ると破損率が高くなったが、この発明では最終的なチッ
プ厚が薄くなるほど破損率が低くなる。これは、チップ
厚を薄くする場合には溝を浅くすることができるので、
溝の下に残存するウェーハ厚が厚くなることに依るもの
である。直径が６インチのウェーハの場合には、ウェー
ハの厚さは通常６００〜６５０μｍである。従来の分割
方法及び製造方法では、例えば５０μｍの厚さのチップ
を形成しようとすると、ウェーハを予め５０μｍの厚さ
に研削及び研磨し、図１２乃至図１４に示した処理を行
う。これに対し、この発明の方法では、５０μｍの溝を
形成した後（溝の下には５５０〜６００μｍのウェーハ
が残存されている）、研削及び研磨して個々のチップに
分割するので破損率が低くなる。
ると破損率が高くなったが、この発明では最終的なチッ
プ厚が薄くなるほど破損率が低くなる。これは、チップ
厚を薄くする場合には溝を浅くすることができるので、
溝の下に残存するウェーハ厚が厚くなることに依るもの
である。直径が６インチのウェーハの場合には、ウェー
ハの厚さは通常６００〜６５０μｍである。従来の分割
方法及び製造方法では、例えば５０μｍの厚さのチップ
を形成しようとすると、ウェーハを予め５０μｍの厚さ
に研削及び研磨し、図１２乃至図１４に示した処理を行
う。これに対し、この発明の方法では、５０μｍの溝を
形成した後（溝の下には５５０〜６００μｍのウェーハ
が残存されている）、研削及び研磨して個々のチップに
分割するので破損率が低くなる。
【００８０】（２）搬送時のトラブルがウェーハの口径
に左右されない。研削と同時にチップに分割するため、
チップ厚が薄くなっても、あるいは同じ口径でも切削歪
みによるウェーハの反りの影響を受けることなく装置内
搬送が可能である。また、チップ厚が薄くなると溝の下
に残存されるウェーハが厚くなるので、この点からも搬
送時のウェーハ破損等を低減できる。これにより下表２
のような効果が得られる。この例は、ウェーハの直径が
８インチで、チップの厚さを５０μｍに仕上げる場合の
ものである。
に左右されない。研削と同時にチップに分割するため、
チップ厚が薄くなっても、あるいは同じ口径でも切削歪
みによるウェーハの反りの影響を受けることなく装置内
搬送が可能である。また、チップ厚が薄くなると溝の下
に残存されるウェーハが厚くなるので、この点からも搬
送時のウェーハ破損等を低減できる。これにより下表２
のような効果が得られる。この例は、ウェーハの直径が
８インチで、チップの厚さを５０μｍに仕上げる場合の
ものである。
【００８１】
【表２】
【００８２】この表２のデータから明らかなように、こ
の発明はウェーハの大口径化に有効であり、今後展開さ
れるウェーハの１２インチ化、または１６インチ化への
対応が容易になる。
の発明はウェーハの大口径化に有効であり、今後展開さ
れるウェーハの１２インチ化、または１６インチ化への
対応が容易になる。
【００８３】（３）フルカット方式の場合、シートまで
切り込むため、ブレードの切れ味の低下及びダイシング
中のチップの飛散が生ずるため、一般的に８０〜１２０
ｍｍ／ｓｅｃであるが、この発明の方法では２００ｍｍ
／ｓｅｃまで可能である。これによって、ダイシングス
ピードの向上が図れ、１０％程度の加工費の低減が図れ
る。
切り込むため、ブレードの切れ味の低下及びダイシング
中のチップの飛散が生ずるため、一般的に８０〜１２０
ｍｍ／ｓｅｃであるが、この発明の方法では２００ｍｍ
／ｓｅｃまで可能である。これによって、ダイシングス
ピードの向上が図れ、１０％程度の加工費の低減が図れ
る。
【００８４】（４）ウェーハを分割するために、ダイシ
ングシートまで切り込む必要がなく、且つ裏面研削用の
砥石で研削して分割するため、裏面チッピングの大きさ
が従来の１５μｍ程度から４μｍ程度へと小さくなり、
抗折強度が従来の方法では５２０ＭＰａであったもの
が、６００ＭＰａまで向上する。
ングシートまで切り込む必要がなく、且つ裏面研削用の
砥石で研削して分割するため、裏面チッピングの大きさ
が従来の１５μｍ程度から４μｍ程度へと小さくなり、
抗折強度が従来の方法では５２０ＭＰａであったもの
が、６００ＭＰａまで向上する。
【００８５】なお、裏面研磨でチップ分割を行う際に
は、研削砥石のダイヤ砥粒径により裏面チッピング量が
大きくなり、下表３のようにダイヤ砥粒径が小さい方が
裏面チッピングが小さくなるので、チップの抗折強度が
より向上する効果が得られる。よって、チップ分割時に
使用する砥石のダイヤ砥粒径はできるだけ小さい方が好
ましい。また、上述したように、砥粒径の大きい研削砥
石と小さい研削砥石を組み合わせて用いることにより、
チッピングを低減しつつ研削時間の短縮も図れる。
は、研削砥石のダイヤ砥粒径により裏面チッピング量が
大きくなり、下表３のようにダイヤ砥粒径が小さい方が
裏面チッピングが小さくなるので、チップの抗折強度が
より向上する効果が得られる。よって、チップ分割時に
使用する砥石のダイヤ砥粒径はできるだけ小さい方が好
ましい。また、上述したように、砥粒径の大きい研削砥
石と小さい研削砥石を組み合わせて用いることにより、
チッピングを低減しつつ研削時間の短縮も図れる。
【００８６】
【表３】
【００８７】（５）ウェーハを分割するために、ダイシ
ングシートまで切り込む必要がないため、ダイシングブ
レードの摩耗を低減でき、ダイシングブレードの寿命を
向上できる。例えば、ダイシングシートまで切り込む方
式を採用した場合には、通常１００００〜２００００ラ
イン（６インチウェーハの場合）の寿命であるが、この
発明の方法では８００００ライン以上にまで寿命を延ば
すことが期待できる。
ングシートまで切り込む必要がないため、ダイシングブ
レードの摩耗を低減でき、ダイシングブレードの寿命を
向上できる。例えば、ダイシングシートまで切り込む方
式を採用した場合には、通常１００００〜２００００ラ
イン（６インチウェーハの場合）の寿命であるが、この
発明の方法では８００００ライン以上にまで寿命を延ば
すことが期待できる。
【００８８】（６）ウェーハを個々のチップに分割した
後、ポーラス吸着によって各チップをほぼ平坦あるいは
アールを付けて保持（チップの裏面側を吸着する場合に
は凹面状の吸着面で保持、チップの表面側の表面保護テ
ープを吸着する場合には凸面状の吸着面で保持）しつつ
搬送するので、チップ間で干渉してチッピング等の品質
劣化が発生するのを防止できる。
後、ポーラス吸着によって各チップをほぼ平坦あるいは
アールを付けて保持（チップの裏面側を吸着する場合に
は凹面状の吸着面で保持、チップの表面側の表面保護テ
ープを吸着する場合には凸面状の吸着面で保持）しつつ
搬送するので、チップ間で干渉してチッピング等の品質
劣化が発生するのを防止できる。
【００８９】（７）フラットリングを有する表面保護テ
ープ（第２の保持部材）にチップの裏面側を貼り付け、
表面保護テープ（第１の保持部材）を剥がすので、リー
ドフレームにマウントするためにピックアップする際に
半導体素子にダメージを与えるのを防止でき、且つ分割
されたチップをフラットリングによって平坦に保持でき
るので、搬送時にチップ間で干渉してチッピングが発生
するのを抑制できる。
ープ（第２の保持部材）にチップの裏面側を貼り付け、
表面保護テープ（第１の保持部材）を剥がすので、リー
ドフレームにマウントするためにピックアップする際に
半導体素子にダメージを与えるのを防止でき、且つ分割
されたチップをフラットリングによって平坦に保持でき
るので、搬送時にチップ間で干渉してチッピングが発生
するのを抑制できる。
【００９０】なお、この発明は上述した第１乃至第３の
実施の形態に限定されるものではなく、要旨を逸脱しな
い範囲で種々変形して実施可能である。例えば、第１の
実施態様では、溝の形成時にウェーハ２１をダイシング
用チャックテーブル２３に固着したが、従来の方法と同
様にフラットリングを粘着性のシートに貼り付けた状態
で、ウェーハをダイシング用チャックテーブルに固定す
るようにしても良い。あるいは、平板にウェーハを固定
したり、平板に粘着性のシートを用いてウェーハを固着
した状態で溝を形成しても良い。
実施の形態に限定されるものではなく、要旨を逸脱しな
い範囲で種々変形して実施可能である。例えば、第１の
実施態様では、溝の形成時にウェーハ２１をダイシング
用チャックテーブル２３に固着したが、従来の方法と同
様にフラットリングを粘着性のシートに貼り付けた状態
で、ウェーハをダイシング用チャックテーブルに固定す
るようにしても良い。あるいは、平板にウェーハを固定
したり、平板に粘着性のシートを用いてウェーハを固着
した状態で溝を形成しても良い。
【００９１】また、図２に示した工程において、保持部
材として表面保護テープ（粘着性のシート）２６を用い
たが、他の保持部材、例えばワックス、吸着パッド、熱
圧着シート、粘着材を塗布した基板、及び半導体素子上
に塗布したレジスト等、あるいはこれらを組み合わせた
材料を用いることもできる。
材として表面保護テープ（粘着性のシート）２６を用い
たが、他の保持部材、例えばワックス、吸着パッド、熱
圧着シート、粘着材を塗布した基板、及び半導体素子上
に塗布したレジスト等、あるいはこれらを組み合わせた
材料を用いることもできる。
【００９２】更に、ウェーハ２１のパターン形成面２
１’に表面保護テープ２６を貼り付けるようにしたが、
ウェーハ２１のパターン形成面２１’と表面保護テープ
２６との間に極薄のフィルムを介在させても良い。極薄
のフィルムを介在させるには、例えば、ウェーハのパタ
ーン形成面にシリテクト−IIと呼ばれる液体をスプレー
で吹き付けて被膜を形成した後、表面保護テープを貼り
付ければ良い。平板上に両面あるいは片面の粘着テープ
を貼り付け、その上にウェーハを固着するようにしても
良い。
１’に表面保護テープ２６を貼り付けるようにしたが、
ウェーハ２１のパターン形成面２１’と表面保護テープ
２６との間に極薄のフィルムを介在させても良い。極薄
のフィルムを介在させるには、例えば、ウェーハのパタ
ーン形成面にシリテクト−IIと呼ばれる液体をスプレー
で吹き付けて被膜を形成した後、表面保護テープを貼り
付ければ良い。平板上に両面あるいは片面の粘着テープ
を貼り付け、その上にウェーハを固着するようにしても
良い。
【００９３】
【発明の効果】以上説明したように、この発明によれ
ば、薄厚研削時や搬送時のウェーハの割れやチッピング
を抑制でき、品質劣化を防止できるウェーハの分割方法
及び半導体装置の製造方法が得られる。
ば、薄厚研削時や搬送時のウェーハの割れやチッピング
を抑制でき、品質劣化を防止できるウェーハの分割方法
及び半導体装置の製造方法が得られる。
【図１】この発明の第１の実施の形態に係るウェーハの
分割方法及び半導体装置の製造方法について説明するた
めのもので、ダイシングラインに沿ってウェーハに溝を
形成する工程を示す図。
分割方法及び半導体装置の製造方法について説明するた
めのもので、ダイシングラインに沿ってウェーハに溝を
形成する工程を示す図。
【図２】この発明の第１の実施の形態に係るウェーハの
分割方法及び半導体装置の製造方法について説明するた
めのもので、ウェーハに表面保護テープを貼り付ける工
程を示す図。
分割方法及び半導体装置の製造方法について説明するた
めのもので、ウェーハに表面保護テープを貼り付ける工
程を示す図。
【図３】この発明の第１の実施の形態に係るウェーハの
分割方法及び半導体装置の製造方法について説明するた
めのもので、ウェーハ裏面の研削及び研磨工程（分割工
程）を示す図。
分割方法及び半導体装置の製造方法について説明するた
めのもので、ウェーハ裏面の研削及び研磨工程（分割工
程）を示す図。
【図４】この発明の第１の実施の形態に係るウェーハの
分割方法及び半導体装置の製造方法について説明するた
めのもので、分割されたウェーハをポーラス吸着によっ
て保持する工程を示す図。
分割方法及び半導体装置の製造方法について説明するた
めのもので、分割されたウェーハをポーラス吸着によっ
て保持する工程を示す図。
【図５】この発明の第１の実施の形態に係るウェーハの
分割方法及び半導体装置の製造方法について説明するた
めのもので、チップをポーラス吸着によって搬送する工
程を示す図。
分割方法及び半導体装置の製造方法について説明するた
めのもので、チップをポーラス吸着によって搬送する工
程を示す図。
【図６】この発明の第１の実施の形態に係るウェーハの
分割方法及び半導体装置の製造方法について説明するた
めのもので、チップを洗浄する工程を示す図。
分割方法及び半導体装置の製造方法について説明するた
めのもので、チップを洗浄する工程を示す図。
【図７】この発明の第１の実施の形態に係るウェーハの
分割方法及び半導体装置の製造方法について説明するた
めのもので、搬送したチップをリードフレームにマウン
トする工程を示す図。
分割方法及び半導体装置の製造方法について説明するた
めのもので、搬送したチップをリードフレームにマウン
トする工程を示す図。
【図８】この発明の第１の実施の形態に係るウェーハの
分割方法及び半導体装置の製造方法について説明するた
めのもので、ダイボンディング工程を示す図。
分割方法及び半導体装置の製造方法について説明するた
めのもので、ダイボンディング工程を示す図。
【図９】この発明の第１の実施の形態に係るウェーハの
分割方法及び半導体装置の製造方法について説明するた
めのもので、パッケージに封止した状態の半導体装置の
断面図。
分割方法及び半導体装置の製造方法について説明するた
めのもので、パッケージに封止した状態の半導体装置の
断面図。
【図１０】この発明の第２の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをトレイに収納し、その後リードフレームにマ
ウントする工程を順次示す図。
置の製造方法について説明するためのもので、分割され
たチップをトレイに収納し、その後リードフレームにマ
ウントする工程を順次示す図。
【図１１】この発明の第３の実施の形態に係る半導体装
置の製造方法について説明するためのもので、ＬＯＣパ
ッケージに封止した時の半導体装置の断面図。
置の製造方法について説明するためのもので、ＬＯＣパ
ッケージに封止した時の半導体装置の断面図。
【図１２】従来のウェーハの分割方法及び半導体装置の
製造方法について説明するためのもので、ウェーハに表
面保護テープを貼り付ける工程を示す図。
製造方法について説明するためのもので、ウェーハに表
面保護テープを貼り付ける工程を示す図。
【図１３】従来のウェーハの分割方法及び半導体装置の
製造方法について説明するためのもので、ウェーハの裏
面の研削及び研磨工程を示す図。
製造方法について説明するためのもので、ウェーハの裏
面の研削及び研磨工程を示す図。
【図１４】従来のウェーハの分割方法及び半導体装置の
製造方法について説明するためのもので、表面保護テー
プを剥がす工程を示す図。
製造方法について説明するためのもので、表面保護テー
プを剥がす工程を示す図。
【図１５】従来のウェーハの分割方法及び半導体装置の
製造方法について説明するためのもので、ウェーハを固
定用シートに固着する工程を示す図。
製造方法について説明するためのもので、ウェーハを固
定用シートに固着する工程を示す図。
【図１６】従来のウェーハの分割方法及び半導体装置の
製造方法について説明するためのもので、ウェーハのダ
イシング工程を示す図。
製造方法について説明するためのもので、ウェーハのダ
イシング工程を示す図。
【図１７】従来のウェーハの分割方法及び半導体装置の
製造方法について説明するためのもので、分離したチッ
プをピックアップする工程を示す図。
製造方法について説明するためのもので、分離したチッ
プをピックアップする工程を示す図。
【図１８】従来のウェーハの分割方法及び半導体装置の
製造方法について説明するためのもので、ダイボンディ
ング工程を示す図。
製造方法について説明するためのもので、ダイボンディ
ング工程を示す図。
２１…ウェーハ、２１’…パターン形成面、２２…溝、
２３…ダイシング用チャックテーブル、２４…ダイシン
グ用ブレード、２６…表面保護テープ、２７…裏面研削
用チャックテーブル、２８…裏面研削用砥石、２９…チ
ップ、２９’…チップの主表面、３０…吸着材、３１…
アイランド、３２…導電性ペースト、３３…樹脂パッケ
ージまたはセラミックパッケージ、３４…リードフレー
ム、３５…ボンディングワイヤ、３６…接着テープ、３
７…リード、４０…ディスペンサ、４２…表面保護テー
プ、４３…フラットリング、４４…コレット、４８…チ
ップトレイ、５０…洗浄用のテーブル、５１…ノズル、
５２…ステージ、５３…ローラー。
２３…ダイシング用チャックテーブル、２４…ダイシン
グ用ブレード、２６…表面保護テープ、２７…裏面研削
用チャックテーブル、２８…裏面研削用砥石、２９…チ
ップ、２９’…チップの主表面、３０…吸着材、３１…
アイランド、３２…導電性ペースト、３３…樹脂パッケ
ージまたはセラミックパッケージ、３４…リードフレー
ム、３５…ボンディングワイヤ、３６…接着テープ、３
７…リード、４０…ディスペンサ、４２…表面保護テー
プ、４３…フラットリング、４４…コレット、４８…チ
ップトレイ、５０…洗浄用のテーブル、５１…ノズル、
５２…ステージ、５３…ローラー。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳渕 圭介 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 黒澤 哲也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F031 CA02 DA13 GA24 GA26 MA22 MA35 MA37 PA18
Claims (18)
- 【請求項１】 半導体素子が形成されたウェーハのダイ
シングラインまたはチップ分割ラインに沿って、上記半
導体素子の形成面側から完成時のチップの厚さよりも深
い溝を形成する工程と、 上記ウェーハにおける半導体素子の形成面上に保持部材
を貼り付ける工程と、 上記ウェーハの裏面を上記完成時のチップの厚さまで研
削及び研磨し、ウェーハを個々のチップに分離する工程
と、 分離された複数のチップをポーラス吸着にて保持しつつ
搬送する工程とを具備することを特徴とするウェーハの
分離方法。 - 【請求項２】 半導体素子が形成されたウェーハのダイ
シングラインまたはチップ分割ラインに沿って、上記半
導体素子の形成面側から完成時のチップの厚さよりも深
い溝を形成する工程と、 上記ウェーハにおける半導体素子の形成面上に第１の保
持部材を貼り付ける工程と、 上記ウェーハの裏面を上記完成時のチップの厚さまで研
削及び研磨し、ウェーハを個々のチップに分離する工程
と、 分離された複数のチップをポーラス吸着にて保持しつつ
搬送する工程と、 分離された複数のチップの裏面をフラットリングを有す
る第２の保持部材に貼り付ける工程と、 上記第１の保持部材を剥がす工程とを具備することを特
徴とするウェーハの分離方法。 - 【請求項３】 前記ポーラス吸着に用いる吸着材の吸着
面は、実質的に平面であることを特徴とする請求項１ま
たは２に記載のウェーハの分離方法。 - 【請求項４】 前記分離された複数のチップをポーラス
吸着にて保持しつつ搬送する工程は、前記分離された複
数のチップの裏面側を吸着して保持しつつ搬送するもの
であり、前記ポーラス吸着に用いる吸着材の吸着面は、
凹面であることを特徴とする請求項１または２に記載の
ウェーハの分離方法。 - 【請求項５】 前記分離された複数のチップをポーラス
吸着にて保持しつつ搬送する工程は、前記分離された複
数のチップの表面側の前記保持部材を吸着して保持しつ
つ搬送するものであり、前記ポーラス吸着に用いる吸着
材の吸着面は、凸面であることを特徴とする請求項１ま
たは２に記載のウェーハの分離方法。 - 【請求項６】 前記ポーラス吸着に用いる吸着材は、吸
着穴径が０．５ｍｍ以下で、穴の密度が１ｍｍ２あたり
少なくとも１個の板状であることを特徴とする請求項１
乃至５いずれか１つの項に記載のウェーハの分離方法。 - 【請求項７】 前記ポーラス吸着に用いる吸着材は、多
孔質セラミックであることを特徴とする請求項１乃至６
いずれか１つの項に記載のウェーハの分離方法。 - 【請求項８】 前記第２の保持部材は、チップを貼り付
ける面に紫外線硬化性粘着剤を塗布したシートをフラッ
トリングに貼り付けたものであり、紫外線を照射して硬
化させた後、前記第１の保持部材を剥がすことを特徴と
する請求項２乃至７いずれか１つの項に記載のウェーハ
の分離方法。 - 【請求項９】 前記分離された複数のチップをポーラス
吸着にて保持しつつ搬送する工程の後に、前記分離され
た複数のチップを洗浄する工程を更に具備することを特
徴とする請求項１乃至８いずれか１つの項に記載のウェ
ーハの分離方法。 - 【請求項１０】 ウェーハの主表面に半導体素子を形成
する工程と、 上記ウェーハのダイシングラインまたはチップ分割ライ
ンに沿って、上記ウェーハの主表面から完成時のチップ
の厚さよりも深い溝を形成する工程と、 上記ウェーハの主表面上に保持部材を貼り付ける工程
と、 上記ウェーハの裏面を上記完成時のチップの厚さまで研
削及び研磨し、ウェーハを個々のチップに分離する工程
と、 分離された複数のチップをポーラス吸着にて保持しつつ
搬送する工程と、 搬送された個々のチップをリードフレームにマウント
し、パッケージに封止する工程とを具備することを特徴
とする半導体装置の製造方法。 - 【請求項１１】 ウェーハの主表面に半導体素子を形成
する工程と、 上記ウェーハのダイシングラインまたはチップ分割ライ
ンに沿って、上記ウェーハの主表面から完成時のチップ
の厚さよりも深い溝を形成する工程と、 上記ウェーハの主表面上に第１の保持部材を貼り付ける
工程と、 上記ウェーハの裏面を上記完成時のチップの厚さまで研
削及び研磨し、ウェーハを個々のチップに分離する工程
と、 分離された複数のチップをポーラス吸着にて保持しつつ
搬送する工程と、 分離された複数のチップの裏面をフラットリングを有す
る第２の保持部材に貼り付ける工程と、 上記第１の保持部材を剥がす工程と、 個々のチップをリードフレームにマウントし、パッケー
ジに封止する工程とを具備することを特徴とする半導体
装置の製造方法。 - 【請求項１２】 前記ポーラス吸着に用いる吸着材の吸
着面は、実質的に平面であることを特徴とする請求項１
０または１１に記載の半導体装置の製造方法。 - 【請求項１３】 前記分離された複数のチップをポーラ
ス吸着にて保持しつつ搬送する工程は、前記分離された
複数のチップの裏面側を吸着して保持しつつ搬送するも
のであり、前記ポーラス吸着に用いる吸着材の吸着面
は、凹面であることを特徴とする請求項１０または１１
に記載の半導体装置の製造方法。 - 【請求項１４】 前記分離された複数のチップをポーラ
ス吸着にて保持しつつ搬送する工程は、前記分離された
複数のチップの表面側の前記保持部材を吸着して保持し
つつ搬送するものであり、前記ポーラス吸着に用いる吸
着材の吸着面は、凸面であることを特徴とする請求項１
０または１１に記載の半導体装置の製造方法。 - 【請求項１５】 前記ポーラス吸着に用いる吸着材は、
吸着穴径が０．５ｍｍ以下で、穴の密度が１ｍｍ２あた
り少なくとも１個の板状であることを特徴とする請求項
１０乃至１４に記載の半導体装置の製造方法。 - 【請求項１６】 前記ポーラス吸着に用いる吸着材は、
多孔質セラミックであることを特徴とする請求項１０乃
至１５いずれか１つの項に記載の半導体装置の製造方
法。 - 【請求項１７】 前記第２の保持部材は、チップを貼り
付ける面に紫外線硬化性粘着剤を塗布したシートをフラ
ットリングに貼り付けたものであり、紫外線を照射して
硬化させた後、第１の保持部材を剥がすことを特徴とす
る請求項１０乃至１６いずれか１つの項に記載の半導体
装置の製造方法。 - 【請求項１８】 前記分離された複数のチップをポーラ
ス吸着にて保持しつつ搬送する工程の後に、前記分離さ
れた複数のチップを洗浄する工程を更に具備することを
特徴とする請求項１０乃至１７いずれか１つの項に記載
の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11207793A JP2001035817A (ja) | 1999-07-22 | 1999-07-22 | ウェーハの分割方法及び半導体装置の製造方法 |
| US09/620,709 US6337258B1 (en) | 1999-07-22 | 2000-07-20 | Method of dividing a wafer |
| TW089114553A TW529095B (en) | 1999-07-22 | 2000-07-20 | Method of dividing wafer and manufacture of semiconductor device |
| KR10-2000-0041883A KR100383206B1 (ko) | 1999-07-22 | 2000-07-21 | 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11207793A JP2001035817A (ja) | 1999-07-22 | 1999-07-22 | ウェーハの分割方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001035817A true JP2001035817A (ja) | 2001-02-09 |
Family
ID=16545597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11207793A Pending JP2001035817A (ja) | 1999-07-22 | 1999-07-22 | ウェーハの分割方法及び半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6337258B1 (ja) |
| JP (1) | JP2001035817A (ja) |
| KR (1) | KR100383206B1 (ja) |
| TW (1) | TW529095B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153349A (ja) * | 2006-12-15 | 2008-07-03 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
| US7395847B2 (en) | 2001-10-19 | 2008-07-08 | Fujitsu Limited | Jig for a semiconductor substrate |
| US7452753B2 (en) | 2004-07-06 | 2008-11-18 | Samsung Electronics Co., Ltd. | Method of processing a semiconductor wafer for manufacture of semiconductor device |
| KR100903472B1 (ko) * | 2001-07-27 | 2009-06-18 | 텍사스 인스트루먼츠 인코포레이티드 | 웨이퍼로부터 반도체 다이를 분리하는 방법 |
| JP2011181733A (ja) * | 2010-03-02 | 2011-09-15 | Disco Corp | 半導体デバイスの製造方法 |
| JP2011238818A (ja) * | 2010-05-12 | 2011-11-24 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| DE19962431B4 (de) * | 1999-12-22 | 2005-10-20 | Micronas Gmbh | Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht |
| JP3748375B2 (ja) * | 2000-11-24 | 2006-02-22 | シャープ株式会社 | 半導体チップのピックアップ装置 |
| US6426283B1 (en) * | 2000-12-01 | 2002-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for bumping and backlapping a semiconductor wafer |
| JP4812963B2 (ja) * | 2001-05-18 | 2011-11-09 | リンテック株式会社 | 半導体ウエハ加工用粘着シートおよび半導体ウエハの加工方法 |
| JP4218785B2 (ja) * | 2001-08-31 | 2009-02-04 | 株式会社村田製作所 | 電子部品取扱い装置及び取扱い方法 |
| US20030066816A1 (en) * | 2001-09-17 | 2003-04-10 | Schultz Gary A. | Uniform patterning for deep reactive ion etching |
| JP3612317B2 (ja) | 2001-11-30 | 2005-01-19 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2003273136A (ja) * | 2002-03-12 | 2003-09-26 | Seiko Epson Corp | ピックアップ装置、ピックアップ方法及び半導体装置の製造方法 |
| KR100476591B1 (ko) * | 2002-08-26 | 2005-03-18 | 삼성전자주식회사 | 웨이퍼 테이블과, 이를 이용한 웨이퍼 쏘잉/소자 접착장치와, 웨이퍼 쏘잉/소자 분류 장치 |
| US6780733B2 (en) * | 2002-09-06 | 2004-08-24 | Motorola, Inc. | Thinned semiconductor wafer and die and corresponding method |
| US6756562B1 (en) * | 2003-01-10 | 2004-06-29 | Kabushiki Kaisha Toshiba | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method |
| US20050023260A1 (en) * | 2003-01-10 | 2005-02-03 | Shinya Takyu | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method |
| TWI240965B (en) * | 2003-02-28 | 2005-10-01 | Toshiba Corp | Semiconductor wafer dividing method and apparatus |
| JP4342832B2 (ja) | 2003-05-16 | 2009-10-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2005019525A (ja) * | 2003-06-24 | 2005-01-20 | Disco Abrasive Syst Ltd | 半導体チップの製造方法 |
| JP4590174B2 (ja) * | 2003-09-11 | 2010-12-01 | 株式会社ディスコ | ウエーハの加工方法 |
| JP4398686B2 (ja) * | 2003-09-11 | 2010-01-13 | 株式会社ディスコ | ウエーハの加工方法 |
| JP4439990B2 (ja) * | 2004-04-28 | 2010-03-24 | 株式会社ディスコ | レーザー加工方法 |
| US7638561B2 (en) * | 2004-06-22 | 2009-12-29 | Rohm And Haas Company | Aqueous inkjet ink composition |
| JP2006054246A (ja) * | 2004-08-10 | 2006-02-23 | Disco Abrasive Syst Ltd | ウエーハの分離方法 |
| KR100856977B1 (ko) * | 2004-11-11 | 2008-09-04 | 야마하 가부시키가이샤 | 반도체 장치, 반도체 웨이퍼, 칩 사이즈 패키지, 및 그제조 및 검사 방법 |
| TWI339358B (en) * | 2005-07-04 | 2011-03-21 | Hitachi Ltd | Rfid tag and manufacturing method thereof |
| JP2007134390A (ja) * | 2005-11-08 | 2007-05-31 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| JP4749851B2 (ja) * | 2005-11-29 | 2011-08-17 | 株式会社ディスコ | ウェーハの分割方法 |
| KR100671028B1 (ko) * | 2006-06-23 | 2007-01-17 | 김성철 | 반도체 칩 본딩 방법 |
| US7482251B1 (en) * | 2006-08-10 | 2009-01-27 | Impinj, Inc. | Etch before grind for semiconductor die singulation |
| US7776746B2 (en) * | 2007-02-28 | 2010-08-17 | Alpha And Omega Semiconductor Incorporated | Method and apparatus for ultra thin wafer backside processing |
| JP5032231B2 (ja) * | 2007-07-23 | 2012-09-26 | リンテック株式会社 | 半導体装置の製造方法 |
| JP5342772B2 (ja) * | 2007-10-12 | 2013-11-13 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
| KR101316804B1 (ko) * | 2008-12-25 | 2013-10-11 | 가부시키가이샤 알박 | 정전척용의 척 플레이트의 제조 방법 |
| TWI414013B (zh) * | 2009-05-21 | 2013-11-01 | Prov Technology Corp | Electronic component cutting and stripping machine and method thereof |
| US8871609B2 (en) * | 2009-06-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling structure and method |
| US9305769B2 (en) | 2009-06-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling method |
| WO2011096265A1 (ja) * | 2010-02-04 | 2011-08-11 | シャープ株式会社 | 転写方法および半導体装置の製造方法並びに半導体装置 |
| TWI555073B (zh) * | 2012-01-03 | 2016-10-21 | Zhi-Hao Chen | A wafer process with environmentally friendly processing |
| JP5981154B2 (ja) * | 2012-02-02 | 2016-08-31 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP6047353B2 (ja) * | 2012-09-20 | 2016-12-21 | 株式会社ディスコ | 加工方法 |
| CN103341692A (zh) * | 2013-06-26 | 2013-10-09 | 京东方科技集团股份有限公司 | 切割不规则图形基板的方法和显示装置 |
| US20150147850A1 (en) * | 2013-11-25 | 2015-05-28 | Infineon Technologies Ag | Methods for processing a semiconductor workpiece |
| KR101479248B1 (ko) * | 2014-05-28 | 2015-01-05 | (주) 씨앤아이테크놀로지 | 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치 |
| DE102014227005B4 (de) * | 2014-12-29 | 2023-09-07 | Disco Corporation | Verfahren zum Aufteilen eines Wafers in Chips |
| JP6422462B2 (ja) * | 2016-03-31 | 2018-11-14 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
| KR20240050457A (ko) * | 2017-08-10 | 2024-04-18 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 및 기판 처리 장치 |
| KR20230117446A (ko) | 2020-12-17 | 2023-08-08 | 이나리 테크놀로지 에스디엔 비에이치디 | 반도체 물품의 제조방법 및 그 시스템 |
| CN114473678B (zh) * | 2021-12-09 | 2023-03-28 | 蚌埠中光电科技有限公司 | 一种对液晶玻璃基板在加工时使用的吸附垫剥贴的机构 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4023260A (en) | 1976-03-05 | 1977-05-17 | Bell Telephone Laboratories, Incorporated | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits |
| JPS5414155A (en) | 1977-07-04 | 1979-02-02 | Nec Corp | Manufacture for semiconductor device |
| JPS5552235A (en) | 1978-10-13 | 1980-04-16 | Toshiba Corp | Fastening of semiconductor wafer on substrate |
| DE3043903A1 (de) | 1980-11-21 | 1982-07-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von kontaktverbindungen, insbesondere fuer mesfets |
| JPS59186345A (ja) | 1983-04-06 | 1984-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS61112345A (ja) | 1984-11-07 | 1986-05-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPS624341A (ja) | 1985-06-29 | 1987-01-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63117445A (ja) | 1986-11-05 | 1988-05-21 | Citizen Watch Co Ltd | 半導体ウエハ−の加工方法 |
| JPS63261851A (ja) | 1987-04-20 | 1988-10-28 | Nec Corp | 半導体素子の製造方法 |
| JPS6438209A (en) | 1987-08-04 | 1989-02-08 | Nec Corp | Preparation of semiconductor device |
| US4904610A (en) | 1988-01-27 | 1990-02-27 | General Instrument Corporation | Wafer level process for fabricating passivated semiconductor devices |
| US4978639A (en) | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
| US5071792A (en) | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| US5185292A (en) | 1989-07-20 | 1993-02-09 | Harris Corporation | Process for forming extremely thin edge-connectable integrated circuit structure |
| JP2569939B2 (ja) | 1989-10-23 | 1997-01-08 | 日本電気株式会社 | 樹脂封止型半導体装置 |
| JPH03191549A (ja) | 1989-12-20 | 1991-08-21 | Mitsubishi Electric Corp | Ｓｉ基板上化合物半導体装置の製造方法 |
| US5091331A (en) | 1990-04-16 | 1992-02-25 | Harris Corporation | Ultra-thin circuit fabrication by controlled wafer debonding |
| US5583375A (en) | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
| JPH04223356A (ja) | 1990-12-25 | 1992-08-13 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04297056A (ja) | 1991-03-08 | 1992-10-21 | Sony Corp | 半導体装置の製造方法 |
| JPH05211235A (ja) | 1991-03-18 | 1993-08-20 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH04307756A (ja) | 1991-04-04 | 1992-10-29 | Oki Electric Ind Co Ltd | 半導体素子の分離方法 |
| US5130276A (en) | 1991-05-16 | 1992-07-14 | Motorola Inc. | Method of fabricating surface micromachined structures |
| JP2737859B2 (ja) | 1991-06-14 | 1998-04-08 | シャープ株式会社 | 半導体チップの製造方法 |
| JPH0574934A (ja) | 1991-09-13 | 1993-03-26 | Sony Corp | 薄型チツプの形成方法 |
| JPH05291397A (ja) | 1992-04-07 | 1993-11-05 | Toshiba Corp | コレットおよび半導体装置の製造方法 |
| JP2922066B2 (ja) | 1992-10-15 | 1999-07-19 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US5360509A (en) | 1993-03-08 | 1994-11-01 | Gi Corporation | Low cost method of fabricating epitaxial semiconductor devices |
| DE4317721C1 (de) | 1993-05-27 | 1994-07-21 | Siemens Ag | Verfahren zur Vereinzelung von Chips aus einem Wafer |
| JPH0797594B2 (ja) | 1993-06-25 | 1995-10-18 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体集積回路装置 |
| JPH07106285A (ja) | 1993-10-08 | 1995-04-21 | Oki Electric Ind Co Ltd | 半導体製造方法 |
| JP3191549B2 (ja) | 1994-02-15 | 2001-07-23 | 松下電器産業株式会社 | 半導体メモリ装置 |
| US5480842A (en) | 1994-04-11 | 1996-01-02 | At&T Corp. | Method for fabricating thin, strong, and flexible die for smart cards |
| JPH09213662A (ja) | 1996-01-31 | 1997-08-15 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| US5994205A (en) * | 1997-02-03 | 1999-11-30 | Kabushiki Kaisha Toshiba | Method of separating semiconductor devices |
| JP3532752B2 (ja) * | 1997-02-03 | 2004-05-31 | 株式会社東芝 | 半導体デバイスの分離方法 |
| JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| JPH1174167A (ja) * | 1997-08-29 | 1999-03-16 | Sharp Corp | 半導体素子の製造方法 |
-
1999
- 1999-07-22 JP JP11207793A patent/JP2001035817A/ja active Pending
-
2000
- 2000-07-20 TW TW089114553A patent/TW529095B/zh active
- 2000-07-20 US US09/620,709 patent/US6337258B1/en not_active Expired - Lifetime
- 2000-07-21 KR KR10-2000-0041883A patent/KR100383206B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100903472B1 (ko) * | 2001-07-27 | 2009-06-18 | 텍사스 인스트루먼츠 인코포레이티드 | 웨이퍼로부터 반도체 다이를 분리하는 방법 |
| US7395847B2 (en) | 2001-10-19 | 2008-07-08 | Fujitsu Limited | Jig for a semiconductor substrate |
| US7571538B2 (en) | 2001-10-19 | 2009-08-11 | Fujitsu Microelectronics Limited | Vacuum fixing jig for semiconductor device |
| US7452753B2 (en) | 2004-07-06 | 2008-11-18 | Samsung Electronics Co., Ltd. | Method of processing a semiconductor wafer for manufacture of semiconductor device |
| JP2008153349A (ja) * | 2006-12-15 | 2008-07-03 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
| JP2011181733A (ja) * | 2010-03-02 | 2011-09-15 | Disco Corp | 半導体デバイスの製造方法 |
| JP2011238818A (ja) * | 2010-05-12 | 2011-11-24 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010029981A (ko) | 2001-04-16 |
| TW529095B (en) | 2003-04-21 |
| US6337258B1 (en) | 2002-01-08 |
| KR100383206B1 (ko) | 2003-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001035817A (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
| KR100318551B1 (ko) | 웨이퍼의분할방법및반도체장치의제조방법 | |
| US6184109B1 (en) | Method of dividing a wafer and method of manufacturing a semiconductor device | |
| US6294439B1 (en) | Method of dividing a wafer and method of manufacturing a semiconductor device | |
| US6121118A (en) | Chip separation device and method | |
| KR100506109B1 (ko) | 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치 | |
| JP4040819B2 (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
| KR100452661B1 (ko) | 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법 | |
| US6777310B2 (en) | Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps | |
| KR20050067019A (ko) | 반도체 집적회로장치의 제조방법 | |
| JP2004311576A (ja) | 半導体装置の製造方法 | |
| KR20040006546A (ko) | 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템 | |
| JP2001093864A (ja) | 半導体ウェーハ固定治具及び半導体装置の製造方法 | |
| JP2008071892A (ja) | 積層用デバイスの製造方法 | |
| JPH09213662A (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
| JP4908085B2 (ja) | ウエーハの処理装置 | |
| EP1022778A1 (en) | Method of dividing a wafer and method of manufacturing a semiconductor device | |
| KR100816641B1 (ko) | 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판 | |
| JP2000091274A (ja) | 半導体チップの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP4599075B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| US8580070B2 (en) | Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer | |
| JP2000195826A (ja) | ウェ―ハの分割方法及び半導体装置の製造方法 | |
| KR100539271B1 (ko) | 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법 | |
| JP2003179006A (ja) | ウェーハの分割方法及び半導体装置の製造方法 | |
| JP2013219245A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |