CN104362117B - 基底键合装置和键合方法 - Google Patents

基底键合装置和键合方法 Download PDF

Info

Publication number
CN104362117B
CN104362117B CN201410682030.5A CN201410682030A CN104362117B CN 104362117 B CN104362117 B CN 104362117B CN 201410682030 A CN201410682030 A CN 201410682030A CN 104362117 B CN104362117 B CN 104362117B
Authority
CN
China
Prior art keywords
substrate
gasket
border
fixture
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410682030.5A
Other languages
English (en)
Other versions
CN104362117A (zh
Inventor
杨莹
王之奇
洪宗敏
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201410682030.5A priority Critical patent/CN104362117B/zh
Publication of CN104362117A publication Critical patent/CN104362117A/zh
Application granted granted Critical
Publication of CN104362117B publication Critical patent/CN104362117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Gasket Seals (AREA)

Abstract

一种基底键合装置和键合方法，基底键合装置包括：若干垫片，所述若干垫片沿基底的边缘均匀分布，所述若干垫片位于与基底表面对应的平面上，所述垫片包括相互连接的凸部和延伸部，所述凸部延伸至基底的边缘以外，所述延伸部自所述凸部开始沿基底的边缘延伸预设长度，所述延伸部包括用于接触基底表面的接触面，所述接触面包括第一边界和第二边界，所述第一边界为对应于基底周长的弧形，所述第二边界平行于第一边界，且所述第二边界比第一边界到基底圆心的距离小；若干夹具，所述若干夹具沿基底周长均匀分布，且所述夹具位于相邻垫片之间。所述基底键合装置能够提高键合效果，提高以键合基底形成的器件可靠性。

Description

基底键合装置和键合方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种基底键合装置和键合方法。
背景技术
在半导体制程中，需要将表面已形成有半导体器件的晶圆(Wafer)切割为多个芯片，之后再对各个芯片进行封装，以形成所需的集成电路或芯片器件。以晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging，WLCSP)技术为例，对晶圆进行封装测试后再切割得到单个成品芯片，封装后的芯片尺寸与裸片完全一致。经晶圆级芯片尺寸封装技术封装后的芯片尺寸能够达到高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增加而显著降低。
随着半导体制造技术的不断发展，半导体器件的制造方法以及半导体器件的结构也日益复杂，因此，仅在晶圆的一侧表面进行半导体工艺制程已不能满足持续发展的技术需求。例如，MEMS压力传感器的制造工艺、背照式(BSI，Backside Illuminated)图像传感器的制造工艺、硅通孔(TSV，Through Silicon Via)结构的制造工艺、或者晶圆的封装工艺，均需要在晶圆的一侧表面形成半导体器件结构之后，在晶圆的另一侧表面进行后段工艺制程，并且在完成后段制程之后，再对晶圆进行单片切割。
为了避免在对晶圆的另一侧表面进行后段工艺制程时，造成晶圆一侧表面已形成的器件结构造成损伤，现有技术会在已形成器件结构的晶圆表面键合另一承载基底，所述承载基底能够在后段工艺制程、以及后续对所述晶圆进行修边、减薄和单片切割的过程中，保护所述晶圆表面的器件结构。
然而，以现有的晶圆键合设备进行键合工艺的键合效果不佳，甚至容易对已形成于晶圆表面的器件结构造成损伤，降低了器件结构的可靠性。
发明内容
本发明解决的问题是提供一种基底键合装置和键合方法，提高键合效果，提高以键合基底形成的器件可靠性。
为解决上述问题，本发明提供一种基底键合装置，包括：若干垫片，所述若干垫片沿基底的边缘均匀分布，所述若干垫片位于与基底表面对应的平面上，所述垫片包括相互连接的凸部和延伸部，所述凸部延伸至基底的边缘以外，所述延伸部自所述凸部开始沿基底的边缘延伸预设长度，所述延伸部包括用于接触基底表面的接触面，所述接触面包括第一边界和第二边界，所述第一边界为对应于基底周长的弧形，所述第二边界平行于第一边界，且所述第二边界比第一边界到基底圆心的距离小；若干夹具，所述若干夹具沿基底周长均匀分布，且所述夹具位于相邻垫片之间。
可选的，所述垫片的数量大于或等于所述夹具的数量。
可选的，所述第一边界与基底的边缘重合。
可选的，所述延伸部位于所述凸部的一侧或两侧。
可选的，位于所述凸部一侧的延伸部的第一边界长度为40毫米～120毫米。
可选的，所述第一边界与第二边界之间的距离为2.5毫米～3毫米。
可选的，所述垫片的厚度为300微米～1000微米。
可选的，所述夹具的数量为2个。
可选的，当所述夹具的数量为2个时，所述夹具位于基底直径的两端。
可选的，还包括：相对设置的上电极上盖板和下电极承载基底，所述上电极上盖板和下电极承载基底的表面平行于基底表面；腔室，固定有基底的垫片、夹具、上电极上盖板和下电极承载基底置于所述腔室内，用于进行基底键合工艺。
可选的，所述夹具包括夹具基底、夹具体部和夹具头，所述夹具体部垂直于基底表面，所述夹具基底和夹具头分别与夹具体部两端连接，且所述夹具基底和夹具头平行于基底表面；所述夹具体部与所述夹具基底可动连接。
相应的，本发明还提供一种采用上述任一项所述的基底键合装置进行的基底键合方法，包括：提供第一基底，所述第一基底具有相对的第一表面和第二表面；在第一基底的第一表面形成粘胶层；在第一基底的第一表面形成粘胶层之后，在所述第一基底的第一表面设置所述若干垫片，且所述若干垫片的第一边界与第一基底的边缘重合，所述凸部延伸至所述第一基底的边缘以外；提供第二基底，所述第二基底具有相对的第三表面和第四表面；在所述第一基底的第一表面设置所述若干垫片之后，采用对位工艺使所述第二基底的第三表面位于所述垫片表面，所述第二基底的第三表面与第一基底的第一表面相对，且所述第二基底和第一基底的边缘重合；在所述对位工艺之后，在所述第一基底和第二基底边缘设置夹具，使所述第一基底与第二基底固定。
可选的，所述第一基底为透明基底；所述第二基底的第三表面具有图形传感器件。
可选的，在第一基底的第一表面形成粘胶层之前，在所述第一基底的第一表面形成隔离墙，相邻隔离墙之间形成有开口，且所述开口的位置、与第二基底的第三表面的图形传感器件位置对应。
可选的，所述第一基底的材料包括玻璃。
可选的，在所述对位工艺之后，所述第一基底的第一表面到第二基底的第三表面之间的距离为300微米～1000微米。
可选的，所述夹具包括夹具体部和夹具头，所述夹具体部垂直于第一基底和第二基底表面，所述夹具头与夹具体部两端连接，且所述夹具头平行于第一基底和第二基底表面；在所述第一基底和第二基底边缘设置夹具之后，位于夹具体部两端的夹具头分别与第一基底的第二表面、以及第二基底的第四表面相接触。
可选的，还包括：在所述第一基底和第二基底边缘设置夹具之后，将所述第一基底、第二基底、垫片和夹具送入腔室内；使上盖板和承载基底的表面分别与第一基底的第二表面以及第二基底的第四表面相接触，所述上盖板向所述承载基底施加压力，以压合所述第一基底和第二基底。
可选的，所述第一基底的边缘具有第一无效区域，所述第二基底的边缘具有第二无效区域，且所述第一无效区域和第二无效区域的位置和尺寸相互对应；在所述第一基底的第一表面设置所述若干垫片之后，所述垫片的延伸部位于所述第一无效区域和第二无效区域的对应区域内。
可选的，所述第一无效区域沿第一基底直径方向的宽度为3毫米～4毫米；所述第二无效区域沿第二基底直径方向的宽度为3毫米～4毫米。
可选的，所述第一基底或第二基底为硅基底、硅锗基底、碳化硅基底、绝缘体上硅基底、绝缘体上锗基底或III-V族化合物基底。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的装置中，用于隔离基底的垫片具有凸部和延伸部，所述凸部延伸至基底边缘以外，用于与传动机构连接；而所述延伸部用于置于两片基底之间进行隔离。由于所述延伸部自所述凸部开始沿基底的边缘延伸预设距离，使得所述延伸部与基底相接触的面积较大，从而使所述垫片能够支撑所述基底，并达到分散压力的作用；具体的，所述延伸部包括用于接触基底表面的接触面，所述接触面包括第一边界和第二边界，所述第一边界为对应于基底周长的弧形，所述第二边界平行于第一边界，且所述第二边界比第一边界到基底圆心的距离小，因此，所述接触面与基底的接触面积较大。由于所述垫片能够对基底提供更大的支撑力，且支撑力得以分散，因此，在进行压合之前，能够避免两片基底通过粘胶发生粘合，因此，继而后续能够完全使两片基底之间的区域被抽真空，从而使压合工艺的效果改善。而在压合之后，能够避免两片基底的部分表面会出现无胶现象，还能够避免两片基底之间的部分表面出现溢胶现象。因此，所述基底键合装置能够使键合之后的基底表面形貌改善，使所形成半导体器件的可靠性提高。
进一步，所述垫片的数量为3个，且所述3个垫片沿基底的边缘均匀分布，使得所述3个垫片能够对基底提供均匀的支撑力，同时所述3个垫片向基底提供的支撑力足以保证用于键合的相向基底之间能够相互隔离，从而能够避免在压合之前，两片基底通过粘胶发生粘合，以此保证在压合之后的基底表面形貌良好，以压合的基底形成的半导体器件性能改善。
进一步，所述延伸部位于所述凸部的两侧，由于所述延伸部用于设置于两片基底之间进行隔离，所述延伸部的面积越大，向基底提供的支撑力越大，则与能够有效地保证两片基底在压合之前不会发生粘合。而所述延伸部位于凸部的两侧，则所述延伸部能够与基底接触的较大，使得所述延伸部能够提供更大的应力。而且，所述延伸部位于所述凸部的两侧，所述延伸部向基底提供的支撑力较为均匀，因此能够有效地保证压合之前的基底之间不会发生粘连，基底之间的隔离效果较好。
进一步，位于所述凸部一侧的延伸部的第一边界长度为40毫米～120毫米。所述第一边界的长度即所述延伸部沿基底边界延伸的预设长度，当所述第一边界的长度在40毫米～120毫米范围内时，能够保证所述垫片对基底具有足够大的支持力。从而保证了以所压合的基底形成的半导体器件性能良好。
进一步，所述第一边界与第二边界之间的距离为2.5毫米～3毫米。由于基底包括有效区域以及包围所述有效区域的无效区域，当所述第一边界与第二边界之间的距离在2.5毫米～3毫米范围内时，能够保证垫片的延伸部与基底的接触区域位于基底的无效区域内，从而避免了所述垫片与基底的有效区域相接触，减少了垫片对基底有效区域的损伤，保证了以压合的基底所形成的半导体器件的性能良好。
进一步，所述垫片的厚度为300微米～1000微米，所述垫片的厚度即以所述垫片所隔离的两片基底之间的厚度，当所述垫片的厚度在300微米～1000微米范围内时，能够保证两片基底之间以粘胶而发生粘合，同时能够有利于后续抽真空以及压合工艺的进行。
本发明的方法中，在第一基底表面形成粘胶层之后，在所述第一基底的第一表面设置若干垫片，所述垫片即用于隔离所述第一基底以及后续进行对位的第二基底。而所述垫片具有凸部和延伸部，所述凸部延伸至第一基底的边缘以外，用于与传动机构连接；而所述延伸部用于隔离第一基底和第二基底。所述若干垫片的第一边界与第一基底的边缘重合，即所述延伸部能够自所述凸部开始沿第一基底的边缘延伸预设距离，使得所述延伸部与第一基底和第二基底相接触的面积较大，从而使所述垫片对第二基底的支撑能力提高，并达到分散压力的作用。由于所述垫片能够对第一基底和第二基底提供更大的支撑力，且能够使受到的压力得以分散，因此，在进行压合之前，能够避免第一基底和第二基底通过粘胶层发生粘合，有利于后续对第一基底和第二基底之间的区域进行抽真空，从而使压合工艺的效果改善。而在压合之后，第一基底和第二基底之间不会出现无胶现象，还能够避免第一基底和第二基底之间的部分表面出现溢胶现象。因此，所述基底键合装置能够使键合之后的第一基底和第二基底的表面形貌改善，使所形成半导体器件的可靠性提高。
附图说明
图1和图2是本发明一实施例的基底键合装置的结构示意图；
图3至图7是本发明另一实施例的基底键合装置的结构示意图；
图8至图13是本发明实施例的基底键合过程的结构示意图。
具体实施方式
如背景技术所述，以现有的基底键合设备进行键合工艺的键合效果不佳，甚至容易对已形成于基底表面的器件结构造成损伤。
请参考图1和图2，图1是本发明一实施例的基底键合装置的俯视结构示意图，图2是图1沿AA’割线方向的侧视图，所述基底键合装置用于键合第一基底121和第二基底122，所述第一基底121和第二基底122重叠设置、且边缘重合，所述基底键合装置包括：三个垫片101，所述三个垫片101沿第一基底121和第二基底122的周长均匀分布，所述垫片101置于第一基底121和第二基底122之间，用于间隔所述第一基底121和第二基底122；两个夹具102，所述夹具102位于沿第一基底121和第二基底122直径的两端，用于固定第一基底121、第二基底122和垫片101。
在以上述基底键合装置键合所述第一基底121和第二基底122时，首先在第一基底121表面涂布粘胶123；在涂布粘胶123之后，使所述第二基底122与第一基底121进行对位，使第一基底121与第二基底122重叠设置并边缘重合，所述第一基底121和第二基底122之间由垫片101进行间隔，且所述垫片沿第一基底121和第二基底122的周长均匀分布；以夹具102将所述第一基底121、第二基底122和垫片101进行固定。后续在真空状态下对第一基底121和第二基底122施加相向的压力，使第一基底121和第二基底122进行压合。
然而，由于受到重力作用，在压合第一基底121和第二基底122之前，所述第一基底121表面的部分粘胶123容易与第二基底122表面相接触，从而容易导致第一基底121和第二基底122之间的部分区域难以被抽真空，则在后续进行的压合工艺效果不良；在压合之后，第二基底122的部分表面会出现无胶现象，同时，第二基底122的另一部分表面容易出现溢胶现象。因此，所述键合之后的第二基底122表面形貌不良、导致第二基底122所形成的半导体器件的可靠性下降、良率降低。
为了解决上述问题，本发明提供一种基底键合装置和键合方法。在所述键合装置中，用于隔离基底的垫片具有凸部和延伸部，所述凸部延伸至基底边缘以外，用于与传动机构连接；而所述延伸部用于置于两片基底之间进行隔离。由于所述延伸部自所述凸部开始沿基底的边缘延伸预设距离，使得所述延伸部与基底相接触的面积较大，从而使所述垫片能够对基底提供更大的支撑力，并达到分散压力的作用；具体的，所述延伸部包括用于接触基底表面的接触面，所述接触面包括第一边界和第二边界，所述第一边界为对应于基底周长的弧形，所述第二边界平行于第一边界，且所述第二边界比第一边界到基底圆心的距离小，因此，所述接触面与基底的接触面积较大。由于所述垫片能够对基底提供更大的支撑力，且能够使压力得以分散，因此，在进行压合之前，能够避免两片基底通过粘胶发生粘合，因此，继而后续能够完全使两片基底之间的区域被抽真空，从而使压合工艺的效果改善。而在压合之后，能够避免两片基底的部分表面会出现无胶现象，还能够避免两片基底之间的部分表面出现溢胶现象。因此，所述基底键合装置能够使键合之后的基底表面形貌改善，使所形成半导体器件的可靠性提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图7是本发明实施例的基底键合装置的结构示意图。
请参考图3和图4，图3是本实施例的基底键合装置的俯视结构示意图，图4是图3沿BB’割线方向的侧视图，包括：若干垫片201，所述若干垫片201沿基底200的边缘均匀分布，所述若干垫片201位于与基底200表面对应的平面上，所述垫片201包括相互连接的凸部210和延伸部211，所述凸部210延伸至基底的边缘以外，所述延伸部211自所述凸部210开始沿基底200的边缘延伸预设长度，所述延伸部211包括用于接触基底200表面的接触面，所述接触面包括第一边界221和第二边界222，所述第一边界221为对应于基底200周长的弧形，所述第二边界222平行于第一边界221，且所述第二边界222比第一边界221到基底200圆心的距离小；若干夹具202，所述若干夹具202沿基底200周长均匀分布，且所述夹具202位于相邻垫片201之间。
以下将结合附图对本实施例的基底键合装置进行详细说明。
需要说明的是，由于部分所述垫片201(延伸部211)位于两片基底200之间，因此在所述俯视图图3中以虚线边界表示所述垫片201位于基底200之间的部分。
在进行基底键合工艺的过程中，需要使两片待键合基底200进行对位，且两片基底200之间以所述垫片201进行隔离，使得两片基底200表面不接触，而所述两片基底200以所述夹具202进行固定，以便后续送入腔室内进行抽真空以及压合工艺。以本实施例所述的键合装置进行键合的两片基底200中，一片基底表面涂布有粘胶层，且所述粘胶层与另一基底200表面相对，所述垫片210位于粘胶层和另一基底200之间进行隔离。
其中，所述粘胶层能够位于两片基底200中的任一基底表面，且所述粘胶层位于基底200与另一基底200相对的表面上。如图4所示，所述粘胶层能够位于下层基底200与上层基底200相对的表面上。在另一实施例中，所述粘胶层还能够位于上层基底200与下层基底200相对的表面上。
所述垫片201的数量大于或等于所述夹具202的数量，而所述夹具的数量为2～5个。
在本实施例中，所述垫片201沿基底200的边缘均匀分布于相邻夹具202之间。所述夹具202的数量为2个，所述垫片201的数量为3个，所述3个垫片能够沿基底200的边缘均匀分布，且垫片201的延伸部211部分与基底200表面接触，以便所述垫片201能够位于两片基底200之间进行隔离。由于所述垫片201需要与基底200表面接触，为了减少所述垫片201对基底200表面的损伤，所述垫片201与基底200相接触的区域需要位于基底200的无效区域内，而所述基底200包括位于中心的有效区域、以及包围所述有效区域的无效区域，因此所述垫片201与基底200相接触的区域位于所述基底200的边缘表面。
在另一实施例中，所述垫片201与所述夹具202重叠设置，即所述垫片201位于所述夹具202的夹具头232(如图6所示)之间。当所述垫片201与所述夹具202重叠设置时，所述垫片201更有利于分散压力，能够避免在基底压合的过程中，造成所述基底200发生碎裂，并且能够避免两片基底200发生压合偏移，从而提高了基底200的压合质量。所述垫片201包括延伸至基底200边缘以外的凸部210、以及位于两片基底200之间延伸部211，而所述延伸部211自所述凸部210开始沿所述基底200边缘的延伸，而且所述延伸部211位于两片基底200之间用于支撑，使得所述延伸部211与所述基底200相接触的面积增大，则所述垫片201向基底200提供的支撑力增大，则在进行后续的抽真空和压合工艺之前，所述两片基底200之间不易发生粘合，则后续能够通过抽真空工艺完全排除两片基底200之间的空气，使得压合的效果良好，能够有效地避免键合工艺之后，部分基底200表面出现无胶现象，或部分基底200表面出现溢胶现象，从而提高了以键合基底200形成的半导体器件的可靠性。
所述延伸部211与基底200相接触的接触面具有相互平行的第一边界221和第二边界222，且所述第一边界221和第二边界222均为弧形，而所述第一边界221与基底200的边缘对应，在基底200之间设置所述垫片201之后，所述第一边界221能够与基底200的边缘重合，而所述第二边界222较第一边界221更靠近基底200的中心，即所述延伸部211的接触面是与所述基底200的边缘对应的圆环形的一部分。在本实施例中，所述延伸部211还具有位于第一边界221和第二边界222两端的第三边界和第四边界，所述第一边界221、第二边界222、第三边界和第四边界包围形成所述接触面的图形，且所述第三边界和第四边界的延长线与基底200的半径重合。
在本实施例中，所述第一边界221与第二边界222之间的距离为2.5毫米～3毫米。所述第一边界221和第二边界222之间的距离决定了所述延伸部211伸入所述基底200之间的距离。由于所述基底200包括有效区域以及包围所述有效区域的无效区域，即所述无效区域呈包围有效区域的环形，而所述无效区域的宽度通常为3毫米～4毫米。当所述第一边界221与第二边界222之间的距离过大时，容易造成所述延伸部211与基底200有效区域相接触，造成有效区域表面的损伤；当所述第一边界221与第二边界222之间的距离过小时，则所述延伸部211与基底200的接触面积过小，使得垫片201向基底200提供的支撑力不足；当所述第一边界221与第二边界222之间的距离为2.5毫米～3毫米范围内时，即能够保证所述延伸部211能够向基底200提供足够大的支撑力，同时又能够防止所述延伸部211进入基底200之间的距离过大而接触到基底200的有效区域，从而有效地避免了所述延伸部211对基底200的有效区域表面造成损伤。
在本实施例中，所述垫片201的厚度为300微米～1000微米。所述垫片201的厚度决定了两片基底200之间的距离；当所述垫片201的厚度过小时，容易造成两片基底200通过粘胶层发生粘合，不利于后续进行抽真空以及压合工艺；当所述垫片201的厚度过大时，使得两片基底200之间的空间体积过大，使后续的抽真空以及压合工艺的进行增加的工艺难度；而当所述垫片的厚度在300微米～1000微米范围内时，即能够保证两片基底之间以粘胶而发生粘合，同时又能够有利于后续抽真空以及压合工艺的进行。
在本实施例中，所述延伸部211位于所述凸部210的两侧，不仅能够使所述延伸部211与基底200之间具有更大的接触面积，使所述垫片201向基底200提供更大的支持力，还能够使所述延伸部211向基底200提供的支撑力更为均匀，能够有效的避免两片基底200之间发生粘合，因此，所述垫片201具有良好的隔离性能。
而且，位于所述凸部210一侧的延伸部211的第一边界221长度为40毫米～120毫米。所述第一边界221的长度即所述延伸部沿基底200边界延伸的预设长度，而且所述第一边界221的长度决定了伸入基底200之间的延伸部211的面积；当所述第一边界221的长度过长时，会导致所述延伸部211与基底200表面的接触面积增大，则所述延伸部211更易对基底200表面造成损伤，尤其是对基底200的有效区域表面造成损伤的可能性增大；当所述第一边界221的长度过短时，则所述垫片201与基底200相接触的面积较小，则所述垫片201向基底200提供的支撑力不足，容易造成两片基底200之间通过粘胶层发生粘连；当所述第一边界的长度在40毫米～120毫米范围内时，即能够保证所述垫片对基底具有足够大的支持力，同时又能够保证所述垫片对基底有效区域的损伤较少。
在另一实施例中，请参考图5，在若干垫片201中，部分垫片201的延伸部位于所述凸部210的一侧。而且，而所述延伸部211的第一边界221长度为40毫米～120毫米，即位于所述凸部210一侧的延伸部211的第一边界221长度为20米～60毫米。
在图5中，夹具202的数量为2个，垫片201的数量为3个；在所述3个垫片201中，1个垫片201于两个夹具202的一侧，且该垫片201的延伸部211向所述凸部210的两侧延伸；在所述3个垫片201中，其余2个垫片位于两个夹具202的另一侧，且该两个垫片201的延伸部211均位于凸部210的一侧，且该两个垫片201的延伸部211均向所述夹具202的方向延伸。
所述延伸部211仅位于所述凸部210的一侧，能够使所述延伸部211在足以支撑两片基底200相互隔离的情况下，减少所述延伸部211与基底200的有效区域表面的接触，从而避免对基底200的有效区域表面造成损伤，以此保证以所键合的基底形成的半导体器件性能良好。而且，由于所述延伸部211均向夹具202的方向延伸，所述延伸部211在基底键合的过程中更有利于分散压力，使得两片基底200受力均匀，则所述夹具202的夹持更为稳定。
本实施例中，所述夹具202的数量为2个，且所述夹具202位于基底200直径的两端。请参考图6，图6是夹具202的局部示意图，所述夹具202包括夹具基底230、夹具体部231和夹具头232，所述夹具体部231垂直于基底200表面，所述夹具基底230和夹具头232分别与夹具体部231两端连接，且所述夹具基底230和夹具头232平行于基底200表面。其中，所述夹具基底230用于承载基底200，所述夹具头232用于与上层的基底200表面接触，使得两片基底200经过对位之后能够相互固定；所述夹具体部231用于连接并固定两端的夹具头232，使夹具头232能够夹持两片基底200。所述夹具体部231与所述夹具基底230的连接处具有轴承，使所述夹具头232和所述夹具体部231相对于所述夹具基底230能够可动连接。本实施例中，所述夹具202的数量为所述夹具头232和夹具体部231的数量。
请参考图7，本实施例的基底键合装置在腔室内还包括相对设置的上盖板203和承载基底204，所述上盖板203和承载基底204的表面平行于基底200表面。所述上盖板203和承载基底204相向设置，并且分别与两片基底200表面相接触，通过以所述上盖板203向所述承载基底204施加压力，能够压合所述两片重叠设置的基底200。需要说明的是，如图6所示的夹具202在夹持基底200之后，固定于所述承载基底204上。
此外，本实施例的基底键合装置还包括腔室205，所述基底200、垫片201、夹具202、上盖板203和承载基底204置于所述腔室205内之后，能够进行抽真空和压合工艺。
综上，本实施例中，用于隔离基底的垫片具有凸部和延伸部，所述凸部延伸至基底边缘以外，用于与传动机构连接；而所述延伸部用于置于两片基底之间进行隔离。由于所述延伸部自所述凸部开始沿基底的边缘延伸预设距离，使得所述延伸部与基底相接触的面积较大，从而使所述垫片能够对基底提供更大的支撑力；具体的，所述延伸部包括用于接触基底表面的接触面，所述接触面包括第一边界和第二边界，所述第一边界为对应于基底周长的弧形，所述第二边界平行于第一边界，且所述第二边界比第一边界到基底圆心的距离小，因此，所述接触面与基底的接触面积较大。由于所述垫片能够对基底提供更大的支撑力，并且能够分散夹具作用在上下两张基底表面的压力，因此，在进行压合之前，能够避免两片基底通过粘胶发生粘合，因此，继而后续能够完全使两片基底之间的区域被抽真空，从而使压合工艺的效果改善。而在压合之后，能够避免两片基底的部分表面会出现无胶现象，还能够避免两片基底之间的部分表面出现溢胶现象。因此，所述基底键合装置能够使键合之后的基底表面形貌改善，使所形成半导体器件的可靠性提高。
相应的，本发明实施例还提供一种基底键合方法，图8至图13是本发明实施例的基底键合过程的结构示意图。
请参考图8，提供第一基底301，所述第一基底301具有相对的第一表面311和第二表面312；在第一基底301的第一表面311形成粘胶层302。
在本实施例中，所述第一基底301用于与后续形成有图像传感器件的第二基底进行键合，所述第一基底301除了在后续工艺中保护形成于第二基底表面的图像传感器件之外，还用于形成保护所述图形传感器件的透光外壳，因此，所述第一基底301为透明基底。在本实施例中，所述第一基底301的材料为玻璃。在其它实施例中，所述第一基底301的材料还能够为环氧树脂等透明的聚合物材料。
在另一实施例中，所述第一基底还能够为硅基底、硅锗基底、碳化硅基底、绝缘体上硅(SOI)基底、绝缘体上锗(GOI)基底或III-V族化合物基底(例如氮化镓衬底或砷化镓衬底等)。
在本实施例中，在第一基底301的第一表面311形成粘胶层302之前，在所述第一基底301的第一表面311形成隔离墙(未图示)，相邻隔离墙之间形成有开口(未图示)，且所述开口的位置、与后续对位的第二基底第三表面的图形传感器件位置对应，所述隔离墙形成的开口能够包围所述图像传感器件，使得所述第一基底301能够形成包围所述图像传感器件的空腔；而所述粘胶层302形成于所述隔离墙的表面。
在本实施例中，所述第一基底301的边缘具有第一无效区域，后续对位的第二基底边缘具有第二无效区域，且所述第一无效区域和第二无效区域的位置、形状和尺寸相互对应。所述第一无效区域沿第一基底301直径方向的宽度为3毫米～4毫米。
所述粘胶层302能够完全覆盖所述第一基底301的第一表面311或覆盖部分所述第一基底301的第一表面311；所述粘胶层302的材料能够为具有粘性的聚合物材料；所述粘胶层302的形成工艺包括涂布工艺，所述涂布工艺包括丝网印刷工艺或滚胶工艺。所述粘胶层302用于在键合工艺中，固定所述第一基底301以及后续对位的第二基底。在其它实施例中，所述涂布工艺还能够为旋涂工艺或喷涂工艺。
请参考图9和图10，图10是图9的俯视结构示意图，图9是图10沿CC’割线方向的侧视图，在第一基底301的第一表面311形成粘胶层302之后，在所述第一基底301的第一表面311设置所述若干垫片303，且所述若干垫片303的第一边界与第一基底301的边缘重合，所述凸部延伸至所述第一基底301的边缘以外。
所述垫片303与前一实施例中所述的垫片201相同，如图3至图7所示，在此不做赘述。
本实施例中，所述粘胶层302完全覆盖所述第一基底301的第一表面311，则所述垫片303位于所述粘胶层302表面。在其它实施例中，所述粘胶层仅位于部分第一基底的第一表面，则所述垫片能够直接位于所述第一基底的第一表面。
在本实施例中，所述第一基底301的边缘具有第一无效区域，在所述第一基底301的第一表面311设置所述若干垫片303之后，所述垫片303的延伸部位于所述第一无效区域和第二无效区域的对应区域内。所述延伸部与第一基底301表面粘胶层302相接触的接触面具有相互平行的第一边界221(请参考图5)和第二边界222(请参考图5)，且所述第一边界221与第二边界222之间的距离为2.5毫米～3毫米，因此，所述垫片303位于第一基底301的第一无效区域内，所述垫片303不会接触第一基底301的有效区域，从而避免了所述垫片303对第一基底301的表面造成损伤。
而后续对位的第二基底的第二无效区域与所述第一无效区域的位置、形状和尺寸相对应，因此所述垫片303也位于所述第二无效区域内，则所述垫片303不会对第二基底表面的图像传感器件造成损害，能够保证后续键合之后形成的图像传感器件良率提高、可靠性提高。
请参考图11和图12，图12是图11的俯视结构示意图，图11是图12沿CC’方向的剖面结构示意图，提供第二基底304，所述第二基底304具有相对的第三表面341和第四表面342；在所述第一基底301的第一表面311设置所述若干垫片303之后，采用对位工艺使所述第二基底304的第三表面341位于所述垫片303表面，所述第二基底304的第三表面341与第一基底301的第一表面311相对，且所述第二基底304和第一基底301的边缘重合。
所述第二基底304为硅基底、硅锗基底、碳化硅基底、绝缘体上硅(SOI)基底、绝缘体上锗(GOI)基底或III-V族化合物基底(例如氮化镓衬底或砷化镓衬底等)。在本实施例中，所述第二基底304的第三表面341具有图形传感器件，所述图形传感器件的位置与形成于第一基底301第一表面311的隔离墙之间的开口位置对应，使得对位之后的图像传感器件能够位于所述开口内，则所述第一基底301能够形成包围所述图像传感器的空腔。
所述对位工艺使所述第一基底301和第二基底304重叠设置、且边缘重合，而且，使所述第一基底301第一表面311所形成的半导体结构、与第二基底304第三表面341所形成的半导体结构位置进行对准。本实施例中，所述对位工艺使形成于第一表面311的隔离墙之间的开口与第三表面341所形成的图像传感器件的位置进行对准。
在本实施例中，所述垫片303的厚度为300微米～1000微米，则在所述对位工艺之后，垫片303的延伸部位于所述第一基底301和第二基底304之间，所述第一基底301的第一表面311到第二基底304的第三表面341之间的距离为300微米～1000微米。
在本实施例中，所述第二基底304的边缘具有第二无效区域，所述第二无效区域包围第二基底304的有效区域，所述第二无效区域沿第二基底304直径方向的宽度为3毫米～4毫米。将所述第二基底304与第一基底301进行对位之后，所述第二无效区域与所述第一无效区域的位置、形状和尺寸相对应。由于所述垫片303的延伸部位于第一基底301的第一无效区域内，则在所述对位工艺之后，所述垫片303的延伸部也位于第二基底304的第二无效区域内，则所述垫片303不会对第二基底304第三表面341的图像传感器件造成损害，能够保证后续经过键合工艺之后，所形成的图像传感器件良率提高、可靠性增强。
请参考图13，在所述对位工艺之后，在所述第一基底301和第二基底304边缘设置夹具305，使所述第一基底301与第二基底304固定。
所述夹具305包括夹具体部和夹具头，所述夹具体部垂直于第一基底301和第二基底304的侧壁表面，所述夹具头与夹具体部两端连接，且所述夹具头平行于第一基底301和第二基底304表面。本实施例中，所述夹具305的数量为2个，所述2个夹具分别设置于沿所述第一基底301和第二基底304直径的两段。
在所述第一基底301和第二基底304边缘设置夹具之后，位于夹具体部两端的夹具头分别与第一基底301的第二表面312、以及第二基底304的第四表面342相接触，以此固定所述第一基底301和第二基底304。
在所述第一基底301和第二基底304边缘设置夹具305之后，将所述第一基底301、第二基底304、垫片303和夹具305送入腔室内，已进行抽真空和压合工艺。其中，使上盖板和承载基底的表面分别与第一基底301的第二表面312以及第二基底304的第四表面342相接触，通过所述上盖板向所述承载基底施加压力，以压合所述第一基底301和第二基底304。
综上，本实施例中，在第一基底表面形成粘胶层之后，在所述第一基底的第一表面设置若干垫片，所述垫片即用于隔离所述第一基底以及后续进行对位的第二基底。而所述垫片具有凸部和延伸部，所述凸部延伸至第一基底的边缘以外，用于与传动机构连接；而所述延伸部用于隔离第一基底和第二基底。所述若干垫片的第一边界与第一基底的边缘重合，即所述延伸部能够自所述凸部开始沿第一基底的边缘延伸预设距离，使得所述延伸部与第一基底和第二基底相接触的面积较大，从而使所述垫片能够对第二基底提供更大的支撑力。由于所述垫片能够对第一基底和第二基底提供更大的支撑力，并且能够使受到的压力得以分散，因此，在进行压合之前，能够避免第一基底和第二基底通过粘胶层发生粘合，有利于后续对第一基底和第二基底之间的区域进行抽真空，从而使压合工艺的效果改善。而在压合之后，第一基底和第二基底之间不会出现无胶现象，还能够避免第一基底和第二基底之间的部分表面出现溢胶现象。因此，所述基底键合装置能够使键合之后的第一基底和第二基底的表面形貌改善，使所形成半导体器件的可靠性提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (21)

1.一种基底键合装置，其特征在于，包括：
若干垫片，所述若干垫片沿基底的边缘均匀分布，所述若干垫片位于与基底表面对应的平面上，所述垫片包括相互连接的凸部和延伸部，所述凸部延伸至基底的边缘以外，所述延伸部自所述凸部开始沿基底的边缘延伸预设长度，所述延伸部包括用于接触基底表面的接触面，所述接触面包括第一边界和第二边界，所述第一边界为对应于基底周长的弧形，所述第二边界平行于第一边界，且所述第二边界比第一边界到基底圆心的距离短；
若干夹具，所述若干夹具沿基底周长均匀分布，且所述夹具位于相邻垫片之间。
2.如权利要求1所述的基底键合装置，其特征在于，所述垫片的数量大于或等于所述夹具的数量。
3.如权利要求1所述的基底键合装置，其特征在于，所述第一边界与基底的边缘重合。
4.如权利要求1所述的基底键合装置，其特征在于，所述延伸部位于所述凸部的一侧或两侧。
5.如权利要求1所述的基底键合装置，其特征在于，所述延伸部的第一边界长度为40毫米～120毫米。
6.如权利要求1所述的基底键合装置，其特征在于，所述第一边界与第二边界之间的距离为2.5毫米～3毫米。
7.如权利要求1所述的基底键合装置，其特征在于，所述垫片的厚度为300微米～1000微米。
8.如权利要求1所述的基底键合装置，其特征在于，所述夹具的数量为2～5个。
9.如权利要求8所述的基底键合装置，其特征在于，当所述夹具的数量为2个时，所述夹具位于基底直径的两端。
10.如权利要求1所述的基底键合装置，其特征在于，还包括：相对设置的上盖板和承载基底，所述上盖板和承载基底的表面平行于基底表面；腔室，固定有基底的垫片、夹具、上盖板和承载基底置于所述腔室内，用于进行基底键合工艺。
11.如权利要求10所述的基底键合装置，其特征在于，所述夹具包括夹具基底、夹具体部和夹具头，所述夹具体部垂直于基底表面，所述夹具基底和夹具头分别与夹具体部两端连接，且所述夹具基底和夹具头平行于基底表面；所述夹具体部与所述夹具基底可动连接。
12.一种采用如权利要求1至11任一项所述的基底键合装置进行的基底键合方法，其特征在于，包括：
提供第一基底，所述第一基底具有相对的第一表面和第二表面；
在第一基底的第一表面形成粘胶层；
在第一基底的第一表面形成粘胶层之后，在所述第一基底的第一表面设置所述若干垫片，且所述若干垫片的第一边界与第一基底的边缘重合，所述凸部延伸至所述第一基底的边缘以外；
提供第二基底，所述第二基底具有相对的第三表面和第四表面；
在所述第一基底的第一表面设置所述若干垫片之后，采用对位工艺使所述第二基底的第三表面位于所述垫片表面，所述第二基底的第三表面与第一基底的第一表面相对，且所述第二基底和第一基底的边缘重合；
在所述对位工艺之后，在所述第一基底和第二基底边缘设置夹具，使所述第一基底与第二基底固定。
13.如权利要求12所述的基底键合方法，其特征在于，所述第一基底为透明基底；所述第二基底的第三表面具有图形传感器件。
14.如权利要求13所述的基底键合方法，其特征在于，在第一基底的第一表面形成粘胶层之前，在所述第一基底的第一表面形成隔离墙，相邻隔离墙之间形成有开口，且所述开口的位置与第二基底的第三表面的图形传感器件位置对应。
15.如权利要求13所述的基底键合方法，其特征在于，所述第一基底的材料包括玻璃。
16.如权利要求12所述的基底键合方法，其特征在于，在所述对位工艺之后，所述第一基底的第一表面到第二基底的第三表面之间的距离为300微米～1000微米。
17.如权利要求12所述的基底键合方法，其特征在于，所述夹具包括夹具体部和夹具头，所述夹具体部垂直于第一基底和第二基底表面，所述夹具头与夹具体部两端连接，且所述夹具头平行于第一基底和第二基底表面；在所述第一基底和第二基底边缘设置夹具之后，位于夹具体部两端的夹具头分别与第一基底的第二表面、以及第二基底的第四表面相接触。
18.如权利要求12所述的基底键合方法，其特征在于，还包括：在所述第一基底和第二基底边缘设置夹具之后，将所述第一基底、第二基底、垫片和夹具送入腔室内；使上盖板和承载基底的表面分别与第一基底的第二表面以及第二基底的第四表面相接触，所述上盖板向所述承载基底施加压力，以压合所述第一基底和第二基底。
19.如权利要求12所述的基底键合方法，其特征在于，所述第一基底的边缘具有第一无效区域，所述第二基底的边缘具有第二无效区域，且所述第一无效区域和第二无效区域的位置和尺寸相互对应；在所述第一基底的第一表面设置所述若干垫片之后，所述垫片的延伸部位于所述第一无效区域和第二无效区域的对应区域内。
20.如权利要求19所述的基底键合方法，其特征在于，所述第一无效区域沿第一基底直径方向的宽度为3毫米～4毫米；所述第二无效区域沿第二基底直径方向的宽度为3毫米～4毫米。
21.如权利要求12所述的基底键合方法，其特征在于，所述第一基底或第二基底为硅基底、硅锗基底、碳化硅基底、绝缘体上硅基底、绝缘体上锗基底或III-V族化合物基底。
CN201410682030.5A 2014-11-24 2014-11-24 基底键合装置和键合方法 Active CN104362117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410682030.5A CN104362117B (zh) 2014-11-24 2014-11-24 基底键合装置和键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410682030.5A CN104362117B (zh) 2014-11-24 2014-11-24 基底键合装置和键合方法

Publications (2)

Publication Number Publication Date
CN104362117A CN104362117A (zh) 2015-02-18
CN104362117B true CN104362117B (zh) 2018-04-20

Family

ID=52529366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410682030.5A Active CN104362117B (zh) 2014-11-24 2014-11-24 基底键合装置和键合方法

Country Status (1)

Country Link
CN (1) CN104362117B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111193487B (zh) * 2018-11-14 2023-10-24 天津大学 封装结构及其制造方法、半导体器件、电子设备
CN114361063A (zh) * 2021-11-24 2022-04-15 苏州科阳半导体有限公司 基板键合方法及基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1145529A (zh) * 1996-06-21 1997-03-19 河北工业大学 用锗进行硅/硅键合的方法及其制备的硅器件衬底片
CN101202254A (zh) * 2006-12-13 2008-06-18 雅马哈株式会社 半导体装置及其制造方法
CN204289405U (zh) * 2014-11-24 2015-04-22 苏州晶方半导体科技股份有限公司 基底键合装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
CN101393908B (zh) * 2007-09-17 2010-08-18 南茂科技股份有限公司 多芯片堆栈的封装结构及其封装方法
US7846813B2 (en) * 2008-02-04 2010-12-07 Fairchild Semiconductor Corporation Method and apparatus for bonded substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1145529A (zh) * 1996-06-21 1997-03-19 河北工业大学 用锗进行硅/硅键合的方法及其制备的硅器件衬底片
CN101202254A (zh) * 2006-12-13 2008-06-18 雅马哈株式会社 半导体装置及其制造方法
CN204289405U (zh) * 2014-11-24 2015-04-22 苏州晶方半导体科技股份有限公司 基底键合装置

Also Published As

Publication number Publication date
CN104362117A (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
TW484194B (en) Semiconductor device and method of manufacturing the same
TWI305036B (en) Sensor-type package structure and fabrication method thereof
US8962389B2 (en) Microelectronic packages including patterned die attach material and methods for the fabrication thereof
TWI455215B (zh) 半導體封裝件及其之製造方法
CN103400807B (zh) 影像传感器的晶圆级封装结构及封装方法
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
TWI597786B (zh) 半導體封裝結構及其製法
CN106601724A (zh) 半导体装置
CN103681374A (zh) 封装件的制法
TW200731476A (en) Plastic packaged device with die interface layer
TW200849515A (en) Heat dissipation type package structure and fabrication method thereof
TWI236747B (en) Manufacturing process and structure for a flip-chip package
WO2018196630A1 (zh) 传感器封装结构的制备方法和传感器封装结构
TW201608686A (zh) 半導體封裝件及其製法
CN106876289B (zh) 一种芯片的封装方法
CN104362117B (zh) 基底键合装置和键合方法
TW201611216A (zh) 半導體封裝件及其承載結構暨製法
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
GB1214200A (en) Improvements in or relating to semiconductor devices
CN104658880A (zh) 晶圆处理方法
CN203481209U (zh) 影像传感器的晶圆级封装结构
TWI566343B (zh) 保護片服貼於晶片感應面之晶片封裝構造
CN204289405U (zh) 基底键合装置
US20150145077A1 (en) Method of stacking a plurality of dies to form a stacked semiconductor device, and stacked semiconductor device
TWI541946B (zh) 半導體封裝件及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant