CN117789652A - 数字模拟转换电路、数据驱动器以及显示装置 - Google Patents

数字模拟转换电路、数据驱动器以及显示装置 Download PDF

Info

Publication number
CN117789652A
CN117789652A CN202311207696.0A CN202311207696A CN117789652A CN 117789652 A CN117789652 A CN 117789652A CN 202311207696 A CN202311207696 A CN 202311207696A CN 117789652 A CN117789652 A CN 117789652A
Authority
CN
China
Prior art keywords
voltage
tail current
digital
output
voltages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311207696.0A
Other languages
English (en)
Inventor
土弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lanbishi Technology Co ltd
Original Assignee
Lanbishi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lanbishi Technology Co ltd filed Critical Lanbishi Technology Co ltd
Publication of CN117789652A publication Critical patent/CN117789652A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种能够抑制电路规模的增大而实现省面积化的多比特数字模拟转换电路、数据驱动器以及显示装置。数字模拟转换电路包括：差分放大器，输出将第一电压及第二电压分割的2的N次方个电压电平；以及解码器，基于N比特的数字数据，将所述两电压的其中一个分配供给至差分放大器的多个输入端的各个，差分放大器包含：2的K次方个差分对，分别具有被共同输入输出电压的反相输入端、及被输入由多个输入端所接收的电压中的一个的非反相输入端，且输出对彼此共同连接；以及尾电流控制电路，基于数字数据的规定比特来各别地控制对各差分对供给的尾电流的电流比，N被设为3以上，且K被设为小于N的正数。

Description

数字模拟转换电路、数据驱动器以及显示装置
技术领域
本发明涉及一种数字模拟转换电路、包含所述数字模拟转换电路的数据驱动器、以及包含所述数据驱动器的显示装置。
背景技术
当前，作为有源矩阵型的显示装置，液晶显示装置或者有机电致发光(Electroluminescence，EL)显示装置等成为主流。在此种显示装置中，与显示面板一同搭载有数据驱动器及扫描驱动器，所述显示面板呈交叉状地布设有多个数据线与多个扫描线，且由经由像素开关连接于多个数据线的显示胞元(cell)呈矩阵状地排列而成，所述数据驱动器向显示面板的多个数据线供给与灰度级(gray level)对应的模拟电压信号，所述扫描驱动器向显示面板的多个扫描线供给对各像素开关的接通、断开进行控制的扫描信号。在数据驱动器中包含有数字模拟转换部，所述数字模拟转换部将影像数字信号转换为与亮度级(brightness level)对应的模拟电压，并将对所述模拟电压进行了放大的电压信号供给至显示面板的各数据线。
以下，对数据驱动器的概略结构进行说明。
数据驱动器例如包含移位寄存器(shift register)、数据寄存锁存器(dataregister latch)、电平转换器(level shifter)、数字模拟转换部。
移位寄存器根据从显示控制器供给的开始脉冲，生成用于与时钟信号同步地进行锁存器的选择的多个锁存器定时信号，并供给至数据寄存锁存器。数据寄存锁存器基于从移位寄存器供给的各个锁存器定时信号，每规定的S个(S为2以上的整数)地导入从显示控制器供给的影像数字数据，并将S个影像数字数据信号供给至电平转换器。电平转换器将对从数据寄存锁存器供给的S个影像数字数据信号各自实施增加其信号振幅的电平转换处理而获得的S个电平转换后的影像数字数据信号供给至数字模拟转换部。
数字模拟转换部包含参照电压群生成部、解码器部及放大部。
参照电压群生成部生成电压值互不相同的多个参照电压并供给至解码器部。例如，参照电压群生成部将利用梯形电阻对至少两个基准电源电压之间进行分压所得的多个分压电压作为参照电压群而供给至解码器部。
解码器部具有与数据驱动器的各输出分别对应地设置的S个解码器。解码器各自被供给由参照电压群生成部所生成的参照电压群，并且接收从电平转换器供给的影像数字数据信号，从多个参照电压中选择与所述影像数字数据信号对应的参照电压，并将所选择的参照电压供给至放大部。
放大部具有S个差分放大器，所述S个差分放大器各别地放大由解码器部的各解码器所选择的参照电压并予以输出。
此外，所述的数字模拟转换部中，越增多由参照电压群生成部所生成的参照电压的数量，则能够越增加可表达的亮度级的灰度数(色数)。但是，若增加由参照电压群生成部所生成的参照电压的数量，则相应的配线区域或选择参照电压的解码器中所含的开关元件的数量也会增加，从而导致数据驱动器的芯片尺寸(制造成本)增加。
因此，提出有采用了如下所述的差分放大器来作为所述差分放大器的数字模拟转换器(例如参照专利文献1)，此差分放大器通过规定的加权对基于亮度级而选择的两个参照电压进行分割(插值)，由此能够输出三个以上的多个电压值。
专利文献1中提出了负反馈型的差分放大器与使用此差分放大器的数字模拟转换器，所述负反馈型的差分放大器输出具有将两个参照电压分割为四个的四个电压值中的一个电压值的输出电压。
此差分放大器包含四个差分对，所述四个差分对分别以相同的尾电流(tailcurrent)受到驱动，自身的输出电压被共同地反馈输入至多个反相输入端，并且连接于自身的非反相输入端而具备一对一对二的加权，且各自接收两个参照电压中的一个。所述差分放大器中，依据数字数据信号中的低位两比特的数据将两个参照电压中的一个输入至各差分对的非反相输入端，并输出具有将所述两个参照电压一分为四的四个电压电平中的任一个的电压值的输出电压。而且，在包含所述差分放大器的数字模拟转换器中，按照数字数据信号的高位比特组的数据，从每隔四灰度的参照电压群中选择邻接的两个参照电压，由此，可相对于参照电压群的电压数F而从所述差分放大器输出(F-1)的四倍的电压电平。
[现有技术文献]
[专利文献]
专利文献1：日本专利特开2002-43944号
发明内容
[发明所要解决的问题]
此外，专利文献1所记载的数字模拟转换器中，差分放大器的差分对数与将两个输入电压(参照电压)分割的电压电平数相等。
为了实现多比特的数字模拟转换器的省面积化，在利用使用专利文献1中记载的数字模拟转换器的原理来增加两个输入电压(参照电压)的分割数而获得的、使电压电平数增加的差分放大器的情况下，选择两个输入电压(参照电压)的解码器的元件数减少，但另一方面，由于差分放大器的差分对数以2的幂个为单位而增加，因此差分放大器的元件数大幅增加。因此，产生无法按照期待来实现数字模拟转换器的省面积化的问题。
因此，本发明中，提供可实现省面积化的多比特的数字模拟转换电路、包含所述数字模拟转换电路的数据驱动器以及显示装置。
[解决问题的技术手段]
本发明的数字模拟转换电路将N比特(N为3以上的正数)的数字数据转换为模拟的输出电压并予以输出，所述数字模拟转换电路包括：差分放大器，具有多个输入端，根据基于由所述多个输入端分别接收的电压的运算结果而从输出端子输出所述输出电压；以及第一解码器，接收第一电压及第二电压，并基于所述N比特的数字数据而将所述第一电压及所述第二电压中的其中一个分配供给至所述差分放大器的所述多个输入端的各个，所述差分放大器具有：2的K次方个(K为正数且N＞K)差分对，分别包含被共同地输入所述输出电压的反相输入端、及被输入由所述多个输入端所接收的电压中的一个的非反相输入端，各自以尾电流受到驱动且输出对彼此相互共同连接；放大级，通过基于经共同连接的所述2的K次方个差分对的输出对的其中一者或两者的输出信号的放大作用来生成所述输出电压；以及尾电流控制电路，基于所述N比特的数字数据中的规定比特，对所述2的K次方个差分对各自供给所述尾电流，并且针对每个所述差分对来各别地控制所述尾电流相对于基准电流值的电流比，对应于所述N比特的数字数据，输出将所述第一电压及所述第二电压分割为2的N次方个的电压电平中的一个来作为所述输出电压。
本发明的数据驱动器包括多个所述的数字模拟转换电路，通过多个所述数字模拟转换电路而将以数字值来表示各像素的每个像素的亮度级的影像数字数据片的各个转换为分别具有模拟电压值的多个所述输出电压，并将分别具有多个所述输出电压的多个驱动信号分别供给至显示面板的多个数据线。
本发明的显示装置包括：显示面板，具有分别连接有多个显示胞元的多个数据线；以及数据驱动器，包括多个所述的数字模拟转换电路，通过多个所述数字模拟转换电路而将以数字值来表示各像素的每个像素的亮度级的影像数字数据片的各个转换为分别具有模拟电压值的多个所述输出电压，并将分别具有多个所述输出电压的多个驱动信号分别供给至所述显示面板的所述多个数据线。
[发明的效果]
本发明是将三比特以上的数字数据转换为模拟的输出电压并予以输出的数字模拟转换电路，包括：差分放大器，具有多个差分对，所述多个差分对分别以差分来接收由多个输入端所接收的电压以及所反馈的输出电压；以及解码器，基于所述数字数据，将第一电压及第二电压中的其中一者分配供给至差分放大器的多个输入端的各个，进而，在差分放大器中包括以下的尾电流控制电路。尾电流控制电路对所述的多个差分对各自供给尾电流，并且基于所述数字数据中的规定比特来控制多个差分对的尾电流比。由此，能够以少的差分对来增加输出电压的电压电平数，从而能够实现省面积化。
因而，根据本发明，能够实现多比特的数字模拟转换器中的省面积化。
而且，通过将此种数字模拟转换器用于将数字值的影像数据转换为模拟电压电平的数据驱动器，能够实现所述数据驱动器以及包含所述数据驱动器的显示装置的小型化。
附图说明
图1是表示本发明的数字模拟转换器100的结构的电路图。
图2是表示数字模拟转换器100的第一规格的一例的图。
图3是表示本发明的数字模拟转换器100A的结构的电路图。
图4A是表示数字模拟转换器100的第二规格的一部分的图。
图4B是表示数字模拟转换器100的第三规格的一部分的图。
图4C是表示数字模拟转换器100的第四规格的一部分的图。
图5A是表示在数字模拟转换器100A中设为N＝3、K＝2时的规格的一例的图。
图5B是表示在数字模拟转换器100A中设为N＝3、K＝2时的规格的另一例的图。
图5C是表示在数字模拟转换器100A中设为N＝3、K＝2时的规格的另一例的图。
图5D是表示在数字模拟转换器100A中设为N＝3、K＝2时的规格的另一例的图。
图6A是表示与图5A及图5B的规格对应的尾电流控制电路13A_1的结构的电路图。
图6B是表示与图5C的规格对应的尾电流控制电路13A_2的结构的电路图。
图7A是表示在数字模拟转换器100A中设为N＝4、K＝3时的规格的另一例的图。
图7B是表示在数字模拟转换器100A中设为N＝4、K＝3时的规格的又一例的图。
图8是表示在数字模拟转换器100A中设为N＝3、K＝1时的规格的一例的图。
图9是表示与图8的规格对应的尾电流控制电路13A_3的结构的电路图。
图10A是表示在数字模拟转换器100A中设为N＝4、K＝2时的规格的一例的图。
图10B是表示在数字模拟转换器100A中设为N＝4、K＝2时的规格的另一例的图。
图11是表示在数字模拟转换器100中设为N＝4、K＝2时的规格的一例的图。
图12是表示与图11的规格对应的尾电流控制电路13A_4的结构的电路图。
图13是表示作为数字模拟转换器100的变形例的数字模拟转换器150的结构的电路图。
图14是表示数字模拟转换器150中的与图5A、图5C、图5D或图8对应的规格的图。
图15是表示包含本发明的数据驱动器的显示装置200的概略结构的框图。
图16是表示参照电压生成部90的内部结构的一例的电路图。
[符号的说明]
10：差分放大器
13、13A：尾电流控制电路
20：放大电路
50、50_1、50A_1：解码器
100、150：数字模拟转换器
具体实施方式
图1是表示本发明的数字模拟转换器100的结构的电路图。
另外，数字模拟转换器100包含解码器50_1及差分放大器10，接收N比特(N为3以上的正数)的数字数据DT，将其转换为具有模拟电压值的输出电压Vout并予以输出。
解码器50_1接收数字数据DT以及包含互不相同的电压值的两个电压VA及VB。解码器50_1基于数字数据DT来选择将两个电压VA及VB分别分配给差分放大器10的输入端子t＜1＞～输入端子t＜2K＞的组合。另外，K为满足N＞K的1以上的正数。
解码器50_1将通过所述选择的组合所获得的、分别表示电压VA及电压VB中的其中一者的输入电压供给至差分放大器10的输入端子t＜1＞～输入端子t＜2K＞。
差分放大器10使通过由输入端子t＜1＞～输入端子t＜2K＞所接收的2的K次方个电压(VA或VB)的组合将电压VA及电压VB间的电压分割为2的N次方个的电压电平，作为输出电压Vout而放大输出。
差分放大器10包含：2的K次方个同一导电型(图1为N沟道型)的差分对(11_1，12_1)～差分对(11_2K，12_2K)，分别被供给尾电流，且输出对彼此相互共同连接；尾电流控制电路13，对2的K次方个差分对各自供给尾电流，并且基于数字数据DT中的规定比特来对所述差分对的尾电流比进行可变控制；电流镜电路20；以及放大级30。
电流镜电路20包含栅极彼此连接且具有同一尺寸的P沟道型的晶体管21及晶体管22。对于晶体管21及晶体管22各自的源极施加有高位电源电压VDDA。而且，晶体管21的漏极连接于节点n21，晶体管22的栅极及漏极连接于节点n22。而且，节点n21、节点n22与2的K次方个差分对的经共同连接的输出对分别连接。
通过此结构，电流镜电路20作为2的K次方个差分对的共同负载而运行。而且，放大级30接收经共同连接的2的K次方个差分对的输出对(节点n21、节点n22)的其中一者或两者的输出信号而产生放大作用，并将所生成的输出电压输出至输出端子Sk。
对于2的K次方个差分对(11_1，12_1)～(11_2K，12_2K)各自的反相输入端即N沟道型的晶体管(也称作差分对晶体管)12_1～12_2K各自的栅极，反馈输入有输出电压Vout。对于差分对(11_1，12_1)～差分对(11_2K，12_2K)各自的非反相输入端即N沟道型的晶体管(也称作差分对晶体管)11_1～晶体管11_2K各自的栅极，供给由输入端子t＜1＞～输入端子t＜2K＞所接收的电压(VA或VB)。
晶体管11_1～晶体管11_2K具有相同的晶体管特性，各自的漏极通过节点n21共同连接。晶体管12_1～晶体管12_2K具有相同的晶体管特性，各自的漏极通过节点n22共同连接。即，2的K次方个差分对(11_1，12_1)～(11_2K，12_2K)被设为输出对彼此共同连接的并联形态的连接结构。
另外，对本发明的各实施例中的2的K次方个差分对(11_1，12_1)～(11_2K，12_2K)各自包含具有等效特性的差分对晶体管的情况进行说明。在实际的结构中，例如也存在可进行将输入共同的多个差分对置换为对差分对晶体管的尺寸进行了变更的一个差分对的等效变更的情况，但为了便于说明，假设各差分对的差分对晶体管的特性设为相同，且与此等效的结构也包含在本发明中。作为最简单的具体例，差分对(11_1，12_1)～差分对(11_2K，12_2K)的各差分对晶体管全部包含同一尺寸。
此处，差分对(11_1，12_1)～差分对(11_2K，12_2K)各自的晶体管的源极彼此相互连接，且分别各别地连接于尾电流控制电路13。
尾电流控制电路13包含可变电流源13_1～可变电流源13_2K，所述可变电流源13_1～可变电流源13_2K各别地连接于差分对(11_1，12_1)～差分对(11_2K，12_2K)各自的源极与低位电源电压VSSA间。可变电流源13_1～可变电流源13_2K设定对差分对(11_1，12_1)～差分对(11_2K，12_2K)各自的源极供给的尾电流。
具体而言，可变电流源13_1～可变电流源13_2K基于数字数据DT中的规定比特，以相对于规定的基准电流值Io而至少包含基准电流比1的三值以上的电流比来各别地控制各自的尾电流比。
另外，在尾电流控制电路13中，也能够变更可变电流源13_1～可变电流源13_2K的所有可变电流源的电流，但作为容易控制的具体例，可进行仅对至少规定的两个可变电流源的电流进行可变控制的控制方法。而且，为了不论电压电平如何而将差分放大器10的输出电压Vout的电压变化时的压摆率(slew rate)(每单位时间的电压变化量)维持为一定，各自的尾电流比被控制为，由可变电流源13_1～可变电流源13_2K所控制的尾电流比的合计值或平均值不论电压电平如何而为一定或大致一定。
放大级30通过基于节点n21及节点n22的其中一者或两者的输出信号的放大作用来生成输出电压Vout，所述节点n21及节点n22构成2的K次方个差分对(11_1，12_1)～(11_2K，12_2K)的经共同连接的输出对。即，与由输入端子t＜1＞～输入端子t＜2K＞所接收的2的K次方个电压(VA或VB)的组合以及可变电流源13_1～可变电流源13_2K的尾电流比的组合相应的各差分对的差分输出电流在节点n21及节点n22分别耦合，通过基于节点n21及节点n22的其中一者或两者的输出信号的、放大级30的运算放大作用，将使电压VA及电压VB间分割为2的N次方个的电压电平中的任一个作为所述的输出电压Vout而放大输出。
以下，对图1所示的差分放大器10的放大动作进行说明。
另外，为了便于说明，将差分对(11_1，12_1)～差分对(11_2K，12_2K)的非反相输入端的输入电压设为V＜1＞～V＜2K＞。而且，将对差分对(11_1，12_1)～差分对(11_2K，12_2K)各自供给尾电流的可变电流源13_1～可变电流源13_2K的设定电流设为m＜1＞Io～m＜2K＞Io。此处，m＜1＞～m＜2K＞是相对于基准电流值Io而设为基准电流比1的尾电流比的系数，由于将电流比合计值保持为大致一定，因此下式成立。
m＜1＞+m＜2＞+…+m＜2K＞＝2K (1)
另外，若为了便于计算而设为2K＝n，则表达为
m＜1＞+m＜2＞+…+m＜n＞＝n (1a)。
而且，关于n(＝2K)个的第i个差分对，若将非反相输入端侧的差分对晶体管的电流设为Iai，将反相输入端侧的差分对晶体管的电流设为Ibi，则为：
Iai＝Is+gmi·(V＜i＞-Vs) (2)
Ibi＝Is+gmi·(Vout-Vs) (3)。
另外，Is、Vs表示差分对晶体管的IV特性曲线上的可直线近似的电压范围内的规定动作点，V＜i＞、Vout表示Vs附近(直线近似范围内)的电压。而且，将非反相输入端侧及反相输入端侧的差分对晶体管的动作点的跨导(transconductance)gm表达为gmi。
此处，若将对第i个差分对供给的电流的电流加权比设为m＜i＞，则
所述的式(2)及式(3)成为以下的关系式。
m＜i＞Iai＝m＜i＞Is+gmim＜i＞(V＜i＞-Vs) (4)
m＜i＞Ibi＝m＜i＞Is+gmim＜i＞(Vout-Vs) (5)
并且，若取式(4)及式(5)的差值，则为：
m＜i＞(Iai-Ibi)＝gmim＜i＞(V＜i＞-Vout) (6)。
进而，若设对各差分对(任意的i值)供给的电流中的、相对于电流加权比的变动的动作点的变动也处于直线近似范围内，则能够将gm近似为一定(gmi＝gm)。
若将所述的式(6)关于i＝1～n而将左边彼此相加，并且将右边彼此相加，则为：
左边＝(m＜1＞Ia1+…+m＜n＞Ian)-(m＜1＞Ib1+…+m＜n＞Ibn) (7)
右边＝gm((m＜1＞V＜1＞+…+m＜n＞V＜n＞)-(m＜1＞+…+m＜n＞)Vout))(8)。
此处，所述的左边为非反相输入端侧的差分对晶体管与反相输入端侧的差分对晶体管各自的合计电流的差值，对应于电流镜电路20中的输入电流与输出电流的关系。此时，由于在非反相输入端侧的差分对晶体管的各自中流动的电流的合计值与在反相输入端侧的差分对晶体管的各自中流动的电流的合计值彼此相等，因此所述合计电流彼此的差值为零，即所述的左边为零。
另一方面，所述的右边的输出电压Vout的系数(m＜1＞+…+m＜n＞)根据式(1a)而为一定值n(＝2K)，根据式(7)、式(8)而如以下那样表示。
Vout＝(m＜1＞V＜1＞+…+m＜n＞V＜n＞)/n (9)
此处，若将n恢复为2K，则输出电压Vout以下述式来表示。
Vout＝(m＜1＞V＜1＞+…+m＜2K＞V＜2K＞)/(m＜1＞+…+m＜2K＞) (10)
根据以上，图1所示的差分放大器10的输出电压Vout如所述式(10)所示的那样，相对于各差分对的非反相输入端子的输入电压而为输入电压的加权和尾电流比的加权的累计值的加权平均值。
另外，式(10)中，尾电流比m＜1＞～尾电流比m＜2K＞的平均为基准值1，尾电流比合计值(或平均)被设为大致一定。
因而，以式(10)表示的输出电压Vout可取通过对各差分对的非反相输入端子供给的两个电压(VA、VB)的组合以及各差分对的尾电流比的组合来对电压VA及电压VB间进行均等分割的多值电压。其中，可生成通过最佳的两个电压(VA、VB)的组合以及尾电流比的组合来将电压VA及电压VB间大致均等分割为2的N次方个的电压电平。
以下，对于放大输出基于式(10)的输出电压Vout的、图1所示的数字模拟转换器100的更详细的结构，参照图2来进行说明。
另外，图2是表示图1所示的数字模拟转换器100的实施方式的构成元件即数字数据DT的比特数、差分对数、尾电流比的切换电平数以及可由差分放大器10输出的对电压VA及电压VB间进行分割的输出电平数的关系的图。
此处，例如在数字数据DT的比特数N为三比特的情况下，所述的输出电压电平数(2的N次方个)为8，因此在专利文献1所记载的以往的数字模拟转换器中，需要八个差分对。
另一方面，在图1所示的数字模拟转换器100中，通过以三电平(三值)以上对各差分对的尾电流比的电平数进行切换控制，从而如图2所示，即便将差分对数削减至以往的1/2以下也能够生成八个输出电压电平。
通过此种差分放大器10的差分对数的削减，由解码器50_1所选择的两个电压(VA、VB)的组合模式的数量也减少，因此对于解码器50_1也能够实现元件数的削减，因此能够实现数字模拟转换器100的省面积化。
因此，根据本发明，能够抑制获得对两个电压(VA、VB)间进行分割的多值的电压电平的数字模拟转换器的电路规模增大，抑制芯片面积的增大。
另外，根据式(10)而获得的输出电压Vout是基于下述前提条件，即，相对于输入电压V＜i＞(i＝1～2K)或输出电压Vout以及尾电流比的、各差分对晶体管的特性曲线上的动作点的变动处于直线近似范围内。此时，电压VA及电压VB的电压差被设定为充分小，但也可根据所要求的输出电压的精度来进行输入电压或尾电流比的微调。
而且，图1的差分放大器10中所含的电流镜电路20并不限于图1所示的结构，可置换为共源共栅(cascode)型等的任意的电流镜电路。
而且，差分放大器10中所含的差分对并不限于N沟道型差分对，也可为包括P沟道型差分对、或者N沟道型与P沟道型这两导电型的差分对的结构。在以下的各实施例中，为了便于说明，以包括与图1同样的2的K次方个N沟道型差分对的结构例进行说明，但作为差分放大器10，当然可同样地进行所述的局部置换。
接下来，对图1的数字模拟转换器100的变形例进行说明。
图3是表示作为图1所示的数字模拟转换器100的变形例的数字模拟转换器100A的结构的电路图。
另外，图3所示的结构中，除了将尾电流控制电路13变更为尾电流控制电路13A这点以外的其他结构与图1所示的结构相同。
尾电流控制电路13A相对于尾电流控制电路13，将可进行尾电流比的切换控制的差分对仅设为2的K次方个中的规定的两个，对于其他的差分对则将尾电流比设为固定。
即，图3所示的一例中，在分别生成差分对(11_1，12_1)～差分对(11_2K，12_2K)的尾电流的可变电流源13_1～可变电流源13_2K中，仅在13_1以及13_2K中将尾电流比切换控制为三值以上。即，在剩余的可变电流源13_2～可变电流源13_(2K-1)中，以成为固定的尾电流比(恒电流源13_2～恒电流源13_(2K-1))的方式来控制各自的电流值。
另外，对尾电流比进行切换控制的规定的两个差分对具体为：相对于除了与两个电压(VA、VB)相同的电压值以外的输出电压电平而输入电压VA的一个差分对与输入电压VB的一个差分对。进而，对尾电流比进行切换控制的规定的两个差分对也可在输入电压相同的差分对彼此之间调换。
接下来，对图1(图3)所示的数字模拟转换器100(100A)的更详细的具体例进行说明。
另外，主要的具体例可大致分类为三个实施方式1～3，分别示于图4A～图4C。
图4A～图4C中，表示图2所示的差分对的尾电流比为三值、七值、四值的三***的实施方式的构成要素。
首先，根据图4A所示的实施方式1，通过将尾电流比设为三值，能够将对应于N比特(N≧3)的数字数据DT而获得将电压VA及电压VB间分割的2的N次方个输出电平所需的差分对数设为以往结构的1/2即2的K次方个(K＝N-1)。
接下来，根据图4B所示的实施方式2，通过将尾电流比设为七值，能够将对应于N比特(N≧3)的数字数据DT而获得将电压VA及电压VB间分割的2的N次方个输出电平所需的差分对数设为以往结构的1/4即2的K次方个(K＝N-2)。
并且，根据图4C的实施方式3，通过将尾电流比设为四值，能够将对应于N比特(N≧4)的数字数据DT而获得将电压VA及电压VB间分割的2的N次方个输出电平所需的差分对数设为以往的1/4即2的K次方个(K＝N-2)。
以下，对于与图4A～图4C对应的各实施方式的每个实施方式的实施例，参照附图进行说明。
[实施方式1/实施例1-1-1]
图5A是表示在图3所示的数字模拟转换器100A中设为N＝3、K＝2时的规格的一例的图。由此，图3所示的解码器50A_1基于三比特的数字数据DT来选择将电压(VA、VB)分配给四端子的组合。差分放大器10A具有并联连接的四个(K＝2)差分对，各自的非反相输入端子连接于所述四端子，将由解码器50A_1所选择的电压(VA、VB)的组合作为输入电压V＜1＞～输入电压V＜4＞予以输入。尾电流控制电路13A对应于所述数字数据DT的低位两比特(D1、D0)，将对四个差分对(11_1，12_1)～(11_4，12_4)供给的尾电流各自的尾电流比m＜1＞～尾电流比m＜4＞中的m＜1＞与m＜4＞这两个控制为三值(0.5：1：1.5)，将m＜2＞与m＜3＞控制为固定值1。通过所述结构，输出在所述的式(10)中设为K＝2时所获得的输出电压Vout。
而且，图5A中表示了下述时的规格，即，对应于三比特的数字数据DT，而输出包含将电压VA及电压VB(电平0、电平8)间一分为八的电平0～电平8中的电平1～电平7与电压VA及电压VB(电平0、电平8)的其中一者的、合计八电平(输出电平1～输出电平8)。另外，图5A中，为了便于说明，将电压(VA、VB)设为电压电平(0、8)，输出电压Vout也设为输出电平0～输出电平8来进行说明。输入电压电平与输出电压电平的关系当然也遵循在所述的式(10)中设为K＝2的运算式。
进而，图5A中，表示相对于三比特的数字数据DT而差分放大器10A的输入电压V＜1＞～输入电压V＜4＞互不相同的规格。即，相对于两个电压VA及VB(电平0、电平8)间的输出电平1～输出电平7，V＜1＞仅设定为电压VB(电平8)，V＜4＞仅设定为电压VA(电平0)。而且，关于进行尾电流比的切换控制的两个差分对，是对在两个电压(VA、VB)中的输出电平1～输出电平7中仅输入电压VA(电平0)(接收V＜4＞)的一个差分对与仅输入电压VB(电平8)(接收V＜1＞)的一个差分对来进行。此时，对应于数字数据，将接收V＜1＞、V＜4＞的两个差分对的尾电流比m＜1＞、尾电流比m＜4＞切换为三值(0.5：1：1.5)。另外，三值即便设为(1：2：3)也同样。为了方便，图5A中是以尾电流比的平均为1的比率来表示。另外，关于尾电流比的三值的切换控制，在输出电平1～输出电平7中的、从与电压VA或电压VB相同的输出电平(电平0、电平8)计起的第奇数个输出电平时设定为尾电流比0.5或尾电流比1.5，在第偶数个输出电平时设定为尾电流比1。
此时，接收输入电压V＜2＞、输入电压V＜3＞的差分对的尾电流比m＜2＞、尾电流比m＜3＞不论数字数据DT如何而被分配值1(比率1)，对于电压V＜2＞、电压V＜3＞，相对于输出电平1～输出电平7而输入满足式(10)的电压VA(电平0)或电压VB(电平8)。
而且，关于与电压VA或电压VB相同的输出电平(电平0、电平8)，对于输入电压V＜1＞～输入电压V＜4＞仅输入电压VA或电压VB的其中一个，因此各差分对的尾电流比被分配值1(比率1)。
根据以上，图5A的规格中，包含差分放大器10A的数字模拟转换器100A基于三比特的数字数据DT而放大输出将电压VA及电压VB间一分为八的输出电平中的八电平的输出电压Vout，所述差分放大器10A具有四个差分对，并利用尾电流控制电路13A将规定的两个尾电流比切换控制为三值。
[实施方式1/实施例1-1-2]
与图5A同样，图5B是表示在图3所示的数字模拟转换器100A中设为N＝3、K＝2时的规格的另一例的图。图5B中表示了下述时的规格，即，对应于三比特的数字数据DT，而输出包含将电压VA及电压VB(电平0、电平8)间一分为八的电平0～电平8中的电平1～电平7与两个电压(VA、VB)的其中一个电压VA(电平0)的、输出电平0～输出电平7(合计八电平)。因此，解码器50A_1基于三比特的数字数据DT来选择将电压(VA、VB)分配给四端子(各差分对的非反相输入端子)的组合。另外，除了相对于三比特的数字数据DT的输出电压电平的分配以外，与图5A同样。
即，图5B中，与图5A同样，包含差分放大器10A的数字模拟转换器100A基于三比特的数字数据DT而放大输出将电压VA及电压VB间一分为八的输出电平中的八电平的输出电压Vout，所述差分放大器10A具有四个差分对，且利用尾电流控制电路13A将规定的两个尾电流比切换控制为三值。
如图5A或图5B所示，在数字模拟转换器100A中，可采用下述两种规格，即，包含与电压VA及电压VB各自同等的电压的其中任一者作为对应于数字数据DT将电压VA及电压VB间予以分割的输出电压Vout。
以下的实施例中，为了使说明变得简便，以包含与电压VB同等的电压值的输出电平作为输出电压Vout的规格进行说明，但也可进行向包含与电压VA同等的电压值的输出电平作为输出电压Vout的规格的变更。
[实施方式1/实施例1-1-3]
与图5A同样，图5C是表示在图3所示的数字模拟转换器100A中设为N＝3、K＝2时的规格的又一例的图。另外，与图5A同样，图5C表示基于三比特的数字数据DT的、两个电压(VA、VB)相对于输入电压V＜1＞～输入电压V＜4＞的组合、各差分对的尾电流比m＜1＞～尾电流比m＜4＞的设定与输出电压(输出电平)Vout的关系。
另外，与图5A同样，在图5C中表示了下述情况时的规格，即，对应于三比特的数字数据DT，而输出包含将电压VA及电压VB(电平0、电平8)间一分为八的输出电平0～输出电平8中的输出电平1～输出电平8。进而，图5C中是将输入电压V＜2＞及输入电压V＜3＞设为共同的规格。通过使输入电压V＜2＞、输入电压V＜3＞共同化，能够削减将电压(VA、VB)分配作为输入电压V＜1＞～输入电压V＜4＞的解码器50A_1的元件数。
而且，图5C中，在输出电平1～输出电平7中仅输入电压VB(电平8)的、接收所谓的输入电压V＜1＞的差分对(两个差分对的其中一个)与图5A同样，对应于数字数据DT的低位两比特(D1、D0)的代码值将其尾电流比m＜1＞切换为三值(0.5：1：1.5)。另一方面，不同于图5A，在图5C的规格中，在输出电平1～输出电平7中仅输入电压VA(电平0)的差分对不存在。因此，对应于数字数据DT的例如高位比特即D2的代码值来切换对尾电流比进行切换控制的另一个差分对(规定的两个差分对的另一个)。具体而言，对于输入对应于数字数据D2的代码值0而设定有电压VA(电平0)的输入电压V＜3＞的差分对与输入对应于D2的代码值1而设定有电压VA(电平0)的输入电压V＜4＞的差分对，实施尾电流比的切换控制。即，在数字数据D2表示代码值0的情况下，对应于数字数据DT的低位两比特(D1、D0)将输入输入电压V＜3＞的差分对的尾电流比m＜3＞控制为三值(0.5：1：1.5)，在数字数据D2表示代码值1的情况下，对应于数字数据DT的低位两比特(D1、D0)将输入输入电压V＜4＞的差分对的尾电流比m＜4＞控制为三值(0.5：1：1.5)。
由此，能够实现与图5A同样的作用。另外，对于在数字数据D2的代码值0时控制尾电流比的差分对，也可取代输入输入电压V＜3＞的差分对而设为输入输入电压V＜2＞的差分对。而且，若是输入有电压VA(电平0)的差分对，则也可利用与所述的D2的代码值相应的切换以外的方法来进行尾电流比的切换。总之，设为尾电流比的切换控制对象的两个差分对若输入电压相同则也可调换彼此的尾电流比。
根据以上，在图5A～图5C所示的规格中，在输出与电压VA或电压VB相同的电压值的输出电平0、输出电平8作为输出电压Vout时，解码器50A_1基于三比特的数字数据DT，对接收输入电压V＜1＞～输入电压V＜4＞的四个差分对的输入端仅供给电压VA(电平0)或电压VB(电平8)的其中一个。而且，在输出除了与电压VA及电压VB相同的电压值以外的、电压VA与电压VB之间的输出电平1～输出电平7作为输出电压Vout时，解码器50A_1基于三比特的数字数据DT，对接收输入电压V＜1＞～输入电压V＜4＞的四个差分对的输入端分配供给电压VA(电平0)及电压VB(电平8)。而且，设为尾电流比的切换控制对象的两个差分对被设为相对于输出电平1～输出电平7而输入电压VA(电平0)的差分对与相对于输出电平1～输出电平7而输入电压VB(电平8)的差分对。对所述两个差分对供给的尾电流的电流比对应于数字数据DT的低位两比特(D1、D0)而被控制为三值(0.5：1：1.5)，相对于输出电平1～输出电平7，在从与电压VA或电压VB相同的输出电平0、输出电平8计起的第奇数个输出电平时设定为尾电流比0.5或尾电流比1.5，在第偶数个输出电平时设定为尾电流比1。另外，在与电压VA或电压VB相同的输出电平0、输出电平8时设定为尾电流比1。而且，并非尾电流比的切换控制对象的差分对的尾电流比不论数字数据DT如何而设定为值1(电流比1)。
而且，关于设为尾电流比的切换控制对象的两个差分对，也可对应于数字数据DT的一部分比特(例如D2)来切换相对于输出电平1～输出电平7而输入电压VA(电平0)的差分对。同样地，也可对应于数字数据DT的一部分比特来切换相对于输出电平1～输出电平7而输入电压VB(电平8)的差分对。
[实施方式1/实施例1-1-4]
图5D是表示在图3所示的数字模拟转换器100A中设为N＝3、K＝2时的规格的另一例的图。
与图5A的规格同样地，图5D中是表示电压(VA、VB)相对于输入电压V＜1＞～输入电压V＜4＞的组合、各差分对的尾电流比m＜1＞～尾电流比m＜4＞的设定与输出电压(输出电平)Vout的关系的规格例。
相对于图5A的规格，图5D是对应于数字数据DT来切换全部四个差分对的尾电流比的规格。与图5A同样，图5D是使将电压VA及电压VB(电平0、电平8)间一分为八的电平0～电平8中的电平1～电平8对应于三比特的数字数据DT的规格。图5D中，四个差分对的输入电压V＜1＞～输入电压V＜4＞也与图5A相同，仅尾电流比的控制不同。
相对于图5A的规格，图5D中是为了获得第奇数个输出电压Vout的电平1、电平3、电平5及电平7的各个而将尾电流比m＜2＞、尾电流比m＜3＞的设定均由比率1变更为比率0.5及比率1.5的规格。此外，所述变更中，由于差分对的输入电压V＜2＞及输入电压V＜3＞相同，因此相对于将所述尾电流比的平均值设为1的三值(0.5：1：1.5)的组合，输出电压Vout如根据所述式(10)也明确的那样不会发生变化。
因此，以三值来切换控制尾电流比的差分对只要至少有两个即可，但即便在规定的两个差分对以外，只要在规定的数字数据中，在输入电压相同的差分对彼此中尾电流比的平均值或合计值不变，则也能够控制为不同的电流比。即，也可对四个差分对的尾电流全部进行切换控制。图5D中，尾电流比m＜1＞与尾电流比m＜2＞设定为相同的切换控制，尾电流比m＜3＞与尾电流比m＜4＞设定为相同的切换控制。但是，一般而言，控制尾电流比的差分对数少可使尾电流控制电路13A简洁且更省面积。
另外，如上所述，当将差分对的数量设为四个，基于数字数据DT的规定比特对电流源13_1～电流源13_4各自的尾电流比进行可变控制时，所述尾电流比的三值(0.5：1：1.5)的组合模式并不限定于图5A～图5D的规格所示的情况。
[实施方式1/实施例1-1-5]
图6A是作为图3的数字模拟转换器100A中所含的尾电流控制电路13A的另一例，而表示与图5A及图5B的规格(N＝3、K＝2)对应的尾电流控制电路13A_1的结构的电路图。
图6A所示的尾电流控制电路13A_1取代设为N＝3、K＝2的图3所示的可变电流源13_1及可变电流源13_4而采用了电流比分别为0.5的恒电流源13_14A及恒电流源13_14B以及电流比为1的恒电流源13_14C。进而，尾电流控制电路13A_1包含：电流比分别固定为1的恒电流源13_2、恒电流源13_3、以及以数字数据DT的低位两比特(D1、D0)及其互补信号(XD1、XD0)进行控制的开关13A_1a、开关13A_1b及开关13A_1c。另外，尾电流比表示对图3的差分放大器10A的各差分对供给的尾电流相对于基准电流值Io的电流比。
通过此结构，尾电流控制电路13A_1能够对应于数字数据DT的低位两比特(D1、D0)而分别以三值(0.5：1：1.5)来切换控制尾电流比m＜1＞、尾电流比m＜4＞。另外，尾电流比m＜2＞、尾电流比m＜3＞不论数字数据如何而固定为电流比1。
另外，图6A是使恒电流源包含五个的示例，但也可取代其中的三个恒电流源13_14A、13_14B及13_14C，而包含例如电流比0.5的两个恒电流源以及电流比1的两个恒电流源和分别对应的多个开关。
而且，通过将与尾电流比m＜1＞、尾电流比m＜4＞的切换控制相同的结构也适用于m＜2＞、m＜3＞，也能够对应于图5D的规格。
[实施方式1/实施例1-1-6]
图6B是作为图3的数字模拟转换器100A中所含的尾电流控制电路13A的另一例，而表示包含与图5C的规格(N＝3、K＝2)对应的尾电流控制电路13A_2的结构的电路图。
尾电流控制电路13A_2在图6A所示的尾电流控制电路13A_1中，进一步追加了通过数字数据DT的一比特(D2)及其互补信号(XD2)进行控制的开关13A_1d及开关13A_1e。由此，对应于D2的代码值而尾电流比m＜3＞及尾电流比m＜4＞进行调换，当尾电流比m＜3＞及尾电流比m＜4＞的其中一者被可变控制为三值(0.5：1：1.5)时，另一个尾电流比被控制为固定值1。尾电流比m＜1＞及尾电流比m＜2＞被设为与图6A相同的结构。另外，与图6A同样，也可进行向增加了恒电流源及开关的结构的变更。
[实施方式1/实施例1-2-1]
图7A是表示在图3所示的数字模拟转换器100A中设为N＝4、K＝3时的规格的另一例的图。由此，图3所示的解码器50A_1基于四比特的数字数据DT来选择将电压(VA、VB)分配给八端子的组合。差分放大器10A具有并联连接的八个(K＝3)差分对，各自的非反相输入端子连接于所述八端子，将由解码器50A_1所选择的电压(VA、VB)的组合作为输入电压V＜1＞～输入电压V＜8＞而输入。
尾电流控制电路13A对应于所述数字数据DT的低位两比特(D1、D0)将对八个差分对(11_1，12_1)～(11_8，12_8)供给的尾电流各自的尾电流比m＜1＞～尾电流比m＜8＞中的m＜1＞与m＜8＞这两个控制为三值(0.5：1：1.5)，将尾电流比m＜2＞～尾电流比m＜7＞控制为固定值1。通过所述结构，输出在所述的式(10)中设为K＝3时所获得的输出电压Vout。
而且，图7A中表示了下述时的规格，即，对应于四比特的数字数据DT，而输出包含将两个电压(电平0、电平16)间一分为十六的电平0～电平16中的电平1～电平15与电压VA及电压VB(电平0、电平16)的其中一者的、合计十六电平(输出电平1～输出电平16)。另外，图7A表示了对应于四比特的数字数据DT而输出输出电平1～输出电平16时的规格，但也可与对应于四比特的数字数据DT而输出输出电平0～输出电平15的规格对应。另外，以下，举对应于四比特的数字数据DT而输出输出电平1～输出电平16的规格为一例来进一步说明详细动作。
进而，图7A中，表示相对于四比特的数字数据DT而差分放大器10A的输入电压V＜1＞～输入电压V＜8＞互不相同的规格。即，相对于两个电压(VA、VB)(电平0、电平16)间的输出电平1～输出电平15，输入电压V＜1＞仅设定为电压VB(电平16)，输入电压V＜8＞仅设定为电压VA(电平0)。关于输出电平16，输入电压V＜1＞～输入电压V＜8＞均设定为电平16(电压VB)。而且，关于进行尾电流比的切换控制的两个差分对，是对在输出电平1～输出电平15中仅输入电压VA(电平0)(接收V＜8＞)的一个差分对与仅输入电压VB(电平16)的(接收V＜1＞)的一个差分对来进行，对应于数字数据，将接收V＜1＞、V＜8＞的两个差分对的尾电流比m＜1＞、尾电流比m＜8＞切换为三值(0.5：1：1.5)。另外，关于尾电流比的三值的切换控制，对于输出电平1～输出电平15，在从与电压VA或电压VB相同的输出电平(电平0、电平16)计起的第奇数个输出电平时设定为尾电流比0.5或尾电流比1.5，在第偶数个输出电平时设定为尾电流比1。
此时，接收输入电压V＜2＞～输入电压V＜7＞的差分对的尾电流比m＜2＞～尾电流比m＜7＞不论数字数据DT如何而被分配值1(比率1)，对于输入电压V＜2＞～输入电压V＜7＞，相对于输出电平1～输出电平15而输入满足式(10)的电压VA(电平0)或电压VB(电平8)。
而且，关于与电压VA或电压VB相同的输出电平(电平0、电平16)，对于输入电压V＜1＞～输入电压V＜8＞仅输入电压VA或电压VB的其中一个，因此各差分对的尾电流比被分配值1(比率1)。
另外，例如，如图6A所示，图7A的规格中的尾电流控制电路13A可将与基于数字数据(D1、D0)的代码值的尾电流比m＜1＞、尾电流比m＜4＞相关的电路适用于与尾电流比m＜1＞、尾电流比m＜8＞相关的电路等而容易地构成。
根据以上，图7A的规格中，包含差分放大器10A的数字模拟转换器100A基于四比特的数字数据DT而放大输出将电压VA及电压VB间一分为十六的输出电平中的十六电平的输出电压Vout，所述差分放大器10A具有八个差分对，并利用尾电流控制电路13A将规定的两个尾电流比切换控制为三值。
[实施方式1/实施例1-2-2]
图7B是表示在图3所示的数字模拟转换器100A中设为N＝4、K＝3时的规格的又一例的图。图7B所示的规格中，由图3所示的解码器50A_1所选择的电压(VA、VB)的组合不同于图7A，分别将对八个差分对的输入电压V＜1＞～输入电压V＜8＞中的V＜3＞及V＜4＞设定为共同，将V＜5＞及V＜6＞设定为共同，将V＜7＞及V＜8＞设定为共同。另外，通过使输入电压共同化，能够削减将电压(VA、VB)分配作为输入电压V＜1＞～输入电压V＜8＞的解码器50A_1的元件数。
与图7A同样，图7B表示了对应于四比特的数字数据DT，而输出将电压VA及电压VB(电平0、电平16)间一分为十六的电平0～电平16中的电平1～电平16时的规格。
图7B中，进行尾电流比的切换控制的两个差分对的其中一个是与图7A同样地在输出电平1～输出电平15中仅输入电压VB(电平16)(接收V＜1＞)的差分对，对应于数字数据(D1、D0)将所述差分对的尾电流比切换为三值(0.5：1：1.5)。另一方面，关于进行尾电流比的切换控制的两个差分对的另一个，不同于图7A，在输出电平1～输出电平15中仅输入电压VA(电平0)的差分对不存在。因此，关于对尾电流比进行切换控制的两个差分对的另一个，对应于数字数据(D3、D2)的代码值而切换为输入电压VA(电平0)的差分对。具体而言，例如对于输入基于数字数据(D3、D2)的代码值(0、0)、代码值(0、1)或代码值(1、0)而设定有电压VA(电平0)的电压V＜8＞的差分对与输入基于数字数据(D3、D2)的代码值(1、1)而设定有电压VA(电平0)的电压V＜2＞的差分对，实施尾电流比的切换控制。
由此，在图7B中也能够实现与图7A同样的作用。另外，也可使用在数字数据(D3、D2)的代码值(0、0)、代码值(0、1)、代码值(1、0)中取代电压V＜8＞而输入电压V＜7＞的差分对。而且，也可利用基于所述的数字数据(D3、D2)的代码值的切换控制以外的方法来切换成为尾电流比的切换对象的差分对。这样，成为尾电流比的切换控制对象的两个差分对若输入电压相同则可基于数字数据来调换。
另外，与从图5A向图5B或图5D的规格变更同样地，也能够进行针对图7A及图7B的规格变更。
即，在图7A及图7B所示的规格中，在输出与电压VA或电压VB相同的电压值的输出电平0、输出电平16作为输出电压Vout时，解码器50A_1基于四比特的数字数据DT，对接收输入电压V＜1＞～输入电压V＜8＞的八个差分对的输入端仅供给电压VA(电平0)或电压VB(电平16)的其中一个。而且，在输出除了与电压VA及电压VB相同的电压值以外的、电压VA与电压VB间的输出电平1～输出电平15作为输出电压Vout时，解码器50A_1基于四比特的数字数据DT，对接收输入电压V＜1＞～输入电压V＜8＞的八个差分对的输入端分配供给电压VA(电平0)及电压VB(电平16)。而且，设为尾电流比的切换控制对象的两个差分对被设为相对于输出电平1～输出电平15而输入电压VA(电平0)的差分对与相对于输出电平1～输出电平15而输入电压VB(电平8)的差分对。对所述两个差分对供给的尾电流的尾电流比对应于数字数据DT的低位两比特(D1、D0)而被可变控制为三值(0.5：1：1.5)，相对于输出电平1～输出电平15，在从与电压VA或电压VB相同的输出电平0、输出电平16计起的第奇数个输出电平时设定为尾电流比0.5或尾电流比1.5，在第偶数个输出电平时设定为尾电流比1。另外，在与电压VA或电压VB相同的输出电平0、输出电平16时设定为尾电流比1。而且，并非尾电流比的切换控制对象的差分对的尾电流比不论数字数据DT如何而设定为值1(电流比1)。
而且，关于设为尾电流比的切换控制对象的两个差分对，也可对应于数字数据DT的一部分比特来切换相对于输出电平1～输出电平15而输入电压VA(电平0)的差分对。同样地，也可对应于数字数据DT的一部分比特来切换相对于输出电平1～输出电平15而输入电压VB(电平16)的差分对。
另外，以三值来切换控制尾电流比的差分对只要至少有两个即可，但即便在规定的两个差分对以外，只要在规定的数字数据中，在输入电压相同的差分对彼此中尾电流比的平均值或合计值不变，则也能够控制为不同的电流比。
而且，图7B的规格中的尾电流控制电路可将图6B所示那样的、与基于数字数据D2的代码值的尾电流比m＜3＞及尾电流比m＜4＞相关的电路适用于与基于数字数据(D3、D2)的代码值的尾电流比m＜2＞及尾电流比m＜8＞对应的电路等而容易地构成。
[实施方式2/实施例2-1-1]
图8是表示在图3所示的数字模拟转换器100A中设为N＝3、K＝1时的规格的一例的图。由此，图3所示的解码器50A_1基于三比特的数字数据DT来选择将电压(VA、VB)分配给两端子的组合。差分放大器10A具有并联连接的两个(K＝1)差分对，各自的非反相输入端子连接于所述两端子，将由解码器50A_1所选择的电压(VA、VB)的组合作为输入电压V＜1＞及输入电压V＜2＞而输入。尾电流控制电路13A对应于所述数字数据DT的低位三比特(D2～D0)将对两个差分对(11_1，12_1)～(11_2，12_2)供给的尾电流各自的尾电流比m＜1＞及尾电流比m＜2＞控制为七值(0.25：0.5：0.75：1：1.25：1.5：1.75)。通过所述结构，输出在所述的式(10)中设为K＝1时所获得的输出电压Vout。
而且，图8中表示了下述时的规格，即，对应于三比特的数字数据DT，而输出包含将电压VA及电压VB(电平0、电平8)间一分为八的电平0～电平8中的电平1～电平7与电压VA及电压VB的其中一者的、合计八电平(输出电平1～输出电平8)。另外，图8表示了对应于三比特的数字数据DT而输出输出电平1～输出电平8时的规格，但也可与对应于三比特的数字数据DT而输出输出电平0～输出电平7的规格对应。另外，以下，举对应于三比特的数字数据DT而输出输出电平1～输出电平8的规格为一例来进一步说明详细动作。
图8表示相对于三比特的数字数据DT而差分放大器10A的输入电压V＜1＞、输入电压VV＜2＞互不相同的规格。即，相对于电压VA及电压VB(电平0、电平8)间的输出电平1～输出电平7，V＜1＞仅设定为电压VB(电平8)，V＜2＞仅设定为电压VA(电平0)。关于输出电平8，V＜1＞及V＜2＞均设定为电平8(电压VB)。而且，尾电流比的切换控制是对两个差分对分别进行，对应于数字数据而将尾电流比切换为七值(0.25：0.5：0.75：1：1.25：1.5：1.75)。七值即便以比率设为1：2：3：4：5：6：7也相同。为了方便，图8中以平均为1的比率来表示。另外，关于两个差分对的尾电流比m＜1＞及尾电流比m＜2＞的七值的切换控制，在输出电平1～输出电平7中的、从与电压VA或电压VB相同的输出电平(电平0、电平8)起邻接的输出电平时分别设定为尾电流比0.25、尾电流比1.75，在第二个邻接的输出电平时分别设定为尾电流比0.5、尾电流比1.5，在第三个邻接的输出电平时分别设定为尾电流比0.75、尾电流比1.25，在第四个邻接的输出电平时将尾电流比均分别设定为1。另外，关于与电压VA或电压VB相同的输出电平(电平0、电平8)，对于输入电压V＜1＞、输入电压VV＜2＞仅输入电压VA或电压VB的其中一个，各差分对的尾电流比被分配值1(比率1)。
根据以上，图8的规格中，包含差分放大器10A的数字模拟转换器100A基于三比特的数字数据DT而放大输出将电压VA及电压VB间一分为八的输出电平中的八电平的输出电压Vout，所述差分放大器10A具有两个差分对，并利用尾电流控制电路13A将规定的两个尾电流比切换控制为七值。
[实施方式2/实施例2-1-2]
图9是作为图3的数字模拟转换器100A中所含的尾电流控制电路13A，而表示与图8的规格对应的尾电流控制电路13A_3的结构的电路图。
尾电流控制电路13A_3中，由四个恒电流源和开关13A_2a～开关13A_2d构成图3所示的N＝3、K＝1的两个可变电流源13_1及13_2，所述四个恒电流源包含电流比0.25的恒电流源13A_3a及恒电流源13A_3b、电流比0.5的恒电流源13A_3c以及电流比1的恒电流源13A_3d。开关13A_2a～开关13A_2d各自分别对应于恒电流源13A_3a～恒电流源13A_3d而设，基于三比特的数字数据(D2～D0)及其互补信号(XD2～XD0)，生成对两个差分对分别供给的两个尾电流。
即，尾电流控制电路13A_3以基于数字数据(D2～D0)的形态来合成所述的四个恒电流源各自的电流，由此，将对两个差分对分别供给的尾电流的尾电流比m＜1＞、尾电流比m＜2＞切换控制为七值(0.25：0.5：0.75：1：1.25：1.5：1.75)。
另外，图9是使恒电流源及开关分别包含最少四个的示例，但恒电流源及开关各自的数量并不限定于四个，也可为五个以上的多个。
[实施方式2/实施例2-2-1]
图10A是表示在图3所示的数字模拟转换器100A中设为N＝4、K＝2时的规格的一例的图。由此，图3所示的解码器50A_1基于四比特的数字数据DT来选择将电压(VA、VB)分配给四端子的组合。差分放大器10A具有并联连接的四个(K＝2)差分对，各自的非反相输入端子连接于所述四端子，将由解码器50A_1所选择的电压(VA、VB)的组合作为输入电压V＜1＞～输入电压V＜4＞而输入。尾电流控制电路13A对应于所述数字数据DT的低位三比特(D2～D0)，将对四个差分对(11_1，12_1)～(11_4，12_4)供给的尾电流各自的尾电流比m＜1＞～尾电流比m＜4＞中的m＜1＞及m＜4＞控制为七值(0.25：0.5：0.75：1：1.25：1.5：1.75)。进而，将尾电流比m＜2＞及尾电流比m＜3＞控制为固定值1。通过所述结构，输出在所述的式(10)中设为K＝2时所获得的输出电压Vout。
而且，图10A中表示了下述时的规格，即，对应于四比特的数字数据DT，而输出包含将电压VA及电压VB(电平0、电平16)间一分为十六的电平0～电平16中的电平1～电平15与电压VA及电压VB的其中一者的、合计十六电平。另外，图10A表示了对应于四比特的数字数据DT而输出输出电平1～输出电平16时的规格，但也可与对应于四比特的数字数据DT而输出输出电平0～输出电平15的规格对应。另外，以下，举对应于四比特的数字数据DT而输出输出电平1～输出电平16的规格为一例来进一步说明详细动作。
图10A表示相对于四比特的数字数据DT而差分放大器10A的输入电压V＜1＞～输入电压V＜4＞互不相同的规格。即，相对于电压VA及电压VB(电平0、电平16)间的输出电平1～输出电平15，V＜1＞仅设定为电压VB(电平16)，V＜4＞仅设定为电压VA(电平0)。关于输出电平16，V＜1＞～V＜4＞均设定为电压VB(电平16)。而且，关于进行尾电流比的切换控制的两个差分对，是对在输出电平1～输出电平15中仅输入电压VA(电平0)(接收V＜4＞)的一个差分对与仅输入电压VB(电平16)(接收V＜1＞)的一个差分对来进行，对应于数字数据，将接收V＜1＞、V＜4＞的两个差分对的尾电流比m＜1＞、尾电流比m＜4＞切换为七值(0.25：0.5：0.75：1：1.25：1.5：1.75)。另外，关于两个差分对的尾电流比m＜1＞及尾电流比m＜4＞的七值的切换控制，在从输出电平1～输出电平15中的与电压VA或电压VB相同的输出电平(电平0、电平16)起邻接的输出电平时分别设定为尾电流比0.25、尾电流比1.75，在第二个邻接的输出电平时分别设定为尾电流比0.5、尾电流比1.5，在第三个邻接的输出电平时分别设定为尾电流比0.75、尾电流比1.25，在第四个邻接的输出电平时将尾电流比均分别设定为1，在第五个邻接的输出电平时分别设定为尾电流比1.25、尾电流比0.75，在第六个邻接的输出电平时分别设定为尾电流比1.5、尾电流比0.5，在第七个邻接的输出电平时分别设定为尾电流比1.75、尾电流比0.25，在第八个邻接的输出电平时将尾电流比均分别设定为1。
另外，接收输入电压V＜2＞及输入电压V＜3＞的差分对的尾电流比m＜2＞、尾电流比m＜3＞不论数字数据如何而设定为值1(比率1)。
输入电压V＜2＞～输入电压V＜3＞是相对于输出电平1～输出电平15而输入满足式(10)的电压VA(电平0)及电压VB(电平16)。接收输入电压V＜2＞～输入电压V＜3＞的差分对的尾电流比(m＜2＞、m＜3＞)不论数字数据如何而为值1(比率1)。
而且，关于与电压VA或电压VB相同的输出电平(电平0、电平16)，对于输入电压V＜1＞～输入电压V＜4＞仅供给电压VA或电压VB的其中一个，各差分对的尾电流比被分配值1(比率1)。
另外，图10A的规格中的尾电流控制电路13A可在图9中将与基于数字数据(D2～D0)的代码值的尾电流比m＜1＞及尾电流比m＜2＞相关的电路适用于与尾电流比m＜1＞及尾电流比m＜4＞相关的电路，并追加与m＜2＞及m＜3＞对应的电流比固定为1的恒电流源等而容易地构成。
根据以上，图10A的规格中，包含差分放大器10A的数字模拟转换器100A基于四比特的数字数据而放大输出将电压VA及电压VB间一分为十六的输出电平中的十六电平的输出电压Vout，所述差分放大器10A具有四个差分对，并利用尾电流控制电路13A将规定的四个尾电流比切换控制为七值。
[实施方式2/实施例2-2-2]
图10B是表示在图3所示的数字模拟转换器100A中设为N＝4、K＝2时的规格的另一例的图。图10B的规格中，由解码器50A_1所选择的两个电压(VA、VB)的组合不同于图10A，将对四个差分对的输入电压V＜1＞～输入电压V＜4＞中的V＜2＞及V＜3＞设定为共同。另外，通过使输入电压共同化，能够削减将电压(VA、VB)分配作为输入电压V＜1＞～输入电压V＜4＞的解码器50A_1的元件数。另外，与图10A同样地，图10B是使将电压VA及电压VB(电平0、电平16)间一分为十六的电平0～电平16中的电平1～电平16对应于四比特数字数据的规格。
而且，图10B中，进行尾电流比的切换控制的两个差分对的其中一个是与图10A同样地在输出电平1～输出电平15中仅输入电压VB(电平16)(接收V＜1＞)的差分对，对应于数字数据将所述差分对的尾电流比切换为七值(0.25：0.5：0.75：1：1.25：1.5：1.75)。另一方面，关于进行尾电流比的切换控制的两个差分对的另一个，不同于图10A，在输出电平1～输出电平15中仅输入电压VA(电平0)的差分对不存在。因此，关于将尾电流比设为切换控制对象的两个差分对的另一个，对应于数字数据D3的代码值而切换为输入电压VA(电平0)的差分对。具体而言，对于输入依照数字数据D3的代码值0而设定有电压VA(电平0)的电压V＜3＞的差分对与输入依照D3的代码值1而设定有电压VA(电平0)的电压V＜4＞的差分对，实施尾电流比的切换控制。
由此，在图10B中也能够实现与图10A同样的作用。另外，在数字数据D3的代码值0的情况下，也可取代输入输入电压V＜3＞的差分对而将输入输入电压V＜2＞的差分对的尾电流比设为切换控制的对象。而且，也可利用基于所述的数字数据D3的代码值的切换控制以外的方法来实施尾电流比的切换控制。这样，成为尾电流比的切换控制对象的两个差分对若输入电压相同，则可基于数字数据来调换。
另外，与相对于图5A的向图5B、图5D的规格变更同样地，也可进行相对于图10A、图10B的规格变更。
而且，图10B的规格中的尾电流控制电路可通过对与图10A的规格对应的尾电流控制电路追加以数字数据D3及其互补信号进行控制的开关电路而实现。即，基于数字数据D3的代码值，利用所述开关电路来切换控制将尾电流比m＜3＞控制为七值并且将m＜4＞控制为固定尾电流比(电流比1)的状态、与将尾电流比m＜4＞切换为七值并且将m＜3＞控制为固定尾电流比(电流比1)的状态。
[实施方式3/实施例3-1-1]
图11是表示在图1所示的数字模拟转换器100中设为N＝4、K＝2时的规格的一例的图。由此，图1所示的解码器50_1基于四比特的数字数据DT来选择将电压(VA、VB)分配给四端子的组合。差分放大器10具有并联连接的四个(K＝2)差分对，各自的非反相输入端子连接于所述四端子，将由解码器50_1所选择的电压(VA、VB)的组合作为输入电压V＜1＞～输入电压V＜4＞而输入。尾电流控制电路13对应于所述数字数据DT的低位四比特(D3～D0)，将对四个差分对供给的尾电流各自的尾电流比m＜1＞～尾电流比m＜4＞控制为四值(0.25：0.75：1.25：1.75)。通过所述结构，输出在所述的式(10)中设为K＝2时所获得的输出电压Vout。
即，与图11的规格对应的、图1所示的尾电流控制电路13接收四比特的数字数据DT，将四个差分对的尾电流比m＜1＞～尾电流比m＜4＞控制为四值。
另外，图11中表示了下述时的规格，即，对应于四比特的数字数据DT，而输出将两个电压VA、VB(电平0、电平16)间一分为十六的电平0～电平16中的、包含电压VB(电平16)的合计十六电平(输出电平1～输出电平16)，但也可与对应于四比特的数字数据DT而输出包含电压VA(电平0)的合计十六电平(输出电平0～输出电平15)的规格对应。而且，关于所述的四值，即便以比率设为1：3：5：7也相同。为了方便，图11中以平均为1的比率来表示。
此外，图11所示的规格不同于前述的其他规格，仅仅进行规定的两个差分对的尾电流比的切换控制无法实现，而需要四个差分对的尾电流比的切换控制。
这样，根据依据图11所示的规格的数字模拟转换器100，利用尾电流控制电路13将四个差分对的尾电流比切换控制为四值，由此，能够放大输出将电压VA及电压VB间一分为十六的输出电平中的十六电平的输出电压Vout。
[实施方式3/实施例3-1-2]
图12是作为图1所示的数字模拟转换器100中所含的尾电流控制电路13，而表示与图11的规格对应的尾电流控制电路13A_4的结构的电路图。
尾电流控制电路13A_4包含电流比0.25的恒电流源13A_4a及恒电流源13A_4b、电流比0.5的恒电流源13A_4c及恒电流源13A_4d、电流比1.25的恒电流源13A_4e及恒电流源13A_4f和开关电路13_1x。开关电路13_1x基于四比特的数字数据D3～数字数据D0及其互补信号XD3～互补信号XD0来合成四个差分对各自与恒电流源13A_4a～恒电流源13A_4f各自的电流，生成对四个差分对各自供给的四个尾电流。即，通过开关电路13_1x，依据图11的规格将四个差分对各自的尾电流比m＜1＞～尾电流比m＜4＞切换控制为四值(0.25：0.75：1.25：1.75)。
[实施方式4]
图13是表示数字模拟转换器150的结构的电路图，所述数字模拟转换器150表示图1所示的数字模拟转换器100的变形例。
数字模拟转换器150是将比数字模拟转换器100作为转换对象而处理的数字数据DT的比特数N多的M(M为4以上的整数)比特的数字数据DT作为转换对象的数字模拟转换器。
数字模拟转换器150包含参照电压生成部90、解码器50及差分放大器10。
参照电压生成部90接收直流的基准电源电压VGH以及电压比基准电源电压VGH低的基准电源电压VGL。参照电压生成部90基于基准电源电压VGH及基准电源电压VGL，生成电压值各不相同的参照电压Vg0～参照电压VgR(R为2以上的整数)，并将所述参照电压Vg0～参照电压VgR供给至解码器50。
解码器50包含子解码器50S_1及子解码器50S_2。
子解码器50S_2接收M比特的数字数据DT及参照电压Vg0～参照电压VgR，基于M比特数字数据的高位比特例如高位(M-N)比特，从参照电压Vg0～参照电压VgR中选择彼此邻接的一对电压作为两个电压(VA、VB)。子解码器50S_2将所选择的两个电压(VA、VB)供给至子解码器50S_1。
子解码器50S_1对应于M比特数字数据的低位N比特及两个电压(VA、VB)，选择将所述电压(VA、VB)分配给差分放大器10的2的K次方个端子即输入端子t＜1＞～输入端子t＜2K＞的组合。子解码器50S_1将使电压(VA、VB)分别分配给输入端子t＜1＞～输入端子t＜2K＞的电压群作为输入电压V＜1＞～输入电压V＜2K＞而供给至差分放大器10的输入端子t＜1＞～输入端子t＜2K＞。
差分放大器10包括并联连接的2的K次方个(K为N＞K＞0的正数)差分对，所述2的K次方个差分对的输出对彼此共同连接，且各自的非反相输入端子连接于2的K次方个输入端子t＜1＞～t＜2K＞。
另外，子解码器50S_1及差分放大器10为与图1同样的结构，对应于N比特的数字数据而放大输出将电压(VA、VB)分割为2的N次方个的电压电平。
因而，根据图13所示的结构，通过对应于M比特数字数据的高位(M-N)比特来选择多个电压(VA、VB)，从而可放大输出2的N次方个电压数的规定倍的电压电平。另外，也可将图13所示的子解码器50S_1及差分放大器10变更为图3所示的解码器50A_1及差分放大器10A。
因而，根据图13所示的数字模拟转换器150，与图1所示的数字模拟转换器100同样地，能够将差分放大器10的差分对数削减为以往的1/2以下的2的K次方个。而且，通过此种差分对数的削减，由解码器50_1所选择的两个电压(VA、VB)的组合也减少，因此构成解码器50_1的元件数也能够削减而实现省面积化。
尤其，在作为转换对象的数字数据的比特数多的情况下，成为抑制数字模拟转换器的电路规模增大，抑制芯片面积的增大的有效手段。
图14是图13所示的数字模拟转换器150中的规格例，是N＝3、K设为2以下的正数且输出将电压(VA、VB)分割的八个电压电平时的规格即与图5A、图5C、图5D或图8对应的规格。
根据所述规格，在子解码器50S_2中，对应于高位(M-N)比特的数字数据，每隔八个输出电平，即，像(0、8)、(8、16)、(16、24)、…这样选择两个电压(VA、VB)的电压电平，由此，能够获得输出电平1～输出电平8、输出电平9～输出电平16、输出电平17～输出电平24、…。
即，根据图13所示的结构，能够将图5A、图5C、图5D及图8的各规格进而扩展为可进行多值的电平输出的规格。另外，电压(VA、VB)的电压差也可对应于依照高位(M-N)比特所选择的每个电压而不同。同样地，通过图13所示的结构，在其他的规格例中也能够扩展成多值电平输出。
总之，作为所述的实施方式1～实施方式4所示的数字模拟转换器(100、100A、150)，只要包含以下的差分放大器及解码器即可。
即，差分放大器(10、10A)对应于基于由自身的多个输入端(t＜1＞～t＜2K＞)分别接收的电压(V＜1＞～V＜2K＞)的运算结果而从输出端子(Sk)输出输出电压(Vout)。解码器(50、50_1、50A_1)基于N比特(N为3以上的正数)的数字数据(DT)，对差分放大器(10、10A)的多个输入端(t＜1＞～t＜2K＞)各自分配供给第一电压(VA)及第二电压(VB)中的其中一者(图5A～图5D、图7A、图7B、图8、图10A、图10B、图11)。另外，差分放大器包含以下的2的K次方(K为正数且N＞K)个差分对、放大级及尾电流控制电路。
即，2的K次方个差分对[(11_1，12_1)～(11_2K，12_2K)]分别包含被共同地输入输出电压(Vout)的反相输入端(12_1～12_2K)以及输入由多个输入端所接收的电压(V＜1＞～V＜2K＞)中的一个的非反相输入端(11_1～11_2K)，各自的差分对以尾电流受到驱动，输出对彼此相互共同连接。
放大级(30)通过基于经共同连接的2的K次方个差分对的输出对的其中一者或两者的输出信号的放大作用而生成输出电压(Vout)并输出至输出端子(Sk)。
尾电流控制电路(13、13A)基于N比特的数字数据DT中的规定比特，对所述的2的K次方个差分对各自供给尾电流，并且各别地控制尾电流相对于基准电流值(Io)的电流比。
接下来，对将本发明的数字模拟转换器适用于显示装置的数据驱动器时的结构进行说明。
[实施方式5/实施例1]
图15是表示包含本发明的数据驱动器的显示装置200的概略结构的框图。
显示装置200包含显示面板15、显示控制器16、扫描驱动器17及数据驱动器18。
显示面板15例如包含液晶或有机EL面板等，包含沿二维画面的水平方向伸展的m个(m为2以上的自然数)水平扫描线GL1～水平扫描线GLm、以及沿二维画面的垂直方向伸展的n个(n为2以上的自然数)数据线DL1～数据线DLn。在水平扫描线及数据线的各交叉部，形成有担任像素的显示胞元。
显示控制器16基于影像信号VD来生成影像数字信号DVS，所述影像数字信号DVS包含开始脉冲、时钟信号CLK、垂直及水平同步信号等各种控制信号与表示各像素的亮度级的影像数字数据片的序列。
显示控制器16生成与所述的水平同步信号同步的扫描定时信号并将其供给至扫描驱动器17，并且将所述的影像数字信号DVS供给至数据驱动器18。
扫描驱动器17基于从显示控制器16供给的扫描定时信号，将水平扫描脉冲依次施加至显示面板15的水平扫描线GL1～水平扫描线GLm的各个。
数据驱动器18包含移位寄存器80、数据寄存锁存器70、电平转换器60、参照电压生成部90、n个解码器50及n个差分放大器10。
显示控制器16基于影像信号VD来生成影像数字信号DVS并将其供给至数据驱动器18，所述影像数字信号DVS包含开始脉冲、时钟信号CLK、垂直及水平同步信号等各种控制信号与以数字值来表示各像素的每个像素的亮度级的影像数字数据片的序列。
移位寄存器80对应于影像数字信号DVS中所含的开始脉冲，生成用于与时钟信号CLK同步地进行锁存器的选择的多个锁存器定时信号，并供给至数据寄存锁存器70。
数据寄存锁存器70基于从移位寄存器80供给的锁存器定时信号的各个，每规定个(例如n个)地导入影像数字信号DVS中所含的影像数字数据片，并将表示各影像数字数据片的n个影像数字数据信号供给至电平转换器60。
电平转换器60将对从数据寄存锁存器70供给的n个影像数字数据信号的各个实施了增加其信号振幅的电平转换处理而获得的n个电平转换后的影像数字数据信号供给至各解码器50。
参照电压生成部90接收直流的基准电源电压VGH以及电压比基准电源电压VGH低的基准电源电压VGL。参照电压生成部90基于基准电源电压VGH及基准电源电压VGL，生成电压值各不相同的参照电压Vg0～参照电压VgR，并将所述参照电压Vg0～参照电压VgR供给至与数据驱动器18的n个输出通道分别对应地设置的n个解码器50的各个。
解码器50各自从所述的参照电压群中选择与由电平转换器60进行了电平转换的影像数字数据信号对应的一对参照电压。并且，解码器50各自将所选择的一对参照电压作为两个电压(VA、VB)而供给至与数据驱动器18的n个输出通道分别对应地设置的差分放大器10。
差分放大器10生成将所输入的电压VA及电压VB间分割的例如十六电平的输出电压Vout中的一个，并输出具有所述输出电压Vout的驱动信号。此时，从n个差分放大器10输出的n个驱动信号作为驱动信号S1～驱动信号Sn被分别供给至显示面板15的数据线DL1～数据线DLn。
此处，作为对应于图15所示的数据驱动器18的各输出的每一个而设的解码器50、差分放大器10及参照电压生成部90，可适用图13所示的数字模拟转换器150。
即，图15所示的解码器50基于从电平转换器60供给的影像数字数据信号，从参照电压生成部90所生成的参照电压Vg0～参照电压VgR中选择彼此邻接的一对两个电压(VA、VB)。并且，解码器50将所选择的两个电压(VA、VB)分配供给至差分放大器10的输入端子t＜1＞～输入端子t＜2K＞。而且，影像数字数据信号中的例如规定的低位比特组被供给至差分放大器10，将差分放大器10的规定的差分对的尾电流比切换控制为三值以上。由此，差分放大器10对应于所选择的两个电压(VA、VB)的每个组合，放大输出将电压VA及电压VB间分割的2的N次方个电压电平。
此时，图13所示的数字模拟转换器150得以省面积化，因此实现包括输出通道数个(n个)数字模拟转换器150的、图15所示的数据驱动器18的省面积化。
[实施方式5/实施例2]
图16是表示图15所示的参照电压生成部90的内部结构的一例的电路图。
参照电压生成部90按照伽马设定数字代码，生成多个伽马电源电压，并基于所述多个伽马电源电压而生成参照电压Vg0～参照电压VgR(R为2以上的整数)，所述多个伽马电源电压分别具有遵循适合于显示面板15的显示特性的伽马特性的电压值。
如图16所示，参照电压生成部90包含差分放大器10G_1a及差分放大器10G_1b、梯形电阻R1及梯形电阻R2、x(x为3以上的整数)个解码器50G、x个伽马放大器10G-2及电平转换器60G。
差分放大器10G_1a对梯形电阻R1的一端，施加对具有外部供给的伽马基准电压的基准电源电压VGH进行了电流放大的电压。
差分放大器10G_1b对梯形电阻R1的另一端，施加对表示外部供给且比基准电源电压VGH低的伽马基准电压的基准电源电压VGL进行了电流放大的电压。
梯形电阻R1对施加至其一端及另一端的电压间进行分压而生成多个线性分压电压，并供给至x个解码器50G的各个。
电平转换器60G例如接收十比特～十二比特的伽马设定数字代码，并将实施了增加各比特的信号电平的信号振幅的电平转换处理而获得的、分别为十比特～十二比特的伽马设定数字代码片供给至x个解码器50G。
各解码器50G各自基于伽马设定数字数据片，从由梯形电阻R1所生成的多个线性分压电压中选择彼此邻接的两个线性分压电压作为两个电压(VA、VB)，进而将所选择的电压VA或电压VB作为输入电压而分配给伽马放大器10G-2的多个差分对的各个。
各伽马放大器10G-2例如包含图1或图3所示的差分放大器10或差分放大器10A，基于分别分配有电压VA或电压VB的输入电压V＜1＞～输入电压V＜2K＞，输出将电压VA及电压VB间分割的各电压电平作为伽马电源电压。从规定数个(x个)伽马放大器10G-2分别输出的x个伽马电源电压作为伽马电源电压VG1～伽马电源电压VGX而供给至梯形电阻R2的两端分接头及中间分接头。由此，梯形电阻R2生成与伽马特性对应的参照电压Vg0～参照电压VgR(R为2以上的整数)。
此处，作为图16所示的解码器50G及伽马放大器10G_2，可适用图13所示的数字模拟转换器150。在对应于高精度的伽马特性的情况下，伽马设定数字代码为十比特～十二比特，因此以往存在下述问题：从梯形电阻R1引出多个分压电压的配线数或构成解码器50G的元件数、伽马放大器10G_2的差分对数变多，参照电压生成部90的面积增大。但是，通过采用图13所示的数字模拟转换器150的结构来作为解码器50G及伽马放大器10G_2，能够实现解码器50G及伽马放大器10G_2的省面积化。

Claims (17)

1.一种数字模拟转换电路，将N比特的数字数据转换为模拟的输出电压并予以输出，N为3以上的正数，所述数字模拟转换电路的特征在于包括：
差分放大器，具有多个输入端，根据基于由所述多个输入端分别接收的电压的运算结果而从输出端子输出所述输出电压；以及
第一解码器，接收第一电压及第二电压，并基于所述N比特的数字数据而将所述第一电压及所述第二电压的其中一个分配供给至所述差分放大器的所述多个输入端的各个，
所述差分放大器具有：
2的K次方个差分对，分别包含被共同地输入所述输出电压的反相输入端、及被输入由所述多个输入端所接收的电压中的一个的非反相输入端，各自以尾电流受到驱动且输出对彼此相互共同连接，K为正数且N＞K；
放大级，通过基于经共同连接的所述2的K次方个差分对的输出对的其中一者或两者的输出信号的放大作用来生成所述输出电压；以及
尾电流控制电路，基于所述N比特的数字数据中的规定比特，对所述2的K次方个差分对各自供给所述尾电流，并且针对每个所述差分对来各别地控制所述尾电流相对于基准电流值的电流比，
对应于所述N比特的数字数据，输出将所述第一电压及所述第二电压分割为2的N次方个的电压电平中的一个来作为所述输出电压。
2.根据权利要求1所述的数字模拟转换电路，其特征在于，
所述2的K次方个差分对各自包含为同一导电型且具有同等特性的晶体管对，差分对彼此也设为相互为同一导电型且具有同等特性的晶体管对。
3.根据权利要求1所述的数字模拟转换电路，其特征在于，
所述尾电流控制电路以对所述2的K次方个差分对各自供给的所述尾电流的所述电流比的合计值或平均值变得一定的方式来控制所述电流比的各个。
4.根据权利要求3所述的数字模拟转换电路，其特征在于，
所述尾电流控制电路对应于所述规定比特，对向所述2的K次方个差分对中的至少规定的两个差分对供给的所述尾电流的所述电流比进行可变控制。
5.根据权利要求4所述的数字模拟转换电路，其特征在于，
在输出具有除了与所述第一电压或所述第二电压相同的电压值以外的电压值的所述输出电压的情况下，所述第一解码器将至少所述第一电压及所述第二电压中的其中一个选择输出至所述规定的两个差分对中的其中一者，将所述第一电压及所述第二电压中的另一个选择输出至所述规定的两个差分对中的另一者。
6.根据权利要求4所述的数字模拟转换电路，其特征在于，
所述尾电流控制电路对应于所述数字数据而与输入电压相同的其他差分对调换针对所述规定的两个差分对的、所述尾电流的所述电流比的控制。
7.根据权利要求4所述的数字模拟转换电路，其特征在于，
所述尾电流控制电路不论所述数字数据如何，而将对从所述2的K次方个差分对中除去所述规定的两个差分对后的差分对各自供给的所述尾电流的所述电流比控制为一定值。
8.根据权利要求4所述的数字模拟转换电路，其特征在于，
所述尾电流控制电路对于所述2的K次方个差分对各自中的、对自身的所述非反相输入端输入的电压为相同的多个差分对，控制为对各自供给的所述尾电流的所述电流比的合计值或平均值变得相同的多个所述电流比。
9.根据权利要求1所述的数字模拟转换电路，其特征在于，
所述尾电流控制电路以三值、四值或七值来控制对所述2的K次方个差分对各自供给的所述尾电流的所述电流比。
10.根据权利要求4所述的数字模拟转换电路，其特征在于，
在所述差分放大器对应于所述N比特的数字数据而输出将所述第一电压及所述第二电压分割为2的N次方个的电压电平来作为所述输出电压的结构中，所述2的K次方个差分对中，K被设为(N-1)，对于所述输出电压中的、除了与所述第一电压及所述第二电压相同的电压值以外的第一电压电平～第w电压电平，
所述尾电流控制电路对应于电压电平而将对至少规定的两个差分对供给的所述尾电流的所述电流比可变控制为三值，其控制方法为：在输出所述第一电压电平～第w电压电平中的从所述第一电压或所述第二电压计起的第奇数个电压电平时，将对所述规定的两个差分对各自供给的所述尾电流的所述电流比分别控制为0.5及1.5，在输出所述第一电压电平～第w电压电平中的从所述第一电压或所述第二电压计起的第偶数个电压电平时，将对所述规定的两个差分对各自供给的所述尾电流的所述电流比控制为1。
11.根据权利要求4所述的数字模拟转换电路，其特征在于，
在所述差分放大器对应于所述N比特的数字数据而输出将所述第一电压及所述第二电压分割为2的N次方个的电压电平来作为所述输出电压的结构中，所述2的K次方个差分对中，K被设为(N-2)，对于所述输出电压中的、除了与所述第一电压及所述第二电压相同的电压值以外的第一电压电平～第w电压电平，
所述尾电流控制电路对应于电压电平而将对至少规定的两个差分对供给的所述尾电流的所述电流比可变控制为七值，其控制方法为：
在输出所述第一电压电平～第w电压电平中的从所述第一电压或所述第二电压起相邻的第一个电压电平时，将对所述规定的两个差分对各自供给的所述尾电流的所述电流比控制为0.25及1.75，
在输出所述第一电压电平～第w电压电平中的从所述第一电压或所述第二电压起相邻的第二个电压电平时，将对所述规定的两个差分对各自供给的所述尾电流的所述电流比控制为0.5及1.5，
在输出所述第一电压电平～第w电压电平中的从所述第一电压或所述第二电压起相邻的第三个电压电平时，将对所述规定的两个差分对各自供给的所述尾电流的所述电流比控制为0.75及1.25，
在输出所述第一电压电平～第w电压电平中的从所述第一电压或所述第二电压起相邻的第四个电压电平时，将对所述规定的两个差分对各自供给的所述尾电流的所述电流比均控制为1。
12.根据权利要求3所述的数字模拟转换电路，其特征在于，
在所述差分放大器对应于所述N比特的数字数据而输出将所述第一电压及所述第二电压分割为2的N次方个的电压电平来作为所述输出电压的结构中，所述2的K次方个差分对中，K被设为(N-2)，对于所述输出电压的各个，
所述尾电流控制电路对应于电压电平而将对所述2的K次方个差分对各自供给的所述尾电流的所述电流比可变控制为平均值为1的0.25、0.75、1.25及1.75这四值的组合。
13.根据权利要求1至12中任一项所述的数字模拟转换电路，其特征在于，
所述尾电流控制电路包含：
所述电流比固定的多个恒电流源；以及
开关电路，基于所述N比特的数字数据中的所述规定比特，变更从所述多个恒电流源合成的电流的组合，
对向所述2的K次方个差分对各自供给的所述尾电流中所述电流比可变的差分对供给经由开关电路的电流。
14.根据权利要求1所述的数字模拟转换电路，其特征在于，还包括：
参照电压生成部，生成具有不同的电压值的多个参照电压；以及
第二解码器，接收包含所述N比特的数字数据的M比特的数字数据及所述多个参照电压，基于所述M比特的所述数字数据的(M-N)比特，从所述多个参照电压中选择邻接的两个参照电压并分别作为所述第一电压及所述第二电压而供给至所述第一解码器，M为M＞N的整数。
15.根据权利要求14所述的数字模拟转换电路，其特征在于，
所述参照电压生成部包含：
第一梯形电阻，在两端给予有规定的电源电压，通过电阻分割生成多个电压；
第三解码器，接收所述多个电压，基于伽马设定数字代码，从所述多个电压中选择邻接的两个电压，将所述两个电压中的其中一个或另一个分配作为多个输入电压；
多个伽马放大器，分别具有多个输入端，且分别输出由所述多个输入端所接收的所述输入电压的加权平均电压作为伽马电源电压；以及
第二梯形电阻，在多个分接头接收从所述多个伽马放大器分别输出的所述伽马电源电压，通过所述多个分接头间的电阻分割而生成所述多个参照电压，
所述伽马放大器具有：
2的幂个差分对，分别包含被共同地输入所述伽马电源电压的反相输入端、及被输入所述多个输入电压中的一个的非反相输入端，各自以尾电流受到驱动且输出对彼此相互共同连接；以及
第二尾电流控制电路，基于所述伽马设定数字代码中的规定比特，对所述2的幂个差分对各自供给所述尾电流，并且针对每个所述差分对来各别地控制所述尾电流相对于基准电流值的电流比，
对应于所述伽马设定数字代码，输出将所述两个电压分割为2的幂个的电压电平中的一个来作为所述伽马电源电压。
16.一种数据驱动器，其特征在于，包括多个如权利要求1、14及15中任一项所述的所述数字模拟转换电路，通过多个所述数字模拟转换电路而将以数字值来表示各像素的每个像素的亮度级的影像数字数据片的各个转换为分别具有模拟电压值的多个所述输出电压，并将分别具有多个所述输出电压的多个驱动信号分别供给至显示面板的多个数据线。
17.一种显示装置，其特征在于，包括：
显示面板，具有分别连接有多个显示胞元的多个数据线；以及
数据驱动器，包括多个如权利要求1、14及15中任一项所述的所述数字模拟转换电路，通过多个所述数字模拟转换电路而将以数字值来表示各像素的每个像素的亮度级的影像数字数据片的各个转换为分别具有模拟电压值的多个所述输出电压，并将分别具有多个所述输出电压的多个驱动信号分别供给至所述显示面板的所述多个数据线。
CN202311207696.0A 2022-09-27 2023-09-19 数字模拟转换电路、数据驱动器以及显示装置 Pending CN117789652A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-153272 2022-09-27
JP2022153272A JP2024047657A (ja) 2022-09-27 2022-09-27 デジタルアナログ変換回路、データドライバ及び表示装置

Publications (1)

Publication Number Publication Date
CN117789652A true CN117789652A (zh) 2024-03-29

Family

ID=90359621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311207696.0A Pending CN117789652A (zh) 2022-09-27 2023-09-19 数字模拟转换电路、数据驱动器以及显示装置

Country Status (3)

Country Link
US (1) US20240105090A1 (zh)
JP (1) JP2024047657A (zh)
CN (1) CN117789652A (zh)

Also Published As

Publication number Publication date
US20240105090A1 (en) 2024-03-28
JP2024047657A (ja) 2024-04-08

Similar Documents

Publication Publication Date Title
KR101243169B1 (ko) 디지털·아날로그 변환기
US7948418B2 (en) Digital-to-analog conversion circuit and column driver including the same
JP5334353B2 (ja) 液晶表示装置のソースドライバ
KR100402209B1 (ko) Ｄａ 변환기 및 이를 내장한 액정구동장치
KR100339807B1 (ko) Ｄａ 변환기 및 이를 사용한 액정구동장치
JP4609297B2 (ja) デジタルアナログ変換器、それを用いたデータドライバ及び表示装置
JP4100407B2 (ja) 出力回路及びデジタルアナログ回路並びに表示装置
US9275598B2 (en) DAC architecture for LCD source driver
JP4401378B2 (ja) デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置
JP4661324B2 (ja) デジタルアナログ回路とデータドライバ及び表示装置
US7423572B2 (en) Digital-to-analog converter
JP5607815B2 (ja) デジタルアナログ変換回路及び表示装置のデータドライバ
CN111696466B (zh) 数字模拟转换电路和数据驱动器
US7671775B2 (en) Digital-to-analog converter
JP2023171531A (ja) デジタルアナログ変換回路及びデータドライバ
KR100789700B1 (ko) 가분할 저항 셀을 구비하는 ｄａｃ
CN117789652A (zh) 数字模拟转换电路、数据驱动器以及显示装置
US7411536B1 (en) Digital-to-analog converter
US11011099B2 (en) Driving circuit and display device
JPH07152349A (ja) 液晶駆動用階調電圧発生装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication