KR100789700B1 - 가분할 저항 셀을 구비하는 dac - Google Patents
가분할 저항 셀을 구비하는 dac Download PDFInfo
- Publication number
- KR100789700B1 KR100789700B1 KR1020060076927A KR20060076927A KR100789700B1 KR 100789700 B1 KR100789700 B1 KR 100789700B1 KR 1020060076927 A KR1020060076927 A KR 1020060076927A KR 20060076927 A KR20060076927 A KR 20060076927A KR 100789700 B1 KR100789700 B1 KR 100789700B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- division
- divided
- data
- voltages
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 저항 열이 레이아웃(Layout)에서 차지하는 면적을 감소시키는 가분할 저항 셀을 구비하는 DAC를 개시한다. 상기 가분할 저항 셀을 구비하는 DAC는, 저항 열 및 스위치블록을 구비한다. 상기 저항 열은 기준최고전압 및 기준최저전압 사이의 전압준위(Voltage Level)를 갖는 복수 개의 분할전압을 출력한다. 상기 스위치블록은 처리하고자 하는 기본 단위의 디지털 데이터를 전단데이터 및 종단데이터로 구분하고, 상기 복수 개의 분할전압들 중에서 상기 전단데이터가 가질 수 있는 분할기준최고전압 및 분할기준최저전압을 선택하고 상기 분할최고전압 및 상기 분할최저전압을 출력하며, 상기 분할최고전압 및 상기 분할최저전압 사이의 적어도 1개의 가분할 전압을 생성하며, 상기 분할최고전압, 상기 분할최저전압 및 상기 가분할 전압을 스위칭하여 상기 종단데이터에 대응되는 변환전압을 생성시켜 출력한다. 일반적인 저항 열 대신 본 발명에서는 모스 트랜지스터를 구비하는 가분할 저항 셀을 사용함으로서, 면적이 감소되고 소비 전력을 감소시키는 장점을 가지고 있다.
DAC, 저항 열, 가분할 저항 셀
Description
도 1a는 2개의 기준전압 사이에 3개의 저항을 직렬로 연결시킨 저항 열을 나타낸다.
도 1b는 2개의 기준전압 사이에 7개의 저항을 직렬로 연결시킨 저항 열을 나타낸다.
도 2는 1024의 단계를 표시하는 종래의 저항 열 및 스위치 열을 나타낸다.
도 3은 본 발명에 따른 가분할 저항 셀을 구비하는 DAC를 나타낸다.
도 4는 도 3에 도시된 전단스위치블록을 구성하는 제1전단스위치그룹(331)의 실시 예이다.
도 5는 도 3에 도시된 종단스위치블록의 제1실시 예를 나타낸다.
도 6은 도 5에 도시한 가분할 저항 셀의 실제 회로도이다.
도 7은 도 3에 도시된 종단스위치블록의 제2실시 예를 나타낸다.
도 8은 도 7에 도시한 가분할 저항 셀의 실제 회로도이다.
도 9는 도 7에 도시된 가분할 저항 셀로부터 변환전압으로 출력될 수 있는 5개의 전압 값을 나타낸다.
도 10은 종단데이터의 값과 출력되는 변환전압과의 관계에 대한 모의실험 결 과이다.
본 발명은 디지털 데이터를 아날로그 신호로 변환하는 변환기(Digital to Analog Converter, 이하 DAC)에 관한 것으로, 특히, 저항 열(Resistor Array)이 레이아웃(Layout)에서 차지하는 면적을 감소시키는 가분할 저항 셀(Pseudo Segment Resistor Cell)을 구비하는 DAC에 관한 것이다.
디지털 데이터를 아날로그 신호로 변환하는 DAC는 연속하여 입력되는 디지털 데이터를 일정한 기본 단위로 구분하여 처리하는 것이 일반적이고, 본 발명에서는 1회의 신호처리 단계에서 변환되는 디지털 데이터를 기본 단위 디지털 데이터라고 가정하고 설명한다. 만일 변환기(Convertor)가 10비트(Bits)의 디지털 데이터를 이에 대응되는 아날로그 신호로 변환한다면, 상기 변환기의 기본 단위 디지털 데이터는 10비트가 된다.
기본 단위 디지털 데이터들 사이의 상대적 크기는, 상기 기본 단위 디지털 데이터를 구성하는 연속하는 비트들(Bits)이 나타내는 값(Value)에 의하여 결정되는데, 2진수 시스템의 경우 각각의 비트는"1" 및 "0"의 2개의 값 중의 하나의 값을 가진다. 연속하는 2개의 비트가 나타낼 수 있는 경우의 수는 "00", "01", "10", 및 "11"의 모두 4가지이다. 3개의 비트가 나타낼 수 있는 경우의 수는 모두 8(23)개이 고, N(N은 정수)의 비트가 나타낼 수 있는 경우의 수는 2N개가 된다. 연속하는 적어도 2개의 디지털 데이터로 0V(Zero Volt)와 3V의 사이의 아날로그 전압을 나타내고자 할 때 아래와 같이 쉽게 응용될 수 있다. 설명을 간단하게 하기 위하여 디지털 데이터의 비트 수가 2개인 경우에 대하여 설명한다.
연속된 2개의 비트가 모두 "0"의 값을 가질 때("00")의 아날로그 전압 값을 0V라 하고, 연속된 2개의 비트가 모두 "1"의 값을 가질 때("11")의 아날로그 전압 값을 3V라 가정한다. 이 때 연속된 2개의 비트가 "01"일 때의 아날로그 전압 값은 1V가 되고, 반대로 "10"일 때의 아날로그 전압 값은 2V가 된다.
2개의 비트로 이에 대응되는 4가지의 아날로그 전압을 표시할 수 있는 것과 같이, N(N은 정수)개의 비트로는 2N개의 아날로그 전압을 표시할 수 있다. N개의 비트로 구성된 디지털 데이터를 아날로그 전압으로 변환하기 위해서는, 하나의 기본 단위 디지털 데이터와 이에 대응하는 아날로그 전압이 정의 되어야 한다. 각각의 기본 단위 디지털 데이터 및 이에 대응되는 아날로그 전압이 서로 선형(Linearity) 관계가 있다고 가정한다. 이 때 복수 개의 디지털 데이터 중에서 가장 큰 값을 가지는 기본 단위 디지털 데이터에 대응되는 아날로그 전압 값을 알고 가장 적은 값을 가지는 기본 단위 디지털 데이터에 대응되는 아날로그 전압 값을 안다면 중간 값을 가지는 기본 단위 디지털 데이터들에 대응되는 아날로그 값은 쉽게 예측할 수 있다.
디지털 데이터를 아날로그 신호로 변환하는 DAC 및 아날로그 신호를 디지털 데이터로 변환하는 ADC(Analog to Digital Converter)의 경우, 저항 열은 서로 선형성이 있는 디지털 데이터와 이에 대응되는 아날로그 신호를 연결시켜주는 중요한 매개체 중의 하나이다. 저항 열은 복수 개의 저항들이 일정한 두 전압 사이에 직렬로 연결되어 있는 구조를 취하는데, 직렬 연결된 복수 개의 저항들 중에서 임의의 2개의 저항 사이의 전압 값이 복수 개의 디지털 데이터 중의 하나에 대응되는 전압이 된다.
도 1a는 2개의 기준전압 사이에 3개의 저항을 직렬로 연결시킨 저항 열을 나타낸다.
도 1a를 참조하면, 4개의 전압, 다시 말하면, 3개의 저항(R1, R2, R3) 사이에 강하되는 2개의 전압과 상기 2개의 기준전압(V1, V2)을 2개의 비트로 구별하여 표시할 수 있다. 제2기준전압(V2)이 제1기준전압(V1) 보다 높은 전압준위를 가진다고 가정할 때, 가장 낮은 전압준위인 제1기준전압(V1)을 나타내는 디지털 데이터를"00"이라 하면, 가장 높은 전압준위인 제2기준전압(V2)을 나타내는 디지털 데이터를 "11"로 표시할 수 있다. 제1기준전압(V1) 및 제2기준전압(V2) 사이의 전압은 "01" 및 "10"으로 표시할 수 있다.
도 1b는 2개의 기준전압 사이에 7개의 저항을 직렬로 연결시킨 저항 열을 나타낸다.
도 1b를 참조하면, 7개의 저항(R1 내지 R7) 사이에 강하되는 6개의 전압과 2개의 기준전압(V1, V2) 등 총 8개의 서로 다른 전압준위를 3개의 비트로 구별하여 표시할 수 있다. 제1기준전압(V1)을 나타내는 디지털 데이터를"000"이라 하면, 제2 기준전압(V2)을 나타내는 디지털 데이터를 "111"로 표시할 수 있다. 제1기준전압(V1) 및 제2기준전압(V2) 사이의 전압은 "001" 및 "110"으로 표시할 수 있다.
도 1a 및 도 1b를 참조하면, 2개의 비트를 이용하여 나타내는 4가지 전압은 4개의 라인을 통하여 각각 출력될 것이고, 3개의 비트를 이용하여 나타내는 8가지 전압은 8개의 라인을 통하여 각각 출력될 것이다. 이는 비트의 수가 하나 늘어날 때 마다, 라인의 수가 이전에 비해 2배 증가한다는 것을 의미한다.
도 2는 1024의 단계를 표시하는 종래의 저항 열 및 스위치 열을 나타낸다.
도 2를 참조하면, 종래에 사용되는 일반적인 저항 열(210)을 이용하여 10개의 비트로 구별하는 총 1024개의 단계를 나타내고자 할 경우, 1023개의 저항(R1 내지 R1023)이 필요하다. 상기 저항 열(210)에 의하여 구별된 복수 개의 전압 중에서 하나를 선택하여 목적지(미도시)로 출력(Vout)하기 위해서는, 저항 열(210)과 목적지 사이에 설치한 복수 개의 스위치 그룹(220 내지 260)이 필요하며, 각각의 스위치 그룹은 멀티플렉서(Multiplexer, MUX 또는 M)들을 적어도 1개 구비한다. 4개의 입력 신호 중 하나를 선택하여 출력하는 4×1 멀티플렉서를 사용하는 경우, 1024개의 저항 열 바로 다음에 배치되는 제1스위치 그룹(220)은 256개의 멀티플렉서가 필요하다. 제2스위치 그룹(230)은 64개의 멀티플렉서를 구비하여야 되고, 이어지는 제3스위치 그룹(240) 내지 제5스위치 그룹(260)은 각각 16개, 4개 및 1개의 멀티플렉서를 구비한다. 결국 1024의 단계 중 하나의 단계를 선택하여 목적지에 전달하기 위해서는 총 1023개의 저항과 325개(=256+64+4+1)의 멀티플렉서가 필요하게 된다.
반도체 공정을 이용하여 저항을 생성시킬 때 하나의 저항이 차지하는 면적은 저항을 제조하는데 사용되는 물질의 종류에 따라 다르지만, 저항의 개수가 증가한다는 것은 보다 많은 면적이 소요된다는 것을 의미한다. 또한 트랜스미션 게이트(Transmission Gate), P형 모스 트랜지스터 및 N형 모스 트랜지스터를 이용하여 구현하는 멀티플렉서도 그 개수가 늘어나면 늘어날수록 면적을 많이 소비하게 될 것은 분명하다. 특히 저항 열과 복수 개의 스위치 그룹들 사이를 연결하는 메탈 라인(Metal Line)의 수는, 메탈 라인들의 두께 및 메탈 라인들 사이에 지켜야 하는 일정한 간격들(Metal Pitches)을 고려한다면, 반도체 칩의 면적을 증가시키는 가장 중요한 요인이 된다.
본 발명은 저항 열이 차지하는 면적을 감소시키는 가분할 저항 셀을 구비하는 DAC(Digital to Analog Converter including the Pseudo Segment Resistor Cell)를 제공하는데 그 목적이 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 가분할 저항 셀을 구비하는 DAC는, 저항 열 및 스위치블록을 구비한다.
상기 저항 열은, 기준최고전압 및 기준최저전압 사이의 전압준위(Voltage Level)를 갖는 복수 개의 분할전압을 출력한다. 상기 스위치블록은, 처리하고자 하는 기본 단위의 디지털 데이터를 전단데이터 및 종단데이터로 구분하고, 상기 복수 개의 분할전압들 중에서 상기 전단데이터가 가질 수 있는 분할기준최고전압과 분할기준최저전압을 각각 스위칭(Switching)하여 선택하고, 상기 분할기준최고전압과 상기 분할기준최저전압을 이용하여 분할최고전압, 분할최저전압 및 적어도 하나의 가분할 전압을 생성시키며, 상기 분할최고전압, 상기 분할최저전압 및 상기 적어도 하나의 가분할 전압 중 상기 종단데이터에 대응되는 전압을 선택하여 출력한다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
본 발명에서는 복수 개의 비트를 구비하는 디지털 데이터를 2개의 구간으로 구분하여 사용하는데, 이를 전단데이터 및 종단데이터라고 가정한다. 상기 전단데이터는, 디지털 데이터 중 연속하는 상위 데이터 비트들 즉, MSB(Most Significant Bit)로부터 연속하는 복수 개의 비트들을 포함하고, 상기 종단데이터는 LSB(Least Significant Bit)를 포함하는 나머지 비트를 포함한다. 예를 들면, 총 10개의 비트를 구비하는 디지털 데이터의 경우 MSB를 포함하는 연속하는 8개의 비트들을 전단데이터라고 할 때, LSB를 포함하는 나머지 2개의 비트들은 종단데이터가 된다. 이 경우 여기서는 8:2 분할(Segment)이라고 한다. 따라서 전단데이터의 수가 7개이고 종단데이터의 수가 3개인 경우에는 7:3 분할이 된다.
또한 본 발명에서는, 상기 종단데이터에 응답하여 동작하며, 상기 전단데이터에 의하여 이미 선택된 2개의 분할전압을 이용하여 보다 세분화된 전압을 생성하는 가분할 저항 셀(Pseudo Segment Resistor Cell)의 개념을 사용한다.
이하에서는 10비트의 디지털 데이터에 대하여 본 발명의 개념을 설명하며, 여기서 전단데이터는 8비트이고 종단데이터는 2비트로 가정한다.
도 3은 본 발명에 따른 가분할 저항 셀을 구비하는 DAC를 나타낸다.
도 3을 참조하면, 상기 DAC(300)는 저항 열(310) 및 스위치블록(320)을 구비한다.
상기 저항 열(310)은, 기준최고전압(VR-MAX) 및 기준최저전압(VR-MIN) 사이에 설치된 256개의 저항들(R1 내지 R256)을 이용하여 생성시킨 257개의 분할전압(VR1 내지 VR257)을 출력한다. 상기 257개의 분할전압(VR1 내지 VR257) 중에서 제1분할전압(VR1) 및 제257분할전압(VR257)은 각각 기준최저전압(VR-MIN) 및 기준최고전압(VR-MAX)과 동일한 전압을 의미한다. 나머지 분할전압들(VR2 내지 VR256)은 모두 저항들R1 내지 R256에 강하되는 전압을 의미한다.
상기 스위치블록(320)은, 전단스위치블록(330) 및 종단스위치블록(340)을 구비한다.
전단스위치블록(330)은 제1전단스위치그룹(331) 및 제2전단스위치그룹(332)을 구비한다. 제1전단스위치그룹(331)은, 상기 전단데이터에 응답하여, 제1분할전압(VR1) 및 제256분할전압(VR256) 사이에 존재하는 256개의 분할전압들 중에서 하나를 선택한 분할기준최저전압(미도시)을 스위칭하며, 분할최저전압(VRL)을 출력한다. 제2전단스위치그룹(332)은, 상기 전단데이터에 응답하여, 제2분할전압(VR2)과 제257분할전압(VR257) 사이에 존재하는 256개의 분할전압들 중에서 하나를 선택한 분할기준최고전압(미도시)을 스위칭하며, 분할최고전압(VRH)을 출력한다. 여기서, 제256분할전압(VR256)은 제257분할전압(VR257) 보다 한 단계 낮은 전압준위를 가지며, 제2분할전압(VR2)은 상기 제1분할전압(VR1) 보다 한 단계 높은 전압준위를 가진다.
분할최고전압(VRH) 및 분할최저전압(VRL)은 분할기준최고전압(미도시) 및 분할기준최저전압(미도시)을 스위칭하여 얻어지는데, 이 때 상기 전단스위치블록(330)과 연결되는 종단스위치블록(340)의 전기적 특성에 따라서 분할최고전압(VRH) 및 분할최저전압(VRL)의 전압 값이 결정된다. 이에 대해서는 도 5의 설명을 참조하면 된다.
종단스위치블록(340)은, 상기 종단데이터에 응답하여, 상기 전단스위치블록(330)과의 연결로부터 결정되는 분할최고전압(VRH) 및 분할최저전압(VRL) 사이의 임의의 전압 값을 가지는 적어도 1 개의 가분할 전압(미도시)을 생성시키고, 분할최고전압(VRH), 분할최저전압(VRL) 및 적어도 1개의 가분할 전압 중에서 하나를 선택하여 변환전압(DAC-OUT)을 출력한다. 여기서 가분할 전압은 도 5를 참조하면 된다.
전단데이터가 8비트이므로 전단스위치블록에서는 256 종류의 전압을 구별할 수 있으며, 종단데이터가 2비트이므로 종단스위치블록에서는 4종류의 전압을 구별하여 출력할 수 있다. 전단데이터 및 종단데이터는 서로 연속하는 디지털 데이터이므로 상기 기본 단위 디지털 데이터는 모두 1024종류의 전압을 구별할 수 있게 된다.
도 4는 도 3에 도시된 전단스위치블록을 구성하는 제1전단스위치그룹(331)의 실시 예이다.
도 4를 참조하면, 제1전단스위치그룹(331)은, 제1스위치회로(331-1) 내지 제4스위치회로(331-4)를 구비하며, 단위 모스 트랜지스터를 스위치로 사용하는 경우 를 예를 들었다.
제1스위치회로(331-1)는 저항 열(310)로부터 수신한 256개의 분할전압들(VR1 내지 VR256)을 스위칭(Switching)하는 256개의 스위치를 구비하며, 연속하는 각각 4개의 스위치의 출력은 합쳐져서 하나의 신호로 출력되므로 256개의 분할전압들(VR1 내지 VR256) 중 64개의 분할전압이 선택되어 출력된다.
제2스위치회로(331-2)는 제1스위치회로(331-1)로부터 출력되는 64개의 분할전압을 스위칭하는 64개의 스위치를 구비하며, 각각 4개의 스위치의 출력이 합쳐져서 하나의 신호로 출력되므로 16개의 분할전압이 선택되어 출력된다.
제3스위치회로(331-3)는 제2스위치회로(331-2)로부터 출력되는 16개의 분할전압들을 스위칭하는 16개의 스위치를 구비하며, 각각 4개의 스위치의 출력이 합쳐져서 하나의 신호로 출력되므로 4개의 분할전압이 선택되어 출력된다.
제4스위치회로(331-4)는 제3스위치회로(331-3)로부터 출력되는 4개의 분할전압들을 스위칭하는 4개의 스위치를 구비하며, 이들 중 하나의 분할전압이 선택되어 분할최저전압(VRL)으로 출력된다.
8비트의 전단비트 중 가장 웨이트가 낮은 2개의 비트를 이용하여 제1전단스위치회로(331-1)의 스위치를 제어하며, 연속되는 2개의 비트를 이용하여 제2전단스위치회로(331-2)의 스위치를 제어하고, 그 다음 연속되는 2개의 비트를 이용하여 제3전단스위치회로(331-3)의 스위치를 제어한다. 마지막으로 전단MSB를 포함하는 2개의 비트를 이용하여 제4전단스위치회로(331-4)의 스위치를 제어한다.
도 4를 참조하면, 제1전단스위치그룹(331)은 수신한 제1분할전압(VR1) 내지 제256분할전압(VR256) 중에서 전단데이터가 지시하는 하나의 전압을 분할기준최저전압으로 선택하고, 상기 분할기준 최저전압을 스위칭하여 분할최저전압(VRL)을 출력한다. 상기 분할최저전압(VRL)은 종단스위치블록(340)으로 입력되어 분할되는 전압 중 가장 낮은 전압이다. 여기서 전단데이터는 10비트의 디지털 데이터 중 상위 8비트 디지털 데이터를 의미한다.
도면에는 도시하지 않았지만 제2전단스위치그룹(332)은 수신한 제2분할전압(VR2) 내지 제257분할전압(VR257) 중 전단데이터가 지시하는 하나의 전압을 분할기준최고전압으로 선택하고, 상기 분할기준최고전압을 스위칭하여 분할최고전압(VRH)을 출력한다. 상기 분할최고전압(VRH)은 종단스위치블록(340)으로 입력되어 분할되는 전압 중 가장 높은 전압이다.
도 5는 도 3에 도시된 종단스위치블록(340)의 제1실시 예를 나타낸다.
도 5를 참조하면, 상기 종단스위치블록(340)은 가분할 저항 셀(341) 및 멀티플렉서(345)를 구비한다.
여기서 가분할 저항 셀(341)은 저항성분을 가지는 2개의 소자들(Z2 및 Z3)을 구비한다. 2개의 소자들(Z2 및 Z3)의 저항 값들은 생성하고자 하는 전압 값에 따라 결정되는데, 동일한 값을 가지는 것이 일반적이다. 2개의 소자들(Z2 및 Z3)의 저항 값이 동일한 경우, 가분할 저항 셀(341)로부터 출력되는 가분할 전압(VA)의 전압 값은 분할최저전압(VRL) 및 분할최고전압(VRH)의 중간 전압 값을 가지게 된다.
여기서 전단스위치블록(330)의 일부분을 구성하는 2개의 저항 성분(Z1, Z4)은, 각각 제2전단스위치그룹(332) 및 제1전단스위치그룹(331)에서 사용되며 분할기 준최고전압(VR256) 및 분할기준최저전압(VR255)을 각각 스위칭하는 스위치(미도시)의 등가저항을 나타낸다. 즉, 제1저항성분(Z1)은 전단스위치블록(330)을 구성하는 제2전단스위치그룹(332)에서 분할기준최고전압으로 선택된 제256분할전압(VR256)을 스위칭하여 상기 분할최고전압(VRH)을 출력하는데 사용되는 스위치들의 등가저항이다. 제4저항성분(Z4)은 전단스위치블록(330)을 구성하는 제1전단스위치그룹(331)에서 분할기준최저전압으로 선택된 제255분할전압(VR255)을 스위칭하여 상기 분할최저전압(VRL)을 출력하는데 사용되는 스위치들의 등가저항이다.
도 4를 참조하면, 제1전단스위치그룹(331)은 제1스위치회로(331-1) 내지 제4스위치회로(331-4)를 구비하고, 상기 4개의 스위치회로(331-1 내지 331-4)에서 사용하는 개별 스위치가 하나의 모스 트랜지스터로 구현되었다. 상기 분할기준최저전압은 상기 4개의 스위치회로(331-1 내지 331-4)를 경유하여 분할최저전압(VRL)으로 출력된다. 각 스위치회로(331-1 내지 331-4)에 사용되는 모스 트랜지스터는 고유의 턴 온 등가저항으로 표시할 수 있다. 이 경우 분할기준최저전압은 4개의 직렬 연결된 등가저항들을 거쳐 분할최저전압(VRL)을 출력하게 되므로, 제4저항성분(Z4)의 저항 값은 상기 제1스위치회로(331-1) 내지 제4스위치회로(331-4)를 구현시킨 4개의 모스 트랜지스터의 턴 온 저항 값들을 더한 값이 된다. 도면에는 도시하지 않았지만, 상술한 내용으로부터, 제1저항성분(Z1)의 저항 값도 제2전단스위치그룹(332)을 구성하는 4개의 스위치그룹에 구현된 4개의 모스 트랜지스터들의 턴 온 저항 값을 모두 더한 값이 된다.
여기서는 분할기준최고전압으로 제256분할전압(VR256)이 선택되었고 분할기 준최저전압으로는 제255분할전압(VR255)이 선택되었는데, 이는 예를 들어 설명한 것으로 그 값은 경우에 따라 변하게 된다. 분할최고전압(VRH), 가분할 전압(VA) 및 분할최저전압(VRL)에 대해서는 수학식 1과 같이 표시할 수 있다.
멀티플렉서(345)는 종단데이터에 응답하여 상기 3개의 가분할 전압들 중에서 하나를 선택하여 변환전압(DAC-OUT)으로 출력한다. 여기서는 3×1 멀티플렉서를 사용하는 것이 바람직하다.
도 6은 도 5에 도시한 가분할 저항 셀(341) 및 전단스위치블록(330)에서 사용하는 스위치에 대한 실제 회로도이다.
도 6을 참조하면, 저항성분을 가지는 4개의 소자들(Z1 내지 Z4)은 복수 개의 모스 트랜지스터를 직렬 연결하여 구현할 수 있는데, 이때 상기 소자들의 저항성분에 대응되는 것은 직렬 연결시킨 복수 개의 모스 트랜지스터의 턴 온 저항들의 합이 된다. 각각의 소자들을 구성하는 복수 개의 모스 트랜지스터들에는 각각 4개의 게이트 신호들(VG1, Vbias1, Vbias2, VG2)이 인가되는데, 상기 복수 개의 소자들이 동일한 턴 온 저항 값을 가지도록 하기 위하여 상기 4개의 게이트 신호들(VG1, Vbias1, Vbias2, VG2)의 전압준위는 동일한 것이 바람직하다.
여기서 2개의 바이어스 전압(VG1, VG2)은 전단데이터의 값에 의하여 결정되며, 나머지 2개의 바이어스(Vbias1, Vbias2)는 항상 일정한 전압 값을 가지도록 한다. 상기 모스 트랜지스터가 N형(Type) 모스 트랜지스터인 경우에는 문턱전압(Threshold) 이상의 전압준위를 가져야 하며, 반대로 P형 모스 트랜지스터인 경우에는 문턱전압 보다 낮은 전압준위를 가져야 한다.
여기서 4개의 모스 트랜지스터를 직렬로 연결시켜 스위치로 사용하는 것을 예로 든 것은 제1전단스위치그룹(331) 및 제2전단스위치그룹(332)이 4단계의 스위치회로를 구비한 것을 감안한 것이다. 즉, 직렬로 연결될 모스 트랜지스터의 개수는 제1전단스위치그룹(331) 및 제2전단스위치그룹(332)에서 사용하는 스위치회로의 개수에 따라 변하는 것이 바람직하다.
도 6과 같은 소자들의 경우, 분할최고전압(VRH) 및 분할최저전압(VRL) 사이에 DC 전류 경로가 존재하여 DAC의 소비전력이 커지게 되는 단점이 발생할 수 있다.
도 7은 도 3에 도시된 종단스위치블록(340)의 제2실시 예를 나타낸다.
도 7을 참조하면, 종단스위치블록(340)은 가분할 저항 열(341), 멀티플렉서(345) 및 디코더(346)를 구비한다.
디코더(346)는 종단데이터를 이용하여 제어신호(CON)를 생성시킨다. 제어신호(CON)는, 분할최고전압(VRH) 및 분할최저전압(VRL)을 선택하여 변환전압(DAC-OUT)을 생성시키라는 것을 의미할 때 인에이블(Enable) 또는 디스에이블(Disable)되는 신호이다. 여기서 인에이블 및 디스에이블은 상기 제어신호를 사용하는 기능 블록의 상태를 의미한다. 예를 들어 인에이블 일 때는 상기 기능블록이 일정한 한정된 저항 값을 가진다고 할 때, 디스에이블 일 때는 상기 기능블록이 무한대의 저항 값을 가지게 된다. 또한 도 7에 도시한 바로는 상기 종단데이터는 가분할 전압들 중에서 가장 낮은 전압준위를 가지는 가분할 전압을 생성시키는 것만을 의미하게 되지만 구성을 다르게 하면 그 반대의 경우도 가능한데, 이것은 이 분야의 일반적인 기술자들에게는 쉽게 구현할 수 있는 수준의 기술이므로 여기서는 설명을 생략한다. 여기서 분할기준최고전압으로 제256분할전압(VR256)을 사용하였고, 분할기준최저전압으로는 제255분할전압(VR255)을 사용하였는데 이는 설명을 간단하게 하기 위하여 예를 든 것이다. 도면 3을 참조하면, 상기 분할기준최저전압 및 상기 분할기준최고전압은 제1분할전압(VR1) 내지 제257분할전압(VR257) 중 연속되는 2개의 분할전압을 배타적으로 가지게 된다.
가분할 저항 셀(341)은 저항성분을 가지는 2개의 소자들(Z2, Z3)을 구비한다. 2개의 소자들(Z2, Z3)의 저항성분이 나타내는 저항 값들은, 가분할 저항 셀(341)이 생성하고자 하는 가분할 전압들의 값에 따라 결정되는데, 동일한 값을 가지는 것이 일반적이다.
멀티플렉서(345)는 종단데이터에 응답하여 동작하며, 분할기준최고전압(V256), 분할최고전압(VRH), 가분할 전압(VA), 분할최저전압(VRL), 및 분할기준최저전압(V255) 중 하나를 선택하여 출력한다.
도 7에 도시된 멀티플렉서(345)는 3×1 멀티플렉서를 사용하면 된다는 점에서 도 5에 도시된 멀티플렉서와 동일한 특성을 가진다. 반면에 디코더(356)가 도 5 에 비하여 추가되지만, 도 7에 도시된 종단스위치블록(340)은 수학식 1에 표시된 3개의 전압(VRH, VA, VRL) 이외에 분할기준최저전압(V255) 및 분할기준최고전압(V256)을 변환전압(DAC-OUT)으로 추가하여 출력할 수 있다는 점에서 그 효과가 상대적으로 크다.
또한 도 7에 도시된 실시 예가 도 5에 도시된 실시 예에 비하여 레이아웃 면적은 약간 증가하지만, 소비 전력은 감소시킬 수 있다는 장점이 있다. 따라서 상기의 2가지의 실시 예 중에서 어떤 것을 선택할 것인가는 상기의 장단점과 시스템 특성과의 거래(tradeoff)에 의하여 설계자가 결정하여야 할 것이다.
도 8은 도 7에 도시한 가분할 저항 셀(341)의 실제 회로도이다.
도 8을 참조하면, 제3저항소자(Z3)에 제어신호(CON)가 인가되며, 나머지 소자들(Z1, Z2, Z4)에는 게이트 신호들(VG1, Vbias1, VG2)이 각각 인가된다. 도 6에 도시한 회로에 대한 해석에서와 마찬가지로, 4개의 소자들(Z1 내지 Z4)의 턴 온 저항 값을 동일하게 하기 위해서는, 상기 제어신호(CON) 및 상기 3개의 게이트 신호들(VG1, Vbias1, VG2)의 전압준위는 동일하게 하여야 한다. 도 8의 경우가 도 6의 경우와 다른 점은, 제어신호(CON)의 상태에 따라 제3소자(Z3)의 저항 값 즉 턴 온 저항 값이 변한다는 것이다. 도면에는 제어신호(CON)가 제3소자(Z3)를 구성하는 모든 모스 트랜지스터의 게이트에 인가되는 것으로 도시되어 있지만, 그 중 하나의 게이트에만 제어신호(CON)를 인가하고, 나머지 게이트에는 DC 바이어스를 인가하는 것도 가능하다.
3개의 게이트 신호들(VG1, Vbias1, VG2)이 해당 모스 트랜지스터를 턴 온 시 키고 있다고 가정할 때, 제어신호(CON)의 전압 값에 따라 선택할 수 있는 출력전압의 종류에 대해서는 도 9를 참조하면 된다.
도 9는 도 7에 도시된 가분할 저항 셀로부터 변환전압으로 출력될 수 있는 5개의 전압 값을 나타낸다.
도 9를 참조하면, 3개의 전압 값들(VRL, VA, VRH)은 분할기준최고전압(VR256), 분할기준최저전압(VR255) 및 등가저항 값들(Z1 내지 Z4)을 이용하여 수학식 2와 같이 표시할 수 있다.
또한 도 7에 도시된 4개의 소자들(Z1 내지 Z4)의 저항 값이 동일한 경우, 수학식 2는 수학식 3으로 표시할 수 있다.
상기 종단스위치블록으로부터 변환전압(DAC-OUT)으로 출력될 수 있는 5가지의 전압은 제어신호의 "ON" 및 "OFF"에 따라 아래와 같이 설명된다.
먼저, 제어신호(CON)가 인에이블("ON") 되어 있을 때, 즉 제3소자(Z3)의 저항 값이 나머지 소자들(Z1, Z2, Z4)과 저항 값이 동일할 때, 가분할 전압(VA)의 전압 값은 수학식 1과 같다. 따라서 제어신호(CON)가 인에이블("ON") 되어 있을 때는 수학식 2 및 수학식 3에 표시된 3개의 전압 값들(VRH, VA, VRL) 중에서 하나를 선택하여 변환전압(DAC-OUT)으로 출력할 수 있다.
제어신호(CON)가 디스에이블("OFF") 되어 있을 때는 제3소자(Z3)의 저항 값이 무한대의 값을 가지게 된다. 여기서, 제3소자(Z3)의 저항 값이 무한대의 값을 가진다는 것은 분할최고전압(VRH) 및 분할최저전압(VRL) 사이가 개방되어 DC 전류 경로가 더 이상 존재하지 않는다는 것을 의미한다. 이 때 분할최고전압(VRH) 및 가분할 전압(VA)을 나타내던 노드들의 전압 값은 분할기준최고전압(VR256)과 동일한 전압준위를 가지게 되며, 분할최저전압(VRL)을 나타내던 노드의 전압 값은 분할기준최저전압(VR255) 값을 나타내게 된다. 따라서 제어신호(CON)가 디스에이블("OFF") 되어 있을 때는 2개의 전압들(VR256, VR255) 중에서 하나를 선택하여 변환전압(DAC-OUT)으로 출력할 수 있다.
상술한 바와 같이, 수학식 2 및 수학식 3에 표시된 3가지 종류의 전압 값들(VRH, VA, VRL)은 제어신호가 "ON"된 상태에서 출력하고, 2개의 전압 값들(VR256, VR255)은 제어신호가 "OFF"된 상태에서 출력함으로서, 모두 5종류의 전압을 변환전압(DAC-OUT)으로 출력할 수 있게 된다.
도 10은 종단데이터의 값과 출력되는 변환전압과의 관계에 대한 모의실험 결과이다.
도 10을 참조하면, 분할최고전압(VRH)은 5.04V(Volts)이고, 분할최저전압(VRL)은 5V이다. 종단데이터의 4종류의 상태에 따라 각각 10mV(milli Volts)의 차이가 나는 가분할 전압을 출력할 수 있다는 것을 알 수 있다.
상기의 DAC 회로를 디스플레이 패널(Display Panel)을 구동하는 소스 드라이버 IC(Source Driver Integrated Circuit)에 적용하여 실제로 레이아웃(Layout)을 해본 결과, 8:2 분할을 선택할 경우에는 종래의 구조와 대비할 때 감마 기준 라인(Gamma Reference Line)의 수는 74.9% 감소하고 스위치의 개수도 채널 당 49.3%의 감소효과가 있음을 알 수 있었다. 또한 7:3 분할을 선택할 경우에도 감마기준 라인의 수는 87.4% 감소하고 스위치의 개수도 채널 당 76.5%까지 감소하는 효과가 있음을 알 수 있었다.
일반적으로 디스플레이(Display)처럼 빛을 방사하는 장치에는 감마보정(Gamma Correction)이 적용되는데, 이는 디스플레이에서 재생되는 화면의 상태와 인간 눈의 밝기 곡선을 맞추기 위해 이용된다. 여기서 감마보정이라 함은, 디스플레이의 형광체의 색을 수정하여 디스플레이가 올바른 색에 가까운 색을 재생하도록 수정하는 것을 의미하며, 이 때 감마기준을 기초로 하여 밝기 또는 휘도 수치를 변경한다. 감마 기능은 보통 비선형(Non-linear)이나 모노토닉(Monotonic)이며, 하이라이트(White 수치), 중간 톤(Gray scale), 음영(어두운 부분)에 각각 영향을 주도록 되어있다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
상술한 바와 같이, 본 발명에 의한 가분할 저항 셀을 구비하는 DAC는, 가분할 저항 셀을 사용함으로서, 레이아웃의 면적을 감소시킬 수 있으며, 소비전력을 감소시킬 수 있는 장점이 있다.
Claims (14)
- 기준최고전압 및 기준최저전압 사이의 전압준위(Voltage Level)를 갖는 복수 개의 분할전압을 출력하는 저항 열; 및처리하고자 하는 기본 단위의 디지털 데이터를 전단데이터 및 종단데이터로 구분하고, 상기 복수 개의 분할전압들 중에서 상기 전단데이터가 가질 수 있는 분할기준최고전압과 분할기준최저전압을 각각 스위칭하여 선택하고, 상기 분할기준최고전압과 상기 분할기준최저전압을 이용하여 분할최고전압, 분할최저전압 및 적어도 하나의 가분할 전압을 생성시키며, 상기 분할최고전압, 상기 분할최저전압 및 상기 적어도 하나의 가분할 전압 중 상기 종단데이터에 대응되는 전압을 선택하여 출력하는 스위치블록을 구비하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC(Digital to Analog Converter including the Pseudo Segment Resistor Cell).
- 제1항에 있어서,상기 전단데이터는 상기 디지털 데이터 중에서 상위 웨이트(Weight)의 복수 개의 연속하는 비트들(Bits)을 포함하고,상기 종단데이터는 상기 디지털 데이터 중에서 상기 전단데이터를 제외한 나머지 데이터를 포함하며,상기 전단데이터는 MSB(Most Significant Bit)를 포함하고, 상기 종단데이터는 LSB(Least Significant Bit)를 포함하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제1항에 있어서,상기 저항 열에 포함된 저항들의 수는 2FN(FN은 전단데이터의 비트 수)개 이며,상기 복수 개의 분할전압들은 상기 기준최고전압, 상기 기준최저전압 및 상기 저항들에 강하되는 전압들을 포함하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제1항에 있어서, 상기 스위치블록은,상기 전단데이터에 응답하여 상기 복수 개의 분할전압들 중에서 상기 분할기준최고전압 및 상기 분할기준최저전압을 선택하고, 종단스위치블록과의 연결 관계에서 결정되는 상기 분할최고전압과 상기 분할최저전압을 출력하는 전단스위치블록; 및상기 종단데이터에 응답하여, 상기 분할최고전압과 상기 분할최저전압 사이의 전압준위를 가지는 적어도 하나의 가분할 전압을 생성하고, 상기 분할최고전압, 상기 분할최저전압 및 상기 적어도 하나의 가분할 전압 중 하나를 선택하여 상기 변환전압을 출력하는 종단스위치블록을 구비하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제4항에 있어서, 상기 전단스위치블록은,상기 전단데이터에 응답하여, 상기 기준최저전압, 상기 기준최고전압보다 한 단계 작은 분할전압 및 상기 두 전압 사이의 분할전압들 중에서 상기 분할기준최저전압을 선택하며, 상기 분할최저전압을 출력하는 제1전단스위치그룹; 및상기 전단데이터에 응답하여, 상기 기준최고전압, 상기 기준최저전압보다 한 단계 큰 분할전압 및 상기 두 전압 사이의 분할전압들 중에서 상기 분할기준최고전압을 선택하며, 상기 분할최고전압을 출력하는 제2전단스위치그룹을 구비하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제4항에 있어서, 상기 종단스위치블록은,상기 분할최고전압과 상기 분할최저전압 사이에 직렬로 연결된 저항성분을 가지는 적어도 2개 이상의 소자들을 구비하며, 상기 분할최고전압과 상기 분할최저전압 사이의 전압준위를 가지는 적어도 하나의 가분할 전압을 출력하는 가분할 저항 셀; 및상기 종단데이터에 응답하여, 상기 분할최고전압, 상기 분할최저전압 및 상기 적어도 하나의 가분할 전압들 중 하나를 선택하여 상기 변환전압을 출력하는 멀티플렉서를 구비하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제6항에 있어서, 상기 소자들 각각은,게이트 단자에 DC(Direct Current) 바이어스 전압이 인가되며 직렬 연결된 적어도 1개의 모스 트랜지스터들을 구비하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제7항에 있어서, 상기 소자들 각각의 저항 값은,상기 전단스위치블록에서 사용하며, 상기 분할기준최고전압 및 상기 분할기준최저전압을 스위칭하여 상기 분할최고전압 및 상기 분할최저전압을 출력하는 스위칭 소자들의 저항 값과 동일한 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제7항에 있어서, 상기 바이어스는,상기 모스 트랜지스터가 P형인 경우에는 상기 가분할 저항 셀을 구비하는 DAC에서 사용하는 전원 중에서 가장 낮은 전압준위를 가지며, 상기 모스 트랜지스터가 N형인 경우에는 상기 가분할 저항 셀을 구비하는 DAC에서 사용하는 전원 중에서 가장 높은 전압준위를 가지는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제4항에 있어서, 종단스위치블록은,상기 분할최고전압과 상기 분할최저전압 사이에 직렬로 연결된 저항성분을 가지는 적어도 2개의 소자들을 구비하며, 제어신호에 응답하여 상기 분할최고전압 과 상기 분할최저전압 사이의 전압준위를 가지는 적어도 하나의 가분할 전압을 출력하는 가분할 저항 셀; 및상기 종단데이터에 응답하여 상기 분할기준최저전압, 상기 분할기준최고전압, 상기 분할최저전압, 상기 분할최고전압 및 상기 적어도 하나의 가분할 전압 중에서 하나를 선택하여 상기 변환전압을 출력하는 멀티플렉서를 구비하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제10항에 있어서, 상기 종단스위치블록은,상기 종단데이터에 응답하여 상기 제어신호를 출력하는 디코더를 더 구비하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제10항에 있어서,적어도 2개의 소자들 중 적어도 하나의 소자는 상기 제어신호에 응답하여 직렬 연결된 해당 소자의 전기적 연결을 개방시키는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제12항에 있어서,상기 제어신호에 응답하여 동작하는 소자는, 적어도 하나의 게이트에 상기 제어신호가 인가되고 나머지 게이트에는 DC 바이어스 전압이 인가되며 직렬로 연결된 적어도 2개의 모스 트랜지스터를 구비하며,상기 제어신호와 무관하게 동작하는 나머지 소자들은, 게이트에 상기 DC 바이어스 전압이 공통으로 인가되며 직렬로 연결된 적어도 2개의 모스 트랜지스터들을 구비하는 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
- 제13항에 있어서,상기 제어신호에 응답하여 동작하는 소자들을 구성하는 모스 트랜지스터의 개수와 상기 제어신호와 무관하게 동작하는 나머지 소자들을 구성하는 모스 트랜지스터의 개수 및 상기 분할기준최고전압 및 상기 분할기준최저전압을 스위칭하는 소자들을 구성하는 모스 트랜지스터의 개수는 동일한 것을 특징으로 하는 가분할 저항 셀을 구비하는 DAC.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060076927A KR100789700B1 (ko) | 2006-08-16 | 2006-08-16 | 가분할 저항 셀을 구비하는 dac |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060076927A KR100789700B1 (ko) | 2006-08-16 | 2006-08-16 | 가분할 저항 셀을 구비하는 dac |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100789700B1 true KR100789700B1 (ko) | 2008-01-02 |
Family
ID=39216048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060076927A KR100789700B1 (ko) | 2006-08-16 | 2006-08-16 | 가분할 저항 셀을 구비하는 dac |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100789700B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101615732B1 (ko) | 2013-11-28 | 2016-05-11 | 울산과학기술원 | 광대역 이중 튜닝 링 전압제어 발진기 |
CN109672446A (zh) * | 2019-01-18 | 2019-04-23 | 西安电子科技大学 | 一种分段伪数据加权平均dem电路 |
CN109980926A (zh) * | 2019-04-30 | 2019-07-05 | 苏州易美新思新能源科技有限公司 | 一种多通道串联电源 |
CN110336564A (zh) * | 2019-07-12 | 2019-10-15 | 中国电子科技集团公司第二十四研究所 | 一种高线性度串联电阻网络 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999021284A1 (en) | 1997-10-17 | 1999-04-29 | Microchip Technology Incorporated | Power saving flash a/d converter |
KR100498549B1 (ko) | 2003-01-30 | 2005-07-01 | 주식회사 실리콘웍스 | 엘씨디 모듈의 소스 드라이버 집적 회로 및 이를 이용한 소스 구동 시스템 |
-
2006
- 2006-08-16 KR KR1020060076927A patent/KR100789700B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999021284A1 (en) | 1997-10-17 | 1999-04-29 | Microchip Technology Incorporated | Power saving flash a/d converter |
KR100498549B1 (ko) | 2003-01-30 | 2005-07-01 | 주식회사 실리콘웍스 | 엘씨디 모듈의 소스 드라이버 집적 회로 및 이를 이용한 소스 구동 시스템 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101615732B1 (ko) | 2013-11-28 | 2016-05-11 | 울산과학기술원 | 광대역 이중 튜닝 링 전압제어 발진기 |
CN109672446A (zh) * | 2019-01-18 | 2019-04-23 | 西安电子科技大学 | 一种分段伪数据加权平均dem电路 |
CN109672446B (zh) * | 2019-01-18 | 2021-08-06 | 西安电子科技大学 | 一种分段伪数据加权平均dem电路 |
CN109980926A (zh) * | 2019-04-30 | 2019-07-05 | 苏州易美新思新能源科技有限公司 | 一种多通道串联电源 |
CN109980926B (zh) * | 2019-04-30 | 2024-05-14 | 苏州易美新思新能源科技有限公司 | 一种多通道串联电源 |
CN110336564A (zh) * | 2019-07-12 | 2019-10-15 | 中国电子科技集团公司第二十四研究所 | 一种高线性度串联电阻网络 |
CN110336564B (zh) * | 2019-07-12 | 2023-03-28 | 中国电子科技集团公司第二十四研究所 | 一种高线性度串联电阻网络 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4639153B2 (ja) | ディジタル・アナログ変換器 | |
US7948418B2 (en) | Digital-to-analog conversion circuit and column driver including the same | |
JP3154927B2 (ja) | デジタル・アナログ変換回路 | |
US7425941B2 (en) | Source driver of liquid crystal display | |
KR100761304B1 (ko) | 발광 소자 구동 회로 | |
US8111184B2 (en) | Digital-to-analog converting circuit, data driver and display device | |
US7423572B2 (en) | Digital-to-analog converter | |
US20080122671A1 (en) | Digital-to-analog converter | |
US8274417B2 (en) | Coarse digital-to-analog converter architecture for voltage interpolation DAC | |
KR100822801B1 (ko) | 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버 | |
US6788239B2 (en) | A/D converter circuit and current supply circuit | |
JP2005208242A (ja) | 発光素子駆動回路 | |
US7602326B2 (en) | Digital-to-analog converter having resistor string with ranges to reduce circuit elements | |
US7671775B2 (en) | Digital-to-analog converter | |
US6486817B1 (en) | Digital-analog conversion circuit capable of functioning at a low power supply voltage | |
KR100789700B1 (ko) | 가분할 저항 셀을 구비하는 dac | |
JP2023171531A (ja) | デジタルアナログ変換回路及びデータドライバ | |
US7535397B1 (en) | Digital-to-analog converter and the method thereof | |
US7411536B1 (en) | Digital-to-analog converter | |
US20240242651A1 (en) | Digital-to-analog converter, data driver, and display device | |
CN111161659A (zh) | 时序控制器 | |
JP2024101608A (ja) | デジタルアナログ変換器、データドライバ及び表示装置 | |
JP2024047657A (ja) | デジタルアナログ変換回路、データドライバ及び表示装置 | |
US20240259033A1 (en) | Digital-to-analog converter, data driver, and display device | |
KR100471787B1 (ko) | 액정표시장치용아날로그-디지털변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121221 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150901 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |