CN111696466B - 数字模拟转换电路和数据驱动器 - Google Patents

数字模拟转换电路和数据驱动器 Download PDF

Info

Publication number
CN111696466B
CN111696466B CN202010170674.1A CN202010170674A CN111696466B CN 111696466 B CN111696466 B CN 111696466B CN 202010170674 A CN202010170674 A CN 202010170674A CN 111696466 B CN111696466 B CN 111696466B
Authority
CN
China
Prior art keywords
voltage
selection
decoder
voltages
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010170674.1A
Other languages
English (en)
Other versions
CN111696466A (zh
Inventor
土弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN111696466A publication Critical patent/CN111696466A/zh
Application granted granted Critical
Publication of CN111696466B publication Critical patent/CN111696466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of El Displays (AREA)

Abstract

公开了数字模拟转换电路和数据驱动器。提供一种能够实现数字模拟转换处理的高速化的数字模拟转换电路以及使用该数字模拟转换电路的显示装置的数据驱动器。本发明具有：第一解码器，其在第一选择状态时，基于数字数据信号中的第一比特组，将互不相同的两个电压作为第一选择电压和第二选择电压输出，在第二选择状态时，将上述两个电压中的一方或双方作为第一选择电压和第二选择电压输出；第二解码器，其在第一选择状态时，基于数字数据信号中的第二比特组，将互不相同的两个电压作为第三选择电压和第四选择电压输出，另一方面，在第二选择状态时，将基于第二比特组的一个电压作为上述第三选择电压和第四选择电压输出；以及放大电路，其将第一选择电压和第二选择电压、或第三选择电压和第四选择电压的组合按规定的权重比进行平均化并输出。

Description

数字模拟转换电路和数据驱动器
技术领域
本发明涉及一种数字模拟转换电路和显示装置的数据驱动器。
背景技术
当前，作为有源矩阵型的显示装置，成为主流的是液晶显示装置、或有机EL显示装置等。在这样的显示装置中，搭载有显示面板，并且搭载有数据驱动器和扫描驱动器，该显示面板是将多个数据线与多个扫描线呈交叉状地布线并将经由像素开关与多个数据线连接的显示单元呈矩阵状地排列而成的，该数据驱动器向显示面板的多个数据线供给与灰度级电平对应的模拟电压信号，该扫描驱动器向显示面板的多个扫描线供给对各像素开关的导通、断开进行控制的扫描信号。在数据驱动器中包括数字模拟转换电路，该数字模拟转换电路将影像数字信号转换为与亮度电平对应的模拟的电压，把对该电压进行放大得到的电压信号供给到显示面板的各数据线。
下面，对数据驱动器的概要结构进行说明。
数据驱动器例如包括移位寄存器、数据寄存器锁存器、电平移位器、DA(digitalto analog：数字到模拟)转换部。
移位寄存器根据从显示控制器供给的启动脉冲，与时钟信号同步地生成用于进行锁存器选择的多个锁存器定时信号，并供给到数据寄存器锁存器。数据寄存器锁存器基于从移位寄存器供给的各个锁存器定时信号，按每规定个数(例如n个)提取从显示控制器供给的影像数字数据，将表示各影像数字数据的n个影像数字数据信号供给到电平移位器。电平移位器向DA转换部供给针对从数据寄存器锁存器供给的n个影像数字数据信号中的各个影像数字数据信号实施使其信号振幅增加的电平移位处理而得到的n个电平移位后的影像数字数据信号。
DA转换部包括参照电压生成电路、解码器部以及放大部。
参照电压生成电路生成电压值互不相同的多个参照电压并供给到解码器部。例如，参照电压生成电路将利用梯形电阻在电源电压与基准电压之间进行分压得到的多个分压电压作为参照电压组供给到解码器部。此外，将使用这样的利用梯形电阻生成的多个参照电压的数字模拟转换称为RDAC方式。
解码器部具有与数据驱动器的各输出分别对应地设置的n个解码器电路。各个解码器电路接收从电平移位器供给的影像数字数据信号，从多个参照电压之中选择与该影像数字数据信号对应的参照电压，并将所选择的参照电压供给到放大部。
放大部具有将由解码器部的各解码器选择的参照电压单独地放大并输出的n个放大电路。
再者，在上述的DA转换部中，能够使由参照电压生成电路生成的参照电压的数量越多，则越是增加能够表现的亮度电平的灰度级数(颜色数)。然而，当使由参照电压生成电路生成的参照电压的数量增加时，数据驱动器的芯片尺寸(制造成本)相应地增加。
因此，提出了一种采用运算放大器来作为上述的放大电路的数字模拟转换电路(例如参照专利文献1～3)，该运算放大器进行通过对多个输入电压进行加权来进行平均化(也称为加权平均)从而生成彼此相邻的输入电压之间的电压的所谓的内插运算。
根据进行这样的内插运算的放大电路(也称为内插放大器)，能够通过基于多个输入电压的内插运算来获得比能够由该多个输入电压表现的电压值的数量多的灰度级数的电压值。因此，即使减去由参照电压生成电路生成的参照电压的总数，也成为能够生成所期望的灰度级数那么多的电压。
下面，参照图1A和图1B来说明上述的数字模拟转换电路中包括的放大电路。
图1A是示出该放大电路的结构的一个例子的电路图。图1A所示的放大电路接收x个(x为2以上的整数)输入电压V1～Vx，通过对该输入电压V1～Vx实施内插运算，从而生成并输出输入电压V1～Vx的加权平均电压。
放大电路具有用于接收输入电压V1～Vx的x个非反转输入端子P1～Px、单个反转输入端子、输出端子Sk、相同导电类型的x个差分级电路29_1～29_x、电流镜像电路28以及放大级电路26。
差分级电路29_x具有由N沟道型的晶体管21_x及22_x构成的差分对以及对差分对进行驱动的电流源23_x。电流源23_x设置于差分对与电源端子VSS之间。其它的差分级电路29_1～29_(x-1)各自的结构与差分级电路29_x相同。各差分对中的一方的晶体管21_1～21_x的各栅极构成放大电路的非反转输入端子P1～Px。各差分对中的另一方的晶体管22_1～22_x的各栅极被共同连接，构成放大电路的反转输入端子。
放大电路的反转输入端子与输出端子Sk连接，构成电压跟随器型的反馈放大电路。差分级电路29_1～29_x各自的差分对中的一方的输出端被共同连接于节点n21，差分级电路29_1～29_x各自的差分对中的另一方的输出端被共同连接于节点n22。
电流镜像电路28具有P沟道型的晶体管24及25，设置于电源端子VDD与节点n21及n22之间。放大级电路26至少接收在节点n21处产生的电压并产生放大作用，将输出电压Vout从输出端子Sk放大输出。将此时的输出电压Vout的电压值设为电压Vexp。
下面，说明对放大电路的非反转输入端子P1～Px输入的信号电压V1～Vx与电压Vexp的关系。
此外，信号电压V1～Vx具有按每个规定的数据期间由上述的解码器电路选择的电平的电压。信号电压V1～Vx是各自为电压值从前一个数据期间的电压起成阶梯状变化的阶梯信号电压，是包括对于放大电路的输出动态范围而言非常小的电压范围内的同一电压的x个电压组。
电压Vexp在放大电路的放大率为1时相当于输入的信号电压V1～Vx的加权平均。
下面，将构成差分级电路29_1～29_x中的第j个(j为1～x的整数)电路的差分对的晶体管针对相当于沟道长度L与沟道宽度W之比的基准尺寸比(W/L比)为Aj倍、也就是说权重比为Aj的情况作为一个例子来说明放大电路的动作。
第j个差分对(21_j、22_j)的漏极电流Ia_j、Ib_j通过下述的数学式(1)和数学式(2)式来表示。
Ia_j＝(Aj·β/2)·(Vj-VTH)2…(1)
Ib_j＝(Aj·β/2)·(Vexp-VTH)2…(2)
β：晶体管在基准尺寸比为1时的增益系数
VTH：晶体管的阈值电压。
差分级电路29_1～29_x的被共同连接的输出端与电流镜像电路28的输入(节点n22)及输出(节点n21)连接，被控制为差分级电路29_1～29_x的被共同连接的输出端的输出电流相等。由此，关于差分级电路29_1～29_x的输出电流，下面的数学式(3)成立。
Ia_1+Ia_2+…+Ia_x＝Ib_1+Ib_2+…+Ib_x···(3)
在数学式(1)、数学式(2)中，将j在1～x的范围内展开并代入数学式(3)。在此，关于阈值电压VTH的一次项，当设为两边相等时，导出下述的数学式(4)和数学式(5)。
A1·V1+A2·V2+…+Ax·Vx＝(A1+A2+…+Ax)×Vexp…(4)
Vexp＝(A1·V1+…+Ax·Vx)/(A1+…+Ax)…(5)
因而，放大电路如用数学式(5)表示的那样将输入到各差分对的信号电压与权重比之积的总和(A1·V1+···+Ax·Vx)除以权重比的总和(A1+···+Ax)得到的值、即与信号电压V1～Vx的加权平均相当的电压Vexp作为输出电压Vout来输出。此外，图1A示出包括N沟道型晶体管的差分对的差分级电路以及P沟道型晶体管的电流镜像电路的结构，但是也可以采用包括P沟道型晶体管的差分对的差分级电路以及N沟道型晶体管的电流镜像电路的结构、或者包括N沟道型和P沟道型的两种导电类型晶体管的差分对的差分级电路以及电流镜像电路的结构。在所有结构中均为数学式(5)成立。
接着，说明将图1A的放大电路应用于前述的数据驱动器中包括的解码器电路的输出放大电路的情况。
图1B是示出差分级电路29_1～29_x为相同结构、即各差分级电路的权重比构成为相同的情况下的解码器电路各自的N个输出端子T1～TN、放大电路的非反转输入端子P1～Px以及权重比的对应关系的图。
例如，假定从解码器电路的N(N为2以上的整数)个输出端子T1～TN输出包括来自电压值互不相同的两个电压VA、VB的还有其重复的电压中的两个电压的组合并以规定比供给到放大电路的x个(但是，x为2的(N-1)次方个)非反转输入端子的情况。此时，图1A的放大电路能够基于两个电压VA、VB，输出将两个电压之间分割为2的(N-1)次方个(＝x个)得到的多个电压。
具体地说，例如在使“N”和“x”均为2、也就是说使解码器电路的输出端子T1及T2与放大电路的非反转输入端子P1及P2对应的情况下，针对T1及T2的权重比为1:1。因此，通过将互不相同的两个电压VA、VB的组合作为电压V(T1)、电压V(T2)并向放大电路的非反转输入端子P1及P2选择输入，从而能够根据电压VA、VB的组合(VA、VA)、(VB、VB)、(VA、VB)来从放大电路输出电压VA、VB、([VA+VB]/2)。
另外，例如使“N”为3、使“x”为4、也就是说使解码器电路的输出端子T1～T3与放大电路的非反转输入端子P1～P4对应，此时，使P3和P4共通化，将针对端子(T1、T2、T3)的权重比设为(1:1:2)。通过将不同的两个电压VA、VB的组合作为电压V(T1)、V(T2)、V(T3)并向放大电路的非反转输入端子选择输入，从而能够根据电压VA、VB的组合来从放大电路输出将电压VA、VB分割为四个而得到的电压。同样地还能够容易地进行进一步的扩展。
另外，在上述中说明了图1A的差分级电路29_1～29_x为相同结构的情况，但是也可以构成为按各差分级电路取规定的加权。
由此，具备图1A所示的放大电路的数字模拟转换电路能够大幅地减少由参照电压生成电路生成的参照电压的数量、由解码器电路选择参照电压的开关晶体管数量。特别是在影像数字信号的比特数多的情况下，成为抑制数字模拟转换器的电路规模增大且抑制芯片面积的增大的有效的单元。
现有技术文献
专利文献
专利文献1：日本特开2000-183747号公报
专利文献2：日本特开2002-43944号公报
专利文献3：日本特开2009-284310号公报。
发明内容
发明要解决的问题
近来，伴随着显示面板的大画面化以及高分辨率化，数据驱动器必须驱动的显示面板的数据线的负载电容增加，数据驱动器驱动数据线的按每一像素(显示单元)的驱动期间(也称为一个数据期间)有变短的倾向。
当数据线的负载电容变大且驱动期间变短时，为了在数据线的整个区域内确保规定值以上的充电率，数据驱动器需要进行高速驱动。此外，当数据线的充电率低于规定值时，产生亮度不均等图像质量劣化。
例如，帧频率120Hz的4K显示面板(数据线数量：3840x3、扫描线数量：2160)的一个数据期间约为3.7us，分辨率为4K的4倍的8K显示面板的一个数据期间为1.85us左右。放大电路能够通过增加动作电流来提高输出电压的转换速率，从而在某种程度上实现高速化。然而，伴随着显示面板的高清晰化而一个数据期间变短，由此不能将放大电路的输入电压的变化速度忽视下去。放大电路的输入电压的变化速度对放大电路的输出电压的变化速度产生影响，数据线的充电率(最终为显示单元内电极的充电率)的降低导致面板显示品质的降低。
在此，如前述那样，进行内插运算的放大电路具有多个输入端子，存在多个输入端子的寄生电容对放大电路的输入电压的变化速度产生影响的情况。下面，关于这一点进行说明。
此外，为了便于说明，将解码器部中包括的解码器电路各自的输出端子数N设为“2”，将放大电路的非反转输入端子数x设为“2”。此时，导致电压的变化速度降低的最坏条件是对放大电路的两个非反转输入端子输入相同的参照电压的情况。也就是说，是由解码器电路选择的一个参照电压经由两个输出端子分别被供给到放大电路的两个非反转输入端子的情况。
例如在放大电路的输入电压在前一个数据期间内为参照电压VrM、在下一个数据期间中变化为比该电压VrM高的参照电压Vr0a的情况下，其变化速度依赖于下面的条件。也就是说，依赖于解码器电路内的传输参照电压Vr0a的布线电阻和选择开关的导通电阻、以及接收该参照电压Vr0a的放大电路的两个非反转输入端子的栅极寄生电容(例如图1A的Cp1、Cp2)。
在与数据驱动器的所有输出对应的多个放大电路、也就是说输出放大电路的所有非反转输入端子接收参照电压Vr0a这样的最坏情况中，按照阻抗的时间常数，放大电路的输入电压从VrM向Vr0a变化的速度变慢。因此，此时产生放大电路的输出电压的变化也变慢这样的问题。此外，各放大电路的非反转输入端子数x越多则放大电路的输出电压变化的延迟越是增加。
另外，根据显示设备的伽玛特性曲线来设定数据驱动器的参照电压生成电路产生的各个参照电压的电压值。
图2是示出显示设备的伽玛特性曲线的一个例子的图。
此外，在图2中，示出与数字信号以一对一的方式对应的、显示设备的灰度级电平与数据驱动器对显示设备施加的电压(称为驱动电压)的关系。
如图2所示，在灰度级电平“0”至灰度级电平“Lk”的范围A(与电压范围Vdw对应)中，与灰度级电平的变化对应的驱动电压的变化呈非线性特性，彼此相邻的各个灰度级电平所对应的驱动电压间的电压差也大。另一方面，在灰度级电平“Lk”至灰度级电平“Lmax”的范围B(与电压范围Vup对应)中，与灰度级电平的变化对应的驱动电压的变化在规定的灰度级电平的范围内能够进行线性近似，彼此相邻的各个灰度级电平所对应的驱动电压间的电压差也比较小。因此，虽然在范围B中能够应用内插运算，但是在范围A中，如果进行内插运算，则误差变大，因此不适于内插运算。
因而，在输出与灰度级电平对应的驱动电压时，成为向放大电路的多个非反转输入端子供给同一电压，该灰度级电平属于与灰度级电平的变化对应的驱动电压的电压值的变化量大的范围A(范围Vdw)。另外，在应用内插运算的范围B(范围Vup)内，在输出与由解码器电路选择的参照电压相同的电压来作为驱动电压时，成为向放大电路的多个非反转输入端子供给同一参照电压。
由此，在与数据驱动器的所有输出对应的所有放大电路各自的多个非反转输入端子被共同连接于传输单个参照电压的布线(称为参照电压线)的最坏情况中，向放大电路的输入电压的变化变慢。因此，与其相伴地产生放大电路的输出电压的变化也变慢这样的问题。另一方面，在范围B内，存在向放大电路的多个非反转输入端子供给同一参照电压的情况和向放大电路的多个非反转输入端子供给不同的参照电压的情况。因此，在范围B内，产生放大电路的输出电压的变化速度按灰度级电平而不同这样的问题。由于这些问题而导致亮度降低、显示不均等显示品质的降低。此外，虽然伽玛特性曲线根据显示设备而不同，但是大致由上述范围A与范围B的组合构成。
因此，在本发明中，提供一种能够实现包括进行内插运算的放大电路的数字模拟转换电路的高速处理化以及放大电路的输出电压的变化速度的均一化的数字模拟转换电路和使用该数字模拟转换电路的显示装置的数据驱动器。
用于解决问题的方案
本发明所涉及的数字模拟转换电路具有：参照电压生成电路，其生成具有互不相同的电压值的多个参照电压，作为与所述多个参照电压的第一范围对应的第一参照电压组以及与第二范围对应的第二参照电压组来进行输出；第一解码器，其接收由第一比特组和第二比特组构成的t比特的数字数据信号中的所述第一比特组，基于所述第一比特组，从所述第一参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为第一选择电压和第二选择电压进行输出，其中t为2以上的整数；第二解码器，其接收所述数字数据信号中的所述第二比特组，基于所述第二比特组，从所述第二参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为第三选择电压和第四选择电压进行输出；以及放大电路，其把将分别由所述第一选择电压或所述第二选择电压构成的多个电压、或分别由所述第三选择电压或所述第四选择电压构成的多个电压按预先设定的权重比来平均化并放大而得到的电压作为输出电压进行输出，其中，所述第一解码器和所述第二解码器接收用于指示设定为第一选择状态和第二选择状态中的任一方的控制信号，所述第一解码器在被设定为所述第一选择状态时，基于所述第一比特组来从所述第一参照电压组中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为所述第一选择电压和所述第二选择电压进行输出，另一方面，在被设定为所述第二选择状态时，基于所述第一比特组来从所述第一参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为所述第一选择电压和所述第二选择电压进行输出，所述第二解码器在被设定为所述第一选择状态时，基于所述第二比特组来从所述第二参照电压组中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为所述第三选择电压和所述第四选择电压进行输出，另一方面，在被设定为所述第二选择状态时，基于所述第二比特组来从所述第二参照电压组中选择一个参照电压，将该一个参照电压作为所述第三选择电压和所述第四选择电压进行输出。
另外，本发明所涉及的数字模拟转换电路具有：参照电压生成电路，其生成包括具有互不相同的电压值的多个第一参照电压的第一参照电压组和包括具有互不相同的电压值的多个第二参照电压的第二参照电压组；第一解码器，其与所述参照电压生成电路连接，基于第一选择信号，输出来自所述第一参照电压组的第一选择电压和第二选择电压；第二解码器，其与所述参照电压生成电路连接，基于第二选择信号，输出来自所述第二参照电压组的第三选择电压和第四选择电压；以及放大电路，其与所述第一解码器以及所述第二解码器连接，将由所述第一选择电压和所述第二选择电压中的至少一方构成的多个第一电压的各个电压、或由所述第三选择电压和所述第四选择电压中的至少一方构成的多个第二电压的各个电压按预先设定的权重比进行平均化并放大，由此输出多个输出电压。
本发明所涉及的数据驱动器包括数字模拟转换部，所述数字模拟转换部接收用由第一比特组和第二比特组构成的t比特来表示亮度电平的影像数据信号，将所述影像数据信号转换为具有与所述亮度电平对应的大小的电压值的驱动电压并供给到显示设备，其中t为2以上的整数，在所述数据驱动器中，所述数字模拟转换部具有：参照电压生成电路，其生成具有互不相同的电压值的多个参照电压，作为与所述多个参照电压的第一范围对应的第一参照电压组以及与第二范围对应的第二参照电压组来进行输出；第一解码器，其基于所述影像数据信号中的所述第一比特组，从所述第一参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为第一选择电压和第二选择电压进行输出；第二解码器，其基于所述影像数据信号中的所述第二比特组，从所述第二参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压作为第三选择电压和第四选择电压进行输出；以及放大电路，其把将分别由所述第一选择电压或所述第二选择电压构成的多个电压、或分别由所述第三选择电压或所述第四选择电压构成的多个电压按预先设定的权重比来平均化并放大而得到的电压作为所述驱动电压进行输出，其中，所述第一解码器和所述第二解码器接收用于指示设定为第一选择状态和第二选择状态中的任一方的控制信号，所述第一解码器在被设定为所述第一选择状态时，基于所述第一比特组来从所述第一参照电压组中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为所述第一选择电压和所述第二选择电压输出，另一方面，在被设定为所述第二选择状态时，基于所述第一比特组来从所述第一参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为所述第一选择电压和所述第二选择电压进行输出，所述第二解码器在被设定为所述第一选择状态时，基于所述第二比特组来从所述第二参照电压组中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为所述第三选择电压和所述第四选择电压进行输出，另一方面，在被设定为所述第二选择状态时，基于所述第二比特组来从所述第二参照电压组中选择一个参照电压，将该一个参照电压作为所述第三选择电压和所述第四选择电压输出。
发明的效果
在本发明中，作为包括接收多个电压并进行基于该多个电压的内插运算的放大电路的数字模拟转换电路的解码器，采用根据控制信号来被设定为第一选择状态和第二选择状态中的一方并且被设为能够切换选择状态的下面的第一解码器和第二解码器。
第一解码器在被设定为第一选择状态时，基于数字数据信号中的第一比特组，从多个参照电压中选择互不相同的两个参照电压，将互不相同的两个参照电压分别作为第一选择电压和第二选择电压供给到放大电路。另一方面，在被设定为第二选择状态时，第一解码器基于上述的第一比特组，从多个参照电压中选择还包括重复的两个参照电压，将该还包括重复的两个参照电压分别作为第一选择电压和第二选择电压供给到放大电路。
第二解码器在被设定为第一选择状态时，基于数字数据信号中的第二比特组，从多个参照电压中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为第三选择电压和第四选择电压供给到放大电路。另一方面，在被设定为第二选择状态时，第二解码器基于上述的第二比特组，从多个参照电压中选择一个参照电压，将该一个参照电压作为上述的第三选择电压和第四选择电压供给到放大电路。
由此，在第一选择状态中，与数字数据信号的内容无关地，将具有互不相同的电压值的两个选择电压中的一方的选择电压供给到放大电路的多个输入端子中的m个(m为1以上的整数)，将另一方的选择电压供给到放大电路的其它的输入端子。
因此，相较于与数字数据信号的内容无关地将一个选择电压供给到放大电路的所有输入端子的以往的数字模拟转换电路的情况，能够缩短伴随放大电路的输入部处的寄生电容而产生的延迟时间。因而，成为能够在最坏情况中改善放大电路的输出电压的变化速度的延迟，还使各灰度级电平的放大电路的输出电压的变化速度均一化。由此还提高显示品质。
附图说明
图1A是示出进行内插运算的放大电路的结构的电路图。
图1B是示出解码器电路的N个输出端子T1～TN、放大电路的非反转输入端子P1～Px以及权重比的对应关系的图。
图2是示出显示设备的伽玛特性曲线的一个例子的图。
图3是示出包括本发明所涉及的数字模拟转换电路以及数据驱动器的显示装置200的概要结构的框图。
图4是示出数据驱动器103的内部结构的框图。
图5是表示根据本发明的DA转换电路的结构的一个例子的框图。
图6是将第一解码器30和第二解码器40的动作分为第一选择状态和第二选择状态来表示的图。
图7是表示在第一选择状态和第二选择状态的各状态下第二解码器40向放大电路20的端子T1～TN供给的第三选择电压和第四选择电压的波形的一个例子的图。
图8是摘录出参照电压生成电路10以及转换电路DC1～DC3来示意性地表示各转换电路中包括的第一解码器30和第二解码器40的在第一期间Tc1内的状态的图。
图9是示出转换电路DC中包括的第二解码器40的其它结构例的框图。
图10A是表示在放大电路20的输入端子数N为N＝2的情况下较佳的规格的图。
图10B是表示在放大电路20的输入端子数N为N＝3的情况下较佳的规格的图。
图11A是表示图9所示的第二解码器40的在第一选择状态下的动作方式的一个例子的图。
图11B是表示图9所示的第二解码器40的在第二选择状态下的动作方式的一个例子的图。
图12是示出作为第二子解码器42的其它实施例的第二子解码器42A的内部结构的一个例子的电路图。
图13A是表示图9所示的第二解码器40的在第一选择状态下的动作方式的其它一个例子的图。
图13B是表示图9所示的第二解码器40的在第二选择状态下的动作方式的其它一个例子的图。
图14是示出作为第二子解码器42的其它实施例的第二子解码器42B的内部结构的一个例子的电路图。
图15是示出第一子解码器41内的输出图10A和图10B所示的电平0～7的选择电压的输出部的结构的电路图。
图16A是示出放大电路20的输入端子的数量为两个的情况下的滤波器电路43的结构的电路图。
图16B是示出放大电路20的输入端子的数量为三个的情况下的滤波器电路43的结构的电路图。
具体实施方式
图3是示出包括本发明所涉及的数字模拟转换电路以及数据驱动器的显示装置200的概要结构的框图。
如图3所示，显示装置200具有显示面板100、驱动控制部101、扫描驱动器102以及数据驱动器103。
显示面板100例如由液晶或有机EL面板等构成，包括沿二维画面的水平方向伸长的r个(r为2以上的自然数)水平扫描线S1～Sr以及沿二维画面的垂直方向伸长的n个(n为2以上的自然数)数据线D1～Dn。在水平扫描线及数据线的各交叉部形成有承载像素的显示单元。
驱动控制部101将生成向各扫描线供给的水平扫描脉冲的扫描定时信号供给到扫描驱动器102。
并且，驱动控制部101基于影像信号VD，生成启动脉冲信号STP、时钟信号CLK、包括控制信号CTL及XCTL的各种控制信号以及影像数字信号DVS，并供给到数据驱动器103。
扫描驱动器102基于从驱动控制部101供给的扫描定时信号，将水平扫描脉冲依次施加到显示面板100的水平扫描线S1～Sr中的各水平扫描线。
数据驱动器103根据从驱动控制部101供给的各种控制信号(STP、CLK、CTL、XCTL)，提取影像数字信号DVS中包括的例如用8比特单独表示各像素的亮度电平的影像数据PD的系列。此外，影像数据PD的比特数不限定于8比特。然后，数据驱动器103将提取出的影像数据PD的系列每次按与一个水平扫描线相应的量(n个)转换为具有与各影像数据PD所示出的亮度电平对应的大小的电压值的n个驱动电压G1～Gn，并将n个驱动电压G1～Gn分别供给到显示面板100的数据线D1～Dn。
图4是示出数据驱动器103的内部结构的框图。
如图4所示，数据驱动器103包括移位寄存器50、数据寄存器锁存器60、电平移位器70以及DA(digital to analog：数字到模拟)转换部80。
移位寄存器50根据从驱动控制部101供给的启动脉冲STP，与时钟信号CLK同步地生成用于进行锁存器选择的锁存器定时信号U1～Un，并将锁存器定时信号U1～Un供给到数据寄存器锁存器60。
数据寄存器锁存器60基于锁存器定时信号U1～Un，依次提取从驱动控制部101供给的影像数据PD，并按与每一个水平扫描线相应的量(n个)将表示各影像数据PD的影像数据信号R1～Rn供给到电平移位器70。
电平移位器70将针对各个影像数据信号R1～Rn实施使其信号电平增加的电平移位处理而得到的n个影像数据信号J1～Jn供给到DA转换部80。
DA转换部80基于控制信号CTL及CTLX，接收作为数字数据信号的各个影像数据信号J1～Jn，将影像数据信号J1～Jn分别转换为具有模拟的电压值的驱动电压G1～Gn并输出。
如图4所示，DA转换部80包括参照电压生成电路10和转换电路DC1～DCn。
参照电压生成电路10生成电压值各不相同的多个参照电压，根据该多个参照电压输出与第一范围(例如图2的范围B)对应的第一参照电压组VX以及与第二范围(例如图2的范围A)对应的第二参照电压组VZ。参照电压生成电路10将所输出的第一参照电压组VX和第二参照电压组VZ供给到各个转换电路DC1～DCn。
转换电路DC1～DCn接收第一参照电压组VX、第二参照电压组VZ、控制信号CTL及CTLX，并且分别单独地接收影像数据信号J1～Jn。转换电路DC1～DCn基于控制信号CTL及CTLX，针对各影像数据信号J1～Jn来从第一参照电压组VX和第二参照电压组VZ中选择与该影像数据信号对应的参照电压。然后，转换电路DC1～DCn分别将所选择的参照电压作为驱动电压G1～Gn进行输出。此外，如图4所示，转换电路DC1～DCn是与影像数据信号J1～Jn分别对应地设置的，具有彼此相同的内部结构。
[实施例1]
图5是表示从图4所示的转换电路DC1～DCn中提取出DC1并由该转换电路DC1和参照电压生成电路10构成的根据本发明的RDAC方式的数字模拟转换电路(也称为DA转换电路)的结构的框图。
参照电压生成电路10包括梯形电阻LDR，该梯形电阻LDR例如接收规定的电位VGH和比该电位VGH低的电位VGL，将电位VGH与VGL之间的电压分压为电压值互不相同的多个电压。参照电压生成电路10通过如下面那样划分由该梯形电阻LDR分压得到的多个分压电压来生成第一参照电压组VX和第二参照电压组VZ。
属于第一参照电压组VX的多个参照电压属于与范围B的灰度级电平对应的驱动电压的电压范围Vup，该范围B是如图2所示那样的驱动电压针对灰度级电平的变化的变化按每一规定的灰度级电平范围成为线性特性的范围。另外，属于第一参照电压组VX的多个参照电压是包括在相邻的灰度级电平各自对应的电压值彼此之差比较小且能够应用于由后述的放大电路20进行的内插运算的电压范围中的电压。
另一方面，属于第二参照电压组VZ的多个参照电压属于与范围A的灰度级电平对应的驱动电压的电压范围Vdw，该范围A是如图2所示那样的驱动电压针对灰度级电平的变化的变化成为非线性特性的范围。另外，属于第二参照电压组VZ的多个参照电压包括相邻的灰度级电平各自对应的电压值彼此之差比较大的电压。因此，是包括在不适于由放大电路20进行的内插运算的电压范围中的电压。
转换电路DC1包括放大电路20、第一解码器30以及第二解码器40。
第一解码器30和第二解码器40均接收用于指示设定为第一选择状态和第二选择状态中的一方的控制信号(CTL、XCTL)。由此，第一解码器30和第二解码器40分别是在控制信号(CTL、XCTL)示出第一选择状态时被设定为第一选择状态，在示出第二选择状态时被设定为第二选择状态。并且，第一解码器30和第二解码器40接收作为例如由8比特构成的数字数据信号的例如影像数据信号J1。
第一解码器30在被设定为第一选择状态时，基于该影像数据信号(J1)中的与第一范围对应的第一比特信号组BT1，从第一参照电压组VX中选择互不相同的两个参照电压VA及VB。然后，第一解码器30将所选择的两个参照电压VA及VB分别作为第一选择电压和第二选择电压进行输出。
另外，第一解码器30在被设定为第二选择状态时，基于上述的第一比特信号组BT1，从第一参照电压组VX中选择还包括重复的两个参照电压。在此，在选择了两个相同的参照电压VA(或VB)时，第一解码器30将该相同的参照电压作为第一选择电压和第二选择电压进行输出。另一方面，在选择了互不相同的两个参照电压VA及VB时，第一解码器30将所选择的两个参照电压VA及VB分别作为第一选择电压和第二选择电压输出。
第一解码器30将上述的第一选择电压和第二选择电压供给到放大电路20。
第二解码器40在被设定为第一选择状态时，基于影像数据信号J1中的与第二范围对应的第二比特信号组BT2，从第二参照电压组VZ中选择互不相同的两个参照电压VC及VD。然后，第二解码器40将所选择的两个参照电压VC及VD分别作为第三选择电压和第四选择电压进行输出。
另外，第二解码器40在被设定为第二选择状态时，基于上述的第二比特信号组BT2，从第二参照电压组VZ中选择两个相同的参照电压VC(或VD)，第二解码器40将该相同的参照电压作为第三选择电压和第四选择电压进行输出。
第二解码器40将上述的第三选择电压和第四选择电压供给到放大电路20。
此外，上述的选择电压VA及VB优选地设为第一参照电压组VX中的彼此相邻的电压值、或电压值之差小的电压的组合。同样地，选择电压VC及VD优选地设为第二参照电压组VZ中的彼此相邻的电压值的组合。
放大电路20由具有第1端子～第N端子T1～TN(N为2以上的整数)作为非反转输入端子的进行内插运算的差分放大器(运算放大器)构成，例如能够使用图1A的放大电路。
放大电路20把由端子T1～TN接收到的分别由第一选择电压或第二选择电压构成的N个电压、或由第三选择电压或第四选择电压构成的N个电压按对各个端子T1～TN预先设定的权重比进行平均化并放大而得到的电压作为输出电压Vout进行输出。此时，转换电路DC1中包括的放大电路20将该输出电压Vout作为驱动电压G1进行输出。
在此，在上述的第一选择状态中，第一解码器30向放大电路20的端子T1～TN中的m个(m为1以上的整数)端子供给上述的第一选择电压(VA)，向余下的(N-m)个端子供给第二选择电压(VB)。另外，在上述的第二选择状态中，第一解码器30向放大电路20的各个端子T1～TN供给上述的第一选择电压或第二选择电压(VA或VB)。此外，在第二选择状态中，包括从第一解码器30向放大电路20的各个端子T1～TN供给相同的参照电压(仅VA及VB中的一方)的情况。
在第一选择状态中，第二解码器40向放大电路20的端子T1～TN中的m个端子供给上述的第三选择电压(VC)，向余下的(N-m)个端子供给第四选择电压(VD)。另外，在第二选择状态中，第二解码器40向放大电路20的各个端子T1～TN供给由相同的参照电压(仅VC及VD中的一方)构成的第三选择电压和第四选择电压。
即，在放大电路20的端子T1～TN共同连接有用于传输从第一解码器30输出的第一选择电压和第二选择电压的第一电压布线组LV1以及用于传输从第二解码器40输出的第三选择电压和第四选择电压的第二电压布线组LV2。
下面，对图5所示的第一解码器30和第二解码器40各自的动作进行说明。
图6是将第一解码器30的基于影像数据信号J1中的第一比特信号组BT1的动作和第二解码器40的基于第二比特信号组BT2的动作分为第一选择状态和第二选择状态来表示的图。
在图6中，设为如下的情况来进行说明：控制信号(CTL、XCTL)例如在CTL＝0(逻辑值的低电平)时指定第一选择状态、在CTL＝1(逻辑值的高电平)时指定第二选择状态。此外，XCTL为CTL的互补信号。另外，关于放大电路20的输入端子数N、上述的“m”，设为m≥1、N≥2，选择电压设为VA≠VB、VC≠VD。
在第一选择状态(CTL＝0)中，第一解码器30基于第一比特信号组BT1，从第一参照电压组VX中选择不重复的两个不同的参照电压VA及VB来设为作为第一选择电压的电压VA和作为第二选择电压的电压VB。而且，第一解码器30向放大电路20的端子T1～TN中的m个端子供给第一选择电压VA，向所述端子T1～TN中的余下的(N-m)个端子供给第二选择电压VB。
另外，在第二选择状态(CTL＝1)中，第一解码器30基于第一比特信号组BT1，从第一参照电压组VX中选择还包括重复的两个参照电压来设为作为第一选择电压的电压VA或VB以及作为第二选择电压的电压VA或VB。然后，第一解码器30向放大电路20的各个端子T1～TN供给电压VA或VB。此外，此时，第一解码器30也可以使电压VA及VB混合并向各个端子T1～TN选择性地供给，或者也可以仅将电压VA及VB中的一方向各个端子T1～TN供给。
在第一选择状态(CTL＝0)中，第二解码器40基于第二比特信号组BT2，从第二参照电压组VZ中选择不重复的两个不同的参照电压VC及VD来设为作为第三选择电压的电压VC和作为第四选择电压的电压VD。而且，第二解码器40向放大电路20的端子T1～TN中的m个(m为1以上的整数)端子供给第三选择电压VC，向所述端子T1～TN中的余下的(N-m)个端子供给第四选择电压VD。
另外，在第二选择状态(CTL＝1)中，第二解码器40基于第二比特信号组BT2，从第二参照电压组VZ中选择相同的参照电压来设为作为第三选择电压的电压VC或VD以及选择与第三选择电压相同的电压(VC或VD)作为第四选择电压。然后，第二解码器40向所述端子T1～TN的全部端子仅供给电压VC及VD中的一方。
图7是表示在图5所示的结构中在基于控制信号(CTL、XCTL)的第一选择状态和第二选择状态的各状态中第二解码器40向放大电路20的端子T1～TN供给的第三选择电压和第四选择电压的波形的一个例子的图。此外，在图7中，示出从放大电路20接收到一个像素的量的影像数据信号的比特信号组(BT1、BT2)起直到输出选择电压为止的一个数据期间。
如图7所示，一个数据期间具有第一期间Tc1以及紧接着第一期间Tc1之后的第二期间Tc2。在第一期间Tc1内，控制信号(CTL、XCTL)为CTL＝0(低电平：L)，与其相应地，第二解码器40被设定为第一选择状态。在第二期间Tc2内，控制信号(CTL、XCTL)为CTL＝1(高电平：H)，与其相应地，第二解码器40被设定为第二选择状态。此外，控制信号XCTL为CTL的互补信号，因此省略说明。
在图7中，期间Tc1的实线波形W1及W2为从第二解码器40输出的在第一选择状态中的选择电压的输出波形。虚线波形W3示出以往的解码器、也就是说在一个数据期间内维持第二选择状态的解码器的输出波形。另外，在图7中，示出在从最大的选择电压VrM切换为最低的选择电压Vr0a的一个数据期间内数据驱动器的n个输出全部进行相同的动作这种最坏情况的例子。
虚线波形W3在一个数据期间内从在前一个数据期间内选择的选择电压VrM变化到选择电压Vr0a。此时，以往的解码器在一个数据期间内选择选择电压Vr0a，并将该选择电压Vr0a供给到放大电路20的端子T1～TN。关于虚线波形W3的电压变化的速度，放大电路的输入电容(差分对晶体管的栅极寄生电容)成为负载，依赖于对传输该选择电压Vr0a的布线的电阻、还有解码器自身的阻抗进行合计得到的时间常数。
另一方面，在本实施例中，在一个数据期间刚开始后的第一期间Tc1内，第二解码器40被设定为第一选择状态(CTL＝0)，不同的两个选择电压(VC、VD)＝(Vr0a、Vr0b)被选择为第三选择电压和第四选择电压。在此，选择电压Vr0b例如设为与选择电压Vr0a相邻的电压，例如设为比Vr0a仅高一级的电压。然后，第二解码器40向放大电路20的端子T1～TN中的m个端子输出选择电压Vr0a，向端子T1～TN中的(N-m)个端子供给选择电压Vr0b。关于分别被供给有选择电压Vr0a及Vr0b的各端子的实线波形W1及W2，由于与一个参照电压线连接的放大电路20的输入电容减少，因此电压变化与虚线波形W3相比变得更快。此外，放大电路20的端子T1～TN被设定了规定的权重比，放大电路20输出选择电压Vr0a、Vr0b之间的电压、即与权重比相应的加权平均电压。选择电压Vr0a、Vr0b的权重比越接近1:1，波形W1、W2的电压变化越接近于同等，电压变化也越快。
在第二期间Tc2内，第二解码器40被设定为第二选择状态(CTL＝1)，与数字信号组相应的选择电压Vr0a被选择为第三选择电压和第四选择电压。然后，第二解码器40向端子T1～TN供给选择电压Vr0a。虽然在第一期间Tc1内被供给有选择电压Vr0b的端子切换为供给选择电压Vr0a，但是由于选择电压Vr0a及Vr0b之间的电位差小，因此迅速地进行切换。放大电路20被输入有选择电压Vr0a，将选择电压Vr0a放大并输出。
如以上那样，在本实施例中，示出通过控制信号(CTL、XCTL)来将一个数据期间分为第一选择状态的期间Tc1和第二选择状态的期间Tc2的例子。
此时，在第一选择状态时(Tc1)，解码器(30、40)将具有互不相同的电压值的选择电压组供给到放大电路20。另一方面，在第二选择状态时(Tc2)，解码器将基于数字数据信号(J1)的各自具有彼此相同的电压值、或互不相同的电压值的选择电压组供给到放大电路20。由此，能够使放大电路20中的输入电压的变化加速，与此同时成为能够还加快放大电路20的输出电压的变化速度。另外，通过针对全部灰度级电平进行同样的控制，从而能够使各灰度级电平的放大电路20的输出电压的变化速度一致。
下面，关于包括图5所示的结构的转换电路DC1～DCn的数据驱动器103的效果，采用将放大电路20的输入端子数N和上述的“m”分别设为N＝2、m＝1的一个例子，在参照图8的同时进行说明。
图8是摘录转换电路DC1～DCn中的DC1～DC3各自的放大电路20、第一解码器30及第二解码器40、以及参照电压生成电路10来示意性地表示第一期间Tc1内的状态的图。
在第一期间Tc1内，转换电路DC各自的第一解码器30及第二解码器40被设定为第一选择状态。在图8所示的一个例子中，在第一期间Tc1内，第二解码器40向与数据驱动器103的所有输出对应的n个放大电路20各自的多个输入端子供给彼此的电位差小的两个不同的选择电压Vr0a及Vr0b。此时，与接收选择电压Vr0a的各放大电路20的输入端子各自的寄生电容Cp1连接的布线LV2a以及与接收选择电压Vr0b的输入端子各自的寄生电容Cp2连接的布线LV2b为不同的布线，也就是说是彼此没有电连接的布线。因此，与如以往的解码器那样在第一期间Tc1内布线LV2a或LV2b与寄生于所有放大电路各自的输入端子的寄生电容Cp1及Cp2两方连接的情况相比，与布线LV2a及LV2b分别连接的寄生电容变小，与此相伴，各输入端子的电压变化变快。而且，如果在第一期间Tc1内各放大电路的输入端子接收到的电压非常接近Vr0a、Vr0b，则在第二期间Tc2内返回到与以往的解码器同样的动作状态。
由此，在第二期间Tc2内与所有输出对应的n个放大电路20的所有输入端子与布线LV2a及LV2b中的一方连接这样的最坏情况中，也能够使一个数据期间内的放大电路的输入电压的变化加速。另外，还能够使各灰度级电平的放大电路的输入电压的变化的速度一致。其结果是，能够使放大电路的输出电压变化加速，并能够使灰度级间的输出电压变化的速度均一化。
[实施例2]
图9是示出转换电路DC中包括的第二解码器40的其它结构例的框图。此外，在图9中，关于构成DA转换电路的参照电压生成电路10、放大电路20、第一解码器30，与图5所示的相同，因此省略对其结构的说明。
在图9所示的结构中，第二比特信号组BT2被进一步分为第一子比特信号组b1、第二子比特信号组b2以及第三子比特信号组b3。
并且，在图9所示的结构中，第二解码器40包括接收第一子比特信号组b1的第一子解码器41以及接收第二子比特信号组b2的第二子解码器42。
第一子解码器41根据第一子比特信号组b1，从第二参照电压组VZ中选择不重复的两个不同的选择电压(VC、VD)。第一子比特信号组b1例如由包括最高位比特的高位比特组构成。
第二子解码器42根据控制信号(CTL、XCTL)，基于第二子比特信号组b2从两个不同的选择电压中选择包括重复的第三选择电压和第四选择电压，并供给到放大电路20的端子T1～TN。第二子比特信号组b2例如由包括最低位比特的低位比特组构成。
此外，作为第二解码器40，可以采用在第二子解码器42的后级设置用于防止在第一解码器30与第二解码器40之间发生输出短路的滤波器电路43的结构。在基于指定选择电压的范围的第三子比特信号组b3(例如包括最高位比特)输出第一解码器30负责的选择电压范围(例如图2的Vup)内的电压时，滤波器电路43将第二子解码器42的输出端与放大电路20的端子T1～TN之间切断。另一方面，在输出第二解码器40负责的选择电压范围(例如图2的Vdw)内的电压时，将第二子解码器42的输出端与放大电路20的端子T1～TN之间导通。
另外，作为第一子解码器41，可以采用选择两个不同的选择电压(VC、VD)并经由自己的端子TC及TD输出的结构。此时，作为第二子解码器42，采用接收第一子解码器41的端子TC及TD的选择电压(VC、VD)并经由作为输出端子的端子Q1～QN输出的结构。另外，作为滤波器电路43，可以由对第二子解码器42的端子Q1～QN与放大电路20的端子T1～TN之间按1:1控制导通/切断的开关组构成。此外，滤波器电路43可以如图9所示那样设置在第二解码器40内，或者也可以设置在第一解码器30内。
[实施例3]
图10A和图10B是作为适合于本发明的DA转换电路(10、DC1)的规格的一个例子而表示解码器(30、40)在前述第二选择状态时(Tc2)的动作例子的图。
此外，图10A是表示适合于放大电路20的输入端子数N为N＝2的情况的规格的图，图10B是表示适合于放大电路20的输入端子数N为N＝3的情况的规格的图。另外，图10A和图10B都是与阶梯式地表示输出电压的电压值的各电平相对应地示出第一解码器30和第二解码器40选择的参照电压Vref、数据信号的比特代码(比特D4～D0)以及向放大电路20的端子T1～TN输入的选择电压[V(T1)～V(TN)]的关系。并且，图10A和图10B所示的电平0～7与图2的伽玛特性曲线中不适于内插运算的范围A内的电压对应，电平8以上与图2的伽玛特性曲线中适合于内插运算的范围B内的电压对应。另外，范围B的相邻的两个参照电压(Vref)之间的各电平通过放大电路的内插运算而成为线性特性。此外，虽然图10A和图10B为了便于图示而示出到电平15和电平23为止，但是能够进一步扩展。通过电平数的扩展，对应的数字数据信号的比特数也增加。
如图10A和图10B所示，在一个数据期间结束时输出电压为电平0～7的范围内，解码器选择具有彼此相同的电压值的参照电压，并将其分别作为选择电压[V(T1)～V(TN)]供给到放大电路20的端子T1～TN。但是，在被设定为前述的第一选择状态的期间(Tc1)内，解码器针对各电平选择与该电平对应的参照电压以及具有比该参照电压仅高一级或低一级的电压值的参照电压，并将其分别作为选择电压[V(T1)～V(TN)]供给到放大电路20的端子T1～TN。
在此，在图10A的规格中，若输出电压为电平8以上，则解码器针对每两个等级的电平(例如电平8、10、12等)选择相同的参照电压，来作为向放大电路20的端子T1及T2供给的选择电压V(T1)及V(T2)。另外，针对像这样的每两个等级的电平之间的电平(例如电平9、11等)，解码器选择针对与该电平上下相邻的两个电平而分别选择的两个参照电压，并将该两个参照电压分别作为选择电压V(T1)及V(T2)进行输出。但是，在被设定为前述的第一选择状态的期间(Tc1)内，解码器针对各电平选择与该电平对应的参照电压以及具有比该参照电压仅高一级或低一级的电压值的参照电压，并将其分别作为选择电压[V(T1)～V(T2)]供给到放大电路20的端子T1～T2。
另一方面，在图10B的规格中，若输出电压为电平8以上，则解码器针对每四个等级的电平(例如电平8、12、16等)选择相同的参照电压，来作为在一个数据期间结束时向放大电路20的端子T1～T3供给的选择电压V(T1)～V(T3)。另外，针对像这样的每四个等级的电平之间的电平(例如电平9～11、电平13～15等)，解码器选择针对与该电平上下相邻的两个电平而分别选择的两个参照电压，并根据比特代码，将该两个参照电压分配为选择电压V(T1)～V(T3)并进行输出。但是，在被设定为前述的第一选择状态的期间(Tc1)内，解码器针对各电平选择与该电平对应的参照电压以及具有比该参照电压仅高一级或低一级的电压值的参照电压，并将其分别按规定的比例分配为选择电压[V(T1)～V(T3)]并供给到放大电路20的端子T1～T3。
此外，在上述的一个例子中，将解码器在被设定为第一选择状态的期间(Tc1)内选择的参照电压设为与输出电压的电平对应的参照电压以及具有与该参照电压最接近的电压值的参照电压，但是不限定于此。
例如，在放大电路20在当前时间点的一个数据期间内输出的电压(当前输出电压)低于放大电路20在紧挨着之前的一个数据期间内输出的电压(称为前一输出电压)的情况下，在被设定为第一选择状态的期间内，解码器选择比前一输出电压低且互不相同的两个参照电压即可。另外，在当前输出电压高于上述的前一输出电压的情况下，在被设定为第一选择状态的期间内，解码器选择比前一输出电压高且互不相同的两个参照电压即可。
在此，在以往的解码器结构中，在与所有输出对应的放大电路20的各输入端子与同一布线连接的最坏情况中，布线的阻抗成为最大，放大电路20的各输入处的电压变化最慢，存在放大电路20的输出电压的变化速度产生延迟的情况。另外，如图10A、图10B所示，在范围B内具有放大电路20的各输入端子与相同的参照电压布线连接的灰度级电平(例如图10A的偶数电平)以及与不同的参照电压布线连接的灰度级电平(例如图10A的奇数电平)。即，依赖于灰度级电平而布线的阻抗不同，放大电路20的各输入端子的电压变化的速度产生电平间差异。该电压变化的速度的电平间差异还影响与灰度级电平对应的显示装置的亮度特性，导致显示品质降低。
另一方面，在本发明中，通过在一个数据期间内将解码器从第一选择状态(期间Tc1)切换为第二选择状态的控制，从而能够在最初的期间Tc1内使放大电路20的各输入端子的电压变化加速。由此，本发明能够使放大电路20的输出电压的变化速度加速。另外，在图10A、图10B所示的规格中，在最初的期间Tc1内，针对范围A和范围B的所有灰度级电平，由于放大电路20的各输入端子与不同的参照电压布线连接，因此放大电路20的各输入端子的电压变化的速度的电平间差异被抑制为较小。因而，能够防止显示品质降低。
此外，放大电路20的输入端子数N能够扩展。例如，还能够进行如下的规格扩展：将端子数N设为N＝4，将四个端子T1、T2、T3、T4的权重比设为1:1:2:4，将其输出电压Vout设为
Vout＝[V(T1)+V(T2)+2×V(T3)+4×V(T4)]/8。
关于该情况下的规格，在范围A内，按各灰度级电平设置参照电压，向放大电路20的四个输入端子供给相同的参照电压。在范围B内，对每八个电平设置参照电压，根据比特代码而不同的两个参照电压被分配供给到放大电路20的四个输入端子。在本发明中，在将输入端子数扩展为N的情况下，也同样能够通过在一个数据期间内将解码器从第一选择状态(期间Tc1)切换到第二选择状态的控制来使放大电路20的输出电压的变化速度加速。
[实施例4]
图11A和图11B是表示在放大电路20具有两个端子T1及T2来作为输入端子的情况下的图9所示的第二解码器40的在第一选择状态和第二选择状态中的动作方式的一个例子的图。
在此，作为图9所示的DA转换电路，假定输出图10A所示的电平0～7的八个等级的选择电压的情况。该选择电压的范围相当于例如与图2所示的伽玛特性曲线的非线性特性的范围A对应的电压范围Vdw。第二子解码器42输入由第一子解码器41选择的两个不同的参照电压VC及VD，基于控制信号CTL和数字数据信号(J1)中的最低位比特即比特D0，来控制向放大电路20的端子T1及T2供给的选择电压。此外，省略CTL、D0的互补信号XCTL、XD0的记载。另外，设为放大电路20的两个端子T1、T2的权重比被设定为1:1的情况。
第二子解码器42在根据控制信号CTL＝0(低电平)而被设定为第一选择状态时，如图11A所示，不依赖于比特D0的值，而将互不相同的两个选择电压VC及VD分别供给到放大电路20的端子T1及T2。此时，放大电路20通过端子T1及T2来以1:1的权重接收选择电压(VC、VD)，并输出根据该权重进行加权平均化而得到的电压(VC+VD)/2。因而，在第一选择状态中，端子T1、T2的电压变化迅速地进行。
另外，第二子解码器42在根据控制信号CTL＝1(高电平)而被设定为第二选择状态时，如图11B所示，根据比特D0＝0，仅将选择电压VC及VD中的VC供给到放大电路20的各个端子T1及T2。此时，放大电路20输出电压VC。另外，根据比特D0＝1，仅将选择电压VC及VD中的VD供给到放大电路20的各端子T1及T2。此时，放大电路20输出电压VD。
如前述那样，在进行与数字数据信号(J1)相应的电压输出的一个数据期间内设置第一选择状态的第一期间Tc1和第二选择状态的第二期间Tc2，在第一期间Tc1内，在电压变化大的情况下，也使放大电路20的各输入端子的电压变化加速。也就是说，在最初的第一期间Tc1内，进行朝向与数字数据信号对应的电压或其附近的电压提高放大电路20的输出电压的变化速度的处理，并在之后的第二期间Tc2内，稳定驱动为与数字数据信号对应的电压。
图12是作为第二子解码器42示出按照图11A和图11B的规格构成的第二子解码器42A的内部结构的一个例子的电路图。第二子解码器42A具有接收互不相同的选择电压VC及VD的端子TC及TD、Nch晶体管型的开关SW1～SW8以及端子Q1及Q2。在端子Q1及Q2与放大电路20的端子T1及T2之间设置有滤波器电路43A。
开关SW1在控制信号CTL＝1(高电平)的情况下成为导通状态，将由端子TD接收到的选择电压VD供给到开关SW2。
开关SW2在比特D0＝1(高电平)的情况下成为导通状态，将从开关SW1供给的选择电压VD经由端子Q1和滤波器43A供给到放大电路20的端子T1。
开关SW3在控制信号CTL＝1(高电平)的情况下成为导通状态，将由端子TC接收到的选择电压VC供给到开关SW4。
开关SW4在反转比特XD0＝1(高电平)的情况下成为导通状态，将从开关SW3供给的选择电压VC经由端子Q2和滤波器43A供给到放大电路20的端子T2。
开关SW5在反转控制信号XCTL＝1(高电平)的情况下成为导通状态，将由端子TC接收到的选择电压VC经由端子Q1和滤波器43A供给到放大电路20的端子T1。
开关SW6在反转控制信号XCTL＝1(高电平)的情况下成为导通状态，将由端子TD接收到的选择电压VD经由端子Q2和滤波器43A供给到放大电路20的端子T2。
开关SW7在比特D0＝1(高电平)的情况下成为导通状态，将由端子TD接收到的选择电压VD经由端子Q2和滤波器43A供给到放大电路20的端子T2。
开关SW8在反转比特XD0＝1(高电平)的情况下成为导通状态，将由端子TC接收到的选择电压VC经由端子Q1和滤波器43A供给到放大电路20的端子T1。
此外，也可以使得为通过Pch晶体管型的开关来实现开关SW31～SW8。即，更换各晶体管的导电类型，并且更换向各晶体管的栅极输入的控制信号(CTL、XCTL)以及比特信号(D0、XD0)各自的正信号和互补信号。另外，关于实现图11A和图11B的规格的第二子解码器42A的电路结构，不限定于图12所示的结构。例如，也可以变更接收控制信号(CTL、XCTL)和比特信号(D0、XD0)的各开关的位置。
[实施例5]
图13A和图13B是表示在放大电路20具有三个端子T1～T3来作为输入端子的情况下的图9所示的第二解码器40的在第一选择状态和第二选择状态中的动作方式的一个例子的图。
在此，作为图9所示的DA转换电路，假定输出图10B所示的电平0～7的八个等级的选择电压的情况。该选择电压的范围相当于例如与图2所示的伽玛特性曲线的非线性特性的范围A对应的电压范围Vdw。
第二子解码器42接收由第一子解码器41选择的两个不同的参照电压VC及VD，通过控制信号CTL和数字数据信号(J1)中的最低位的比特D0来控制向放大电路20的端子T1～T3供给的选择电压。此外，设为放大电路20的三个端子T1～T3的权重比被设定为1:1:2的情况。
第二子解码器42在根据控制信号CTL＝0(低电平)而被设定为第一选择状态时，如图13A所示，不依赖于比特D0的值，而将选择电压VC及VD中的一方的选择电压VC分别供给到放大电路20的端子T1及T2。并且，如图13A所示，第二子解码器42将选择电压VC及VD中的另一方的选择电压VD供给到放大电路20的端子T3。此时，放大电路20通过端子T1及T2接收选择电压VC，通过端子T3接收选择电压VD，并输出将这些选择电压VC及VD按1:1的权重进行加权平均化而得到的电压(VC+VD)/2。因而，在第一选择状态中，端子T1～T3的电压变化迅速地进行。
另外，第二子解码器42在根据控制信号CTL＝1(高电平)而被设定为第二选择状态时，如图13B所示，根据比特D0＝0，将选择电压VC供给到放大电路20的各个端子T1～T3。此时，放大电路20输出电压VC。另外，第二子解码器42根据比特D0＝1，将选择电压VD供给到放大电路20的各个端子T1～T3。此时，放大电路20输出电压VD。
如前述那样，在进行与数字数据信号(J1)相应的电压输出的一个数据期间内设置第一选择状态的第一期间Tc1和第二选择状态的第二期间Tc2，在第一期间Tc1内，在电压变化大的情况下，也使放大电路20的各输入端子的电压变化加速。也就是说，在最初的第一期间Tc1内，进行朝向与数字数据信号对应的电压或其附近的电压提高放大电路20的输出电压的变化速度的处理。在之后的第二期间Tc2内，稳定驱动为与数字数据信号对应的电压。
图14是作为第二子解码器42示出按照图13A及图13B的规格构成的第二子解码器42B的内部结构的一个例子的电路图。第二子解码器42B具有接收互不相同的选择电压VC及VD的端子TC及TD、Nch晶体管型的开关SW1～SW8以及端子Q1～Q3。在端子Q1～Q3与放大电路20的端子T1～T3之间设置有滤波器电路43B。
开关SW1在控制信号CTL＝1(高电平)的情况下成为导通状态，将由端子TD接收到的选择电压VD供给到开关SW2。
开关SW2在比特D0＝1(高电平)的情况下成为导通状态，将从开关SW1供给的选择电压VD经由端子Q1、Q2以及滤波器43B供给到放大电路20的端子T1及T2。
开关SW3在控制信号CTL＝1(高电平)的情况下成为导通状态，将由端子TC接收到的选择电压VC供给到开关SW4。
开关SW4在反转比特XD0＝1(高电平)的情况下成为导通状态，将从开关SW3供给的选择电压VC经由端子Q3和滤波器43B供给到放大电路20的端子T3。
开关SW5在反转控制信号XCTL＝1(高电平)的情况下成为导通状态，将由端子TC接收到的选择电压VC经由端子Q1、Q2以及滤波器43B供给到放大电路20的端子T1及T2。
开关SW6在反转控制信号XCTL＝1(高电平)的情况下成为导通状态，将由端子TD接收到的选择电压VD经由端子Q3和滤波器43B供给到放大电路20的端子T3。
开关SW7在比特D0＝1(高电平)的情况下成为导通状态，将由端子TD接收到的选择电压VD经由端子Q3和滤波器43B供给到放大电路20的端子T3。
开关SW8在反转比特XD0＝1(高电平)的情况下成为导通状态，将由端子TC接收到的选择电压VC经由端子Q1、Q2以及滤波器43B供给到放大电路20的端子T1及T2。
此外，也可以使得为通过Pch晶体管型的开关来实现图14所示的开关SW1～SW8。即，更换各晶体管的导电类型，并且更换向各晶体管的栅极输入的控制信号(CTL、XCTL)以及比特信号(D0、XD0)各自的正信号和互补信号。另外，关于实现图13A和图13B的规格的第二子解码器42B的电路结构，不限定于图14所示的结构。例如，也可以变更接收控制信号(CTL、XCTL)和比特信号(D0、XD0)的各开关的位置。
[实施例6]
图15是示出第一子解码器41内的输出图10A和图10B所示的电平0～7的选择电压的输出部的结构的电路图。
第一子解码器41接收与电平0～7分别对应的八个参照电压Vr0a、Vr0b、Vr1a、Vr1b、Vr2a、Vr2b、Vr3a、Vr3b以及作为第一子比特信号组b1的比特D2、反转比特XD2、比特D1及反转比特XD1。如图15所示，第一子解码器41具有Nch晶体管型的开关SW11～SW22以及作为输出端子的端子TC及TD。
开关SW11在反转比特XD1＝1(高电平)的情况下成为导通状态，将参照电压Vr0a供给到开关SW12。开关SW13在比特D1＝1(高电平)的情况下成为导通状态，将参照电压Vr1a供给到开关SW12。开关SW12在反转比特XD2＝1(高电平)的情况下成为导通状态，将从开关SW11供给的参照电压Vr0a以及从开关SW13供给的参照电压Vr1a中的一方作为选择电压VC并经由端子TC输出。
开关SW14在反转比特XD1＝1(高电平)的情况下成为导通状态，将参照电压Vr2a供给到开关SW15。开关SW16在比特D1＝1(高电平)的情况下成为导通状态，将参照电压Vr3a供给到开关SW15。开关SW15在比特D2＝1(高电平)的情况下成为导通状态，将从开关SW14供给的参照电压Vr2a以及从开关SW16供给的参照电压Vr3a中的一方作为选择电压VC并经由端子TC输出。
开关SW17在反转比特XD1＝1(高电平)的情况下成为导通状态，将参照电压Vr0b供给到开关SW18。开关SW19在比特D1＝1(高电平)的情况下成为导通状态，将参照电压Vr1b供给到开关SW18。开关SW18在反转比特XD2＝1(高电平)的情况下成为导通状态，将从开关SW17供给的参照电压Vr0b以及从开关SW19供给的参照电压Vr1b中的一方作为选择电压VD并经由端子TD输出。
开关SW20在反转比特XD1＝1(高电平)的情况下成为导通状态，将参照电压Vr2b供给到开关SW21。开关SW22在比特D1＝1(高电平)的情况下成为导通状态，将参照电压Vr3b供给到开关SW21。开关SW21在比特D2＝1(高电平)的情况下成为导通状态，将从开关SW20供给的参照电压Vr2b以及从开关SW22供给的参照电压Vr3b中的一方作为选择电压VD并经由端子TD输出。
根据所述结构，第一子解码器41根据第一子比特信号组b1(D2、XD2、D1、XD1)，选择与偶数灰度级对应的参照电压Vr0a、Vr1a、Vr2a以及Vr3a中的一个作为选择电压VC。并且，第一子解码器41将与奇数灰度级对应的参照电压Vr0b、Vr1b、Vr2b以及Vr3b中的一个选择为选择电压VD。此外，作为选择电压VC及VD，优选为选择两者的电位差小的相邻参照电压的情况。由此，在一个数据期间的第一期间Tc1与第二期间Tc2的切换时，减小放大电路20的输出电压的变化量，能够实现平滑的输出电压波形。
此外，在图15所示的子解码器41的电路中，使晶体管开关的数量为最小，但是也可以采用更换基于比特D1及D2进行的选择的顺序的结构。并且，也能够适当地变更图10A及图10B中的范围A的大小。
[实施例7]
图16A和图16B是示出上述的滤波器电路43的具体例子的电路图。
此外，图16A是示出放大电路20的输入端子数N为N＝2时的滤波器电路43的电路的图，图16B是示出放大电路20的输入端子数N为N＝3时的滤波器电路43的电路的图。
滤波器电路43用于防止在第一解码器30与第二解码器40的输出间产生意料之外的短路，滤波器电路43设置于第一解码器30及第二解码器40中的任一方。在本实施例中，通过将滤波器电路43设置于第二解码器40的结构来说明滤波器电路43的动作。
图16A所示的滤波器电路43A被设置于作为图12所示的第二子解码器42A的输出端子的端子Q1及Q2与放大电路20的端子T1及T2之间。
图16A所示的电路具有Nch晶体管型的开关SW31及SW32。
开关SW31在使作为第三子比特信号组b3的比特D3的逻辑电平反转后的反转比特XD3＝1(高电平)的情况下成为导通状态，将第二子解码器42A的端子Q1与放大电路20的端子T1电连接。另一方面，在反转比特XD3＝0(低电平)时，开关SW31成为断开状态，将这些端子Q1及端子T1之间的电连接切断。
开关SW32在反转比特XD3＝1(高电平)的情况下成为导通状态，将第二子解码器42A的端子Q2与放大电路20的端子T2电连接。另一方面，在反转比特XD3＝0(低电平)时，开关SW32成为断开状态，将这些端子Q2及端子T2之间的电连接切断。
根据所述结构，图16A所示的滤波器电路43A仅在图10A的规格所示的范围A的数字数据信号的电平时使第二子解码器42A的输出端子(Q1、Q2)与放大电路20的输入端子(T1、T2)之间导通，在除范围A以外的数字数据信号的电平时切断。
此外，也可以取代滤波器电路43A，而仅在范围B的比特值时，在第一解码器30的输出与放大电路20的输入端子之间设置将第二子解码器42A及放大电路20之间进行连接的其它的滤波器电路。
另一方面，图16B所示的滤波器电路43B设置于作为图14所示的第二子解码器42B的输出端子的端子Q1～Q3与放大电路20的端子T1～T3之间。
图16B所示的电路具有Nch晶体管型的开关SW41～SW43、SW51～53。
开关SW41～SW43在使作为第三子比特信号组b3的比特D3的逻辑电平反转后的反转比特XD3＝1(高电平)的情况下成为导通状态，在反转比特XD3＝0(低电平)时成为断开状态。开关SW51～SW53在使作为第三子比特信号组b3的比特D4的逻辑电平反转后的反转比特XD4＝1(高电平)的情况下成为导通状态，在反转比特XD4＝0(低电平)时成为断开状态。
在此，在开关SW41及SW51均成为导通状态时，第二子解码器42B的端子Q1与放大电路20的端子T1被电连接，当某一方变为断开状态时，端子Q1及端子T1间的连接被切断。另外，在开关SW42及SW52均成为导通状态时，第二子解码器42B的端子Q2与放大电路20的端子T2被电连接，当某一方变为断开状态时，端子Q2及端子T2间的连接被切断。并且，在开关SW43及SW53均成为导通状态时，第二子解码器42B的端子Q3与放大电路20的端子T3被电连接，当某一方变为断开状态时，端子Q3及端子T3间的连接被切断。
根据所述结构，图16B所示的滤波器电路43B仅在图10B的规格所示的范围A的数字数据信号的电平时使第二子解码器42B的输出端子(Q1～Q3)与放大电路20的输入端子(T1～T3)之间导通，在除范围A以外的数字数据信号的电平时切断。
附图标记说明
10：参照电压生成电路；20：放大电路；30：第一解码器；40：第二解码器；80：DA转换部；103：数据驱动器；DC1～DCn：转换电路。

Claims (14)

1.一种数字模拟转换电路，其特征在于，具有：
参照电压生成电路，其生成具有互不相同的电压值的多个参照电压，根据所述多个参照电压输出与第一范围对应的第一参照电压组及与第二范围对应的第二参照电压组；
第一解码器，其接收由第一比特组和第二比特组构成的t比特的数字数据信号中的所述第一比特组，基于所述第一比特组，从所述第一参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为第一选择电压和第二选择电压进行输出，其中，t为2以上的整数；
第二解码器，其接收数字数据信号中的所述第二比特组，基于所述第二比特组，从所述第二参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为第三选择电压和第四选择电压进行输出；以及
放大电路，其把将分别由所述第一选择电压或所述第二选择电压构成的多个电压、或分别由所述第三选择电压或所述第四选择电压构成的多个电压按预先设定的权重比来平均化并放大而得到的电压作为输出电压进行输出，
其中，所述第一解码器和所述第二解码器接收用于指示设定为第一选择状态和第二选择状态中的任一方的控制信号，
所述第一解码器在被设定为所述第一选择状态时，基于所述第一比特组来从所述第一参照电压组中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为所述第一选择电压和所述第二选择电压进行输出，另一方面，在被设定为所述第二选择状态时，基于所述第一比特组来从所述第一参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为所述第一选择电压和所述第二选择电压进行输出，
所述第二解码器在被设定为所述第一选择状态时，基于所述第二比特组来从所述第二参照电压组中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为所述第三选择电压和所述第四选择电压进行输出，另一方面，在被设定为所述第二选择状态时，基于所述第二比特组来从所述第二参照电压组中选择一个参照电压，将该一个参照电压作为所述第三选择电压和所述第四选择电压进行输出。
2.根据权利要求1所述的数字模拟转换电路，其特征在于，
所述放大电路具有第1输入端子至第N输入端子，通过所述第1输入端子至所述第N输入端子接收分别由所述第一选择电压或所述第二选择电压构成的N个选择电压、或分别由所述第三选择电压或所述第四选择电压构成的N个选择电压，并把将其按针对所述第1输入端子至所述第N输入端子中的每个端子设定的权重比进行平均化并放大而得到的电压作为输出电压进行输出，其中，N为2以上的整数，
所述第一解码器在被设定为所述第一选择状态时，向所述第1输入端子至所述第N输入端子中的m个端子供给所述第一选择电压，并且向所述第1输入端子至所述第N输入端子中的余下的(N-m)个端子供给所述第二选择电压，另一方面，在被设定为所述第二选择状态时，向所述第1输入端子至所述第N输入端子中的各端子供给所述第一选择电压或所述第二选择电压，其中，m为1以上的整数，
所述第二解码器在被设定为所述第一选择状态时，向所述第1输入端子至所述第N输入端子中的m个端子供给所述第三选择电压，并且向所述第1输入端子至所述第N输入端子中的余下的(N-m)个端子供给所述第四选择电压，另一方面，在被设定为所述第二选择状态时，向所述第1输入端子至所述第N输入端子中的各端子供给所述第三选择电压或所述第四选择电压。
3.根据权利要求1或2所述的数字模拟转换电路，其特征在于，
针对每个规定的数据期间，在该数据期间内的第一期间将所述第一解码器和所述第二解码器设定为所述第一选择状态，在所述第一期间之后的第二期间将所述第一解码器和所述第二解码器设定为所述第二选择状态。
4.根据权利要求2所述的数字模拟转换电路，其特征在于，
所述第二比特组被进一步分为第一子比特组和第二子比特组，
所述第二解码器具有：
第一子解码器，其基于所述第一子比特组，从所述第二参照电压组中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为两个选择电压进行输出；以及
第二子解码器，其基于所述第二子比特组，来将从所述第一子解码器输出的所述两个选择电压中的一方或双方设为所述第三选择电压和所述第四选择电压，并将所述第三选择电压和所述第四选择电压分别选择性地供给到所述放大电路的所述第1输入端子至所述第N输入端子中的各端子。
5.根据权利要求4所述的数字模拟转换电路，其特征在于，
所述第二比特组被分为所述第一子比特组、所述第二子比特组以及第三子比特组，
所述第二解码器包括滤波器电路，所述滤波器电路设置于所述第二子解码器的输出与所述第1输入端子至所述第N输入端子之间，基于所述第三子比特组，切断所述第二子解码器的输出与所述第1输入端子至所述第N输入端子之间的连接。
6.根据权利要求2所述的数字模拟转换电路，其特征在于，
对所述放大电路的所述第1输入端子至所述第N输入端子中的所述m个输入端子设定的权重的合计与对所述(N-m)个输入端子设定的权重的合计之比为1:1。
7.根据权利要求2所述的数字模拟转换电路，其特征在于，
在所述第一解码器和所述第二解码器被设定为所述第一选择状态时，所述放大电路将从所述第一解码器或所述第二解码器输出的两个所述选择电压的合计的1/2的电压作为所述输出电压输出。
8.根据权利要求1至2中的任一项所述的数字模拟转换电路，其特征在于，
所述放大电路包括：差分级电路，其包括同一导电类型的多个差分对；电流镜像电路，其与所述多个差分对的输出端共同连接；以及放大级电路，其经由输出端子来输出所述输出电压，
所述多个差分对中的各差分对中的一方的输入端构成所述放大电路的所述输入端子，所述多个差分对中的各差分对中的另一方的输入端与所述输出端子反馈连接，
所述放大级电路接收所述多个差分对的输出端与所述电流镜像电路的连接点对中的至少一方的电压，并生成与该电压对应的所述输出电压。
9.根据权利要求1至2中的任一项所述的数字模拟转换电路，其特征在于，
属于与所述第一范围对应的所述第一参照电压组的各个参照电压及属于与所述第二范围对应的所述第二参照电压组的各个参照电压除了形成各个范围的边界的参照电压以外是不重复的。
10.根据权利要求4或5所述的数字模拟转换电路，其特征在于，
所述第二比特组中包括的所述第一子比特组为所述t比特中的高位比特组，所述第二比特组中包括的所述第二子比特组为所述t比特中的低位比特组。
11.根据权利要求1至2中的任一项所述的数字模拟转换电路，其特征在于，
所述第一解码器在被设定为所述第一选择状态时，从所述第一参照电压组中选择基于所述第一比特组的一个参照电压和具有比该一个参照电压仅高一级或低一级的电压值的参照电压，并分别作为所述第一选择电压和所述第二选择电压进行输出，
所述第二解码器在被设定为所述第一选择状态时，从所述第二参照电压组中选择基于所述第二比特组的一个参照电压和具有比该一个参照电压仅高一级或低一级的电压值的参照电压，并分别作为所述第三选择电压和所述第四选择电压进行输出。
12.一种数据驱动器，包括数字模拟转换部，所述数字模拟转换部接收用由第一比特组和第二比特组构成的t比特表示亮度电平的影像数据信号，将所述影像数据信号转换为具有与所述亮度电平对应的大小的电压值的驱动电压并供给到显示设备，其中，t为2以上的整数，所述数据驱动器的特征在于，
所述数字模拟转换部具有：
参照电压生成电路，其生成具有互不相同的电压值的多个参照电压，作为与所述多个参照电压的第一范围对应的第一参照电压组及与第二范围对应的第二参照电压组进行输出；
第一解码器，其基于所述影像数据信号中的所述第一比特组，从所述第一参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为第一选择电压和第二选择电压进行输出；
第二解码器，其基于所述影像数据信号中的所述第二比特组，从所述第二参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为第三选择电压和第四选择电压进行输出；以及
放大电路，其把将分别由所述第一选择电压或所述第二选择电压构成的多个电压、或分别由所述第三选择电压或所述第四选择电压构成的多个电压按预先设定的权重比来平均化并放大而得到的电压作为所述驱动电压进行输出，
其中，所述第一解码器和所述第二解码器接收用于指示设定为第一选择状态和第二选择状态中的任一方的控制信号，
所述第一解码器在被设定为所述第一选择状态时，基于所述第一比特组来从所述第一参照电压组中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为所述第一选择电压和所述第二选择电压进行输出，另一方面，在被设定为所述第二选择状态时，基于所述第一比特组来从所述第一参照电压组中选择包括重复的两个参照电压，将该包括重复的两个参照电压分别作为所述第一选择电压和所述第二选择电压进行输出，
所述第二解码器在被设定为所述第一选择状态时，基于所述第二比特组来从所述第二参照电压组中选择互不相同的两个参照电压，将该互不相同的两个参照电压分别作为所述第三选择电压和所述第四选择电压进行输出，另一方面，在被设定为所述第二选择状态时，基于所述第二比特组来从所述第二参照电压组中选择一个参照电压，将该一个参照电压作为所述第三选择电压和所述第四选择电压进行输出。
13.根据权利要求12所述的数据驱动器，其特征在于，
所述放大电路具有第1输入端子至第N输入端子，通过所述第1输入端子至所述第N输入端子接收分别由所述第一选择电压或所述第二选择电压构成的N个选择电压、或分别由所述第三选择电压或所述第四选择电压构成的N个选择电压，并将其按针对所述第1输入端子至所述第N输入端子中的每个端子设定的权重比进行平均化并放大而得到的电压作为输出电压进行输出，其中，N为2以上的整数，
所述第一解码器在被设定为所述第一选择状态时，向所述第1输入端子至所述第N输入端子中的m个端子供给所述第一选择电压，并且向所述第1输入端子至所述第N输入端子中的余下的(N-m)个端子供给所述第二选择电压，另一方面，在被设定为所述第二选择状态时，向所述第1输入端子至所述第N输入端子中的各端子供给所述第一选择电压或所述第二选择电压，其中，m为1以上的整数，
所述第二解码器在被设定为所述第一选择状态时，向所述第1输入端子至所述第N输入端子中的m个端子供给所述第三选择电压，并且向所述第1输入端子至所述第N输入端子中的余下的(N-m)个端子供给所述第四选择电压，另一方面，在被设定为所述第二选择状态时，向所述第1输入端子至所述第N输入端子中的各端子供给所述第三选择电压或所述第四选择电压。
14.根据权利要求12或13所述的数据驱动器，其特征在于，
针对每个规定的数据期间，在该数据期间内的第一期间将所述第一解码器和所述第二解码器设定为所述第一选择状态，在所述第一期间之后的第二期间将所述第一解码器和所述第二解码器设定为所述第二选择状态。
CN202010170674.1A 2019-03-12 2020-03-12 数字模拟转换电路和数据驱动器 Active CN111696466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-045062 2019-03-12
JP2019045062A JP6937331B2 (ja) 2019-03-12 2019-03-12 デジタルアナログ変換回路及びデータドライバ

Publications (2)

Publication Number Publication Date
CN111696466A CN111696466A (zh) 2020-09-22
CN111696466B true CN111696466B (zh) 2024-04-09

Family

ID=72423454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010170674.1A Active CN111696466B (zh) 2019-03-12 2020-03-12 数字模拟转换电路和数据驱动器

Country Status (3)

Country Link
US (2) US10867541B2 (zh)
JP (1) JP6937331B2 (zh)
CN (1) CN111696466B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6937331B2 (ja) * 2019-03-12 2021-09-22 ラピスセミコンダクタ株式会社 デジタルアナログ変換回路及びデータドライバ
CN110264925B (zh) * 2019-06-11 2021-11-05 惠科股份有限公司 显示装置及其短路检测方法
TWI809893B (zh) * 2022-05-24 2023-07-21 聯詠科技股份有限公司 閘極驅動器及其相關輸出電壓控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855185A (zh) * 2005-04-19 2006-11-01 三菱电机株式会社 译码电路和使用该译码电路的显示装置
CN101419769A (zh) * 2007-10-25 2009-04-29 恩益禧电子股份有限公司 数字模拟变换电路、数据驱动器及显示装置
CN101505154A (zh) * 2008-02-07 2009-08-12 恩益禧电子股份有限公司 数字模拟转换电路和数据驱动器及显示装置
CN101588181A (zh) * 2008-05-23 2009-11-25 恩益禧电子股份有限公司 数字模拟转换电路和数据驱动器及显示装置
CN102163400A (zh) * 2010-02-19 2011-08-24 瑞萨电子株式会社 解码器及使用该解码器的显示装置的数据驱动器
CN102201193A (zh) * 2010-03-26 2011-09-28 瑞萨电子株式会社 数字模拟转换电路、数据驱动器及显示装置
JP2013218021A (ja) * 2012-04-05 2013-10-24 Renesas Electronics Corp データドライバと表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3506219B2 (ja) 1998-12-16 2004-03-15 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
JP3594125B2 (ja) 2000-07-25 2004-11-24 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
JP4143588B2 (ja) * 2003-10-27 2008-09-03 日本電気株式会社 出力回路及びデジタルアナログ回路並びに表示装置
JP4100407B2 (ja) * 2004-12-16 2008-06-11 日本電気株式会社 出力回路及びデジタルアナログ回路並びに表示装置
JP4645258B2 (ja) * 2005-03-25 2011-03-09 日本電気株式会社 デジタルアナログ変換回路及び表示装置
JP4661324B2 (ja) * 2005-04-26 2011-03-30 日本電気株式会社 デジタルアナログ回路とデータドライバ及び表示装置
JP4609297B2 (ja) * 2005-12-06 2011-01-12 日本電気株式会社 デジタルアナログ変換器、それを用いたデータドライバ及び表示装置
JP4528819B2 (ja) * 2007-09-27 2010-08-25 Ｏｋｉセミコンダクタ株式会社 多入力演算増幅回路、それを用いたデジタル／アナログ変換器、及びそれを用いた表示装置の駆動回路
US20100283773A1 (en) * 2009-05-08 2010-11-11 Yong-Hun Kim Driving integrated circuit and image display device including the same
JP5508978B2 (ja) * 2010-07-29 2014-06-04 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路及び表示ドライバ
JP5607815B2 (ja) * 2011-03-04 2014-10-15 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路及び表示装置のデータドライバ
TWI492209B (zh) * 2012-11-22 2015-07-11 Novatek Microelectronics Corp 驅動電路
KR102398445B1 (ko) * 2017-05-26 2022-05-16 주식회사 디비하이텍 데이터 드라이버 및 이를 포함하는 디스플레이 장치
KR102513528B1 (ko) * 2018-07-16 2023-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
JP6708229B2 (ja) * 2018-07-23 2020-06-10 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP6937331B2 (ja) * 2019-03-12 2021-09-22 ラピスセミコンダクタ株式会社 デジタルアナログ変換回路及びデータドライバ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855185A (zh) * 2005-04-19 2006-11-01 三菱电机株式会社 译码电路和使用该译码电路的显示装置
CN101419769A (zh) * 2007-10-25 2009-04-29 恩益禧电子股份有限公司 数字模拟变换电路、数据驱动器及显示装置
CN101505154A (zh) * 2008-02-07 2009-08-12 恩益禧电子股份有限公司 数字模拟转换电路和数据驱动器及显示装置
CN101588181A (zh) * 2008-05-23 2009-11-25 恩益禧电子股份有限公司 数字模拟转换电路和数据驱动器及显示装置
CN102163400A (zh) * 2010-02-19 2011-08-24 瑞萨电子株式会社 解码器及使用该解码器的显示装置的数据驱动器
CN102201193A (zh) * 2010-03-26 2011-09-28 瑞萨电子株式会社 数字模拟转换电路、数据驱动器及显示装置
JP2013218021A (ja) * 2012-04-05 2013-10-24 Renesas Electronics Corp データドライバと表示装置

Also Published As

Publication number Publication date
JP2020148858A (ja) 2020-09-17
US10867541B2 (en) 2020-12-15
US20200294437A1 (en) 2020-09-17
CN111696466A (zh) 2020-09-22
US11341886B2 (en) 2022-05-24
JP6937331B2 (ja) 2021-09-22
US20210074198A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
CN111696466B (zh) 数字模拟转换电路和数据驱动器
KR101243169B1 (ko) 디지털·아날로그 변환기
JP4661324B2 (ja) デジタルアナログ回路とデータドライバ及び表示装置
JP4701960B2 (ja) 差動増幅器とデジタル・アナログ変換器並びに表示装置
KR100888567B1 (ko) 디코더 회로, 디스플레이 장치용 구동 회로, 및 디스플레이장치
JP5607815B2 (ja) デジタルアナログ変換回路及び表示装置のデータドライバ
JP2023171531A (ja) デジタルアナログ変換回路及びデータドライバ
JP5017871B2 (ja) 差動増幅器及びデジタルアナログ変換器
JP2005286615A (ja) 差動増幅器とデジタル・アナログ変換器並びに表示装置
CN108735171B (zh) 输出电路、数据线驱动器以及显示装置
CN113178173A (zh) 输出电路、显示驱动器以及显示装置
JP7510814B2 (ja) デジタルアナログ変換回路、データドライバ及び表示装置
US20240259033A1 (en) Digital-to-analog converter, data driver, and display device
CN118411915A (zh) 数字模拟转换器、数据驱动器以及显示装置
JP2024101608A (ja) デジタルアナログ変換器、データドライバ及び表示装置
US11011099B2 (en) Driving circuit and display device
CN117789652A (zh) 数字模拟转换电路、数据驱动器以及显示装置
JP2017175384A (ja) 半導体回路及びそれを用いた表示ドライバ
CN118366392A (zh) 数字模拟转换器、数据驱动器及显示装置
CN117953825A (zh) 差分放大器及数据驱动装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant