CN117673165A - 深沟槽源极碳化硅器件及其制备方法、芯片 - Google Patents
深沟槽源极碳化硅器件及其制备方法、芯片 Download PDFInfo
- Publication number
- CN117673165A CN117673165A CN202410142991.0A CN202410142991A CN117673165A CN 117673165 A CN117673165 A CN 117673165A CN 202410142991 A CN202410142991 A CN 202410142991A CN 117673165 A CN117673165 A CN 117673165A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- layer
- silicon carbide
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 88
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 87
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 238000003892 spreading Methods 0.000 claims description 65
- 210000000746 body region Anatomy 0.000 claims description 55
- 150000002500 ions Chemical class 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 6
- 229920006395 saturated elastomer Polymers 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请属于功率器件技术领域，提供了一种深沟槽源极碳化硅器件及其制备方法、芯片，其中，N型漂移区形成于碳化硅衬底的正面，N型漂移区呈凸形结构，第一电流扩展层、第二电流扩展层分别形成于N型漂移区的凸起部的两侧，且覆盖于N型漂移区的表面，第一P型保护区覆盖于第一电流扩展层表面，第二P型保护区覆盖于第二电流扩展层表面，栅极介质层和栅极多晶硅层形成于N型漂移区的凸起部上。通过设置第一电流扩展层、第二电流扩展层、第一P型保护区、第二P型保护区均为L形结构，可以在源极下方形成深沟槽的P型保护区，由第一P型保护区和第二P型保护区提供的夹断效应降低饱和电流，保护槽栅拐角处的电场，避免被击穿，提高短路能力。
Description
技术领域
本申请属于功率器件技术领域，尤其涉及一种深沟槽源极碳化硅器件及其制备方法、芯片。
背景技术
碳化硅（SiC）作为第三代半导体材料的典型代表，也是目前晶体生产技术和器件制造水平最成熟，应用最广泛的宽禁带半导体材料之一。目前，SiC已经形成了全球的材料、器件和应用产业链。SiC金氧半场效晶管（Metal-Oxide- SemiconductorField-EffectTransistor，MOSFET）属于新型的功率半导体器件，由于碳化硅材料具有较高的击穿电场，较高的饱和漂移速度，因此，碳化硅MOSFET具有高击穿电压和高频特性。
在一些应用场合中，SiCMOSFET器件外电路短路时，需要MOS器件具有短暂承担短路的能力，目前的碳化硅器件存在短路耐量比较短的问题，无法满足应用需求。
发明内容
为了解决上述技术问题，本申请实施例提供了一种深沟槽源极碳化硅器件及其制备方法、芯片，可以在解决目前的碳化硅MOSFET存在的短路耐量比较短的问题。
本申请实施例第一方面提供了一种深沟槽源极碳化硅器件，所述深沟槽源极碳化硅器件包括：
碳化硅衬底和漏极层，所述漏极层形成于所述碳化硅衬底的背面；
N型漂移区，形成于所述碳化硅衬底的正面；其中，所述N型漂移区呈凸形结构；
第一电流扩展层、第二电流扩展层，分别形成于所述N型漂移区的凸起部的两侧，且覆盖于所述N型漂移区的表面；
第一P型保护区、第二P型保护区，所述第一P型保护区覆盖于所述第一电流扩展层的表面，所述第二P型保护区覆盖于所述第二电流扩展层的表面；其中，所述第一电流扩展层、所述第二电流扩展层、所述第一P型保护区、所述第二P型保护区均为L形结构；
第一P型体区和第二P型体区，所述第一P型体区形成于所述第一电流扩展层和所述第一P型保护区的垂直部上，所述第二P型体区形成于所述第二电流扩展层和所述第二P型保护区的垂直部上；
栅极介质层和栅极多晶硅层，形成于所述N型漂移区的凸起部上，且所述栅极多晶硅层由所述栅极介质层包裹；
第一N型源区、第二N型源区，分别形成于所述栅极介质层的两侧，且所述第一N型源区形成于所述第一P型体区上，所述第二N型源区形成于所述第二P型体区上；
源极层，形成于所述栅极介质层上，且与所述第一N型源区、所述第二N型源区、所述第一P型保护区、所述第二P型保护区、所述第一P型体区以及所述第二P型体区接触。
在一些实施例中，所述第一P型保护区的垂直部的高度大于所述第一P型保护区的水平部的宽度；和/或
所述第二P型保护区的垂直部的高度大于所述第二P型保护区的水平部的宽度。
在一些实施例中，所述第一电流扩展层的垂直部的高度大于所述第一电流扩展层的水平部的宽度；和/或
所述第二电流扩展层的垂直部的高度大于所述第二电流扩展层的水平部的宽度。
在一些实施例中，所述第一N型源区和所述第二N型源区分别位于所述栅极多晶硅的两侧。
在一些实施例中，所述第一P型体区和所述第二P型体区分别位于所述栅极多晶硅的两侧。
在一些实施例中，所述第一电流扩展层和第二电流扩展层内的N型掺杂离子的浓度大于所述N型漂移区内的N型掺杂离子的浓度。
在一些实施例中，所述第一P型体区和所述第二P型体区内的P型掺杂离子的浓度小于所述第一P型保护区和所述第二P型保护区内P型掺杂离子的浓度一致。
在一些实施例中，所述第一电流扩展层的水平部与所述碳化硅衬底之间形成有第一P柱，所述第二电流扩展层的水平部与所述碳化硅衬底之间形成有第二P柱。
本申请实施例第二方面还提供了一种深沟槽源极碳化硅器件的制备方法，所述深沟槽源极碳化硅器件的制备方法包括：
在碳化硅衬底的正面外延生长N型漂移区，并在所述N型漂移区的两侧依次注入N型掺杂离子和P型掺杂离子形成第一P型保护区、第二P型保护区、第一电流扩展层、第二电流扩展层，使得所述N型漂移区呈凸形结构；其中，所述第一P型保护区覆盖于所述第一电流扩展层的表面，所述第二P型保护区覆盖于所述第二电流扩展层的表面；其中，所述第一电流扩展层、所述第二电流扩展层为L形结构；
在所述第一P型体区和所述第二P型体区上外延生长P型碳化硅材料和N型碳化硅材料形成P型掺杂层和N型源层；
对所述N型源层进行刻蚀形成第一深槽、第二深槽以及第三深槽，以将所述P型掺杂层划分为第一P型体区和第二P型体区，将所述N型源层划分为第一N型源区和第二N型源区；其中，所述第二深槽深入至所述N型漂移区的凸起部，所述第一深槽深入至所述第一P型保护区，所述第三深槽深入至所述第二P型保护区，以使所述第一P型保护区、所述第二P型保护区呈L形结构；
在所述第二深槽内形成栅极介质层和栅极多晶硅层；其中，所述栅极多晶硅层由所述栅极介质层包裹；
在所述栅极介质层上形成源极层，并在所述碳化硅衬底的背面形成漏极层；所述源极层与所述第一N型源区、所述第二N型源区、所述第一P型保护区、所述第二P型保护区、所述第一P型体区以及所述第二P型体区接触。
本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的深沟槽源极碳化硅器件；或者包括如上述实施例所述的制备方法制备的深沟槽源极碳化硅器件。
本申请实施例的有益效果：N型漂移区形成于碳化硅衬底的正面，N型漂移区呈凸形结构，第一电流扩展层、第二电流扩展层分别形成于N型漂移区的凸起部的两侧，且覆盖于N型漂移区的表面，第一P型保护区覆盖于第一电流扩展层的表面，第二P型保护区覆盖于第二电流扩展层的表面，栅极介质层和栅极多晶硅层形成于N型漂移区的凸起部上，第一N型源区、第二N型源区分别形成于栅极介质层的两侧，且第一N型源区形成于第一P型体区上，第二N型源区形成于第二P型体区上。通过设置第一电流扩展层、第二电流扩展层、第一P型保护区、第二P型保护区均为L形结构，可以在源极下方形成深沟槽的P型保护区，由第一P型保护区和第二P型保护区提供的夹断效应降低饱和电流，保护槽栅拐角处的电场，避免被击穿，提高短路能力。
附图说明
图1是本申请实施例提供的深沟槽源极碳化硅器件的一种结构示意图；
图2是本申请实施例提供的深沟槽源极碳化硅器件的另一种结构示意图；
图3是本申请实施例提供的深沟槽源极碳化硅器件的制备方法的流程示意图；
图4是本申请实施例提供的形成N型漂移区、第一电流扩展层、第二电流扩展层、第一P型保护区、第二P型保护区后的示意图；
图5是本申请实施例提供的形成P型掺杂层和N型源层后的示意图；
图6是本申请实施例提供的形成第一深槽、第二深槽、第三深槽后的一种示意图；
图7是本申请实施例提供的形成栅极介质层和栅极多晶硅层后的一种示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一些应用场合中，SiCMOSFET器件外电路短路时，需要MOS器件具有短暂承担短路的能力，目前的碳化硅器件存在短路耐量比较短的问题，无法满足应用需求。
为了解决上述技术问题，本申请实施例提供了一种深沟槽源极碳化硅器件，参见图1所示，本实施例中的深沟槽源极碳化硅器件包括：碳化硅衬底100、漏极层110、N型漂移区200、第一电流扩展层210、第二电流扩展层220、第一P型保护区310、第二P型保护区320、第一P型体区410、第二P型体区420、栅极介质层431、栅极多晶硅层430、第一N型源区510、第二N型源区520、源极层120，漏极层110形成于碳化硅衬底100的背面，N型漂移区200形成于碳化硅衬底100的正面；其中，N型漂移区200呈凸形结构。第一电流扩展层210、第二电流扩展层220分别形成于N型漂移区200的凸起部的两侧，且覆盖于N型漂移区200的表面；第一P型保护区310覆盖于第一电流扩展层210的表面，第二P型保护区320覆盖于第二电流扩展层220的表面；其中，第一电流扩展层210、第二电流扩展层220、第一P型保护区310、第二P型保护区320均为L形结构。第一P型体区410形成于第一电流扩展层210和第一P型保护区310的垂直部上，第二P型体区420形成于第二电流扩展层220和第二P型保护区320的垂直部上；栅极介质层431和栅极多晶硅层430形成于N型漂移区200的凸起部上，且栅极多晶硅层430由栅极介质层431包裹；第一N型源区510、第二N型源区520分别形成于栅极介质层431的两侧，且第一N型源区510形成于第一P型体区410上，第二N型源区520形成于第二P型体区420上；源极层120形成于栅极介质层431上，且与第一N型源区510、第二N型源区520、第一P型保护区310、第二P型保护区320、第一P型体区410以及第二P型体区420接触。
在本实施例中，第一电流扩展层210、第二电流扩展层220分别形成于N型漂移区200的凸起部的两侧，且覆盖于N型漂移区200的表面，第一P型保护区310覆盖于第一电流扩展层210的表面，第二P型保护区320覆盖于第二电流扩展层220的表面，栅极介质层431和栅极多晶硅层430形成于N型漂移区200的凸起部上，第一N型源区510、第二N型源区520分别形成于栅极介质层431的两侧，且第一N型源区510形成于第一P型体区410上，第二N型源区520形成于第二P型体区420上。通过设置第一电流扩展层210、第二电流扩展层220、第一P型保护区310、第二P型保护区320均为L形结构，可以在源极下方形成深沟槽的P型保护区，由第一P型保护区310和第二P型保护区320提供的夹断效应降低饱和电流，保护槽栅拐角处的电场，避免被击穿，提高短路能力。
在一些实施例中，第一P型保护区310的垂直部的高度大于第一P型保护区310的水平部的宽度。
在一些实施例中，第二P型保护区320的垂直部的高度大于第二P型保护区320的水平部的宽度。
在本实施例中，通过设置第一P型保护区310的垂直部的高度大于第一P型保护区310的水平部的宽度，设置第二P型保护区320的垂直部的高度大于第二P型保护区320的水平部的宽度，可以提供比现有的罗姆的双沟槽源极更深的深沟槽源极，通过在源极下方的掺杂浓度较高的第一P型保护区310和第二P型保护区320提供夹断效应，从而降低器件在短暂短路时的饱和电流，提高器件的短路能力。
在一些实施例中，第一P型保护区310和第二P型保护区320相对设置，且分别设置于N型漂移区200的凸起部的两侧，可以保护槽栅拐角处的电场，避免器件被击穿。另一方面，通过第一P型保护区310和第二P型保护区320的屏蔽效应可以减小器件的反向传输电容Crss，降低了器件的开关损耗。
在一些实施例中，第一电流扩展层210的垂直部的高度大于第一电流扩展层210的水平部的宽度。
在一些实施例中，第二电流扩展层220的垂直部的高度大于第二电流扩展层220的水平部的宽度。
在本实施例中，通过在N型漂移区200与第一P型保护区310之间设置第一电流扩展层210，第一P型保护区310与第一电流扩展层210之间形成PN结，在N型漂移区200与第二P型保护区320之间设置第二电流扩展层220，第二P型保护区320与第二电流扩展层220之间形成PN结，第一P型保护区310和第二P型保护区320相对设置，第一电流扩展层210和第二电流扩展层220相对设置，可以降低第一P型保护区310和第二P型保护区320引起的JFET效应，提高期间的导通电阻。
在一些实施例中，第一N型源区510和第二N型源区520分别位于栅极多晶硅层430的两侧。
在一些实施例中，第一P型体区410和第二P型体区420分别位于栅极多晶硅层430的两侧。
在本实施例中，第一N型源区510与第一P型体区410之间形成PN结，第二N型源区520与第二P型体区420之间形成PN结。
在一些实施例中，第一电流扩展层210和第二电流扩展层220内的N型掺杂离子的浓度大于N型漂移区200内的N型掺杂离子的浓度。
在一些实施例中，第一P型体区410和第二P型体区420内的P型掺杂离子的浓度小于第一P型保护区310和第二P型保护区320内P型掺杂离子的浓度一致。
在一些实施例中，参见图2所示，第一电流扩展层210的水平部与碳化硅衬底100之间形成有第一P柱610，第二电流扩展层220的水平部与碳化硅衬底100之间形成有第二P柱620。
在本实施例中，通过在第一电流扩展层210的水平部与碳化硅衬底100之间形成与第一电流扩展层210和碳化硅衬底100接触的第一P柱610，第二电流扩展层220的水平部与碳化硅衬底100之间形成与第二电流扩展层220和碳化硅衬底100接触的第二P柱620，可以形成新的超结碳化硅器件，通过第一P柱610和第二P柱620提高器件的耐压，并通过较高掺杂浓度的第一P型保护区310、第二P型保护区320、第一电流扩展层210、第二电流扩展层220可以在耐压时辅助耗尽P柱。
本申请实施例还提供了一种深沟槽源极碳化硅器件的制备方法，参见图3所示，本实施例中的深沟槽源极碳化硅器件的制备方法包括步骤S100至步骤S500。
在步骤S100中，在碳化硅衬底100的正面外延生长N型漂移区200，并在N型漂移区200的两侧依次注入N型掺杂离子和P型掺杂离子形成第一P型保护区310、第二P型保护区320、第一电流扩展层210、第二电流扩展层220，使得N型漂移区200呈凸形结构。
在本实施例中，参加图4所示，第一P型保护区310覆盖于第一电流扩展层210的表面，第二P型保护区320覆盖于第二电流扩展层220的表面；其中，第一电流扩展层210、第二电流扩展层220为L形结构。
在步骤S200中，在第一P型体区410和第二P型体区420上外延生长P型碳化硅材料和N型碳化硅材料形成P型掺杂层400和N型源层500。
在本实施例中，参加图5所示，可以通过外延生长工艺在N型漂移区200上形成P型掺杂层400，并继续在P型掺杂层400上外延生长N型碳化硅材料形成N型源层500。
在步骤S300中，对N型源层500进行刻蚀形成第一深槽201、第二深槽202以及第三深槽203，以将P型掺杂层400划分为第一P型体区410和第二P型体区420，将N型源层500划分为第一N型源区510和第二N型源区520。
在本实施例中，参见图6所示，通过在掩膜的保护下按照预设图案进行刻蚀，在N型源层500上形成第一深槽201、第二深槽202以及第三深槽203，第一深槽201和第三深槽203的深度大于第二深槽202的深度，第二深槽202深入至N型漂移区200的凸起部，第一深槽201深入至第一P型保护区310，第三深槽203深入至第二P型保护区320，以使第一P型保护区310、第二P型保护区320呈L形结构。
在一些实施例中，第一深槽201和第三深槽203的深度相同。
在步骤S400中，在第二深槽202内形成栅极介质层431和栅极多晶硅层430。
在本实施例中，参见图7所示，在第二深槽202的底部和内壁形成栅极介质层431，并填充多晶硅材料形成栅极多晶硅层430，然后继续沉积栅极介质材料，形成包裹栅极多晶硅层430的栅极介质层431。
在步骤S500中，在栅极介质层431上形成源极层120，并在碳化硅衬底100的背面形成漏极层110。
在本实施例中，源极层120与第一N型源区510、第二N型源区520、第一P型保护区310、第二P型保护区320、第一P型体区410以及第二P型体区420接触。
在一些实施例中，在步骤S100中，还可以在N型漂移区200内的两侧形成第一P柱610和第二P柱620。
在本实施例中，第一P柱610位于第一电流扩展层210的水平部与碳化硅衬底100之间，第二P柱620位于第二电流扩展层220的水平部与碳化硅衬底100之间，通过在第一电流扩展层210的水平部与碳化硅衬底100之间形成与第一电流扩展层210和碳化硅衬底100接触的第一P柱610，第二电流扩展层220的水平部与碳化硅衬底100之间形成与第二电流扩展层220和碳化硅衬底100接触的第二P柱620，可以形成新的超结碳化硅器件，通过第一P柱610和第二P柱620提高器件的耐压，并通过较高掺杂浓度的第一P型保护区310、第二P型保护区320、第一电流扩展层210、第二电流扩展层220可以在耐压时辅助耗尽P柱。
本申请实施例还提供了一种芯片，包括如上述任一项实施例所述的深沟槽源极碳化硅器件。
在本实施例中，芯片包括芯片碳化硅衬底，碳化硅衬底上设置有一个或者多个深沟槽源极碳化硅器件，该深沟槽源极碳化硅器件可以由上述任一项实施例中的制备方法制备，也可以在芯片碳化硅衬底上设置上述任一项实施例中的深沟槽源极碳化硅器件。
在一个具体应用实施例中，芯片碳化硅衬底上还可以集成其他相关的半导体器件，以和深沟槽源极碳化硅器件组成集成电路。
在一个具体应用实施例中，该芯片可以为开关芯片或者驱动芯片。
本申请实施例的有益效果：N型漂移区形成于碳化硅衬底的正面，N型漂移区呈凸形结构，第一电流扩展层、第二电流扩展层分别形成于N型漂移区的凸起部的两侧，且覆盖于N型漂移区的表面，第一P型保护区覆盖于第一电流扩展层的表面，第二P型保护区覆盖于第二电流扩展层的表面，栅极介质层和栅极多晶硅层形成于N型漂移区的凸起部上，第一N型源区、第二N型源区分别形成于栅极介质层的两侧，且第一N型源区形成于第一P型体区上，第二N型源区形成于第二P型体区上。通过设置第一电流扩展层、第二电流扩展层、第一P型保护区、第二P型保护区均为L形结构，可以在源极下方形成深沟槽的P型保护区，由第一P型保护区和第二P型保护区提供的夹断效应降低饱和电流，保护槽栅拐角处的电场，避免被击穿，提高短路能力。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区、器件的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的掺杂区、器件完成，即将器件置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。实施例中的各掺杂区、器件可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
另外，各掺杂区、器件的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
另外，在本申请各个实施例中的各掺杂区可以集成在一个单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种深沟槽源极碳化硅器件，其特征在于，所述深沟槽源极碳化硅器件包括：
碳化硅衬底和漏极层，所述漏极层形成于所述碳化硅衬底的背面；
N型漂移区，形成于所述碳化硅衬底的正面；其中，所述N型漂移区呈凸形结构；
第一电流扩展层、第二电流扩展层，分别形成于所述N型漂移区的凸起部的两侧，且覆盖于所述N型漂移区的表面；
第一P型保护区、第二P型保护区，所述第一P型保护区覆盖于所述第一电流扩展层的表面，所述第二P型保护区覆盖于所述第二电流扩展层的表面；其中，所述第一电流扩展层、所述第二电流扩展层、所述第一P型保护区、所述第二P型保护区均为L形结构；
第一P型体区和第二P型体区，所述第一P型体区形成于所述第一电流扩展层和所述第一P型保护区的垂直部上，所述第二P型体区形成于所述第二电流扩展层和所述第二P型保护区的垂直部上；
栅极介质层和栅极多晶硅层，形成于所述N型漂移区的凸起部上，且所述栅极多晶硅层由所述栅极介质层包裹；
第一N型源区、第二N型源区，分别形成于所述栅极介质层的两侧，且所述第一N型源区形成于所述第一P型体区上，所述第二N型源区形成于所述第二P型体区上；
源极层，形成于所述栅极介质层上，且与所述第一N型源区、所述第二N型源区、所述第一P型保护区、所述第二P型保护区、所述第一P型体区以及所述第二P型体区接触。
2.如权利要求1所述的深沟槽源极碳化硅器件，其特征在于，所述第一P型保护区的垂直部的高度大于所述第一P型保护区的水平部的宽度；和/或
所述第二P型保护区的垂直部的高度大于所述第二P型保护区的水平部的宽度。
3.如权利要求1所述的深沟槽源极碳化硅器件，其特征在于，所述第一电流扩展层的垂直部的高度大于所述第一电流扩展层的水平部的宽度；和/或
所述第二电流扩展层的垂直部的高度大于所述第二电流扩展层的水平部的宽度。
4.如权利要求1所述的深沟槽源极碳化硅器件，其特征在于，所述第一N型源区和所述第二N型源区分别位于所述栅极多晶硅的两侧。
5.如权利要求1所述的深沟槽源极碳化硅器件，其特征在于，所述第一P型体区和所述第二P型体区分别位于所述栅极多晶硅的两侧。
6.如权利要求1所述的深沟槽源极碳化硅器件，其特征在于，所述第一电流扩展层和第二电流扩展层内的N型掺杂离子的浓度大于所述N型漂移区内的N型掺杂离子的浓度。
7.如权利要求1所述的深沟槽源极碳化硅器件，其特征在于，所述第一P型体区和所述第二P型体区内的P型掺杂离子的浓度小于所述第一P型保护区和所述第二P型保护区内P型掺杂离子的浓度一致。
8.如权利要求1-7任一项所述的深沟槽源极碳化硅器件，其特征在于，所述第一电流扩展层的水平部与所述碳化硅衬底之间形成有第一P柱，所述第二电流扩展层的水平部与所述碳化硅衬底之间形成有第二P柱。
9.一种深沟槽源极碳化硅器件的制备方法，其特征在于，所述深沟槽源极碳化硅器件的制备方法包括：
在碳化硅衬底的正面外延生长N型漂移区，并在所述N型漂移区的两侧依次注入N型掺杂离子和P型掺杂离子形成第一P型保护区、第二P型保护区、第一电流扩展层、第二电流扩展层，使得所述N型漂移区呈凸形结构；其中，所述第一P型保护区覆盖于所述第一电流扩展层的表面，所述第二P型保护区覆盖于所述第二电流扩展层的表面；其中，所述第一电流扩展层、所述第二电流扩展层为L形结构；
在所述第一P型体区和所述第二P型体区上外延生长P型碳化硅材料和N型碳化硅材料形成P型掺杂层和N型源层；
对所述N型源层进行刻蚀形成第一深槽、第二深槽以及第三深槽，以将所述P型掺杂层划分为第一P型体区和第二P型体区，将所述N型源层划分为第一N型源区和第二N型源区；其中，所述第二深槽深入至所述N型漂移区的凸起部，所述第一深槽深入至所述第一P型保护区，所述第三深槽深入至所述第二P型保护区，以使所述第一P型保护区、所述第二P型保护区呈L形结构；
在所述第二深槽内形成栅极介质层和栅极多晶硅层；其中，所述栅极多晶硅层由所述栅极介质层包裹；
在所述栅极介质层上形成源极层，并在所述碳化硅衬底的背面形成漏极层；所述源极层与所述第一N型源区、所述第二N型源区、所述第一P型保护区、所述第二P型保护区、所述第一P型体区以及所述第二P型体区接触。
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的深沟槽源极碳化硅器件；或者包括如权利要求9所述的制备方法制备的深沟槽源极碳化硅器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410142991.0A CN117673165A (zh) | 2024-02-01 | 2024-02-01 | 深沟槽源极碳化硅器件及其制备方法、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410142991.0A CN117673165A (zh) | 2024-02-01 | 2024-02-01 | 深沟槽源极碳化硅器件及其制备方法、芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117673165A true CN117673165A (zh) | 2024-03-08 |
Family
ID=90084798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410142991.0A Pending CN117673165A (zh) | 2024-02-01 | 2024-02-01 | 深沟槽源极碳化硅器件及其制备方法、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117673165A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403486A (zh) * | 2020-03-30 | 2020-07-10 | 中国科学院微电子研究所 | 一种沟槽型mosfet结构及其制作方法 |
| CN111799322A (zh) * | 2020-06-28 | 2020-10-20 | 清华大学 | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 |
| CN113972260A (zh) * | 2021-09-07 | 2022-01-25 | 浙江大学杭州国际科创中心 | 一种高可靠性的沟槽栅型碳化硅mosfet器件 |
| KR20220170470A (ko) * | 2021-06-23 | 2022-12-30 | 서강대학교산학협력단 | Mosfet 소자 및 그 제조 방법 |
| CN115566073A (zh) * | 2022-10-28 | 2023-01-03 | 大连海事大学 | 一种抗单粒子烧毁的沟槽栅功率mosfet器件及其制备方法 |
-
2024
- 2024-02-01 CN CN202410142991.0A patent/CN117673165A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403486A (zh) * | 2020-03-30 | 2020-07-10 | 中国科学院微电子研究所 | 一种沟槽型mosfet结构及其制作方法 |
| CN111799322A (zh) * | 2020-06-28 | 2020-10-20 | 清华大学 | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 |
| KR20220170470A (ko) * | 2021-06-23 | 2022-12-30 | 서강대학교산학협력단 | Mosfet 소자 및 그 제조 방법 |
| CN113972260A (zh) * | 2021-09-07 | 2022-01-25 | 浙江大学杭州国际科创中心 | 一种高可靠性的沟槽栅型碳化硅mosfet器件 |
| CN115566073A (zh) * | 2022-10-28 | 2023-01-03 | 大连海事大学 | 一种抗单粒子烧毁的沟槽栅功率mosfet器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN116072710A (zh) | 双沟槽型SiC MOSFET元胞结构、器件及制备方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN106356401A (zh) | 一种功率半导体器件的场限环终端结构 | |
| CN114023810B (zh) | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 | |
| CN117497567B (zh) | 一种sgtmos器件及其制备方法、芯片 | |
| CN106158631A (zh) | 带埋层沟槽功率器件及其制作方法 | |
| CN114141621A (zh) | 具有***栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN109461769B (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| CN116913780A (zh) | 一种屏蔽栅沟槽型mos器件结构及其制备方法 | |
| CN114203825B (zh) | 一种垂直型碳化硅功率mosfet器件及其制造方法 | |
| CN112635331B (zh) | 一种超级结功率器件的制备方法 | |
| CN115020240A (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN117673165A (zh) | 深沟槽源极碳化硅器件及其制备方法、芯片 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN210926026U (zh) | 采用屏蔽栅的超结mosfet结构 | |
| CN117673163B (zh) | 高短路耐量的超结mosfet及其制备方法、芯片 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN117497602B (zh) | 一种分离栅沟槽型mosfet及其制备方法、芯片 | |
| CN110444591B (zh) | 具有低比导通电阻的槽型器件及其制造方法 | |
| CN117497421B (zh) | 具有隔绝结构的超结mosfet及其制备方法、芯片 | |
| CN219959003U (zh) | 高频SiC MOSFET器件 | |
| CN221008958U (zh) | 一种mosfet | |
| CN117524883B (zh) | 具有3c晶型碳化硅的mosfet及其制备方法、芯片 | |
| CN117855253B (zh) | 屏蔽栅mos器件及其制备方法、芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |