CN107863378B - 超结mos器件及其制造方法 - Google Patents
超结mos器件及其制造方法 Download PDFInfo
- Publication number
- CN107863378B CN107863378B CN201710826804.0A CN201710826804A CN107863378B CN 107863378 B CN107863378 B CN 107863378B CN 201710826804 A CN201710826804 A CN 201710826804A CN 107863378 B CN107863378 B CN 107863378B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- metal
- source
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 238000000151 deposition Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体涉及到一种超结MOS器件及其制造方法。本发明将栅极多晶区与P‑型区进行垂直排布，当漏极加反偏电压时，P‑型区与N‑型区形成的PN结就会反偏，电荷相互补偿，形成耗尽层，只要P‑型区与N‑型区的掺杂浓度和尺寸选择合理，就可以达到使两者完全耗尽，场强被分布到整个耗尽层区域，形成均匀分布的电场，因此大大提高器件的耐压能力，由于此时漂移区掺杂浓度不受击穿电压的限制，这就可以极大的降低器件的导通电阻，而N型外延层的引入能够有效改善超结MOSFET的抗干扰能力；本发明制造工艺方法能够完全与现有超结MOSFET工艺兼容，成本低，结构新颖，具有良好的电特性、抗干扰能力和可靠性。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种超结MOS器件及其制造方法。
背景技术
在功率器件中，功率MOSFET由于其优越性能，得到了非常广泛的应用。功率MOSFET能量损耗主要包括开关损耗和通态损耗，由于它是多子导电的单极型器件，所以其开关损耗相对较小；通态功耗则占比较高，而要降低通态损耗就必须减小导通内阻Ron；因此功率MOSFET的发展方向就是如何有效的降低导通电阻。但功率MOSFET中击穿电压和导通电阻相互矛盾，因为高耐压具有低浓度和较厚的漂移区；而随着漂移区厚度的增加和浓度降低，作为器件导通电阻主要部分的漂移区电阻将升高，从而导致导通电阻的大大增加。一般情况下，其导通电阻随击穿电压的变化约为2.5次方增加；另一方面，按照传统理论功率MOSFET器件结构的特征导通电阻受击穿电压的限制存在一个“硅极限”，只能无限接近却无法突破，这就催生了许多新型的器件结构不断涌现。
20世纪80年代末90年代初，陈星弼院士提出了“超结”的新概念，理论上打破了“硅极限”的限制。随着半导体工艺的不断发展，1998年由德国西门子公司制造出了世界上首个基于超结概念的功率MOSFET，将其命名为CoolMOS，随后由其半导体公司英飞凌推出商业化产品。虽然此后各大国际公司均推出了自己的超结功率MOSFET产品，例如ST公司的MDmesh，Fairchild公司的SuperMOS、SuperFET等。但是由于CoolMOS是世界上首个基于超结的功率MOSFET，并在当时国际上引起了非常大的轰动；因此，此后人们都将CoolMOS作为了超结MOSFET的代名词，将基于超结的功率MOSFET都统称为CoolMOS。
CoolMOS的革命性突破在于大大缓解了击穿电压和导通电阻的矛盾，使得导通电阻与击穿电压的关系得到很大改进，由传统的2.5次方关系变为线性关系。因此在相同的芯片面积上，其导通电阻可降低80％以上，一举打破了传统硅极限“硅极限”，并且具有高开关速度的优势。
相比于传统的VDMOS结构，超结结构在外延层***P-型区，即在漂移区形成P-型区和N-型区相互交替出现的结构。因此其具有低导通电阻和快开关速度的特点，使得导通损耗和开关损耗大大降低。但是这也给应用工程师带来挑战，如此快的开断速度，会引起开关时的震荡从而导致EMI超标，因此需在版图以及电流设计方面进行改善和优化
发明内容
有鉴于此，本发明的主要目的在于提供一种超结MOS器件及其制造方法。
本发明实施例提供一种超结MOS器件，由至少一个单胞器件组成，每个单胞器件包括漏极区、位于所述漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的深沟槽后回填的P-型区域、位于所述P-型区域上方的N型外延层、位于所述N型外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层，及位于所述绝缘介质层上方的源极金属区层，还包括：
栅氧化层，其与所述N+源极区层以及所述P型阱区层接触；
多晶硅层，其与栅氧化层接触，顶部和侧壁分别与所述绝缘介质层接触；
接触孔，贯穿所述绝缘介质层并且延伸至所述N型外延层，与所述N型外延层和所述N+源极区层以及所述P型阱区层接触，所述接触孔内填充有金属，所述金属的顶端连接所述源极金属区层；
其中，栅极多晶区域与所述P-型区域垂直交叉，所述栅极多晶区域底部与N+源极区层接触，并与所述P-型区域和所述N-外延层交替接触，顶部和侧壁分别与所述绝缘介质层接触。
上述方案中，所述P-型区域与所述N-外延层的掺杂浓度和尺寸匹配用于两者达到电荷平衡。
上述方案中，所述栅极多晶区域与所述P-型区域垂直交叉。
上述方案中，所述N型外延层位于所述P-型区域和N-外延层上方。
上述方案中，所述栅极多晶区域底部与N+源极区层接触，并与所述P-型区域和所述N-外延层交替接触。
上述方案中，所述栅极多晶区域顶部和侧壁与所述绝缘介质层接触。
上述方案中，所述多晶硅层为N型重掺杂的多晶硅。
本发明实施例还提供一种根据上述方案中任意一项所述的一种超结MOS器件的制造方法，其特征在于，该制造方法为：
在第一导电类型的N型高掺杂浓度的N+单晶硅衬底上，生长第一导电类型的N型低掺杂浓度的N-外延层；
在N-外延层表面上生长第一介质层后，对所述第一介质层进行光刻曝光，定义深沟槽区图形；
通过干法刻蚀，去除未被光刻胶保护的第一介质层，曝露出深沟槽区图形对应的N-外延层，再去除光刻胶后，保留下来的第一介质层作为第一硬掩膜；
以所述第一硬掩膜作为阻挡层，在N-外延层中的表面形成深沟槽，然后经过回填回刻工艺形成所述P-型区域；
在所述N-外延层和所述P-型区域表面生长一层大约5um的N型外延层；
在所述N型外延层表面通过氧化工艺生长一层栅氧化层，再通过LPCVD工艺淀积一层多晶硅层；
对多晶硅层通过光刻工艺进行曝光，定义出栅极多晶层区域，然后通过干法刻蚀，去除未被光刻胶保护的多晶硅，曝露出源极区对应的N型外延层，再去除光刻胶后，形成栅极多晶层区域；其中，所述栅极多晶层区域与所述P-型区域垂直交叉；
通过光刻工艺定义出P型阱区注入区域，通过离子注入掺杂元素，通过退火推阱激活杂质并形成P型阱区；
通过光刻工艺定义出N+源极区注入区域，通过离子注入掺杂元素，通过退火激活杂质并形成N+极源区；
在N+源极区层的表面淀积一层绝缘介质层，该绝缘介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
对位于所述N+源极区层上方的绝缘介质层实施干法刻蚀，穿透所述绝缘介质层，延伸至P型阱区以及源极区，形成接触孔；
对接触孔进行金属填充，先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层以及铝金属层，所述接触孔的侧面端与所述绝缘介质层接触，位于所述接触孔的底面端的金属钛粘结层和氮化钛阻挡层与N+源极区层和P型阱区形成N+源极欧姆接触和P型阱欧姆接触层；
在所述绝缘介质层的上表面淀积的金属，形成源极金属区层，所述接触孔通过接触源极金属区层与所述源极金属区层连接，形成源极金属电极；
对源极金属区层实施光刻，用光刻胶保护MOS管单胞阵列区的源极金属电极区域和MOS管单胞阵列区***的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
采用干法刻蚀方法，选择性去除未被光刻胶保护的源极金属区层，曝露出作为绝缘介质层的第三介质层，去除光刻胶后，留下的位于单胞阵列区域的源极金属区层形成MOS管源极金属电极，留下的位于单胞阵列区域***的源极金属区层形成MOS管栅极金属电极；
在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管背面漏区金属层。
上述方案中，所述在绝缘介质层的上表面淀积金属，形成源极金属区层，具体为：在绝缘介质层的上表面淀积金属钨，金属钨填满接触孔，然后采用干法刻蚀方法，选择性去除金属钨，使作为绝缘介质层的介质层曝露出来，接触孔中依然填满钨，然后再淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
上述方案中，所述在绝缘介质层的上表面淀积金属，形成源极金属区层，具体为：在绝缘介质层的上表面淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层，并填满接触孔。
与现有技术相比，本发明将栅极多晶区与P-型区进行垂直排布，当漏极加反偏电压时，P-型区与N-型区形成的PN结就会反偏，电荷相互补偿，形成耗尽层，只要P-型区与N-型区的掺杂浓度和尺寸选择合理(即达到电荷平衡)，就可以达到使两者完全耗尽，场强被分布到整个耗尽层区域，形成均匀分布的电场，因此大大提高器件的耐压能力；由于此时漂移区掺杂浓度不受击穿电压的限制，这就可以极大的降低器件的导通电阻，而N型外延层的引入能够有效改善超结MOSFET的抗干扰能力；本发明制造工艺方法能够完全与现有超结MOSFET工艺兼容，成本低，结构新颖，具有良好的电特性、抗干扰能力和可靠性。
附图说明
图1～3是本发明的俯视和剖面(X、Y方向)结构示意图。
其中，1为N+单晶硅衬底；2为N-外延层；3为深沟槽；4为P-型区域；5为N型外延层；6为栅氧化层；7为多晶硅层；8为源极区；9为P型阱区层；10为绝缘介质氧化层；11为接触孔；12为金属接触层；13为源区金属区层；14为背面漏区金属层。
图4～16是本发明的工艺步骤示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供一种超结MOS器件，如图1-3所示，由至少一个单胞器件组成，每个单胞器件包括漏极区、位于所述漏极区上方的N+单晶硅衬底以及N-外延层、位于所述N-外延层上方的深沟槽后回填的P-型区域、位于所述P-型区域上方的N型外延层、位于所述N型外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区层、位于所述N+源极区层上方的绝缘介质层，及位于所述绝缘介质层上方的源极金属区层，还包括：
栅氧化层，其与所述N+源极区层以及所述P型阱区层接触；
多晶硅层，其与栅氧化层接触，顶部和侧壁分别与所述绝缘介质层接触；
接触孔，贯穿所述绝缘介质层并且延伸至所述N型外延层，与所述N型外延层和所述N+源极区层以及所述P型阱区层接触，所述接触孔内填充有金属，所述金属的顶端连接所述源极金属区层；
其中，栅极多晶区域与所述P-型区域垂直交叉，所述栅极多晶区域底部与N+源极区层接触，并与所述P-型区域和所述N-外延层交替接触，顶部和侧壁分别与所述绝缘介质层接触。
所述P-型区域与所述N-外延层的掺杂浓度和尺寸必须选择合理(即达到电荷平衡)，这样，才可以达到使两者完全耗尽，场强被分布到整个耗尽层区域，形成均匀分布的电场。
所述栅极多晶区域与所述P-型区域垂直交叉。
所述N型外延层位于所述P-型区域和N-外延层上方。
所述N-外延层和所述P-型区域表面生长一层大约5um的所述N型外延层，所述N型外延层掺杂浓度要高于N-外延层，这样，能够有效地提高了器件的抗干扰能力。
所述栅极多晶区域底部与N+源极区层接触，并与所述P-型区域和所述N-外延层交替接触。
所述栅极多晶区域顶部和侧壁与所述绝缘介质层接触。
所述多晶硅层为N型重掺杂的多晶硅。
本发明实施例提供一种超结MOS器件的制造方法，如图4-16所示，具体实施步骤：
1.外延片结构包括N型重掺杂半导体衬底1和N-型轻掺杂外延层2；
2.在N-型轻掺杂外延层表面形成深沟槽3，然后通过回填回刻工艺形成P-
型区域4；
3.在N-型外延层和P-型区域表面生长一层N型外延层5；
4.在N型外延层表面生长一层栅氧化层6；
5.在栅氧化层表面淀积一层N型重掺杂的多晶硅层7；
6.通过光刻的方式定义出多晶栅极区，通过曝光将需刻蚀区域开出，用干法刻蚀的方式将外延片顶部的多晶硅层和栅氧化层去掉；
7.通过光刻方式，在N型外延层表面通过离子注入形成P型阱区层9，然后通过退火工艺激活掺杂元素；
8.通过光刻方式定义出源极区，用离子注入形成源极区8，然后通过退火工艺激活掺杂元素；
9.用淀积二氧化硅的方式在N型外延层表面形成一层绝缘介质氧化层10；通过干法刻蚀的方式形成接触孔11；
10.然后沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层；通过退火方式在接触孔中形成金属接触层12。
11.最后采用干法刻蚀方法，选择性去除未被光刻胶保护的源极金属区层13，形成MOS管源区金属电极层以及位于单胞阵列区域***的源极金属区层形成MOS管栅极金属电极；在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管背面漏区金属层14。
本发明在传统的高压器件中导通电阻主要来自于漂移区电阻，同时漂移区也是器件的耐压层；为了提高器件耐压，就必须增加漂移区的厚度并降低漂移区的浓度，而超结理论的原理就是利用在漂移区出现的多个交替PN结构作为高压漂移层，从而提高漂移区的掺杂浓度，大大降低导通电阻，同时不改变器件的击穿电压。
本发明将栅极多晶区与P-型区进行垂直排布，当漏极加反偏电压时，P-型区与N-型区形成的PN结就会反偏，电荷相互补偿，形成耗尽层，只要P-型区与N-型区的掺杂浓度和尺寸选择合理(即达到电荷平衡)，就可以达到使两者完全耗尽，场强被分布到整个耗尽层区域，形成均匀分布的电场，因此大大提高器件的耐压能力。由于此时漂移区掺杂浓度不受击穿电压的限制，这就可以极大的降低器件的导通电阻。本发明制造工艺方法能够完全与现有超结MOSFET工艺兼容，成本低，结构新颖，具有良好的电特性、抗干扰能力和可靠性。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (3)
1.一种超结MOS器件的制造方法，其特征在于，该制造方法为：
在第一导电类型的N型高掺杂浓度的N+单晶硅衬底上，生长第一导电类型的N型低掺杂浓度的N-外延层；
在N-外延层表面上生长第一介质层后，对所述第一介质层进行光刻曝光，定义深沟槽区图形；
通过干法刻蚀，去除未被光刻胶保护的第一介质层，曝露出深沟槽区图形对应的N-外延层，再去除光刻胶后，保留下来的第一介质层作为第一硬掩膜；
以所述第一硬掩膜作为阻挡层，在N-外延层中的表面形成深沟槽，然后经过回填回刻工艺形成所述P-型区域；
在所述N-外延层和所述P-型区域表面生长一层5um的N型外延层；
在所述N型外延层表面通过氧化工艺生长一层栅氧化层，再通过LPCVD工艺淀积一层多晶硅层；
对多晶硅层通过光刻工艺进行曝光，定义出栅极多晶层区域，然后通过干法刻蚀，去除未被光刻胶保护的多晶硅，曝露出源极区对应的N型外延层，再去除光刻胶后，形成栅极多晶层区域，其中，所述栅极多晶层区域与所述P-型区域垂直交叉；
通过光刻工艺定义出P型阱区注入区域，通过离子注入掺杂元素，通过退火推阱激活杂质并形成P型阱区；
通过光刻工艺定义出N+源极区注入区域，通过离子注入掺杂元素，通过退火激活杂质并形成N+源极区；
在N+源极区层的表面淀积一层绝缘介质层，该绝缘介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
对位于所述N+源极区层上方的绝缘介质层实施干法刻蚀，穿透所述绝缘介质层，延伸至P型阱区以及源极区，形成接触孔；
对接触孔进行金属填充，先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层以及铝金属层，所述接触孔的侧面端与所述绝缘介质层接触，位于所述接触孔的底面端的金属钛粘结层和氮化钛阻挡层与N+源极区层和P型阱区形成N+源极欧姆接触和P型阱的欧姆接触层；
在所述绝缘介质层的上表面淀积金属，形成源极金属区层，所述接触孔与所述源极金属区层连接；
对源极金属区层实施光刻，用光刻胶保护MOS管单胞阵列区的源极金属电极区域和MOS管单胞阵列区***的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
采用干法刻蚀方法，选择性去除未被光刻胶保护的源极金属区层，曝露出作为绝缘介质层的第三介质层，去除光刻胶后，留下的位于单胞阵列区域的源极金属区层形成MOS管源极金属电极，留下的位于单胞阵列区域***的源极金属区层形成MOS管栅极金属电极；
在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管背面漏区金属层。
2.根据权利要求1所述的制造方法，其特征在于，所述在绝缘介质层的上表面淀积金属，形成源极金属区层，具体为：
在绝缘介质层的上表面淀积金属钨，金属钨填满接触孔，然后采用干法刻蚀方法，选择性去除金属钨，使作为绝缘介质层的介质层曝露出来，接触孔中依然填满钨，然后再淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层。
3.根据权利要求1所述的制造方法，其特征在于，所述在绝缘介质层的上表面淀积金属，形成源极金属区层，具体为：
在绝缘介质层的上表面淀积铝层，或者掺杂有铜的铝层，或者掺杂有铜和硅的铝层，并填满接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710826804.0A CN107863378B (zh) | 2017-09-14 | 2017-09-14 | 超结mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710826804.0A CN107863378B (zh) | 2017-09-14 | 2017-09-14 | 超结mos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107863378A CN107863378A (zh) | 2018-03-30 |
| CN107863378B true CN107863378B (zh) | 2023-06-02 |
Family
ID=61699449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710826804.0A Active CN107863378B (zh) | 2017-09-14 | 2017-09-14 | 超结mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107863378B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524472A (zh) * | 2018-12-29 | 2019-03-26 | 华羿微电子股份有限公司 | 新型功率mosfet器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515547A (zh) * | 2008-02-20 | 2009-08-26 | 中国科学院微电子研究所 | 制备超结vdmos器件的方法 |
| CN101916729A (zh) * | 2010-07-22 | 2010-12-15 | 中国科学院上海微***与信息技术研究所 | 具有多层超结结构的soi ldmos器件制作方法 |
| CN102947928A (zh) * | 2010-06-17 | 2013-02-27 | 富士电机株式会社 | 半导体器件及其制造方法 |
| WO2014094362A1 (zh) * | 2012-12-20 | 2014-06-26 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的横向功率器件及其制备方法 |
| CN104795445A (zh) * | 2015-04-01 | 2015-07-22 | 苏州东微半导体有限公司 | 一种低损耗的超结功率器件及其制造方法 |
| CN106847808A (zh) * | 2017-04-12 | 2017-06-13 | 上海长园维安微电子有限公司 | 一种改善超结mosfet uis能力的版图结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010050161A (ja) * | 2008-08-19 | 2010-03-04 | Nec Electronics Corp | 半導体装置 |
| US8203181B2 (en) * | 2008-09-30 | 2012-06-19 | Infineon Technologies Austria Ag | Trench MOSFET semiconductor device and manufacturing method therefor |
| US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8860130B2 (en) * | 2012-11-05 | 2014-10-14 | Alpha And Omega Semiconductor Incorporated | Charged balanced devices with shielded gate trench |
-
2017
- 2017-09-14 CN CN201710826804.0A patent/CN107863378B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515547A (zh) * | 2008-02-20 | 2009-08-26 | 中国科学院微电子研究所 | 制备超结vdmos器件的方法 |
| CN102947928A (zh) * | 2010-06-17 | 2013-02-27 | 富士电机株式会社 | 半导体器件及其制造方法 |
| CN101916729A (zh) * | 2010-07-22 | 2010-12-15 | 中国科学院上海微***与信息技术研究所 | 具有多层超结结构的soi ldmos器件制作方法 |
| WO2014094362A1 (zh) * | 2012-12-20 | 2014-06-26 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的横向功率器件及其制备方法 |
| CN104795445A (zh) * | 2015-04-01 | 2015-07-22 | 苏州东微半导体有限公司 | 一种低损耗的超结功率器件及其制造方法 |
| CN106847808A (zh) * | 2017-04-12 | 2017-06-13 | 上海长园维安微电子有限公司 | 一种改善超结mosfet uis能力的版图结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107863378A (zh) | 2018-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211333B2 (en) | Scalable SGT structure with improved FOM | |
| US8198687B2 (en) | Structure with PN clamp regions under trenches | |
| CN215377412U (zh) | 功率半导体器件 | |
| CN111081779B (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN102569298B (zh) | 包括二极管的半导体器件 | |
| TW201334188A (zh) | 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體及其製造方法 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| US10186573B2 (en) | Lateral power MOSFET with non-horizontal RESURF structure | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN115148826B (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN106847923B (zh) | 超结器件及其制造方法 | |
| CN213124446U (zh) | 一种屏蔽栅功率mos器件 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN113990935A (zh) | 一种沟槽碳化硅mosfet器件及其制备方法 | |
| CN107863343B (zh) | 平面mos器件及其制造方法 | |
| KR20150052390A (ko) | 반도체 소자 및 그 제조방법 | |
| CN117727792B (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 | |
| CN114725219B (zh) | 碳化硅沟槽栅晶体管及其制造方法 | |
| CN117317024B (zh) | 高开关特性半导体器件、工艺、芯片及电子设备 | |
| CN110444591B (zh) | 具有低比导通电阻的槽型器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Applicant after: HUAYI MICROELECTRONICS Co.,Ltd. Address before: 710000 No. 8928, Shang Ji Road, an ecological industrial park in Xi'an, Shaanxi economic and Technological Development Zone Applicant before: XI'AN HUAYI MICROELECTRONICS CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |