CN116913780A - 一种屏蔽栅沟槽型mos器件结构及其制备方法 - Google Patents
一种屏蔽栅沟槽型mos器件结构及其制备方法 Download PDFInfo
- Publication number
- CN116913780A CN116913780A CN202310897820.4A CN202310897820A CN116913780A CN 116913780 A CN116913780 A CN 116913780A CN 202310897820 A CN202310897820 A CN 202310897820A CN 116913780 A CN116913780 A CN 116913780A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- polysilicon
- mos device
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 396
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 136
- 229920005591 polysilicon Polymers 0.000 claims abstract description 135
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 93
- 239000011229 interlayer Substances 0.000 claims abstract description 67
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 66
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 54
- 210000000746 body region Anatomy 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 41
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种屏蔽栅沟槽型MOS器件结构及其制备方法，MOS器件包括：外延层、沟槽栅结构、体区、源区、层间介质层及源极金属层，其中沟槽栅结构包括屏蔽栅极层、栅介质层和至少一个多晶硅栅极以及金属硅化物层，至少一个多晶硅栅极位于屏蔽栅极层的上方，金属硅化物层覆盖多晶硅栅极的上表面；层间介质层位于源区上且其中设置有显露体区的接触孔；源极金属层填充接触孔，本发明通过对沟槽栅结构改进，于多晶硅栅极层上设置金属硅化物层，并调控金属硅化物层的厚度，保证了优良的接触界面特性，降低了器件的栅极电阻，提升器件的开关速度和截止频率，还能减小器件的静态损耗，其制备工艺简单，可与常规的MOS工艺相兼容，降低生产成本，提高生产效率。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种屏蔽栅沟槽型MOS器件结构及其制备方法。
背景技术
屏蔽栅沟槽场效应晶体管(Shielding Gate Trench MOSFET，SGT MOS)作为一种先进的功率MOSFET器件，通过引入屏蔽栅电极降低器件栅漏交叠面积，进而降低了栅漏电容，达到提高开关速度，降低器件动态损耗的目的，最终提高了***使用效率。如图1所示，为一种常见的屏蔽栅沟槽型MOS器件的剖面结构示意图，其包括衬底101、第一导电类型外延层102、沟槽栅结构103、介电层1032、屏蔽栅层1033、层间氧化层1034、栅介质层1035、多晶硅栅极层1036，其中沟槽栅结构的上层为多晶硅栅极层，下层为多晶硅屏蔽栅层，屏蔽栅极层与源极短接。
由于常见的N型屏蔽栅沟槽型MOS器件从上到下分别是N+型的源区，P-型的体区，N-型外延层，屏蔽栅沟槽型MOS器件结构从关断到导通的过程实际上是外部驱动电路通过栅极电阻Rg对器件寄生电容中的栅源电容Cgs和栅漏电容Cgd的充电过程，因此，栅极电阻Rg的参数太大时会降低屏蔽栅沟槽型MOS器件的开关速度。
鉴于此，有必要设计一种新的屏蔽栅沟槽型MOS器件结构及其制备方法用以解决栅极电阻过大从而影响屏蔽栅沟槽型MOS器件的开关速度的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种屏蔽栅沟槽型MOS器件结构及其制备方法，用于解决现有技术中由于屏蔽栅沟槽MOS器件结构中的栅极电阻过大而影响器件的开关速度的问题。
为实现上述目的及其他相关目的，本发明提供一种屏蔽栅沟槽型MOS器件结构的制备方法，包括以下步骤：
提供一具有第一导电类型的衬底，所述衬底的正面形成有第一导电类型外延层；
于所述外延层中形成至少一嵌于所述外延层中的沟槽栅结构，所述沟槽栅结构包括屏蔽栅极层、栅介质层和至少一个多晶硅栅极以及金属硅化物层，其中，所述多晶硅栅极与所述屏蔽栅极层之间通过层间氧化层隔离，所述至少一个多晶硅栅极位于所述屏蔽栅极层的上方，所述金属硅化物层覆盖所述多晶硅栅极的上表面并与所述栅介质层齐平；
于所述外延层的上表面进行第二导电类型的离子注入，形成体区，并对所述体区的上表面进行第一导电类型的离子注入，形成源区；
于所述源区的顶部以及所述金属硅化物层的顶部形成层间介质层，并对所述层间介质层、所述源区和所述体区进行刻蚀，形成多个贯穿所述层间介质层和所述源区且显露所述体区的接触孔；
于所述层间介质层上沉积金属形成源极金属层，且所述源极金属层填充所述接触孔。
可选地，形成所述源极金属层之后，还包括形成缓冲层、漏极和栅极的步骤，其中，所述缓冲层位于所述衬底的背面，所述漏极与所述缓冲层电连接，所述栅极与所述多晶硅栅极电连接。
可选地，所述多晶硅栅极的数量为两个，且所述多晶硅栅极关于所述屏蔽栅极层对称分布并与所述屏蔽栅极层部分重叠。
可选地，所述多晶硅栅极的数量为一个，且所述多晶硅栅极位于所述屏蔽栅极层的正上方。
可选地，所述多晶硅栅极层的厚度小于所述屏蔽栅极层的厚度且所述金属硅化物层的厚度小于所述多晶硅栅极层的厚度。
可选地，所述金属硅化物层的厚度为且所述金属硅化物层的顶部与所述源区的顶部齐平。
可选地，所述衬底及所述外延层的掺杂浓度依次降低，其中，所述衬底为重掺杂，所述外延层为轻掺杂。
本发明还提出一种屏蔽栅沟槽型MOS器件结构，包括：
第一导电类型的衬底以及设置于所述衬底正面的具有第一导电类型的外延层；
至少一沟槽栅结构，嵌于所述外延层中，所述沟槽栅结构包括屏蔽栅极层、栅介质层和至少一个多晶硅栅极以及金属硅化物层，其中，所述多晶硅栅极与所述屏蔽栅极层之间通过层间氧化层隔离，所述至少一个多晶硅栅极位于所述屏蔽栅极层的上方，所述金属硅化物层覆盖所述多晶硅栅极的上表面并与所述栅介质层齐平；
第二导电类型体区，位于所述外延层的上方并与所述沟槽栅结构的侧壁邻接，且所述体区的底面高于所述多晶硅栅极的底面；
第一导电类型源区，位于所述体区的上方，且所述源区的底面低于所述多晶硅栅极的上表面；
层间介质层，位于所述源区的上表面且覆盖所述金属硅化物层和所述栅介质层，所述层间介质层中设置有多个贯穿所述层间介质层和所述源区且底部显露所述体区的接触孔；
源极金属层，所述源极金属层设置于所述层间介质层上并填充所述接触孔。
可选地，所述MOS器件结构还包括有第二导电类型接触区、缓冲层、漏极及栅极，其中，所述第二导电类型接触区位于所述接触孔的底部；所述缓冲层位于所述衬底的背面；所述漏极与所述缓冲层电连接；所述栅极与所述多晶硅栅极电连接。
可选地，所述多晶硅栅极的数量为两个，且所述多晶硅栅极关于所述屏蔽栅极层对称分布并与所述屏蔽栅极层部分重叠。
可选地，所述多晶硅栅极的数量为一个，且所述多晶硅栅极位于所述屏蔽栅极层的正上方。
可选地，所述多晶硅栅极层的厚度小于所述屏蔽栅极层的厚度且所述金属硅化物层的厚度小于所述多晶硅栅极层的厚度。
可选地，所述金属硅化物层的厚度为，且所述金属硅化物的顶面与所述源区的顶部齐平。
如上所述，本发明的屏蔽栅沟槽型MOS器件结构及其制备方法，具有以下有益效果：通过在多晶硅栅极上设置金属硅化物层，并调控金属硅化物层的厚度，既保证了优良的接触界面特性，又降低了器件的栅极电阻，提升器件的开关速度和截止频率，还能减小器件的静态损耗，其制备工艺相对简单，可与常规的MOS器件制备工艺相兼容，降低了生产成本，提高了生产效率，具有高度产业价值。
附图说明
图1显示为现有技术中屏蔽栅沟槽型MOS器件结构的剖面结构示意图。
图2显示为本发明实施例中屏蔽栅沟槽型MOS器件结构的制备工艺流程图。。
图3显示为本发明MOS器件结构中衬底以及外延层的剖面结构示意图。
图4显示为本发明MOS器件结构中形成深沟槽后的剖面结构示意图。
图5显示为本发明MOS器件结构中形成第一介电层和屏蔽栅极层后的剖面结构示意图。
图6显示为本发明MOS器件结构中形成栅介质层后的剖面结构示意图。
图7显示为本发明MOS器件结构中形成一种多晶硅栅极后的剖面结构示意图。
图8显示为本发明MOS器件结构中形成另一种多晶硅栅极后的剖面结构示意图。
图9显示为本发明MOS器件结构中形成金属硅化物层后的剖面结构示意图。
图10显示为本发明MOS器件结构中形成体区和源区后的剖面结构示意图。
图11显示为本发明MOS器件结构中形成层间介质层后的剖面结构示意图。
图12显示为本发明MOS器件结构中形成源极金属层后的剖面结构示意图。
图13显示为本发明实施例中的屏蔽栅沟槽型MOS器件结构的剖面结构示意图
图14显示为本发明实施例中的另一种MOS器件结构的剖面结构示意图。
元件标号说明
101、衬底；102、外延层；103、沟槽栅结构；1031、深沟槽；1032、介电层；1033、屏蔽栅层；1034、层间氧化层；1035、栅介质层；1036、多晶硅栅极层；201、衬底；202、外延层；203、沟槽栅结构；2031、深沟槽；2032、第一介电层；2033、屏蔽栅极层；2035、层间氧化层；2036、栅介质层；2037、多晶硅栅极；2038、金属硅化物层；204、体区；205、源区；206、层间介质层；2061、接触孔；2062、接触区；207、源极金属层；S1～S5、步骤。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
请参阅图2至图14。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“第一”、“第二”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例一
本实施例提供一种屏蔽栅沟槽型MOS器件结构的制备方法，如图2所示，其显示为该制备方法的制备工艺流程图，包括以下步骤：
S1：提供一具有第一导电类型的衬底201，所述衬底201的正面形成有第一导电类型外延层202；
S2：于所述外延层202中形成至少一嵌于所述外延层202中的沟槽栅结构203，所述沟槽栅结构203包括屏蔽栅极层2033、栅介质层2036和至少一个多晶硅栅极2037以及金属硅化物层2038，其中，所述多晶硅栅极2037与所述屏蔽栅极层2033之间通过层间氧化层2035隔离，所述至少一个多晶硅栅极2037位于所述屏蔽栅极层2033的上方，所述金属硅化物层2038覆盖所述多晶硅栅极2037的上表面并与所述栅介质层2036齐平；
S3：于所述外延层202的上表面进行第二导电类型的离子注入，形成体区204，并对所述体区204的上表面进行第一导电类型的离子注入，形成源区205；
S4：于所述源区205的顶部以及所述金属硅化物层2038的顶部形成层间介质层206，并对所述层间介质层206、所述源区205和所述体区204进行刻蚀，形成多个贯穿所述层间介质层206和所述源区205且显露所述体区204的接触孔2061；
S5：于所述层间介质层206上沉积金属形成源极金属层207，且所述源极金属层207填充所述接触孔2061。
以下结合附图对有关所述屏蔽栅沟槽型MOS器件结构的制备方法做进一步的介绍，具体如下：
在步骤S1中，请参阅图2和图3，提供一具有第一导电类型的衬底201，所述衬底201的正面形成有第一导电类型外延层202。
具体的，所述第一导电类型包括N型或P型中的一种，所述第二导电类型包括N型或P型中的一种，且所述第一导电类型与所述第二导电类型的导电类型相反。本实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
具体的，如图3所示，为所述衬底201的一种剖面结构示意图，所述衬底201为第一导电类型，且所述衬底201正面的形成有第一导电类型的外延层202。
优选地，衬底201及外延层202的掺杂浓度依次降低，其中，衬底201为重掺杂，外延层202为轻掺杂。
在步骤S2中，请参阅图2、图4至图9，于所述外延层202中形成至少一嵌于所述外延层202中的沟槽栅结构203，所述沟槽栅结构203包括屏蔽栅极层2033、栅介质层2036和至少一个多晶硅栅极2037以及金属硅化物层2038，其中，所述多晶硅栅极2037与所述屏蔽栅极层2033之间通过层间氧化层2035隔离，所述至少一个多晶硅栅极2037位于所述屏蔽栅极层2033的上方，所述金属硅化物层2038覆盖所述多晶硅栅极2037的上表面并与所述栅介质层2036齐平。
具体的，如图4所示，先对外延层202进行刻蚀工艺，以形成若干个相互平行的深沟槽2031，包括以下步骤：先于外延层202的上表面形成图案化的第一遮蔽层(图中未示出)；然后，基于图案化的所述第一遮蔽层进行刻蚀工艺形成若干个相互平行的深沟槽2031，其中，形成深沟槽2031的方法包括干法刻蚀、湿法刻蚀或者其他适合的方法。
具体的，形成第一遮蔽层及图案化第一遮蔽层为本领域技术人员所熟知的常规技术手段，此处不再赘述。
然后，于所述深沟槽2031内形成第一介电层2032和屏蔽栅极层2033，其中，所述第一介电层2032覆盖所述深沟槽2031的两侧壁和底壁以及外延层202的上表面，如图5所示，为形成第一介电层2032和屏蔽栅极层2033后的剖面结构示意图，形成第一介电层2032和屏蔽栅极层2033的方法包括化学气相沉积、物理气相沉积或者其他适合的方法，形成屏蔽栅极层2033包括以下步骤：将多晶硅填充满深沟槽2031并覆盖第一介电层2032，以得到具有一定厚度的屏蔽栅极层2033，在形成屏蔽栅极层2033之后，还要对屏蔽栅极层2033进行刻蚀形成第一开口，或者对屏蔽栅极层2033两侧的第一介电层2032进行局部刻蚀形成两个第二开口，以使所屏蔽栅极层2033的上表面低于外延层202的上表面。
具体的，对屏蔽栅极层2033进行刻蚀形成第一开口的方法包括干法刻蚀、湿法刻蚀、化学机械研磨或者其他适合的方法，对屏蔽栅极层2033两侧的第一介电层2032进行局部刻蚀形成两个第二开口的方法包括干法刻蚀、湿法刻蚀或者其他适合的方法。
具体的，当对屏蔽栅极层2033进行刻蚀形成第一开口时，还要去除外延层202上及第一开口内的第一介电层2032，在所述外延层202上及第一开口的两侧壁形成栅介质层2036以及在所述第一开口的底部形成层间氧化层2035。
具体的，在去除多余的第一介电层2032后，在外延层202的上表面及第一开口的两侧壁重新形成栅介质层2036并在第一开口的底壁形成层间氧化层2035。如图6所示，为在第一开口形成栅介质层2036和层间氧化层2035后的剖面结构示意图，形成栅介质层2036的方法包括热氧化法、化学气相沉积、物理气相沉积或者其他适合的方法，形成层间氧化层2035的方法包括热氧化法、HDP工艺或者其他适合的方法，此外，形成的层间氧化层2035覆盖屏蔽栅极层2033，形成的栅介质层2036覆盖层间氧化层2035、第一开口的两侧壁上。具体的，当对第一介电层2032进行局部刻蚀形成第二开口时，此时，无需去除屏蔽栅极层2033两侧的第一介电层2032，对屏蔽栅极层2033两侧的第一介电层2032进行局部刻蚀形成两个第二开口，然后在两个第二开口内沉积多晶硅形成多晶硅栅极2037，使得多晶硅栅极2037与屏蔽栅极层2033部分重叠，在屏蔽栅极层2033上方的第一开口内形成层间氧化层2035，使得多晶硅栅极2037与屏蔽栅极层2033之间通过层间氧化层2035隔离。
优选地，栅介质层2036的厚度可以小于第一介电层2032的厚度。在满足所述MOS器件结构的性能的情况下，栅介质层2036的厚度可根据实际情况进行选择，在此不作限制。
其次，在第一开口或者第二开口内沉积形成多晶硅栅极2037，其中，多晶硅栅极2037填满第一开口或者第二开口并与屏蔽栅极层2033通过层间氧化层2035实现隔离。
具体的，如图7所示，为形成的一种多晶硅栅极2037后的剖面结构示意图，形成多晶硅栅极2037包括以下步骤：形成填充第一开口并覆盖栅介质层2036表面的多晶硅栅极2037；形成多晶硅栅极2037的方法包括化学气相沉积、物理气相沉积或者其他适合的方法，以得到具有一定厚度的多晶硅栅极2037，且多晶硅栅极2037位于屏蔽栅极层2033的正上方且与屏蔽栅极层2033通过层间氧化层2035实现隔离。
在一些实施例中，如图8所示，为形成的另一种多晶硅栅极2037后的剖面结构示意图，形成多晶硅栅极2037包括以下步骤：形成填充两个第二开口的多晶硅栅极2037并在第一开口内形成层间氧化层2035；形成多晶硅栅极2037的方法包括化学气相沉积、物理气相沉积或者其他适合的方法，以得到具有一定厚度的多晶硅栅极2037，且两个多晶硅栅极2037与屏蔽栅极层2033通过层间氧化层2035实现隔离，两个多晶硅栅极2037与屏蔽栅极层2033部分重叠并关于屏蔽栅极层2033对称分布。为使得本发明描述的内容易于理解，在本实施例中以多晶硅栅极2037位于屏蔽栅极层2033的正上方为例进行描述。
优选地，多晶硅栅极2037的厚度小于屏蔽栅极层2033的厚度。在满足所述MOS器件结构性能的前提下，多晶硅栅极2037的厚度可根据实际情况进行选择，在此不作限制。
具体的，对多晶硅栅极2037进行刻蚀，以使第一开口内的多晶硅栅极2037的上表面低于外延层202的上表面。
具体的，在第一开口内形成多晶硅栅极2037之后，还要对其进行刻蚀，以去除第一开口中预设一定厚度的多晶硅栅极2037，使得多晶硅栅极2037的上表面低于外延层202的上表面，去除多晶硅栅极2037的方法包括干法刻蚀、湿法刻蚀、化学机械研磨或者其他适合的方法。
请参阅图9，于第一开口内的多晶硅栅极2037的上表面形成金属硅化物层2038，金属硅化物层2038覆盖多晶硅栅极2037层并与栅介质层2036齐平设置。
具体的，如图9所示，于多晶硅栅极2037的上表面进行金属硅化物工艺形成金属硅化物层2038，金属硅化物层2038位于第一开口内并与栅介质层2036齐平设置。
优选地，金属硅化物层2038的厚度小于多晶硅栅极2037的厚度，金属硅化物层2038的厚度为，例如，可以为/>或/>。金属硅化物层2038的厚度可根据实际情况进行选择，在此不作限制。
在步骤S3中，请参阅图2和图10，于所述外延层202的上表面进行第二导电类型的离子注入，形成体区204，并对所述体区204的上表面进行第一导电类型的离子注入，形成源区205。
具体的，形成体区204的方法包括离子注入或者其他适合的方法。形成第一导电类型的源区205位于体区204的上方，源区205的底面低于多晶硅栅极2037的上表面且金属硅化物层2038的顶部与源区205的顶部齐平。如图10所示，其为形成源区205和体区204后的剖面结构示意图，形成源区205的方法包括离子注入或者其他适合的方法。
在步骤S4中，请参阅图2和图11，于所述源区205的顶部以及所述金属硅化物层2038的顶部形成层间介质层206，并对所述层间介质层206、所述源区205和所述体区204进行刻蚀，形成多个贯穿所述层间介质层206和所述源区205且显露所述体区204的接触孔2061。
具体的，于所述源区205的顶部以及所述金属硅化物层2038的顶部形成层间介质层206，所述层间介质层206中设置有多个贯穿所述层间介质层206和所述源区205且显露所述体区204的接触孔2061。
具体的，形成层间介质层206的方法包括化学气相沉积、物理气相沉积或者其他适合的方法。
具体的，形成接触孔2061包括以下步骤：于层间介质层206的上表面形成图案化的第二遮蔽层(图中未示出)；基于图案化的第二遮蔽层形成接触孔2061。
具体的，形成第二遮蔽层及图案化第二遮蔽层为本领域技术人员所熟知的常规技术手段，此处不再赘述。
具体的，形成接触孔2061的方法包括干法刻蚀、湿法刻蚀或者其他适合的方法。
具体的，形成接触孔2061之后，形成源极金属层207之前，还包括在接触孔2061的底部形成第二导电类型的接触区2062的步骤。
具体的，形成接触区2062的方法包括离子注入或者其他适合的方法。
在步骤S5中，请参阅图2和图12，于所述层间介质层206上沉积金属形成源极金属层207，且所述源极金属层207填充所述接触孔2061。
具体的，如图13所示，为所述屏蔽栅沟槽型MOS器件结构的剖面结构示意图，在层间介质层206上沉积金属形成源极金属层207，且源极金属层207填充接触孔2061，形成源极金属层207的方法包括化学气相沉积法、物理气相沉积法或者其他适合的方法。
具体的，所述MOS器件中还形成有缓冲层(图中未示出)、漏极(图中未示出)及栅极(图中未示出)，其中，所述缓冲层位于所述衬底201的背面；所述漏极与所述缓冲层电连接；所述栅极与所述多晶硅栅极2037层电连接。
本实施例的屏蔽栅沟槽型MOS器件结构的制备方法中，通过在多晶硅栅极2037上设置金属硅化物层2038，并调控金属硅化物层2038的厚度，既保证了优良的接触界面特性，又降低了器件的栅极电阻，提升器件的开关速度和截止频率，还能减小器件的静态损耗，且其制备工艺相对简单，可与常规的MOS器件制备工艺相兼容，降低了生产成本，提高了生产效率，具有高度产业价值。
实施例二
本实施例提供一种屏蔽栅沟槽型MOS器件结构，如图13所示，为屏蔽栅沟槽型MOS器件结构的剖面结构示意图，所述屏蔽栅沟槽型MOS器件结构包括：第一导电类型的衬底201以及设置于所述衬底201正面的具有第一导电类型的外延层202；至少一沟槽栅结构203，嵌于所述外延层202中，所述沟槽栅结构203包括屏蔽栅极层2033、栅介质层2036和至少一个多晶硅栅极2037以及金属硅化物层2038，其中，所述多晶硅栅极2037与所述屏蔽栅极层2033之间通过层间氧化层2035隔离，所述至少一个多晶硅栅极2037位于所述屏蔽栅极层2033的上方，所述金属硅化物层2038覆盖所述多晶硅栅极2037的上表面并与所述栅介质层2036齐平；第二导电类型体区204，位于所述外延层202的上方并与所述沟槽栅结构203的侧壁邻接，且所述体区204的底面高于所述多晶硅栅极2037的底面；第一导电类型源区205，位于所述体区204的上方，且所述源区205的底面低于所述多晶硅栅极2037的上表面；层间介质层206，位于所述源区205的上表面且覆盖所述金属硅化物层2038和所述栅介质层2036，所述层间介质层206中设置有多个贯穿所述层间介质层206和所述源区205且底部显露所述体区204的接触孔2061；源极金属层207，所述源极金属层207设置于所述层间介质层206上并填充所述接触孔2061。
具体的，所述第一导电类型包括N型或P型中的一种，所述第二导电类型包括N型或P型中的一种，且所述第一导电类型与所述第二导电类型的导电类型相反。本实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
具体的，在本实施例中，所述衬底201为第一导电类型衬底201，衬底201正面形成有第一导电类型的外延层202。
具体的，所述衬底201的材质包括硅、锗硅、碳化硅、氮化镓或其它合适的半导体材料。
在本实施例中，在保证所述MOS器件结构的性能的情况下，所述衬底201的形状、厚度及尺寸可根据实际情况进行选择，在此不作限制；所述外延层202的厚度及尺寸可根据实际情况进行选择，在此不作限制。
具体的，在保证所述MOS器件结构的性能的情况下，所述衬底201的掺杂浓度可根据实际情况进行选择，在此不作限制；所述外延层202的掺杂浓度可根据实际情况进行选择，在此不作限制，但衬底201的掺杂浓度大于外延层202的掺杂浓度。
具体的，在本实施例中，所述MOS器件结构中设置有两个沟槽栅结构203。当然，在保证所述MOS器件结构的性能的情况下，沟槽栅结构203的实际数量可根据实际情况进行选择，在此不作限制。
具体的，深沟槽2031自外延层202的顶面开口并向下延伸。
具体的，在满足所述MOS器件结构的性能的情况下，深沟槽2031的形状、开口尺寸、深度及数量可根据实际情况进行选择，在此不作限制。这里的深度指的是深沟槽2031的开口到深沟槽2031的底面之间的垂直距离。
作为示例，沟槽栅结构203包括屏蔽栅极层2033和第一介电层2032，具体的，第一介电层2032的材质包括氧化硅、氮化硅或者其他适合的介电材料。
具体的，在满足所述MOS器件结构的性能的情况下，第一介电层2032的厚度可根据实际情况进行选择，在此不作限制。这里的厚度指的是第一介电层2032与深沟槽2031内壁相接触的表面到第一介电层2032与屏蔽栅极层2033相接触的表面之间的垂直距离。
具体的，屏蔽栅极层2033的材质包括多晶硅或者其他适合的半导体材料。
具体的，在满足所述MOS器件结构的性能的情况下，屏蔽栅极层2033的高度、尺寸及形状可根据实际情况进行选择，在此不作限制。
具体的，层间氧化层2035的材质包括氧化硅或者其他适合的介电材料。
具体的，在满足所述MOS器件结构的性能的情况下，层间氧化层2035的厚度可根据实际情况进行选择，在此不作限制。
作为示例，所述多晶硅栅极2037的数量为一个，且所述多晶硅栅极2037位于所述屏蔽栅极层2033的正上方。
具体的，多晶硅栅极2037位于屏蔽栅极层2033的正上方并通过层间氧化层2035隔离，且多晶硅栅极2037与衬底201之间设有栅介质层2036，栅介质层2036的材质包括氧化硅或者其他适合的介电材料。
具体的，在满足所述MOS器件结构的性能的情况下，栅介质层2036的厚度可根据实际情况进行选择，在此不作限制。
具体的，多晶硅栅极2037的材质包括多晶硅或者其他适合的导电材料。
具体的，在满足所述MOS器件结构的性能的情况下，多晶硅栅极2037的高度及形状可根据实际情况进行选择，在此不作限制。这里的高度指的是多晶硅栅极2037的上表面到多晶硅栅极2037的下表面的垂直距离，但多晶硅栅极2037的厚度小于屏蔽栅极层2033的厚度。
具体的，金属硅化物层2038的材质包括硅化钴或者其他适合的导电材料。
具体的，在满足所述MOS器件结构的性能的情况下，金属硅化物层2038的高度及形状可根据实际情况进行选择，在此不作限制。
在本实施例中，所述金属硅化物层2038的厚度为例如，可以为 且金属硅化物层2038的顶面与源区205的顶部齐平。由于金属硅化物层2038的电阻要小于多晶硅栅极2037层的电阻，从而能够降低栅极电阻，进而降低器件的导通电阻，提升了器件的开关速度，还能减小器件的静态损耗。
具体的，体区204的底面高于多晶硅栅极2037层的下表面且不高于多晶硅栅极2037层的上表面，源区205的底面低于多晶硅栅极2037层的上表面。
具体的，在保证所述MOS器件结构的性能且源区205的底面低于多晶硅栅极2037层的上表面的情况下，源区205的厚度可以根据实际情况进行选择，这里不作限制。这里的厚度是指源区205的底面到源区205的顶面之间的距离。
具体的，所述层间介质层206覆盖覆盖金属硅化物层2038和栅介质层2036以及源区205。
具体的，所述层间介质层206的材质包括氧化硅、氮化硅或者其他适合的介电材料。在满足所述MOS器件结构性能的情况下，层间介质层206的厚度可以根据实际情况进行选择，这里不作限制。这里的厚度指的是层间介质层206上表面到层间介质层206下表面的垂直距离。
具体的，在保证所述MOS器件结构性能及接触孔2061的底部显露出体区204的情况下，接触孔2061的数量、开口尺寸及深度可以根据实际情况进行选择，这里不作限制。这里的深度指的是接触孔2061的开口处到接触孔2061的底部之间的距离。
作为示例，所述MOS器件结构还设有第二导电类型接触区2062、缓冲层、漏极及栅极，其中，所述第二导电类型接触区2062位于所述接触孔2061的底部；所述缓冲层位于所述衬底201的背面；所述漏极与所述缓冲层电连接；所述栅极与所述多晶硅栅极2037层电连接。
具体的，所述源极金属层207的材质包括钛、氮化钛、银、金、铜、铝、钨或者其他适合的导电材料。
具体的，所述源金属层极填充所述接触孔2061并与所述接触孔2061形成欧姆接触。
具体的，在满足所述MOS器件结构的性能及源极金属层207与第二导电类型接触区2062形成欧姆接触的情况下，第二导电类型接触区2062的掺杂浓度及尺寸可根据实际情况进行选择，在此不作限制。
具体的，所述缓冲层与所述漏极形成欧姆接触。
具体的，在保证所述MOS器件结构的性能的情况下，缓冲层的掺杂浓度及尺寸可根据实际情况进行选择，在此不作限制。
具体的，漏极的材质包括钛、氮化钛、银、金、铜、铝、钨或者其他适合的导电材料。
具体的，栅极的材质包括钛、氮化钛、银、金、铜、铝、钨或者其他适合的导电材料。
本实施例的屏蔽栅沟槽型MOS器件结构，通过在多晶硅栅极2037层上设置金属硅化物层2038，并调控金属硅化物层2038的厚度，既保证了优良的接触界面特性，又降低了器件的栅极电阻，提升器件的开关速度和截止频率，还能减小器件的静态损耗，实现了降低器件的导通电阻，从而提升了器件的开关性能，具有高度产业价值。
实施例三
本实施例提供一种屏蔽栅沟槽型MOS器件结构，如图14所示，为本实施例中的屏蔽栅沟槽型MOS器件结构的剖面结构示意图，本实施例与实施例二的不同之处在于，所述多晶硅栅极2037的数量为两个，且所述多晶硅栅极2037关于所述屏蔽栅极层2033对称分布并与所述屏蔽栅极层2033部分重叠。
具体的，如图14所示，在屏蔽栅极层2033的两侧设有对称分布的第二开口，在第二开口内形成多晶硅栅极2037，此时，多晶硅栅极2037与屏蔽栅极层2033部分重叠，在多晶硅栅极2037的上方形成金属硅化物层2038，通过调控金属硅化物层2038的厚度，降低器件的栅极电阻，提升器件的开关速度和截止频率。
综上所述，本发明的屏蔽栅沟槽型MOS器件结构及其制备方法，通过在多晶硅栅极层上设置金属硅化物层，并调控金属硅化物层的厚度，从而降低了器件的栅极电阻，既保证了优良的接触界面特性，又降低了器件的栅极电阻，提升器件的开关速度和截止频率，还能减小器件的静态损耗，实现了降低器件的导通电阻，从而提升了器件的开关性能，且其制备工艺相对简单，可与常规的MOS器件制备工艺相兼容，降低了生产成本，提高了生产效率，具有高度产业价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种屏蔽栅沟槽型MOS器件结构的制备方法，其特征在于，包括以下步骤：
提供一具有第一导电类型的衬底，所述衬底的正面形成有第一导电类型外延层；
于所述外延层中形成至少一嵌于所述外延层中的沟槽栅结构，所述沟槽栅结构包括屏蔽栅极层、栅介质层和至少一个多晶硅栅极以及金属硅化物层，其中，所述多晶硅栅极与所述屏蔽栅极层之间通过层间氧化层隔离，所述至少一个多晶硅栅极位于所述屏蔽栅极层的上方，所述金属硅化物层覆盖所述多晶硅栅极的上表面并与所述栅介质层齐平；
于所述外延层的上表面进行第二导电类型的离子注入，形成体区，并对所述体区的上表面进行第一导电类型的离子注入，形成源区；
于所述源区的顶部以及所述金属硅化物层的顶部形成层间介质层，并对所述层间介质层、所述源区和所述体区进行刻蚀，形成多个贯穿所述层间介质层和所述源区且显露所述体区的接触孔；
于所述层间介质层上沉积金属形成源极金属层，且所述源极金属层填充所述接触孔。
2.根据权利要求1所述的屏蔽栅沟槽型MOS器件结构的制备方法，其特征在于：形成所述源极金属层之后，还包括形成缓冲层、漏极和栅极的步骤，其中，所述缓冲层位于所述衬底的背面，所述漏极与所述缓冲层电连接，所述栅极与所述多晶硅栅极电连接。
3.根据权利要求2所述的屏蔽栅沟槽型MOS器件结构的制备方法，其特征在于：所述多晶硅栅极的数量为两个，且所述多晶硅栅极关于所述屏蔽栅极层对称分布并与所述屏蔽栅极层部分重叠。
4.根据权利要求2所述的屏蔽栅沟槽型MOS器件结构的制备方法，其特征在于：所述多晶硅栅极的数量为一个，且所述多晶硅栅极位于所述屏蔽栅极层的正上方。
5.根据权利要求3～4任意一项所述的屏蔽栅沟槽型MOS器件结构的制备方法，其特征在于：所述多晶硅栅极层的厚度小于所述屏蔽栅极层的厚度且所述金属硅化物层的厚度小于所述多晶硅栅极层的厚度。
6.根据权利要求5所述的屏蔽栅沟槽型MOS器件结构的制备方法，其特征在于：所述金属硅化物层的厚度为且所述金属硅化物层的顶部与所述源区的顶部齐平。
7.根据权利要求6所述的屏蔽栅沟槽型MOS器件结构的制备方法，其特征在于：所述衬底及所述外延层的掺杂浓度依次降低，其中，所述衬底为重掺杂，所述外延层为轻掺杂。
8.一种屏蔽栅沟槽型MOS器件结构，其特征在于,包括:
第一导电类型的衬底以及设置于所述衬底正面的具有第一导电类型的外延层；
至少一沟槽栅结构，嵌于所述外延层中，所述沟槽栅结构包括屏蔽栅极层、栅介质层和至少一个多晶硅栅极以及金属硅化物层，其中，所述多晶硅栅极与所述屏蔽栅极层之间通过层间氧化层隔离，所述至少一个多晶硅栅极位于所述屏蔽栅极层的上方，所述金属硅化物层覆盖所述多晶硅栅极的上表面并与所述栅介质层齐平；
第二导电类型体区，位于所述外延层的上方并与所述沟槽栅结构的侧壁邻接，且所述体区的底面高于所述多晶硅栅极的底面；
第一导电类型源区，位于所述体区的上方，且所述源区的底面低于所述多晶硅栅极的上表面；
层间介质层，位于所述源区的上表面且覆盖所述金属硅化物层和所述栅介质层，所述层间介质层中设置有多个贯穿所述层间介质层和所述源区且底部显露所述体区的接触孔；
源极金属层，所述源极金属层设置于所述层间介质层上并填充所述接触孔。
9.根据权利要求8所述的屏蔽栅沟槽型MOS器件结构，其特征在于：所述MOS器件结构还包括有第二导电类型接触区、缓冲层、漏极及栅极，其中，所述第二导电类型接触区位于所述接触孔的底部；所述缓冲层位于所述衬底的背面；所述漏极与所述缓冲层电连接；所述栅极与所述多晶硅栅极电连接。
10.根据权利要求9述的屏蔽栅沟槽型MOS器件结构，其特征在于：所述多晶硅栅极的数量为两个，且所述多晶硅栅极关于所述屏蔽栅极层对称分布并与所述屏蔽栅极层部分重叠。
11.根据权利要求9述的屏蔽栅沟槽型MOS器件结构，其特征在于：所述多晶硅栅极的数量为一个，且所述多晶硅栅极位于所述屏蔽栅极层的正上方，所述多晶硅栅极层的厚度小于所述屏蔽栅极层的厚度。
12.根据权利要求10～11任意一项的屏蔽栅沟槽型MOS器件结构，其特征在于：所述多晶硅栅极层的厚度小于所述屏蔽栅极层的厚度且所述金属硅化物层的厚度小于所述多晶硅栅极层的厚度。
13.根据权利要求12所述的屏蔽栅沟槽型MOS器件结构，其特征在于：所述金属硅化物层的厚度为且所述金属硅化物的顶面与所述源区的顶部齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310897820.4A CN116913780A (zh) | 2023-07-20 | 2023-07-20 | 一种屏蔽栅沟槽型mos器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310897820.4A CN116913780A (zh) | 2023-07-20 | 2023-07-20 | 一种屏蔽栅沟槽型mos器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116913780A true CN116913780A (zh) | 2023-10-20 |
Family
ID=88356187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310897820.4A Pending CN116913780A (zh) | 2023-07-20 | 2023-07-20 | 一种屏蔽栅沟槽型mos器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116913780A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117316994A (zh) * | 2023-11-29 | 2023-12-29 | 深圳基本半导体有限公司 | 一种碳化硅半导体mosfet器件及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100123220A1 (en) * | 2008-11-14 | 2010-05-20 | Burke Peter A | Trench shielding structure for semiconductor device and method |
| US20100123187A1 (en) * | 2008-11-14 | 2010-05-20 | Burke Peter A | Contact structure for semiconductor device having trench shield electrode and method |
| CN101728266A (zh) * | 2008-10-15 | 2010-06-09 | 尼克森微电子股份有限公司 | 沟渠式功率半导体的制作方法 |
| US20100244126A1 (en) * | 2009-03-27 | 2010-09-30 | Purtell Robert J | Structure and Method for Forming a Salicide on the Gate Electrode of a Trench-Gate FET |
| CN102034712A (zh) * | 2009-09-23 | 2011-04-27 | 万国半导体股份有限公司 | 在带有三掩膜屏蔽栅工艺的沟槽中直接接触 |
| CN102800704A (zh) * | 2012-08-29 | 2012-11-28 | 上海宏力半导体制造有限公司 | 沟槽式mos晶体管及其制造方法、集成电路 |
| US8648412B1 (en) * | 2012-06-04 | 2014-02-11 | Semiconductor Components Industries, Llc | Trench power field effect transistor device and method |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN114267730A (zh) * | 2021-12-09 | 2022-04-01 | 华虹半导体(无锡)有限公司 | Trench MOS器件的制造方法及结构 |
-
2023
- 2023-07-20 CN CN202310897820.4A patent/CN116913780A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101728266A (zh) * | 2008-10-15 | 2010-06-09 | 尼克森微电子股份有限公司 | 沟渠式功率半导体的制作方法 |
| US20100123220A1 (en) * | 2008-11-14 | 2010-05-20 | Burke Peter A | Trench shielding structure for semiconductor device and method |
| US20100123187A1 (en) * | 2008-11-14 | 2010-05-20 | Burke Peter A | Contact structure for semiconductor device having trench shield electrode and method |
| US20100244126A1 (en) * | 2009-03-27 | 2010-09-30 | Purtell Robert J | Structure and Method for Forming a Salicide on the Gate Electrode of a Trench-Gate FET |
| CN102034712A (zh) * | 2009-09-23 | 2011-04-27 | 万国半导体股份有限公司 | 在带有三掩膜屏蔽栅工艺的沟槽中直接接触 |
| US8648412B1 (en) * | 2012-06-04 | 2014-02-11 | Semiconductor Components Industries, Llc | Trench power field effect transistor device and method |
| CN102800704A (zh) * | 2012-08-29 | 2012-11-28 | 上海宏力半导体制造有限公司 | 沟槽式mos晶体管及其制造方法、集成电路 |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN114267730A (zh) * | 2021-12-09 | 2022-04-01 | 华虹半导体(无锡)有限公司 | Trench MOS器件的制造方法及结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117316994A (zh) * | 2023-11-29 | 2023-12-29 | 深圳基本半导体有限公司 | 一种碳化硅半导体mosfet器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100759937B1 (ko) | 트렌치 ｍｏｓｆｅｔ 디바이스, 및 이러한 트렌치 ｍｏｓｆｅｔ 디바이스를 형성하는 방법 | |
| US5929481A (en) | High density trench DMOS transistor with trench bottom implant | |
| US6432775B2 (en) | Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface | |
| US7015125B2 (en) | Trench MOSFET device with polycrystalline silicon source contact structure | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| KR101210014B1 (ko) | Ｍｏｓ 장치, ｍｏｓ 장치 제조 방법 및 집적 회로 | |
| JP4094945B2 (ja) | トレンチ二重拡散金属酸化膜半導体セル | |
| JP2013258327A (ja) | 半導体装置及びその製造方法 | |
| WO2004061975A1 (en) | Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same | |
| US8513712B2 (en) | Method and apparatus for forming a semiconductor gate | |
| CN111200018B (zh) | 半导体器件及半导体器件制备方法 | |
| CN114038914A (zh) | 双重耐压半导体功率器件及其制备方法 | |
| US20130011985A1 (en) | Shallow-trench cmos-compatible super junction device structure for low and medium voltage power management applications | |
| CN116913780A (zh) | 一种屏蔽栅沟槽型mos器件结构及其制备方法 | |
| EP3933895B1 (en) | Trench field effect transistor structure, and manufacturing method for same | |
| CN111223931B (zh) | 沟槽mosfet及其制造方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| US8421149B2 (en) | Trench power MOSFET structure with high switching speed and fabrication method thereof | |
| US6913977B2 (en) | Triple-diffused trench MOSFET and method of fabricating the same | |
| CN116313787A (zh) | 带有超结结构的绝缘栅双极型晶体管及其制备方法 | |
| CN114023647A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 | |
| US9214531B2 (en) | Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof | |
| CN112687735A (zh) | 一种屏蔽栅功率器件及其制备方法 | |
| CN104465780B (zh) | 沟槽型场效应晶体管及其制造方法 | |
| CN115910795B (zh) | 一种屏蔽栅功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |