CN114023810B

CN114023810B - 一种L型基区SiC MOSFET元胞结构、器件及制造方法

Info

Publication number: CN114023810B
Application number: CN202210003560.7A
Authority: CN
Inventors: 张文渊; 马鸿铭; 王哲
Original assignee: Beijing Xingan Technology Co ltd
Current assignee: Beijing Xingan Technology Co ltd
Priority date: 2022-01-05
Filing date: 2022-01-05
Publication date: 2022-04-08
Anticipated expiration: 2042-01-05
Also published as: CN114023810A

Abstract

本发明公开了一种L型基区SiC MOSFET元胞结构、器件及其制造方法，包括N⁺⁺型SiC衬底、N^‑型SiC漂移层、P型基区和N⁺型源区，N^‑型SiC漂移层位于N⁺⁺型SiC衬底上方，其中具有源极沟槽和栅极沟槽，在栅极沟槽中具有栅介质层和栅电极；P型基区和N⁺型源区位于源极沟槽和栅极沟槽之间的N^‑型SiC漂移层上，并自下而上排列，在P型基区与N^‑型SiC漂移层之间具有N型电流传导层，P型基区与源极沟槽之间具有源极N⁺型欧姆接触区。本发明的器件结构能够进一步减小导通电阻和栅漏电容，有利于减小导通损耗和开关损耗，提高工作频率，并能够避免P型基区的提前击穿，保证器件可靠性。

Description

一种L型基区SiC MOSFET元胞结构、器件及制造方法

技术领域

本发明涉及晶体管电子器件制备技术领域，尤其涉及一种SiC MOSFET元胞结构、器件及其制造方法。

背景技术

碳化硅（SiC）是一种第三代半导体材料，禁带宽度是硅（Si）这种第一代半导体材料的3倍，临界击穿电场强度是Si的10倍，电子饱和漂移速率是Si的2倍，热导率是Si的3倍，这使得SiC功率半导体器件，特别是SiC MOSFET，具有高温、高压、高频、高效等显著性能优势，在电力电子***中具有广阔应用前景。

SiC MOSFET面临的一个关键挑战是在SiC/SiO₂界面处存在界面态和陷阱电荷对电子的散射效应，导致沟道迁移率较低，导通电阻较大。对此，采用沟槽SiC MOSFET结构可以消除平面SiC MOSFET结构的JFET区域电阻，并可以在纵向晶向上提高沟道迁移率，还可以减小元胞尺寸、增大元胞密度，共同促进导通电阻减小。但沟槽SiC MOSFET结构的栅极沟槽底部存在电场集中效应，导致临界击穿电压降低，栅介质层存在可靠性问题。

为了解决这一问题，一种常用的方法是利用离子注入过程中的横向扩散效应，制备P型基区包覆栅极沟槽底部拐角处的L型基区沟槽SiC MOSFET结构。但传统的L型基区沟槽SiC MOSFET结构会增加一段横向沟道，并压缩电流路径宽度，导致导通电阻增大，还可能在输出特性曲线中出现knee电压。同时，P型基区无法包覆栅极沟槽底部中间位置，此处的电场集中效应依然较严重，且栅漏电容较高，限制了工作频率和***效率的提高。对L型基区沟槽SiC MOSFET的研究需要重点对击穿电压、导通电阻和栅漏电容进行综合考虑。

发明内容

针对以上SiC MOSFET现有技术中的不足，本发明第一方面提供了一种L型基区SiCMOSFET元胞结构，包括：

N⁺⁺型SiC衬底、N^-型SiC漂移层、P型基区和N⁺型源区，上述N^-型SiC漂移层位于上述N⁺⁺型SiC衬底上方，其中上述N^-型SiC漂移层中具有源极沟槽和栅极沟槽，上述源极沟槽底部自下而上分别具有N型电流传导层、P型基区以及源极N⁺型欧姆接触区，在上述P型基区上具有N⁺型源区；

上述P型基区部分位于上述栅极沟槽下部，呈L型包覆上述栅极沟槽底部拐角处，上述N型电流传导层位于上述P型基区和上述N^-型SiC漂移层之间并包覆上述P型基区侧部，同时位于上述栅极沟槽下方，上述源极N⁺型欧姆接触区位于上述源极沟槽的外侧并在上述N⁺型源区下方，在其上形成欧姆接触金属层。

在本发明的第一方面的实施例中，上述栅极沟槽深度为0.3-1.2微米，上述源极沟槽的深度小于上述栅极沟槽的深度。

在本发明的第一方面的实施例中，上述栅极沟槽表面覆盖有栅介质层，上述栅极沟槽内填充有栅电极，上述栅电极为重掺多晶硅。

在本发明的第一方面的实施例中，上述源极N⁺型欧姆接触区的掺杂浓度比上述P型基区的掺杂浓度至少大两个数量级。

在本发明的第一方面的实施例中，上述N型电流传导层的掺杂浓度至少是上述N^-型SiC漂移层掺杂浓度的5倍，至多是上述P型基区掺杂浓度的一半。

在本发明的第一方面的实施例中，上述N⁺型源区和上述P型基区的深度之和大于上述栅极沟槽深度，上述P型基区和上述栅极沟槽的宽度之和大于元胞宽度。

在本发明的第一方面的实施例中，上述栅极沟槽下方的上述P型基区宽度和上述N型电流传导层宽度之和小于上述栅极沟槽宽度。

本发明第二方面提供了一种L型基区SiC MOSFET器件，包括上述的L型基区SiCMOSFET元胞结构。

本发明第三方面提供了L型基区SiC MOSFET元胞结构的制造方法，包括以下步骤：

提供N⁺⁺型SiC衬底，在上述N⁺⁺型SiC衬底上外延生长N^-型SiC漂移层；

采用局部离子注入法，在上述N^-型SiC漂移层上形成N型电流传导层，在上述N型电流传导层中形成P型基区，在上述P型基区中形成源极N⁺型欧姆接触区；

采用局部离子注入法，在上述N^-型SiC漂移层、N型电流传导层、P型基区、源极N⁺型欧姆接触区上形成N⁺型源区；

采用局部刻蚀法，形成穿过上述N⁺型源区并深入上述P型基区的栅极沟槽；

采用热氧化工艺，在上述栅极沟槽中形成栅介质层，采用多晶硅淀积工艺，在上述栅介质层上形成栅电极；

采用局部刻蚀法，形成穿过上述N⁺型源区并深入源极N⁺型欧姆接触区的源极沟槽；

采用淀积工艺在器件上方形成层间介质并将其图形化；

采用淀积工艺在栅极和源极的上方形成加厚金属层。

在本发明的第一方面的实施例中，上述N^-型SiC漂移层的掺杂浓度在2e14-1e16cm^-3之间。

本发明的结构相比较于传统L型基区SiC MOSFET，增加了P型基区外侧的N型电流传导层，掺杂浓度高于N^-型SiC漂移层，有利于减小导通电阻；同时增加了源极沟槽，有利于P型基区与N型电流传导层、N^-型SiC漂移层之间的空间电荷区的横向拓展，加强对栅极沟槽底部电场的屏蔽作用，降低栅介质层中的电场峰值，同时减小栅漏电容。

同时，本发明考虑L型基区沟槽SiC MOSFET的独特深基区设计，源极沟槽外侧的源极欧姆接触区不与N^-型SiC漂移层直接接触，将其掺杂类型由P⁺变为N⁺，避免了器件导通时，源极欧姆接触区中的空穴大量注入到电流路径中，有利于进一步减小导通电阻。此外，与传统双沟槽结构不同，本发明中源极沟槽和栅极沟槽由两次刻蚀工艺分别形成，源极沟槽的深度略低于栅极沟槽的深度，保证了阻断状态下P型基区与N型电流传导层、N^-型SiC漂移层之间的空间电荷区有足够的纵向拓展空间，避免L型基区的提前击穿。

附图说明

图1 为传统L型基区SiC MOSFET结构示意图；

图2为本发明一个实施例的L型基区SiC MOSFET结构示意图；

图3为本发明一个实施例与传统L型基区SiC MOSFET在漏电压为1000V时的电场分布对比；

图4 为本发明一个实施例与传统L型基区SiC MOSFET在栅电压为20V时的输出特性曲线；

图5为本发明一个实施例与传统L型基区SiC MOSFET开启电压曲线；

图6示出了在N⁺⁺型SiC衬底上生长N^-型SiC漂移层；

图7示出了形成N型电流传导层；

图8示出了形成P型基区；

图9示出了形成源极N⁺型欧姆接触区；

图10示出了形成N⁺型源极；

图11示出了局部刻蚀形成栅极沟槽，并进一步形成栅介质层和栅电极；

图12示出了局部刻蚀形成源极沟槽；

图13示出了形成欧姆接触金属和层间介质；

图14示出了形成加厚金属层。

具体实施方式

下面将参照附图详细说明本发明的实施方式。在各附图中，相同的元件采用相同的附图标记来表示，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

本发明中所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请所述的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参照附图并结合实施例来详细说明本发明。

本发明提供一种L型基区SiC MOSFET结构，其结构如图2所示，包括N⁺⁺型SiC衬底101、N^-型SiC漂移层102、P型基区104和N⁺型源区106，N^-型SiC漂移层102位于N⁺⁺型SiC衬底101上方，其中N^-型SiC漂移层102中具有源极沟槽和栅极沟槽，源极沟槽底部自下而上分别具有N型电流传导层103、P型基区104以及源极N⁺型欧姆接触区105，在P型基区104上具有N⁺型源区106；

P型基区104部分位于栅极沟槽下部，呈L型包覆栅极沟槽底部拐角处，N型电流传导层103位于P型基区104和N^-型SiC漂移层102之间并包覆P型基区104侧部，同时位于栅极沟槽下方，源极N⁺型欧姆接触区105位于源极沟槽的外侧并在N⁺型源区106下方，在其上形成欧姆接触金属层110，欧姆接触层110位于源极N⁺型欧姆接触区105底部以及侧壁，并部分覆盖N⁺型源区106。

其中栅极沟槽深度为0.3-1.2微米，源极沟槽的深度小于栅极沟槽的深度。栅极沟槽表面覆盖有栅介质层107，栅极沟槽内填充有栅电极108，栅电极108为重掺多晶硅。源极N⁺型欧姆接触区105的掺杂浓度比P型基区104的掺杂浓度至少大两个数量级。N型电流传导层103的掺杂浓度至少是N^-型SiC漂移层102掺杂浓度的5倍，至多是P型基区104掺杂浓度的一半。

其中上述N⁺型源区106和P型基区104的深度之和大于栅极沟槽深度，P型基区104和栅极沟槽的宽度之和大于元胞宽度。栅极沟槽下方的P型基区104宽度和N型电流传导层103宽度之和小于栅极沟槽宽度。

进一步在源极N⁺型欧姆接触区105上具有层间介质109，层间隔离介质通常为SiO₂；在所述栅极沟槽和源极沟槽的上方形成加厚金属层111，常用的金属为Al。

本发明的结构相比较于传统L型基区SiC MOSFET，增加了P型基区外侧的N型电流传导层，掺杂浓度高于N^-型SiC漂移层，有利于减小导通电阻；同时增加了源极沟槽，有利于P型基区与N型电流传导层、N^-型SiC漂移层之间的PN结空间电荷区的横向拓展，加强对栅极沟槽底部的屏蔽作用，降低栅介质层中的电场峰值，同时减小栅漏电容。

本发明考虑L型基区沟槽SiC MOSFET的独特深基区设计，源极沟槽外侧的源极欧姆接触区不与N^-型SiC漂移层直接接触，将其掺杂类型由P⁺变为N⁺，避免了源极欧姆接触区中的空穴大量注入到导通电流路径中，有利于进一步减小导通电阻。此外，与传统双沟槽结构不同，本发明中源极沟槽和栅极沟槽由两次刻蚀工艺分别形成，源极沟槽的深度略低于栅极沟槽的深度，保证了阻断状态下P型基区与N型电流传导层、N^-型SiC漂移层之间的空间电荷区有足够的纵向拓展空间，避免L型基区的提前击穿。

作为本发明的一个比较实施例，在该结构中无N型电流传导层、源极沟槽以及源极N⁺型欧姆接触区，对该结构与本发明实施例进行仿真分析，主要的仿真参数如下表所示，仿真结果如图4-图5所示。

表1

从上表中可见，本发明结构相比于传统的L型基区SiC MOSFET，导通电阻显著减小，意味着更低的导通损耗，knee电压显著降低，意味着更好的输出特性。在漏电压为1000V时，栅介质层中的电场峰值略有减小，意味着栅介质层可靠性的提高。从开启电压曲线来看，本发明结构开启速度快，具有更小的栅漏电容和更低的动态损耗，同时开启后的导通电压低一些，具有更低的静态损耗。通过上述比较实验，本发明实施例的L型基区SiC MOSFET器件具有更加优异的性能。

本发明的另一个实施例中提供一种L型基区SiC MOSFET结构的制造方法，包括以下步骤：

如图6所示，首先提供N⁺⁺型SiC衬底101，掺杂浓度在5e18cm^-3-1e20cm^-3，在N⁺⁺型SiC衬底101上通过外延工艺形成N^-型SiC漂移层102，N^-型SiC漂移层102的掺杂浓度在2e14-1e16cm^-3;

如图7所示，采用局部离子注入法在N^-型SiC漂移层102上形成N型电流传导层103；

如图8所示，采用局部离子注入法，通过改变注入离子的种类、剂量和能量，在所述N型电流传导层103中形成P型基区104，并进一步如图9所示，在P型基区104中形成源极N⁺型欧姆接触区105；

如图10所示，采用局部离子注入法，在N^-型SiC漂移层102、N型电流传导层103、P型基区104、源极N⁺型欧姆接触区105上形成N⁺型源区106；N⁺型源区的离子注入种类通常为N。

如图11所示，采用局部刻蚀法，形成穿过N⁺型源区106并深入P型基区104的栅极沟槽，然后采用热氧化工艺形成栅介质层107，采用多晶硅淀积工艺形成栅电极108，多晶硅的掺杂浓度通常高于1e20cm^-3；

如图12和图13所示，采用局部刻蚀法，形成穿过N⁺型源区106并深入源极N⁺型欧姆接触区105的源极沟槽；源极N⁺型欧姆接触区105上形成第二采用淀积工艺在器件上方形成层间介质109，并将其图形化，层间隔离介质通常为SiO₂；

如图14所示，采用淀积工艺在所述栅极沟槽和源极沟槽的上方形成加厚金属层111，常用的金属为Al。

本发明中源极沟槽和栅极沟槽由两次刻蚀工艺分别形成，源极沟槽的深度略低于栅极沟槽的深度，避免P型基区提前击穿。

应该指出，上述详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语均具有与本申请所属技术领域的普通技术人员的通常理解相同的含义。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种L型基区SiC MOSFET元胞结构，其特征在于，包括：

N⁺⁺型SiC衬底（101）、N^-型SiC漂移层（102）、P型基区（104）和N⁺型源区（106），所述N^-型SiC漂移层（102）位于所述N⁺⁺型SiC衬底（101）上方，其中所述N^-型SiC漂移层（102）中具有源极沟槽和栅极沟槽，所述源极沟槽底部自下而上分别具有N型电流传导层（103）、P型基区（104）以及源极N⁺型欧姆接触区（105），在所述P型基区（104）上具有N⁺型源区（106）；

所述P型基区（104）部分位于所述栅极沟槽下部，与所述栅极沟槽下部直接接触，并呈L型包覆所述栅极沟槽底部拐角处，所述N型电流传导层（103）位于所述P型基区（104）和所述N^-型SiC漂移层（102）之间并包覆所述P型基区（104）侧部，同时位于所述栅极沟槽下方，所述源极N⁺型欧姆接触区（105）位于所述源极沟槽的外侧并在所述N⁺型源区（106）下方，在其上形成欧姆接触金属层（110）。

2.根据权利要求1所述的L型基区SiC MOSFET元胞结构，其特征在于，所述栅极沟槽深度为0.3-1.2微米，所述源极沟槽的深度小于所述栅极沟槽的深度。

3.根据权利要求1所述的L型基区SiC MOSFET元胞结构，其特征在于，所述栅极沟槽表面覆盖有栅介质层（107），所述栅极沟槽内填充有栅电极（108），所述栅电极（108）为重掺多晶硅。

4.根据权利要求1所述的L型基区SiC MOSFET元胞结构，其特征在于，所述源极N⁺型欧姆接触区（105）的掺杂浓度比所述P型基区（104）的掺杂浓度至少大两个数量级。

5.根据权利要求1所述的L型基区SiC MOSFET元胞结构，其特征在于，所述N型电流传导层（103）的掺杂浓度至少是所述N^-型SiC漂移层（102）掺杂浓度的5倍，至多是所述P型基区（104）掺杂浓度的一半。

6.根据权利要求1所述的L型基区SiC MOSFET元胞结构，其特征在于，所述N⁺型源区（106）和所述P型基区（104）的深度之和大于所述栅极沟槽深度，所述P型基区（104）和所述栅极沟槽的宽度之和大于元胞宽度。

7.根据权利要求1所述的L型基区SiC MOSFET元胞结构，其特征在于，所述栅极沟槽下方的所述P型基区（104）宽度和所述N型电流传导层（103）宽度之和小于所述栅极沟槽宽度。

8.一种L型基区SiC MOSFET器件，其特征在于，包括如权利要求1-7中任一项所述的L型基区SiC MOSFET元胞结构。

9.一种如权利要求1-7中任一项所述L型基区SiC MOSFET元胞结构的制造方法，其特征在于，包括以下步骤：

提供N⁺⁺型SiC衬底（101），在所述N⁺⁺型SiC衬底（101）上外延生长N^-型SiC漂移层（102）；

采用局部离子注入法，在所述N^-型SiC漂移层（102）上形成N型电流传导层（103），在所述N型电流传导层（103）中形成P型基区（104），在所述P型基区（104）中形成源极N⁺型欧姆接触区（105）；

采用局部离子注入法，在所述N^-型SiC漂移层（102）、N型电流传导层（103）、P型基区（104）、源极N⁺型欧姆接触区（105）上形成N⁺型源区（106）；

采用局部刻蚀法，形成穿过所述N⁺型源区（106）并深入所述P型基区（104）的栅极沟槽；

采用热氧化工艺，在所述栅极沟槽中形成栅介质层（107），采用多晶硅淀积工艺，在所述栅介质层（107）上形成栅电极（108）；

采用局部刻蚀法，形成穿过所述N⁺型源区（106）并深入源极N⁺型欧姆接触区（105）的源极沟槽；

在源极N⁺型欧姆接触区（105）上及侧壁形成欧姆接触金属层（110），所述欧姆接触金属层（110）部分形成在所述N⁺型源区（106）上；

采用淀积工艺在器件上方形成层间介质（109）并将其图形化；

采用淀积工艺在栅极和源极的上方形成加厚金属层（111）。

10.根据权利要求9所述的L型基区SiC MOSFET元胞结构的制造方法，其特征在于，所述N^-型SiC漂移层（102）的掺杂浓度在2e14-1e16cm^-3之间。