CN116666425B - 一种SiC沟槽型MOSFET器件 - Google Patents

一种SiC沟槽型MOSFET器件 Download PDF

Info

Publication number
CN116666425B
CN116666425B CN202310521199.1A CN202310521199A CN116666425B CN 116666425 B CN116666425 B CN 116666425B CN 202310521199 A CN202310521199 A CN 202310521199A CN 116666425 B CN116666425 B CN 116666425B
Authority
CN
China
Prior art keywords
conductivity type
region
conductive type
gate
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310521199.1A
Other languages
English (en)
Other versions
CN116666425A (zh
Inventor
张腾
黄润华
张跃
李士颜
柏松
杨勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Third Generation Semiconductor Technology Innovation Center
Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd
Original Assignee
Nanjing Third Generation Semiconductor Technology Innovation Center
Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Third Generation Semiconductor Technology Innovation Center, Nanjing Third Generation Semiconductor Technology Innovation Center Co ltd filed Critical Nanjing Third Generation Semiconductor Technology Innovation Center
Priority to CN202310521199.1A priority Critical patent/CN116666425B/zh
Publication of CN116666425A publication Critical patent/CN116666425A/zh
Application granted granted Critical
Publication of CN116666425B publication Critical patent/CN116666425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种SiC沟槽型MOSFET器件，包括第一导电类型SiC衬底、第一导电类型SiC外延层、第二导电类型阱区、栅极沟槽、第一导电类型源区、第二导电类型电场屏蔽区、栅介质、栅电极、隔离介质层、源极欧姆接触、漏极欧姆接触，栅极沟槽位于第一导电类型SiC外延层与第二导电类型阱区中，第一导电类型源区位于第二导电类型阱区中并靠近所述栅极沟槽，第二导电类型阱区的下边界与第一导电类型的下边界沿栅极侧壁方向界定了器件的沟道区。本发明通过将沟道所在的P型阱区和P型电场屏蔽区分割，沟道区高掺杂保障阈值电压、电场屏蔽区低掺杂降低正向导通电阻，同时电场屏蔽区与P型阱区电气联通保障电位与空穴回流。

Description

一种SiC沟槽型MOSFET器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种SiC沟槽型MOSFET器件。
背景技术
电力电子***的发展对半导体器件性能提出了更高的要求，特别是在高温、高频、抗辐照、高压等方面。传统的硅材料器件制作工艺成熟，但材料本身性能限制了硅器件在极端工作环境下的应用。与硅（Si）材料相比，碳化硅（SiC）材料具有更大的禁带宽度、较高的电子饱和漂移速度、较强的抗辐照能力、更高的击穿电场和热导率，使其在电力电子设备、宇航***、高铁牵引设备、军事电子通讯***等领域有着广泛的应用前景。
相比平面栅型SiC MOSFET器件，沟槽型SiC MOSFET器件通过在沟槽侧壁形成沟道，既提高了沟道迁移率，又消除了JFET效应，显著减小了器件导通电阻，同时缩小了原胞尺寸，增大了功率密度。
抑制SiC沟槽MOSFET栅氧底部的强电场是SiC沟槽型MOSFET的一大设计难题。现有的几种方案主要有：双沟槽源极屏蔽、单侧沟道底部屏蔽和沟槽下方P+屏蔽几类。双沟槽源极屏蔽需要较深的源极屏蔽层制作，当原胞缩窄或耐压等级提高时需要更深的源槽以实现屏蔽效果，工艺难度大；单侧非对称沟道则是牺牲了一侧的沟道导电能力从而换取沟槽底部至一则Pwell的联通与电场屏蔽；沟槽底部额外的屏蔽层由于需要连接源极保障空穴回流，需要复杂的工艺步骤。
对比文件1（201910459164.3）采用了双侧L型屏蔽区的方式实现沟槽底部的电场屏蔽，但由于沟道和电场屏蔽层采用同一结构，掺杂浓度直接影响电场屏蔽效果、沟道电阻、阈值电压；且由于沟道较长，沟道电阻较大，难以平衡。
发明内容
技术目的：针对现有技术中的问题，本发明公开了一种SiC沟槽型MOSFET器件，通过将沟道所在的第二导电类型阱区和第二导电类型电场屏蔽区分割，沟道区高掺杂保障阈值电压、第二导电类型电场屏蔽区低掺杂降低正向导通电阻，同时第二导电类型电场屏蔽区与第二导电类型阱区电气联通保障电位与空穴回流，并实现沟槽底部良好的电场屏蔽。
技术方案：为实现上述技术目的，本发明采用以下技术方案。
一种SiC沟槽型MOSFET器件，包括：
第一导电类型SiC衬底；
位于所述第一导电类型SiC衬底之上的第一导电类型SiC外延层；
位于所述第一导电类型SiC外延层之上的第二导电类型阱区；
位于所述第一导电类型SiC外延层与第二导电类型阱区中的栅极沟槽；
位于所述第二导电类型阱区中、靠近所述栅极沟槽的第一导电类型源区，所述第二导电类型阱区的下边界与所述第一导电类型源区的下边界沿所述栅极沟槽侧壁方向界定了器件的沟道区；
位于所述栅极沟槽下部，包裹栅极沟槽两侧底角且与所述第二导电类型阱区底部相接、与第一导电类型SiC外延层顶部相接的第二导电类型电场屏蔽区；
位于所述栅极沟槽内的栅介质；
位于所述栅介质中的栅电极；
位于所述栅电极和栅介质上的隔离介质层；
位于部分所述第二导电类型阱区和部分第一导电类型源区之上、与所述隔离介质层相邻的源极欧姆接触；
位于所述第一导电类型SiC衬底之下的漏极欧姆接触；
覆盖在所述隔离介质层和源极欧姆接触上方的源极加厚金属；
位于所述漏极欧姆接触下方的漏极加厚金属。
优选地，所述沟道区沿栅极沟槽侧壁方向的长度不超过1um。
优选地，所述第二导电类型阱区的平均掺杂浓度为5E15 cm-3~5E17 cm-3，沟道区的平均掺杂浓度为2E16 cm-3~2E17 cm-3。
优选地，所述第二导电类型电场屏蔽区在所述栅极沟槽界面处的平均掺杂浓度为5E15 cm-3~1E16 cm-3。
优选地，所述栅极沟槽底部还设有第一导电类型电流扩展层；所述第一导电类型电流扩展层底部位于第一导电类型SiC外延层之中；第一导电类型电流扩展层平均掺杂浓度5E16 cm-3~1E20 cm-3。
优选地，所述第二导电类型电场屏蔽区的两侧下方设有第二导电类型扩展区。
优选地，所述第二导电类型电场屏蔽区的两侧下方设有第二导电类型高掺杂区，栅极沟槽下方设有第一导电类型高掺杂区，二者构成具有电荷补偿效果的超级结结构。
优选地，所述第二导电类型阱区中远离栅极沟槽的一则设置有第二导电类型重掺杂区。
优选地，所述栅极沟槽底角为圆弧型，第二导电类型电场屏蔽区仅位于栅极沟槽边缘一定距离内，即第二导电类型电场屏蔽区在包裹栅极沟槽底角的同时并横向延伸一定距离，第二导电类型电场屏蔽区包裹在第一导电类型SiC外延层之中。
有益效果：
本发明通过将沟道所在的第二导电类型阱区和第二导电类型电场屏蔽区分割，沟道区高掺杂保障阈值电压、第二导电类型电场屏蔽区低掺杂降低正向导通电阻，同时第二导电类型电场屏蔽区与第二导电类型阱区电气联通保障电位与空穴回流，并实现沟槽底部良好的电场屏蔽。此外，本发明还可采用非均匀掺杂的第二导电类型电场屏蔽区，靠近沟道区域掺杂浓度低、远离沟道区域掺杂浓度高，结合栅极沟槽下方的第一导电类型电场屏蔽层可更好的降低导通电阻，提升器件性能。且本发明与现有工艺兼容，易于实现。
附图说明
图1为实施例1中SiC沟槽型MOSFET器件的结构示意图；
图2为实施例1中SiC沟槽型MOSFET器件的工艺流程图；
图3为实施例2中SiC沟槽型MOSFET器件的结构示意图；
图4为实施例3中SiC沟槽型MOSFET器件的结构示意图；
图5为实施例4中SiC沟槽型MOSFET器件的结构示意图；
图6为实施例5中SiC沟槽型MOSFET器件的结构示意图；
图7为实施例5中SiC沟槽型MOSFET器件的工艺流程图；
其中，1、第一导电类型SiC衬底；2、第一导电类型SiC外延层；3、第二导电类型电场屏蔽区；4、第二导电类型阱区；5、第一导电类型源区；6、刻蚀掩膜；7、栅极沟槽；8、侧墙介质掩膜；9、第一导电类型电流扩展层；10、栅介质；11、栅电极；12、隔离介质层；13、源极欧姆接触；14、漏极欧姆接触；15、源极加厚金属；16、漏极加厚金属；17、第二导电类型扩展区；18、第二导电类型高掺杂区；19、第一导电类型高掺杂区；20、第二导电类型重掺杂区；21、沟道区。
实施方式
以下结合附图和实施例对本发明的一种SiC沟槽型MOSFET器件做进一步的解释和说明。
实施例1
如附图1所示，一种SiC沟槽型MOSFET器件，包括：
第一导电类型SiC衬底1；
位于所述第一导电类型SiC衬底1之上的第一导电类型SiC外延层2；
位于所述第一导电类型SiC外延层2之上的第二导电类型阱区4；
位于所述第一导电类型SiC外延层2与第二导电类型阱区4中的栅极沟槽7；
位于所述第二导电类型阱区4中、靠近所述栅极沟槽7的第一导电类型源区5，所述第二导电类型阱区4的下边界与所述第一导电类型源区5的下边界沿所述栅极沟槽侧壁方向界定了器件的沟道区；
位于所述栅极沟槽7下部，包裹栅极沟槽7两侧底角且与所述第二导电类型阱区4底部相接、与第一导电类型SiC外延层2顶部相接的第二导电类型电场屏蔽区3；
位于所述栅极沟槽7内的栅介质10；
位于所述栅介质10中的栅电极11；
位于所述栅电极11和栅介质10上的隔离介质层12；
位于部分所述第二导电类型阱区4和部分第一导电类型源区5之上、与所述隔离介质层12相邻的源极欧姆接触13；
位于所述第一导电类型SiC衬底1之下的漏极欧姆接触14；
覆盖在所述隔离介质层12和源极欧姆接触13上方的源极加厚金属15；
位于所述漏极欧姆接触14下方的漏极加厚金属16。
所述沟道区沿栅极沟槽7侧壁方向的长度不超过1um；
所述第二导电类型阱区4的平均掺杂浓度为5E15 cm-3~5E17 cm-3，沟道区的平均掺杂浓度为2E16 cm-3~2E17 cm-3；
所述第二导电类型电场屏蔽区3在所述栅极沟槽7相邻处的平均掺杂浓度，也就是指，在栅极沟槽7极近的范围内，如纳米单位范围内的平均掺杂浓度为5E15 cm-3~1E16 cm-3；
所述第二导电类型电场屏蔽区3完全覆盖栅极沟槽7底角0.5um之内的SiC区域；
栅极沟槽7底角为栅极沟槽7下方的左右两个拐角处，第二导电类型电场屏蔽区3不但包裹覆盖栅极沟槽7底角位置，横向上还多覆盖0.5um的区域，即栅极沟槽7宽度超出第一导电类型电流扩展层9宽度1.0um以上。
所述第二导电类型电场屏蔽区3内为非均匀掺杂，在部分或全部区域内，远离栅极沟槽7的位置掺杂浓度高，接近栅极沟槽7的位置掺杂浓度低；当部分区域内远离栅极沟槽7的位置掺杂浓度高、接近栅极沟槽7的位置掺杂浓度低时，剩余的区域可以采用均匀掺杂，也可以采用非均匀掺杂；
本发明采用非均匀掺杂的第二导电类型电场屏蔽区，靠近沟道区掺杂浓度低、远离沟道区掺杂浓度高，结合栅极沟槽下方的第一导电类型电场屏蔽层可更好的降低导通电阻，提升器件性能。
所述栅极沟槽7底部还设有第一导电类型电流扩展层9；所述第一导电类型电流扩展层9底部位于第一导电类型SiC外延层2之中；第一导电类型电流扩展层9平均掺杂浓度5E16 cm-3~1E20 cm-3。
本发明提供的一种SiC沟槽MOSFET结构，通过在栅极沟槽7上部设置高掺杂P型区域，即第二导电类型阱区4保障阈值电压、下部设置包裹栅极沟槽7底角且与上侧第二导电类型阱区4电气联通的低掺杂P型区域，即第二导电类型电场屏蔽区3实现栅极沟槽底部的电场保护。由于下层第二导电类型电场屏蔽区为低掺杂，对正向导通特性影响较小，可以较好的平衡反向阻断和正向导通特性，且与常规工艺兼容，易于实现。
如附图2所示，附图2给出了本发明的一种SiC沟槽型MOSFET器件的制造工艺流程图，附图2包括A-K，并分别与步骤A至步骤K一一对应，具体过程如下：
步骤A、准备第一导电类型SiC衬底1；
步骤B、在第一导电类型SiC衬底1上外延生长第一导电类型SiC外延层2；
步骤C、在第一导电类型SiC外延层2上外延生长第二导电类型电场屏蔽区3；
步骤D、在第二导电类型电场屏蔽区3上外延生长第二导电类型阱区4；
步骤E、在第二导电类型阱区4中通过选择性注入形成第一导电类型源区5；其中，第一导电类型源区5的顶部与第二导电类型阱区4齐平；
步骤F、在步骤E形成的器件表面制备刻蚀掩膜6，并刻蚀栅极沟槽7；所述栅极沟槽7位于步骤E形成的器件中部；栅极沟槽7底部位于第二导电类型电场屏蔽区3之中；
步骤G、在栅极沟槽7的两侧壁上利用侧墙工艺形成侧墙介质掩膜8，并通过第一导电类型离子的垂直注入在栅极沟槽7底部形成第一导电类型电流扩展层9；所述第一导电类型电流扩展层9底部位于第一导电类型SiC外延层2之中；
步骤H、去除刻蚀掩膜6和侧墙介质掩膜8，进行高温载流子激活与晶圆清洗后，在栅极沟槽7中淀积栅介质10与栅电极材料并反刻，形成栅电极11，栅电极材料通常是金属或掺杂多晶硅，反刻后形成最终的栅电极11。栅介质10一般为二氧化硅；
步骤I、在栅电极11上淀积介质并刻蚀，形成隔离介质层12；所述隔离介质层12覆盖在栅电极11、栅介质10上和部分第一导电类型源区5上；
步骤J、在步骤I形成的器件上方和下方分别淀积源极欧姆金属和漏极欧姆金属并退火，形成源极欧姆接触13和漏极欧姆接触14；所述源极欧姆接触13覆盖在部分所述第二导电类型阱区4和部分第一导电类型源区5之上，且与所述隔离介质层12相邻，所述漏极欧姆接触14位于第一导电类型SiC衬底1下方；
步骤K、在步骤J形成的器件上方和下方分别淀积源极加厚金属15和漏极加厚金属16，所述源极加厚金属15覆盖在隔离介质层12和源极欧姆接触13上方，所述漏极加厚金属16位于漏极欧姆接触14下方。
实施例2
如附图3所示，本实施例与实施例1的区别在于第二导电类型电场屏蔽区3的两侧下方设有额外的第二导电类型扩展区17，所述第二导电类型扩展区17宽度通常不超过相邻电场屏蔽区3宽度的1/3，优选的宽度为1um~2um，厚度1um~3um，掺杂浓度5E16cm-3~5E18cm-3，从而可进一步提升电场屏蔽效果，增强体二极管导通能力。
实施例3
如附图4所示，本实施例与实施例1的区别在于第二导电类型电场屏蔽区3的两侧下方设有第二导电类型高掺杂区18，掺杂浓度大致为5E16cm-3~5E17cm-3，栅极沟槽7下方设有第一导电类型高掺杂区19，掺杂浓度大致为5E16cm-3~5E17cm-3，第二导电类型高掺杂区18和第一导电类型高掺杂区19构成具有电荷补偿效果的超级结结构，可实现超级结或半超结结构的高耐压与低导通效果。
实施例4
如附图5所示，本实施例与实施例1的区别在第二导电类型阱区4中远离栅极沟槽7的一则设置有第二导电类型重掺杂区20，掺杂浓度大致为1E19cm-3~1E20cm-3，第二导电类型重掺杂区20用于更好的实现电场屏蔽区的源极联通，并提升体二极管能力。
实施例5
如附图6所示，本实施例与实施例1的区别在于栅极沟槽7底角为圆弧型，第二导电类型电场屏蔽区3仅位于栅极沟槽7边缘一定距离内，且无第一导电类型电流扩展层9。第二导电类型电场屏蔽区3包裹覆盖栅极沟槽7底角位置，并横向延伸一定距离，第二导电类型电场屏蔽区3可以是间隔的两部分，分别包裹栅极沟槽7的两个底角。
对于沟槽MOSFET器件，为保障具备基本的正向导通性能，栅极沟槽是不能全部被第二导电类型屏蔽区包裹的，栅极沟槽必须有与第一导电类型SiC外延层相接的部分，或是与第一导电类型电流扩展层有相接的部分。
基于以上前提条件，本实施例和实施例1为两条不同的路线，实施例1是通过外延第二导电类型电场屏蔽区3，然后制作第一导电类型电流扩展层9，此时因掺杂类型不同，会有补偿效应，高掺杂的第一导电类型电流扩展层9会覆盖掉低掺杂的第二导电类型电场屏蔽区3，从而形成最终的第一导电类型电流扩展层9。本实施例中是利用注入方式形成第二导电类型电场屏蔽区3，避免了第二导电类型外延，同时可以省去第一导电类型电流扩展层9。但同时对于栅极沟槽尺寸和注入工艺控制要求严格，最终形成的第二导电类型电场屏蔽区3的尺寸是根据栅极沟槽尺寸（深宽比）和注入倾角决定。因此实施例1和本实施例相比，虽然流程复杂一些但工艺精度要求低。
本实施例的SiC沟槽型MOSFET器件制造方法如附图7所示，附图7包括A-J，并分别与步骤A至步骤J一一对应，具体包括：
步骤A、准备第一导电类型SiC衬底1；
步骤B、在第一导电类型SiC衬底1上外延生长第一导电类型SiC外延层2；
步骤C、在第一导电类型SiC外延层2上外延生长第二导电类型阱区4；
步骤D、在第二导电类型阱区4中通过选择性注入形成第一导电类型源区5；其中，第一导电类型源区5的顶部与第二导电类型阱区4齐平；
步骤E、在步骤E形成的器件表面制备刻蚀掩膜6，并刻蚀栅极沟槽7；所述栅极沟槽7位于步骤E形成的器件中部；栅极沟槽7底部位于第一导电类型SiC外延层2之中；
步骤F、对栅极沟槽7刻蚀后通过钝化工艺使栅极沟槽7的底角变得圆滑，然后采用倾斜注入工艺分两次注入形成第二导电类型电场屏蔽区3；
步骤G、在栅极沟槽7中淀积栅氧10与栅电极材料并反刻，形成栅电极11；
步骤H、在栅电极11上淀积介质并刻蚀，形成隔离介质层12；所述隔离介质层12覆盖在栅介质10、栅介质10上和部分第一导电类型源区5上；
步骤I、在步骤I形成的器件上方和下方分别淀积源极欧姆金属和漏极欧姆金属并退火，形成源极欧姆接触13和漏极欧姆接触14；所述源极欧姆接触13覆盖在部分所述第二导电类型阱区4和部分第一导电类型源区5之上，且与所述隔离介质层12相邻，所述漏极欧姆接触14位于第一导电类型SiC衬底1下方；
步骤J、在步骤J形成的器件上方和下方分别淀积源极加厚金属15和漏极加厚金属16，所述源极加厚金属15覆盖在隔离介质层12和源极欧姆接触13上方，所述漏极加厚金属16位于漏极欧姆接触14下方。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种SiC沟槽型MOSFET器件，其特征在于，包括：
第一导电类型SiC衬底（1）；
位于所述第一导电类型SiC衬底（1）之上的第一导电类型SiC外延层（2）；
位于所述第一导电类型SiC外延层（2）之上的第二导电类型阱区（4）；所述第二导电类型阱区（4）的平均掺杂浓度为5E15 cm-3~5E17 cm-3，沟道区的平均掺杂浓度为2E16 cm-3~2E17 cm-3；
位于所述第一导电类型SiC外延层（2）与第二导电类型阱区（4）之中的栅极沟槽（7）；
位于所述第二导电类型阱区（4）中、靠近所述栅极沟槽（7）的第一导电类型源区（5），所述第二导电类型阱区（4）的下边界与所述第一导电类型源区（5）的下边界沿所述栅极沟槽侧壁方向界定了器件的沟道区；
位于所述栅极沟槽（7）下部，包裹栅极沟槽（7）两侧底角且与所述第二导电类型阱区（4）底部相接、与第一导电类型SiC外延层（2）顶部相接的第二导电类型电场屏蔽区（3）；所述第二导电类型电场屏蔽区（3）在所述栅极沟槽（7）界面处的平均掺杂浓度为5E15 cm-3~1E16 cm-3；第二导电类型电场屏蔽区（3）仅位于栅极沟槽（7）边缘一定距离内，即第二导电类型电场屏蔽区（3）在包裹栅极沟槽（7）底角的同时并横向延伸一定距离；第二导电类型电场屏蔽区为非均匀掺杂，靠近沟道区掺杂浓度较低 、远离沟道区掺杂浓度较高；所述栅极沟槽（7）底部还设有第一导电类型电流扩展层（9）；所述第一导电类型电流扩展层（9）底部位于第一导电类型SiC外延层（2）之中；栅极沟槽（7）宽度超出第一导电类型电流扩展层（9）宽度1.0微米以上；
位于所述栅极沟槽（7）内的栅介质（10）；
位于所述栅介质（10）中的栅电极（11）；
位于所述栅电极和栅介质（10）（11）上的隔离介质层（12）；
位于部分所述第二导电类型阱区（4）和部分第一导电类型源区（5）之上、与所述隔离介质层（12）相邻的源极欧姆接触（13）；
位于所述第一导电类型SiC衬底（1）之下的漏极欧姆接触（14）；
覆盖在所述隔离介质层（12）和源极欧姆接触（13）上方的源极加厚金属（15）；
位于所述漏极欧姆接触（14）下方的漏极加厚金属（16）。
2.根据权利要求1所述的一种SiC沟槽型MOSFET器件，其特征在于：所述沟道区沿栅极沟槽（7）侧壁方向的长度不超过1微米。
3. 根据权利要求1所述的一种SiC沟槽型MOSFET器件，其特征在于：第一导电类型电流扩展层（9）平均掺杂浓度5E16 cm-3~1E20 cm-3。
4.根据权利要求1所述的一种SiC沟槽型MOSFET器件，其特征在于：所述第二导电类型电场屏蔽区（3）的两侧下方设有第二导电类型扩展区（17）。
5.根据权利要求1所述的一种SiC沟槽型MOSFET器件，其特征在于：所述第二导电类型电场屏蔽区（3）的两侧下方设有第二导电类型高掺杂区（18），栅极沟槽（7）下方设有第一导电类型高掺杂区（19），第二导电类型高掺杂区（18）和第一导电类型高掺杂区（19）构成具有电荷补偿效果的超级结结构。
6.根据权利要求1所述的一种SiC沟槽型MOSFET器件，其特征在于：所述第二导电类型阱区（4）中远离栅极沟槽（7）的一则设置有第二导电类型重掺杂区（20）。
CN202310521199.1A 2023-05-10 2023-05-10 一种SiC沟槽型MOSFET器件 Active CN116666425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310521199.1A CN116666425B (zh) 2023-05-10 2023-05-10 一种SiC沟槽型MOSFET器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310521199.1A CN116666425B (zh) 2023-05-10 2023-05-10 一种SiC沟槽型MOSFET器件

Publications (2)

Publication Number Publication Date
CN116666425A CN116666425A (zh) 2023-08-29
CN116666425B true CN116666425B (zh) 2024-06-21

Family

ID=87719767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310521199.1A Active CN116666425B (zh) 2023-05-10 2023-05-10 一种SiC沟槽型MOSFET器件

Country Status (1)

Country Link
CN (1) CN116666425B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118116810B (zh) * 2024-04-30 2024-07-05 南京第三代半导体技术创新中心有限公司 一种SiC沟槽MOSFET器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536680A (zh) * 2003-04-07 2004-10-13 株式会社东芝 绝缘栅型半导体器件
CN102844867A (zh) * 2011-02-11 2012-12-26 株式会社电装 碳化硅半导体器件及其制造方法
CN113571584A (zh) * 2021-07-01 2021-10-29 南瑞联研半导体有限责任公司 一种SiC MOSFET器件及其制备方法
CN114927559A (zh) * 2022-05-20 2022-08-19 厦门大学 一种新型碳化硅基超结沟槽型mosfet及制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421149B2 (en) * 2011-05-25 2013-04-16 Great Power Semiconductor Corp. Trench power MOSFET structure with high switching speed and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536680A (zh) * 2003-04-07 2004-10-13 株式会社东芝 绝缘栅型半导体器件
CN102844867A (zh) * 2011-02-11 2012-12-26 株式会社电装 碳化硅半导体器件及其制造方法
CN113571584A (zh) * 2021-07-01 2021-10-29 南瑞联研半导体有限责任公司 一种SiC MOSFET器件及其制备方法
CN114927559A (zh) * 2022-05-20 2022-08-19 厦门大学 一种新型碳化硅基超结沟槽型mosfet及制备方法

Also Published As

Publication number Publication date
CN116666425A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN110148629B (zh) 一种沟槽型碳化硅mosfet器件及其制备方法
JP2018186270A (ja) トレンチ下部にオフセットを有するＳｉＣ半導体デバイス
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
CN107658340B (zh) 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
CN109920839B (zh) P+屏蔽层电位可调碳化硅mosfet器件及制备方法
CN116072710B (zh) 双沟槽型SiC MOSFET元胞结构、器件及制备方法
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN113990919A (zh) 碳化硅半导体结构、器件及制备方法
CN116666425B (zh) 一种SiC沟槽型MOSFET器件
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN114023810B (zh) 一种L型基区SiC MOSFET元胞结构、器件及制造方法
CN109904220A (zh) 槽栅型碳化硅mosfet器件及制备方法
CN107731894B (zh) 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法
CN117790570A (zh) 一种半导体功率器件及其制备方法
CN116525683B (zh) 一种深阱型SiC Mosfet器件及制备方法
CN115763562A (zh) 一种高迁移率碳化硅n型ldmos器件
CN114843332B (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
WO2018033034A1 (en) Semiconductor device with hybrid channel configuration
KR20190124894A (ko) 반도체 소자 및 그 제조 방법
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN114203825A (zh) 一种垂直型碳化硅功率mosfet器件及其制造方法
CN113659008A (zh) 具有电场钳位层的匀场器件及其制造方法和应用
CN112164718A (zh) 具有控制栅保护层的分离栅器件及其制造方法
CN116598347B (zh) 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法
US20230163167A1 (en) Semiconductor device including a trench gate structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant