CN109904220A - 槽栅型碳化硅mosfet器件及制备方法 - Google Patents
槽栅型碳化硅mosfet器件及制备方法 Download PDFInfo
- Publication number
- CN109904220A CN109904220A CN201910204391.1A CN201910204391A CN109904220A CN 109904220 A CN109904220 A CN 109904220A CN 201910204391 A CN201910204391 A CN 201910204391A CN 109904220 A CN109904220 A CN 109904220A
- Authority
- CN
- China
- Prior art keywords
- type
- silicon carbide
- gate
- shielded layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 82
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000009826 distribution Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 210000000481 breast Anatomy 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 20
- 230000015556 catabolic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种槽栅型碳化硅MOSFET器件及其制备方法，通过在碳化硅槽栅型MOSFET器件的栅槽底部竖直方向上引入多个不同掺杂浓度的P型屏蔽区域，当在功率器件的漏极施加反向偏压后，多个竖直方向分布的P型屏蔽区域可以使耗尽区扩展，且每一个P型屏蔽区域都可以缓解前一个P型屏蔽区域的电场，降低了传统碳化硅槽栅型MOSFET栅槽底部栅氧化层的尖峰电场强度，提高了器件栅氧可靠性；由于本发明中多个P型屏蔽层分布于栅槽下方竖直方向，对器件正向特性影响较小，同时，多层P型屏蔽区增加了栅槽底部耗尽层厚度，可以有效降低器件的栅漏电容，从而减小了碳化硅槽栅型MOSFET器件的开关损耗。
Description
技术领域
本发明属于功率半导体技术领域，具体是一种涉及提高碳化硅槽栅型MOSFET器件击穿电压的槽栅型碳化硅MOSFET器件及制备方法。
背景技术
碳化硅(Silicon Carbide)材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点，使其在大功率、高温及高频电力电子领域具有广阔的应用前景。
碳化硅MOSFET导通电阻低、开关损耗小更适用于高频工作状态，此外在高温区也有优良的电气特性，逐渐成为新一代主流的低损耗功率器件。碳化硅功率MOSFET器件结构的发展从LDMOS(横向平面双扩散MOSFET)，VVMOS(V型槽MOSFET)到平面VDMOS(垂直双扩散MOSFET)，再到槽栅型MOSFET(Trench MOSFET)。碳化硅槽栅型MOSFET与VDMOS器件相比，导电沟道位于垂直方向，消除了平面VDMOS的寄生JFET电阻，减小了元胞尺寸，使得电流密度显著提高，同时也降低了导通电阻。
与硅相比，碳化硅具有的两个主要优势是禁带宽度宽和雪崩击穿的临界击穿电场大。4H-SiC的临界击穿电场是Si的6—7倍。但是，更高的临界击穿电场导致了碳化硅MOSFET器件在击穿时，栅氧化层中的电场远远大于硅基MOSFET器件氧化层中的电场。根据高斯定理，我们可以得到氧化层中电场与碳化硅表面电场的关系，如下式所示。
其中ES(0)是碳化硅与氧化层交界表面电场的垂直分量。在碳化硅中，ES(0)(或者EOX)比硅中的ES(0)(或者EOX)大6-7倍。同时，氧化层固定电荷QF和界面陷阱电荷QIT会增大氧化层电场。通常认为，为了保证栅氧化层的可靠性，栅氧化层的最大电场不能超过4MV/cm。在碳化硅器件发生击穿时，体内的最大电场强度可以达到3M/cm，由高斯定理得知，栅氧化层的电场超过7M/cm，使得栅氧化层的可靠性大大降低。为了降低器件击穿时候栅氧化层的电场，本发明提出一种栅槽底部带多组P型屏蔽层的保护结构。此结构可以有效降低栅槽底部氧化层的电场强度，提高栅氧可靠性，使器件的反向耐压特性得到明显改善。
发明内容
本发明的目的是提出一种槽栅型碳化硅MOSFET器件，在不对器件的正向特性产生过多影响的情况下，显著提高了碳化硅槽栅型MOSFET的击穿电压。并且在此结构下，器件的栅漏电容也会有一定降低。
为达到上述目的，本发明采用下述技术方案：
一种槽栅型碳化硅MOSFET器件，自下而上包括漏极金属13、漏极金属13上方的N+衬底12、N+衬底12上方的N-漂移区11；所述N-漂移区11的内部中间设有至少三个相互分隔的P型屏蔽层，从下到上分别为第三P型屏蔽层10、第二P型屏蔽层9、第一P型屏蔽层8，各P型屏蔽层之间间隔N-漂移区；最上方的P型屏蔽层上方为栅结构，N-漂移区11上方栅结构的左侧为第一P型基区7、N-漂移区11上方栅结构的右侧为第二P型基区71，第一P型基区7的上方左侧为第一P+欧姆接触区3、上方右侧为第一N+源区4，第二P型基区71的上方左侧为第二N+源区41、上方右侧为第二P+欧姆接触区31；所述第一N+源区4以及第一P+欧姆接触区3上方设有第一源极金属2；所述第二N+源区41以及第二P+欧姆接触区31上方设有第二源极金属21；所述栅结构包括多晶硅6、包围在多晶硅6底部以及侧壁的栅介质5以及设于多晶硅6部分上表面的金属栅电极1；所述第一N+源区4下方，第一P型基区7右侧与包围在多晶硅6侧壁的栅介质5的公共部分为器件第一垂直沟道；所述第二N+源区41下方，第二P型基区71左侧与包围在多晶硅6侧壁的栅介质5的公共部分为器件第二垂直沟道；第一P型基区7与第二P型基区71的厚度均大于第一N+源区4、第二N+源区41以及第一P+欧姆接触区3、第二P+欧姆接触区31的厚度；所述第一P型屏蔽区域层8接源电极。
作为优选方式，所述各P型屏蔽层位于栅结构正下方，并垂直分布。
作为优选方式，所述各P型屏蔽层的宽度为栅槽宽度的0.5～1.5倍。
作为优选方式，所述各P型屏蔽层的掺杂浓度不相同。
作为优选方式，所述各P型屏蔽层之间的间距不同。
作为优选方式，所述P型屏蔽层中，第一P型屏蔽层8接源电极，而第二P型屏蔽层9、第三P型屏蔽层10为浮空的。
作为优选方式，所述P型屏蔽层通过多层外延后的离子注入技术制备。
为实现上述发明目的，本发明还提供一种上述槽栅型碳化硅MOSFET器件的制备方法，包括如下步骤：
(1)在碳化硅N+衬底12上形成一层N-碳化硅外延层；
(2)在前述碳化硅N-外延层上通过离子注入形成第三P型屏蔽层；
(3)在前述碳化硅N-漂移区上外延一层与漂移区相同浓度的N-层，并通过离子注入形成第二P型屏蔽层9；
(4)在前述碳化硅N-漂移区上再次通过外延形成与N-漂移区相同掺杂浓度的一层厚N-层；
(5)在碳化硅N-漂移区上通过铝离子注入形成P型基区；
(6)在碳化硅N-漂移区上通过氮离子注入形成第一N+源区、第二N+源区；
(7)对碳化硅MOSFET进行栅槽的刻蚀；
(8)通过铝离子注入同时形成第一、第二P+欧姆接触区以及栅槽底部的第一P型屏蔽层；
(9)进行碳化硅MOSFET的栅氧生长，形成栅介质5，并采用NO退火工艺提高栅氧质量，降低界面态密度；
(10)进行多晶硅的淀积以及刻蚀，得到完整的多晶硅栅结构；
(11)进行正面金属加厚与图形化，进行Al金属淀积，通过湿法腐蚀的方式获得金属栅电极(1)和第一、第二源极金属。
相对于现有技术，本发明的有益效果为：本发明通过在槽栅型碳化硅MOSFET的栅槽底部竖直方向引入多个不同浓度分布的P型屏蔽层，当在器件漏极施加反向偏压时，栅槽底部由P型屏蔽产生的耗尽区将会扩展，很好地缓解了栅槽底部电场集中问题，提高了器件的可靠性。且由于P型屏蔽仅分布在栅槽底部垂直方向，对器件正向特性影响不大，且可以降低器件的栅漏电容。
附图说明
图1a是常规碳化硅槽栅型MOSFET器件结构示意图，未采取任何栅氧保护措施；
图1b是常规碳化硅槽栅型MOSFET器件结构示意图，采用一层P+用来保护栅氧，提高耐压；
图2是本发明提供的一种槽栅型碳化硅MOSFET器件示意图；
图3是本发明器件在碳化硅N+衬底上形成N-碳化硅外延层后示意图；
图4是本发明器件在碳化硅N-漂移区上通过离子注入形成第三P型屏蔽层示意图；
图5是本发明器件在碳化硅N-漂移区上外延一层与漂移区相同浓度的N-层，并通过离子注入形成第二P型屏蔽层示意图；
图6是本发明器件在碳化硅N-漂移区上再次通过外延形成与N-漂移区相同掺杂浓度的厚N-层示意图；
图7是本发明器件在碳化硅N-漂移区上通过铝离子注入形成P型基区示意图；
图8是本发明器件在碳化硅N-漂移区上通过氮离子注入形成N+源区示意图；
图9是碳化硅MOSFET进行栅槽的刻蚀，沟槽刻蚀过程中容易形成微沟槽，因此可以通过增加氧气的含量来使得沟槽具备较好的形貌；
图10是在通过铝离子注入同时形成P+欧姆接触区以及栅槽底部的第一P型屏蔽层示意图；
图11是碳化硅MOSFET的栅氧生长，栅氧生长会有在SiC/SiO2界面处存在较高的界面态密度，因此可以采用NO退火工艺；
图12是多晶硅的淀积以及刻蚀，得到完整的多晶硅栅结构；
图13是正面金属加厚与图形化。进行Al金属淀积，通过湿法腐蚀的方式获得栅电极和源电极；
图14是典型的普通碳化硅槽栅型MOSFET器件结构与本发明所提出的新型碳化硅槽栅型MOSFET器件结构，在漏极电压同为1200V时栅氧底部电场的Silvaco TCAD仿真验证对比；
图15是典型的普通碳化硅槽栅型MOSFET器件结构与本发明所提出的新型碳化硅槽栅型MOSFET器件结构，在相同基础参数且栅压为20V下的正向I-V特性的Silvaco TCAD仿真验证对比图。
1为金属栅电极，2为第一源极金属，21为第二源极金属，3为第一P+欧姆接触区，31为第二P+欧姆接触区，4为第一N+源区，41为第二N+源区，5为栅介质，6为多晶硅，7为第一P型基区，71为第二P型基区，8为第一P型屏蔽层，9为第二P型屏蔽层，10为第三P型屏蔽层，11为N-漂移区，12为N+衬底，13为漏极金属。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
一种槽栅型碳化硅MOSFET器件，自下而上包括漏极金属13、漏极金属13上方的N+衬底12、N+衬底12上方的N-漂移区11；所述N-漂移区11的内部中间设有至少三个相互分隔的P型屏蔽层，从下到上分别为第三P型屏蔽层10、第二P型屏蔽层9、第一P型屏蔽层8，各P型屏蔽层之间间隔N-漂移区；最上方的P型屏蔽层上方为栅结构，N-漂移区11上方栅结构的左侧为第一P型基区7、N-漂移区11上方栅结构的右侧为第二P型基区71，第一P型基区7的上方左侧为第一P+欧姆接触区3、上方右侧为第一N+源区4，第二P型基区71的上方左侧为第二N+源区41、上方右侧为第二P+欧姆接触区31；所述第一N+源区4以及第一P+欧姆接触区3上方设有第一源极金属2；所述第二N+源区41以及第二P+欧姆接触区31上方设有第二源极金属21；所述栅结构包括多晶硅6、包围在多晶硅6底部以及侧壁的栅介质5以及设于多晶硅6部分上表面的金属栅电极1；所述第一N+源区4下方，第一P型基区7右侧与包围在多晶硅6侧壁的栅介质5的公共部分为器件第一垂直沟道；所述第二N+源区41下方，第二P型基区71左侧与包围在多晶硅6侧壁的栅介质5的公共部分为器件第二垂直沟道；第一P型基区7与第二P型基区71的厚度均大于第一N+源区4、第二N+源区41以及第一P+欧姆接触区3、第二P+欧姆接触区31的厚度；所述第一P型屏蔽区域层8接源电极。
所述各P型屏蔽层位于栅结构正下方，并垂直分布。
所述各P型屏蔽层的宽度为栅槽宽度的0.5～1.5倍。
所述各P型屏蔽层的掺杂浓度不相同。
所述各P型屏蔽层之间的间距不同。
所述P型屏蔽层中，第一P型屏蔽层8接源电极，而第二P型屏蔽层9、第三P型屏蔽层10为浮空的。
所述P型屏蔽层通过多层外延后的离子注入技术制备。
本实施例还提供一种槽栅型碳化硅MOSFET器件的制备方法，包括如下步骤：
(1)在碳化硅N+衬底12上形成一层N-碳化硅外延层；如图3所示；
(2)在前述碳化硅N-外延层上通过离子注入形成第三P型屏蔽层；如图4所示；
(3)在前述碳化硅N-漂移区上外延一层与漂移区相同浓度的N-层，并通过离子注入形成第二P型屏蔽层9；如图5所示；
(4)在前述碳化硅N-漂移区上再次通过外延形成与N-漂移区相同掺杂浓度的一层厚N-层；如图6所示；
(5)在碳化硅N-漂移区上通过铝离子注入形成P型基区；如图7所示；
(6)在碳化硅N-漂移区上通过氮离子注入形成第一N+源区、第二N+源区；如图8所示；N+源区的浓度大约为1e19cm-3，浓度较高，以便能够形成欧姆接触；
(7)对碳化硅MOSFET进行栅槽的刻蚀；栅槽刻蚀过程中容易形成微沟槽，因此可以通过增加氧气的含量来使得栅槽具备较好的形貌；如图9所示；
(8)通过铝离子注入同时形成第一、第二P+欧姆接触区以及栅槽底部的第一P型屏蔽层；如图10所示；
(9)进行碳化硅MOSFET的栅氧生长，形成栅介质5，并采用NO退火工艺提高栅氧质量，降低界面态密度；如图11所示；
(10)进行多晶硅的淀积以及刻蚀，得到完整的多晶硅栅结构；如图12所示；
(11)进行正面金属加厚与图形化，进行Al金属淀积，通过湿法腐蚀的方式获得金属栅电极1和第一、第二源极金属。如图13所示；
本实施例与传统碳化硅槽栅型MOSFET的制造工艺兼容，且由于采用多层不同浓度的P型屏蔽层，使栅氧底部电场集中现象得以明显缓解，提高了器件的反向耐压性能。并且由于这多层不同浓度的P型屏蔽层均分布于栅槽正下方，对电流路径影响不大。通过Silvaco TCAD仿真可以看到，本发明结构相比于传统结构，栅氧底部电场明显降低。当以栅氧化层的电场达到3MV/cm的条件作为仿真时的击穿判据时，常规碳化硅槽栅型MOSFET的击穿电压为1450V，本发明的碳化硅槽栅型MOSFET击穿电压则为1900V，BV提升了约31％，而同参数下仿真得到的I-V特性受到的影响则较小。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种槽栅型碳化硅MOSFET器件，其特征在于：自下而上包括漏极金属(13)、漏极金属(13)上方的N+衬底(12)、N+衬底(12)上方的N-漂移区(11)；所述N-漂移区(11)的内部中间设有至少三个相互分隔的P型屏蔽层，从下到上分别为第三P型屏蔽层(10)、第二P型屏蔽层(9)、第一P型屏蔽层(8)，各P型屏蔽层之间间隔N-漂移区；最上方的P型屏蔽层上方为栅结构，N-漂移区(11)上方栅结构的左侧为第一P型基区(7)、N-漂移区(11)上方栅结构的右侧为第二P型基区(71)，第一P型基区(7)的上方左侧为第一P+欧姆接触区(3)、上方右侧为第一N+源区(4)，第二P型基区(71)的上方左侧为第二N+源区(41)、上方右侧为第二P+欧姆接触区(31)；所述第一N+源区(4)以及第一P+欧姆接触区(3)上方设有第一源极金属(2)；所述第二N+源区(41)以及第二P+欧姆接触区(31)上方设有第二源极金属(21)；所述栅结构包括多晶硅(6)、包围在多晶硅(6)底部以及侧壁的栅介质(5)以及设于多晶硅(6)部分上表面的金属栅电极(1)；所述第一N+源区(4)下方，第一P型基区(7)右侧与包围在多晶硅(6)侧壁的栅介质(5)的公共部分为器件第一垂直沟道；所述第二N+源区(41)下方，第二P型基区(71)左侧与包围在多晶硅(6)侧壁的栅介质(5)的公共部分为器件第二垂直沟道；第一P型基区(7)与第二P型基区(71)的厚度均大于第一N+源区(4)、第二N+源区(41)以及第一P+欧姆接触区(3)、第二P+欧姆接触区(31)的厚度；所述第一P型屏蔽区域层(8)接源电极。
2.根据权利要求1所述的槽栅型碳化硅MOSFET器件，其特征在于：所述各P型屏蔽层位于栅结构正下方，并垂直分布。
3.根据权利要求1所述的槽栅型碳化硅MOSFET器件，其特征在于：所述各P型屏蔽层的宽度为栅槽宽度的0.5～1.5倍。
4.根据权利要求1所述的槽栅型碳化硅MOSFET器件，其特征在于：所述各P型屏蔽层的掺杂浓度不相同。
5.根据权利要求1所述的槽栅型碳化硅MOSFET器件，其特征在于：所述各P型屏蔽层之间的间距不同。
6.根据权利要求1所述的槽栅型碳化硅MOSFET器件，其特征在于：所述P型屏蔽层中，第一P型屏蔽层(8)接源电极，而第二P型屏蔽层(9)、第三P型屏蔽层(10)为浮空的。
7.根据权利要求1所述的槽栅型碳化硅MOSFET器件，其特征在于：所述P型屏蔽层通过多层外延后的离子注入技术制备。
8.权利要求1至7任意一项槽栅型碳化硅MOSFET器件的制备方法，其特征在于包括如下步骤：
(1)在碳化硅N+衬底(12)上形成一层N-碳化硅外延层；
(2)在前述碳化硅N-外延层上通过离子注入形成第三P型屏蔽层；
(3)在前述碳化硅N-漂移区上外延一层与漂移区相同浓度的N-层，并通过离子注入形成第二P型屏蔽层(9)；
(4)在前述碳化硅N-漂移区上再次通过外延形成与N-漂移区相同掺杂浓度的一层厚N-层；
(5)在碳化硅N-漂移区上通过铝离子注入形成P型基区；
(6)在碳化硅N-漂移区上通过氮离子注入形成第一N+源区、第二N+源区；
(7)对碳化硅MOSFET进行栅槽的刻蚀；
(8)通过铝离子注入同时形成第一、第二P+欧姆接触区以及栅槽底部的第一P型屏蔽层；
(9)进行碳化硅MOSFET的栅氧生长，形成栅介质(5)，并采用NO退火工艺提高栅氧质量，降低界面态密度；
(10)进行多晶硅的淀积以及刻蚀，得到完整的多晶硅栅结构；
(11)进行正面金属加厚与图形化，进行Al金属淀积，通过湿法腐蚀的方式获得金属栅电极(1)和第一、第二源极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910204391.1A CN109904220A (zh) | 2019-03-18 | 2019-03-18 | 槽栅型碳化硅mosfet器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910204391.1A CN109904220A (zh) | 2019-03-18 | 2019-03-18 | 槽栅型碳化硅mosfet器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109904220A true CN109904220A (zh) | 2019-06-18 |
Family
ID=66953635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910204391.1A Pending CN109904220A (zh) | 2019-03-18 | 2019-03-18 | 槽栅型碳化硅mosfet器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109904220A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130627A (zh) * | 2021-04-13 | 2021-07-16 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
| CN114628525A (zh) * | 2022-03-14 | 2022-06-14 | 南京晟芯半导体有限公司 | 一种沟槽型SiC MOSFET器件及其制造方法 |
| CN114937692A (zh) * | 2022-07-25 | 2022-08-23 | 深圳市威兆半导体股份有限公司 | 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法 |
| CN117174756A (zh) * | 2023-10-25 | 2023-12-05 | 北京昕感科技有限责任公司 | 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160126346A1 (en) * | 2014-11-03 | 2016-05-05 | Hestia Power Inc. | Silicon carbide field effect transistor |
| CN107431091A (zh) * | 2015-03-30 | 2017-12-01 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| US20180358454A1 (en) * | 2017-06-07 | 2018-12-13 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
-
2019
- 2019-03-18 CN CN201910204391.1A patent/CN109904220A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160126346A1 (en) * | 2014-11-03 | 2016-05-05 | Hestia Power Inc. | Silicon carbide field effect transistor |
| CN107431091A (zh) * | 2015-03-30 | 2017-12-01 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| US20180358454A1 (en) * | 2017-06-07 | 2018-12-13 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130627A (zh) * | 2021-04-13 | 2021-07-16 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
| CN114628525A (zh) * | 2022-03-14 | 2022-06-14 | 南京晟芯半导体有限公司 | 一种沟槽型SiC MOSFET器件及其制造方法 |
| CN114628525B (zh) * | 2022-03-14 | 2023-11-07 | 南京晟芯半导体有限公司 | 一种沟槽型SiC MOSFET器件及其制造方法 |
| CN114937692A (zh) * | 2022-07-25 | 2022-08-23 | 深圳市威兆半导体股份有限公司 | 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法 |
| CN114937692B (zh) * | 2022-07-25 | 2022-10-28 | 深圳市威兆半导体股份有限公司 | 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法 |
| CN117174756A (zh) * | 2023-10-25 | 2023-12-05 | 北京昕感科技有限责任公司 | 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法 |
| CN117174756B (zh) * | 2023-10-25 | 2024-01-23 | 北京昕感科技有限责任公司 | 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114122139B (zh) | 具有集成二极管的碳化硅mosfet器件及制造方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN109904220A (zh) | 槽栅型碳化硅mosfet器件及制备方法 | |
| US11984497B2 (en) | Integration of a Schottky diode with a MOSFET | |
| WO2017211105A1 (zh) | 一种超结器件、芯片及其制造方法 | |
| CN111312802A (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN114005871B (zh) | 双沟槽碳化硅mosfet结构和制造方法 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN108122975A (zh) | 超结器件 | |
| CN111799333A (zh) | 一种具有电场调制区域的umosfet结构 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN103474463B (zh) | 具有厚底部绝缘物中的感应净电荷区的mosfet | |
| CN112186027A (zh) | 一种带有栅极沟槽结构的碳化硅mosfet | |
| CN106098777A (zh) | 一种***栅积累型dmos器件 | |
| CN114023810B (zh) | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 | |
| CN116666425B (zh) | 一种SiC沟槽型MOSFET器件 | |
| CN103515443A (zh) | 一种超结功率器件及其制造方法 | |
| CN115763562A (zh) | 一种高迁移率碳化硅n型ldmos器件 | |
| CN213366599U (zh) | 带有栅极沟槽结构的碳化硅mosfet | |
| CN106057906B (zh) | 一种具有p型埋层的积累型dmos | |
| CN213124446U (zh) | 一种屏蔽栅功率mos器件 | |
| CN111244157B (zh) | 一种横向半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190618 |
|
| RJ01 | Rejection of invention patent application after publication |