CN116525683B - 一种深阱型SiC Mosfet器件及制备方法 - Google Patents
一种深阱型SiC Mosfet器件及制备方法 Download PDFInfo
- Publication number
- CN116525683B CN116525683B CN202310813702.0A CN202310813702A CN116525683B CN 116525683 B CN116525683 B CN 116525683B CN 202310813702 A CN202310813702 A CN 202310813702A CN 116525683 B CN116525683 B CN 116525683B
- Authority
- CN
- China
- Prior art keywords
- layer
- sic
- deep well
- deep
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002513 implantation Methods 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- -1 nitrogen ions Chemical class 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000009616 inductively coupled plasma Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 238000005516 engineering process Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 239000002210 silicon-based material Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种深阱型SiC Mosfet器件及制备方法，该器件包括：SiC衬底、SiC外延层、SiC外延层上设置的P+深阱、沟槽、P‑体区、N+源极、隔离钝化层，正面源极金属层、背面漏极金属层以及正面栅极金属层，N+源极与P+深阱平行设置且彼此隔离，沟槽与所述P+深阱正交设置。该深阱型SiC Mosfet器件采用沟槽和深能离子注入P+的正交方式来降低功率SiC MOSFET的导通电阻和器件耐压以及器件栅极可靠性。该制备方法采用沟槽型Mosfet结构通过在沟槽侧壁形成沟道，采用沟槽和深能离子注入P+的正交方式在器件源区部分沟槽底部形成P+深阱，通过深注入P+区域更好的保护沟槽底部的栅极氧化层，使其不受高电场的影响，进一步降低器件导通电阻同时提高器件耐压和器件栅极的可靠性。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种深阱型SiC Mosfet器件及制备方法。
背景技术
功率器件是电力电子技术的核心，在电力电子技术朝着高频、高功率密度发展的方向上扮演着至关重要的角色。目前，硅(silicon，Si)器件的发展已经十分成熟，600V 以下的应用，Si 基金氧半场效晶体管(metal-oxide-semiconductor field effecttransistor，MOSFET)占据主流，而 Si 基超级结器件和绝缘栅双极型晶体管(insulatorgate bipolar transistor，IGBT)则主导了0.6～6.5kV 的高压应用市场。尽管如此，受限于硅材料特性的限制，硅器件的发展空间已经较为有限。例如，目前 Si 基 IGBT耐压极限为 6.5kV，工作温度低于175℃，且由于双极性导通模式，器件开关速度较低，限制了其在高频应用中的推广。而SiC 材料具有3倍于硅材料的禁带宽度，10倍于硅材料的临界击穿电场强度，3 倍于硅材料的热导率，因此 SiC 功率器件适合于高频、高压、高温等应用场合，且有助于电力电子***的效率和功率密度的提升。
SiC器件相对于Si器件的优势主要来自三个方面：降低电能转换过程中的能量损耗、更容易实现小型化、更耐高温高压。
1、降低能量损耗：SiC材料开关损耗极低，全SiC功率模块的开关损耗大大低于同等IGBT模块的开关损耗，而且开关频率越高，与IGBT模块之间的损耗差越大，这就意味着对于IGBT模块不擅长的高速开关工作，全SiC功率模块不仅可以大幅降低损耗还可以实现高速开关。
2、低阻值使得更易实现小型化：SiC材料具备更低的通态电阻，阻值相同的情况下可以缩小芯片的面积，SiC功率模块的尺寸可达到仅为Si的1/10左右。
3、更耐高温：SiC的禁带宽度3.23ev，相应的本征温度可高达800摄氏度，承受的温度相对Si更高；SiC材料拥有3.7W/cm/K的热导率，而硅材料的热导率仅有1.5W/cm/K，更高的热导率可以带来功率密度的显著提升，同时散热***的设计更简单，或者直接采用自然冷却。
SiC从上个世纪70年代开始研发，2001年SiC SBD商用，2010年SiC MOSFET商用，SiC IGBT还在研发当中。随着6英寸SiC单晶衬底和外延晶片的缺陷降低和质量提高，使得SiC器件制备能够在目前现有6英寸Si基功率器件生长线上进行，这将进一步降低SiC材料和器件成本，推进SiC器件和模块的普及。目前主流的SiC MOSFET器件结构包括GreeCIMOSFET结构、Rohm双沟槽MOSFET结构以及Infineon TMOSFET结构，Gree CIMOSFET结构是平面结构且由于JFET电阻的影响导致其导通电阻偏大；Rohm双沟槽MOSFET结构由于双沟槽P+阱区域的存在，会使得器件导电沟道在整个有源区内的占比变小，从而不利于导通电阻的进一步降低；Infineon TMOSFET结构中沟槽和P+深阱平行，导致器件整体沟道密度不易缩小。因此本领域技术人员有必要提供一种不同于上述的SiC Mosfet器件结构。
发明内容
本发明的第一个目的是提供一种深阱型SiC Mosfet器件，该深阱型SiC Mosfet器件采用沟槽和深能离子注入P+的正交方式来降低功率SiC MOSFET的导通电阻和器件耐压以及器件栅极可靠性；同时，该器件在导电沟道Ax方向可以进一步通过增加沟道密度来降低导通电阻。
本发明的第二个目的是提供一种上述深阱型SiC Mosfet器件的制备方法，该方法首先采用沟槽型Mosfet结构通过在沟槽侧壁形成沟道，消除由于传统平面型Mosfet结构所引起的JFET区域，从而实现降低器件导通电阻的目的，而且由于SiC材料本身特性，沟槽侧壁方向上的迁移率高于平面型Mosfet结构水平方向的迁移率，同样会使得沟槽型Mosfet结构的沟道电阻低于传统平面型。其次采用沟槽和深能离子注入P+的正交方式在器件源区部分沟槽底部形成P+深阱，通过深注入P+区域更好的保护沟槽底部的栅极氧化层，使其不受高电场的影响，从而提高器件耐压和器件栅极的可靠性。
本发明提供的技术解决方案如下：
一种深阱型SiC Mosfet器件，其特殊之处在于，包括：
SiC衬底；
所述SiC衬底上生长有SiC外延层，所述SiC外延层上设置有P+深阱、沟槽、P-体区、N+源极、隔离钝化层，所述沟槽内部表面与所述SiC外延层表面均生长一层栅极氧化层，所述栅极氧化层表面刻蚀有栅极多晶硅层，在隔离钝化层区域设置有接触孔，在所述接触孔中淀积一层金属形成接触孔金属层，所述接触孔金属层与所述N+源极形成欧姆接触；
正面源极金属层，所述正面源极金属层设置于深阱型SiC Mosfet器件的正面；
背面漏极金属层，所述背面漏极金属层设置于所述SiC衬底的背面；
正面栅极金属层，所述正面栅极金属层设置于所述深阱型SiC Mosfet器件的***，且所述正面栅极金属层从所述栅极多晶硅层引出；
所述N+源极与所述P+深阱平行设置，所述沟槽与所述P+深阱正交设置。
进一步地，所述P+深阱沿所述SiC外延层X方向从所述P-体区一侧延伸至另一侧，所述P+深阱设置为彼此隔离的条带型，所述N+源极紧邻所述P+深阱设置于所述P-体区中；
所述沟槽在所述SiC外延层上沿Y方向设置为彼此隔离的条带型，且所述沟槽从所述SiC外延层一侧延伸至另一侧。
进一步地，所述接触孔金属层位于所述N+源极、所述P+深阱表面，所述隔离钝化层位于栅极多晶硅层表面。
进一步地，所述SiC衬底厚度为200um～500um；
所述SiC外延层的厚度为10um～20um；
所述P-体区的注入深度为0.5um～1um；
所述P+深阱的宽度为2um～3um，间距为0.5um～1.5um，注入深度为1.8um～3.0um；
所述沟槽宽度0.5um～2.0um，深度0.5um～2.0um；
所述N+源极的注入深度0.1um～0.5um，宽度为0.5um～1.5um。
进一步地，所述SiC衬底与所述SiC外延层均为N型掺杂，所述N+源极的掺杂为N型重掺杂，所述P-体区为P型掺杂，所述栅极多晶硅层为N型重掺杂。
一种制备深阱型SiC Mosfet器件的方法，用于制备上述的深阱型SiC Mosfet器件，包括以下步骤：
在SiC衬底表面生长一层轻掺杂的SiC外延层；
在所述SiC外延层上注入一层P-体区，在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活；
在所述SiC外延层上沿X方向注入一层P+深阱，在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活；
在所述SiC外延层上沿Y方向刻蚀形成与所述P+深阱正交的沟槽，对所述沟槽形貌进行修饰，在所述沟槽内部表面和所述SiC外延层表面生长一层栅极氧化层；
淀积一层N型重掺杂的栅极多晶硅层作为器件的栅极区域，然后刻蚀到栅极氧化层的表面；
在所述SiC外延层表面沿X方向注入N型重掺杂的氮离子形成N+源极，然后在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活；
在所述SiC外延层表面淀积氧化层或者Si3N4形成隔离钝化层；
在所述隔离钝化层区域形成接触孔，溅射形成Ti薄膜并通过800℃～1000℃的烧结工艺在N+源极形成欧姆接触，并淀积一层金属形成接触孔金属层；
采用溅射方式淀积一层金属层，在所述深阱型SiC Mosfet器件的正面形成正面源极金属层，然后通过多晶硅引出的方式在所述深阱型SiC Mosfet器件***引出正面栅极金属层；
将所述SiC衬底背面减薄，然后在所述SiC衬底背面形成背面漏极金属层。
进一步地，所述对所述沟槽形貌进行修饰，具体为：
在温度为1400℃～1700℃、气体氛围为氢气、氩气以及硅烷中的一种或几种混合条件下高温钝化处理10～30min。
进一步地，所述SiC衬底厚度为200um～500um，所述SiC外延层掺杂的离子为氮离子，氮离子的掺杂浓度为1015～5×1015cm-3，掺杂厚度为10um～20um；
所述P-体区的注入方式为光刻和离子注入的方式，所述P-体区注入的离子为铝离子，铝离子的注入深度为0.5um～1um，铝离子的注入浓度为1017～5×1018cm-3；
所述P+深阱的注入方式为光刻以及硬掩膜工艺和深能离子注入的方式，所述P+深阱的宽度为2um～3um、间距为0.5um～1.5um、注入深度1.8um～3.0um，所述P+深阱注入的离子为铝离子，铝离子的注入浓度为1017～1019cm-3。
进一步地，所述沟槽通过光刻以及硬掩膜工艺和ICP(感应耦合等离子体)刻蚀工艺形成，所述沟槽的宽度为0.5um～2.0um、深度为0.5um～2.0um；
所述N+源极的注入方式为光刻和离子注入的方式，所述N+源极注入的离子为N型重掺的氮离子，氮离子的掺杂浓度为1019～5×1020cm-3，所述N+源极的注入深度为0.1um～0.5um、宽度为0.5um～1.5um；
所述隔离钝化层形成方式为化学气象淀积CVD的方式；
所述接触孔与所述正面源极金属层的形成方式均为光刻和干法刻蚀工艺；
所述背面漏极金属层的形成方式为蒸镀方式。
与现有技术相比，本发明的有益效果是：
1.本发明提供了一种深阱型SiC Mosfet器件，该深阱型SiC Mosfet器件采用沟槽和深能离子注入P+的正交方式来降低功率SiC MOSFET的导通电阻和器件耐压以及器件栅极可靠性；
2.本发明提供了一种深阱型SiC Mosfet器件的制备方法，该方法首先采用沟槽型Mosfet结构通过在沟槽侧壁形成沟道，消除由于传统平面型Mosfet结构所引起的JFET区域，从而实现降低器件导通电阻的目的，而且由于SiC材料本身特性，沟槽侧壁方向上的迁移率高于平面型Mosfet结构水平方向的迁移率，同样会使得沟槽型Mosfet结构的沟道电阻低于传统平面型。其次采用沟槽和深能离子注入P+的正交方式在器件源区部分沟槽底部形成P+深阱，通过深注入P+区域更好的保护沟槽底部的栅极氧化层，使其不受高电场的影响，从而提高器件耐压和器件栅极的可靠性；
3.本发明的深阱型SiC Mosfet器件中有源区内部的栅极为多晶硅沟槽型栅极，可以有效降低JFET区域电阻和器件密度并增加载流子迁移率，从而达到降低器件导通电阻，增大器件功率密度的目的；
4.本发明器件有源区采用了沟槽型结构作为器件的栅极，相比于平面型SiCMOSFET，这样做能够增加载流子迁移率；
5.本发明器件有源区采用了沟槽型结构作为器件的栅极，相比于平面型SiCMOSFET，这样做能够降低JEFT区域电阻；
6.本发明器件有源区采用深能离子注入P+形成P阱并与沟槽正交， 使得器件在导电沟道Ax方向可以进一步通过增加沟道密度来降低导通电阻；
7.本发明器件有源区采用P+深阱平行设置且彼此隔离实现P+深阱间的电荷平衡，以此通过降低器件沟槽底部电场来提高器件的耐压，同时通过保护器件沟槽底部栅氧不受高电场的影响来提升器件栅极可靠性。
附图说明
图1为本发明实施例中深阱型SiC Mosfet器件的正面版图结构示意图；
图2为图1中沿Ax方向的剖视图；
图3为图1中沿Ay1方向的剖视图；
图4为图1中沿Ay2方向的剖视图；
图5为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图一；
图6为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图二；
图7为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图三；
图8为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图四；
图9为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图五；
图10为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图六；
图11为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图七；
图12为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图八；
图13为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图九；
图14为本发明实施例中制备深阱型SiC Mosfet器件的其中一个制备步骤中沿器件X方向的剖面示意图十。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，下面所描述的实施例是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下结合附图提供的本申请实施例的详细描述旨在仅仅表示本申请的选定实施例，并非限制本申请要求保护的范围。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的其他所有实施例，都属于本申请保护的范围。
图1为本发明第一实施例中深阱型SiC Mosfet器件的正面结构示意图；图2为图1中沿Ax方向的剖视图；图3为图1中沿Ay1方向的剖视图；图4为图1中沿Ay2方向的剖视图。
参阅图1-图3，本发明提供了一种深阱型SiC Mosfet器件，该深阱型SiC Mosfet器件包括：
SiC衬底，在SiC衬底上生长有SiC外延层，在SiC外延层上设置有P+深阱、沟槽、P-体区、N+源极、隔离钝化层，所述沟槽内部表面与所述SiC外延层表面均生长一层栅极氧化层（GOX），所述栅极氧化层表面刻蚀有栅极多晶硅层，在隔离钝化层区域设置有接触孔，在所述接触孔中淀积一层金属形成接触孔金属层，所述接触孔金属层与所述N+源极形成欧姆接触。
正面源极金属层，所述正面源极金属层设置于深阱型SiC Mosfet器件的正面；
背面漏极金属层，所述背面漏极金属层设置于所述SiC衬底的背面；
正面栅极金属层，所述正面栅极金属层设置于所述深阱型SiC Mosfet器件的***，且所述正面栅极金属层从所述栅极多晶硅层引出；
所述N+源极与所述P+深阱平行设置，所述沟槽与所述P+深阱正交设置。本发明实施例中深阱型SiC Mosfet器件的有源区内部设置有与多晶硅沟槽型栅极垂直正交的条带型P+深阱区域，当漏极加正压时，在平行于沟槽方向沟槽底部形成的P+深阱/N结反向偏置，其在两个P+深阱之间的SiC外延层N-区域形成完全耗尽的空间电荷区，从而降低了沟槽底部栅氧化层的电场，在提升器件击穿电压的同时也保证了器件栅极的高可靠性。本发明实施例中深阱型SiC Mosfet器件的有源区内部采用深能离子注入P+形成P+深阱并与沟槽正交，使得器件在导电沟道Ax方向可以进一步通过增加沟道密度来降低导通电阻。
参阅图1，P+深阱沿SiC外延层X方向（图中Ax方向）于P-体区左侧延伸至右侧，P+深阱设置为彼此隔离的条带型，N+源极紧邻P+深阱设置于其余未设置P+深阱的P-体区中。也可理解为P+深阱和N+源极彼此交替沿SiC外延层X方向设置。
沟槽在SiC外延层上沿Y方向（图中Ay1或Ay2方向）设置为彼此隔离的条带型，且所述沟槽也从所述SiC外延层一侧延伸至另一侧。沟槽与P+深阱正交设置，且将P+深阱和N+源极截断，截断距离为沟槽的宽度。
本发明实施例中深阱型SiC Mosfet器件N+源极不能覆盖所有有源区位置，其在沟槽之间的Meas(台面)区域需与P+深阱间隔出现，保证器件S-D端内置二极管的正常开启，提升器件的续流能力。
参阅图2、图3，隔离钝化层开始时形成于N+源极、P+深阱以及栅极多晶硅层表面，接触孔金属层形成于隔离钝化层中，具体说接触孔金属层形成于N+源极、P+深阱表面。待接触孔金属层形成后，使得隔离钝化层仅剩位于栅极多晶硅层表面部分。本发明的深阱型SiCMosfet器件中有源区内部的栅极为多晶硅沟槽型栅极，可以有效降低JFET区域电阻和器件密度并增加载流子迁移率，从而达到降低器件导通电阻，增大器件功率密度的目的。
可选的，所述SiC衬底厚度为200um～500um；
所述SiC外延层的厚度为10um～20um；
所述P-体区的注入深度为0.5um～1um；
所述P+深阱的宽度为2um～3um，间距为0.5um～1.5um，注入深度为1.8um～3.0um；
所述沟槽宽度0.5um～2.0um，深度0.5um～2.0um；
所述N+源极的注入深度0.1um～0.5um，宽度为0.5um～1.5um。
可选的，所述SiC衬底与所述SiC外延层均为N型掺杂，所述N+源极的掺杂为N型重掺杂，所述P-体区为P型掺杂，所述栅极多晶硅层为N型重掺杂。
将本发明上述提到的N型掺杂和P型掺杂互换，则会形成P型SiC沟槽MOSFET器件。
本发明还提供了一种制备上述深阱型SiC Mosfet器件的方法，包括以下步骤：
步骤101、在SiC衬底表面生长一层轻掺杂的SiC外延层，如图5所示，图5为沿深阱型SiC Mosfet器件的沿X方向剖面图（即图1中的Ax方向），后续步骤的附图均以此方向为例进行说明。
步骤102、在所述SiC外延层上注入一层P-体区，在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活，如图6所示。
步骤103、在所述SiC外延层上沿X方向注入一层P+深阱，在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活，如图7所示，P+深阱深度超过P-体区厚度，延伸入SiC外延层中。
步骤104、在所述SiC外延层上沿Y方向刻蚀形成与所述P+深阱正交的沟槽，对所述沟槽形貌进行修饰，在所述沟槽内部表面和所述SiC外延层表面生长一层栅极氧化层，如图8所示，沟槽深度超过P-体区厚度，延伸入SiC外延层中。
步骤105、淀积一层N型重掺杂的栅极多晶硅层作为器件的栅极区域，然后刻蚀到栅极氧化层的表面，如图9所示。
步骤106、在所述SiC外延层表面沿X方向注入N型重掺杂的氮离子形成N+源极，然后在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活，如图10所示。
步骤107、在所述SiC外延层表面淀积氧化层或者Si3N4形成隔离钝化层，如图11所示。
步骤108、在所述隔离钝化层区域形成接触孔，溅射形成Ti薄膜并通过800℃～1000℃的烧结工艺在N+源极形成欧姆接触，并淀积一层金属形成接触孔金属层，如图12所示。
步骤109、采用溅射方式淀积一层金属层，在所述深阱型SiC Mosfet器件的正面形成正面源极金属层，然后通过多晶硅引出的方式在所述深阱型SiC Mosfet器件***引出正面栅极金属层，如图13所示。
步骤110、将所述SiC衬底背面减薄，然后在所述SiC衬底背面形成背面漏极金属层，如图14所示。
可选的，步骤104中的对沟槽形貌进行修饰，具体为：
在温度为1400℃～1700℃、气体氛围为氢气、氩气以及硅烷中的一种或几种混合条件下进行高温钝化处理10～30min。
可选的，所述SiC衬底厚度为200um～500um，所述SiC外延层掺杂的离子为氮离子，氮离子的掺杂浓度为1015～5×1015cm-3，掺杂厚度为10um～20um。
所述P-体区的注入方式为光刻和离子注入的方式，所述P-体区注入的离子为铝离子，铝离子的注入深度为0.5um～1um，铝离子的注入浓度为1017～5×1018cm-3。
所述P+深阱的注入方式为光刻以及硬掩膜工艺和深能离子注入的方式，所述P+深阱的宽度为2um～3um、间距为0.5um～1.5um、注入深度1.8um～3.0um，所述P+深阱注入的离子为铝离子，铝离子的注入浓度为1017～1019cm-3。
可选的，所述沟槽通过光刻以及硬掩膜工艺和ICP(感应耦合等离子体)刻蚀工艺形成，所述沟槽的宽度为0.5um～2.0um、深度为0.5um～2.0um。
所述N+源极的注入方式为光刻和离子注入的方式，所述N+源极注入的离子为N型重掺的氮离子，氮离子的掺杂浓度为1019～5×1020cm-3，所述N+源极的注入深度为0.1um～0.5um、宽度为0.5um～1.5um。
所述隔离钝化层形成方式为化学气象淀积CVD的方式。
所述接触孔与所述正面源极金属层的形成方式均为光刻和干法刻蚀工艺。
所述背面漏极金属层的形成方式为蒸镀方式。
综上所述，本发明提供了一种深阱型SiC Mosfet器件，该深阱型SiC Mosfet器件采用沟槽和深能离子注入P+的正交方式来降低功率SiC MOSFET的导通电阻和器件耐压以及器件栅极可靠性。同时，本发明提供了一种深阱型SiC Mosfet器件的制备方法，该方法首先采用沟槽型Mosfet结构通过在沟槽侧壁形成沟道，消除由于传统平面型Mosfet结构所引起的JFET区域，从而实现降低器件导通电阻的目的，而且由于SiC材料本身特性，沟槽侧壁方向上的迁移率高于平面型Mosfet结构水平方向的迁移率，同样会使得沟槽型Mosfet结构的沟道电阻低于传统平面型。其次采用沟槽和深能离子注入P+的正交方式在器件源区部分沟槽底部形成P+深阱，通过深注入P+区域更好的保护沟槽底部的栅极氧化层，使其不受高电场的影响，从而提高器件耐压和器件栅极的可靠性。
以上所述，仅为本申请的最优具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (5)
1.一种深阱型SiC Mosfet器件，其特征在于，包括：
SiC衬底；所述SiC衬底上生长有SiC外延层，所述SiC外延层上设置有P+深阱、沟槽、P-体区、N+源极、隔离钝化层，所述沟槽内部表面与所述SiC外延层表面均生长一层栅极氧化层，所述栅极氧化层表面刻蚀有栅极多晶硅层，在隔离钝化层区域设置有接触孔，在所述接触孔中淀积一层金属形成接触孔金属层，所述接触孔金属层与所述N+源极形成欧姆接触；
正面源极金属层，所述正面源极金属层设置于深阱型SiC Mosfet器件的正面；
背面漏极金属层，所述背面漏极金属层设置于所述SiC衬底的背面；
正面栅极金属层，所述正面栅极金属层设置于所述深阱型SiC Mosfet器件的***，且所述正面栅极金属层从所述栅极多晶硅层引出；
所述N+源极与所述P+深阱平行设置且彼此隔离，所述沟槽与所述P+深阱正交设置；所述P+深阱沿所述SiC外延层X方向从所述P-体区一侧延伸至另一侧，所述P+深阱设置为彼此隔离的条带型，所述N+源极紧邻所述P+深阱设置于所述P-体区中；所述P+深阱的深度大于所述沟槽的深度；
所述接触孔金属层位于所述N+源极、所述P+深阱表面，所述隔离钝化层位于栅极多晶硅层表面；
所述深阱型SiC Mosfet器件是通过如下步骤制备而成：
在SiC衬底表面生长一层轻掺杂的SiC外延层；
在所述SiC外延层上注入一层P-体区，在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活；
在所述SiC外延层上沿X方向注入一层P+深阱，在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活；
在所述SiC外延层上沿Y方向刻蚀形成与所述P+深阱正交的沟槽，在温度为1400℃～1700℃，气体氛围为氢气、氩气以及硅烷中的一种或几种混合条件下高温钝化处理10～30min，在所述沟槽内部表面和所述SiC外延层表面生长一层栅极氧化层；
淀积一层N型重掺杂的栅极多晶硅层作为器件的栅极区域，然后刻蚀到栅极氧化层的表面；
在所述SiC外延层表面沿X方向注入N型重掺杂的氮离子形成N+源极，然后在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活；
在所述SiC外延层表面淀积氧化层或者Si3N4形成隔离钝化层；
在所述隔离钝化层区域形成接触孔，溅射形成Ti薄膜并通过800℃～1000℃的烧结工艺在N+源极形成欧姆接触，并淀积一层金属形成接触孔金属层；
采用溅射方式淀积一层金属层，在所述深阱型SiC Mosfet器件的正面形成正面源极金属层，然后通过多晶硅引出的方式在所述深阱型SiC Mosfet器件***引出正面栅极金属层；
将所述SiC衬底背面减薄，然后在所述SiC衬底背面形成背面漏极金属层。
2.根据权利要求1所述的深阱型SiC Mosfet器件，其特征在于：
所述沟槽在所述SiC外延层上沿Y方向设置为彼此隔离的条带型，且所述沟槽从所述SiC外延层一侧延伸至另一侧。
3.根据权利要求1所述的深阱型SiC Mosfet器件，其特征在于：
所述SiC衬底厚度为200um～500um；
所述SiC外延层的厚度为10um～20um；
所述P-体区的注入深度为0.5um～1um；
所述P+深阱的宽度为2um～3um，间距为0.5um～1.5um，注入深度为1.8um～3.0um；
所述沟槽宽度0.5um～2.0um，深度0.5um～2.0um；
所述N+源极的注入深度0.1um～0.5um，宽度为0.5um～1.5um。
4.根据权利要求1-3任一所述的深阱型SiC Mosfet器件，其特征在于：
所述SiC外延层掺杂的离子为氮离子，氮离子的掺杂浓度为1015～5×1015cm-3；
所述P-体区的注入方式为光刻和离子注入的方式，所述P-体区注入的离子为铝离子，铝离子的注入浓度为1017～5×1018 cm-3；
所述P+深阱的注入方式为光刻以及硬掩膜工艺和深能离子注入的方式，所述P+深阱注入的离子为铝离子，铝离子的注入浓度为1017～1019 cm-3。
5.根据权利要求4所述的深阱型SiC Mosfet器件，其特征在于：
所述沟槽通过光刻以及硬掩膜工艺和ICP(感应耦合等离子体)刻蚀工艺形成；
所述N+源极的注入方式为光刻和离子注入的方式；
所述隔离钝化层形成方式为化学气相淀积CVD的方式；
所述接触孔与所述正面源极金属层的形成方式均为光刻和干法刻蚀工艺；
所述背面漏极金属层的形成方式为蒸镀方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310813702.0A CN116525683B (zh) | 2023-07-05 | 2023-07-05 | 一种深阱型SiC Mosfet器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310813702.0A CN116525683B (zh) | 2023-07-05 | 2023-07-05 | 一种深阱型SiC Mosfet器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116525683A CN116525683A (zh) | 2023-08-01 |
| CN116525683B true CN116525683B (zh) | 2023-10-31 |
Family
ID=87408622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310813702.0A Active CN116525683B (zh) | 2023-07-05 | 2023-07-05 | 一种深阱型SiC Mosfet器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525683B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117790578B (zh) * | 2024-01-05 | 2024-07-12 | 南京第三代半导体技术创新中心有限公司 | 一种SiC MOSFET器件及制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339863A (zh) * | 2010-07-16 | 2012-02-01 | 株式会社电装 | 半导体装置 |
| CN110350035A (zh) * | 2019-05-30 | 2019-10-18 | 上海功成半导体科技有限公司 | SiC MOSFET功率器件及其制备方法 |
| CN112397574A (zh) * | 2019-08-14 | 2021-02-23 | 英飞凌科技股份有限公司 | 具有沟槽栅极的碳化硅器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4798119B2 (ja) * | 2007-11-06 | 2011-10-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP5728992B2 (ja) * | 2011-02-11 | 2015-06-03 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| DE102018106992B3 (de) * | 2018-03-23 | 2019-07-04 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
-
2023
- 2023-07-05 CN CN202310813702.0A patent/CN116525683B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339863A (zh) * | 2010-07-16 | 2012-02-01 | 株式会社电装 | 半导体装置 |
| CN110350035A (zh) * | 2019-05-30 | 2019-10-18 | 上海功成半导体科技有限公司 | SiC MOSFET功率器件及其制备方法 |
| CN112397574A (zh) * | 2019-08-14 | 2021-02-23 | 英飞凌科技股份有限公司 | 具有沟槽栅极的碳化硅器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116525683A (zh) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| TWI534902B (zh) | 功率半導體裝置及形成功率半導體裝置之方法 | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| CN115241286B (zh) | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 | |
| CN114937693B (zh) | 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法 | |
| CN116525683B (zh) | 一种深阱型SiC Mosfet器件及制备方法 | |
| CN116387362A (zh) | 一种集成HJD的SiC UMOSFET器件及其制备方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN116454137A (zh) | 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN114792734A (zh) | 一种双沟槽碳化硅mosfet及其制备方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN114843332B (zh) | 低功耗高可靠性半包沟槽栅mosfet器件及制备方法 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN114551586A (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN111755520B (zh) | 一种集成jbs的碳化硅umosfet器件 | |
| CN111755522B (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN117894846B (zh) | 低功耗平面栅型碳化硅mosfet功率器件及其制造方法 | |
| CN117238968B (zh) | 一种沟槽栅碳化硅mosfet器件及其制备方法 | |
| CN114784109B (zh) | 一种平面栅SiC MOSFET及其制作方法 | |
| CN117174757B (zh) | 一种超结槽栅碳化硅mosfet及其制备方法 | |
| CN115295614B (zh) | 一种碳化硅jfet结构及其制备方法 | |
| CN114203797B (zh) | 基于异质结的超结氧化镓晶体管及其制作方法与应用 | |
| CN110556415B (zh) | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |