CN116598347B - 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 - Google Patents
具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 Download PDFInfo
- Publication number
- CN116598347B CN116598347B CN202310882946.4A CN202310882946A CN116598347B CN 116598347 B CN116598347 B CN 116598347B CN 202310882946 A CN202310882946 A CN 202310882946A CN 116598347 B CN116598347 B CN 116598347B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- layer
- source
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 210000004027 cell Anatomy 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 210000003850 cellular structure Anatomy 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 29
- 230000002829 reductive effect Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims 3
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法，属于半导体器件技术领域。该元胞结构包括：依次堆叠的N++型SiC衬底和N‑型SiC漂移层；截面形状为半圆的栅极沟槽；对称设置在元胞结构两侧的源极沟槽；对称设置在所述栅极沟槽两侧的堆叠结构。本发明提供的元胞结构、器件及制备方法，相对于传统双沟槽SiC MOSFET结构可减小拐角处电场集中效应的影响，降低栅介质层中的电场峰值，提升栅介质层的可靠性；可实现略长的沟道长度，提升器件的开关可靠性，更适用于大功率***；可提升源极沟槽P+型屏蔽层的效率，在不显著影响导通电阻的情况下有效提升栅介质层可靠性及器件动态特性。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法。
背景技术
现有技术中，SiC MOSFET面临的一个关键挑战是在SiC/SiO2界面处存在界面态和陷阱电荷对电子的散射效应，导致沟道迁移率较低，导通电阻较大。对此，采用沟槽型SiCMOSFET结构可以消除平面型SiC MOSFET结构的JFET区域电阻，并可以在另一晶向提高沟道迁移率，还可以减小元胞尺寸、增大元胞密度，共同促进导通电阻减小。但沟槽型SiCMOSFET结构的栅极沟槽底部存在电场集中效应，导致临界击穿电压降低，栅介质层存在可靠性问题。
为了解决这一问题，可以在栅极沟槽底部形成高掺杂的P+型屏蔽层，使得电场峰值从栅介质层转移到屏蔽层。但这会压缩电流从沟道流入漂移层的路径宽度，导致导通电阻增大。现有技术中的双沟槽型SiC MOSFET结构可以较好地实现临界击穿电压和导通电阻之间的折衷，但栅极沟槽底部中间位置的电场集中效应依然较严重，且栅漏电容较高，限制了开关频率和工作效率的提高。
发明内容
本发明意在提供一种具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法，以解决现有技术中存在的不足，本发明要解决的技术问题通过以下技术方案来实现。
本发明提供的具有曲面栅极沟槽的SiC MOSFET元胞结构，包括：
依次堆叠的N++型SiC衬底和N-型SiC漂移层；
截面形状为半圆的栅极沟槽；
对称设置在元胞结构两侧的源极沟槽；
设置在所述栅极沟槽下方的栅极沟槽P+型屏蔽区、包围所述栅极沟槽P+型屏蔽区的N型空间电荷区调制层以及设置在所述N型空间电荷区调制层两侧的源极沟槽P+型屏蔽层，其中，所述源极沟槽P+型屏蔽层包围所述源极沟槽的下方以及部分侧壁；
对称设置在所述栅极沟槽两侧的堆叠结构，其中，所述堆叠结构包括依次堆叠的N型电流增强层、P型基区和N+型源区，所述N型电流增强层部分设置在所述N型空间电荷区调制层和所述栅极沟槽P+型屏蔽区上方，所述源极沟槽P+型屏蔽层包围所述N型电流增强层的其余部分，所述P型基区和所述N+型源区设置在所述栅极沟槽与所述源极沟槽之间。
在上述的方案中，所述栅极沟槽P+型屏蔽区的截面形状为环形。
在上述的方案中，所述N型空间电荷区调制层以所述栅极沟槽P+型屏蔽区的底部所在的垂直线为对称轴，对称设置在所述栅极沟槽P+型屏蔽区的两侧，所述N型空间电荷区调制层的宽度从上到下逐渐减少。
在上述的方案中，所述N型空间电荷区调制层与所述N型电流增强层的掺杂浓度相同，所述N型空间电荷区调制层与所述N型电流增强层的掺杂浓度高于所述N-型SiC漂移层的掺杂浓度。
在上述的方案中，所述N型电流增强层与所述源极沟槽之间的间距大于0.1μm。
在上述的方案中，所述N型空间电荷区调制层的外侧与所述源极沟槽P+型屏蔽层外侧之间的间距为0.2-0.5μm。
本发明提供的具有曲面栅极沟槽的SiC MOSFET器件，包括如上所述的具有曲面栅极沟槽的SiC MOSFET元胞结构。
本发明提供的如上所述的具有曲面栅极沟槽的SiC MOSFET元胞结构的制备方法，包括：
步骤S1：提供依次堆叠的N++型SiC衬底和N-型SiC漂移层，并在所述N-型SiC漂移层中两侧位置处制备出源极沟槽P+型屏蔽层；
步骤S2：在所述源极沟槽P+型屏蔽层靠近内侧的位置以及所述源极沟槽P+型屏蔽层之间的部分N-型SiC漂移层中制备出N型空间电荷区调制层，并在所述N型空间电荷区调制层的中间位置处形成栅极沟槽P+型屏蔽区；
步骤S3：在以上形成的部分半导体结构中形成包括N型电流增强层、P型基区和N+型源区的堆叠结构；
步骤S4：对所述堆叠结构以及所述堆叠结构下方的栅极沟槽P+型屏蔽区进行刻蚀，形成截面形状为半圆的栅极沟槽；
步骤S5：在所述栅极沟槽的内壁上依次形成栅介质层和栅电极，并分别形成源极沟槽、源极欧姆接触电极和漏极欧姆接触电极。
在上述的方案中，步骤S3包括：
在部分所述栅极沟槽P+型屏蔽区中、部分所述栅极沟槽P+型屏蔽区两侧的所述N型空间电荷区调制层中、部分所述N型空间电荷区调制层两侧的所述源极沟槽P+型屏蔽层中形成N型电流增强层；
在部分所述N型电流增强层中、部分所述N型电流增强层两侧的所述源极沟槽P+型屏蔽层中形成P型基区；
在部分所述P型基区中形成N+型源区。
在上述的方案中，步骤S5包括：
在所述栅极沟槽的内壁上依次形成栅介质层和栅电极；
依次对所述N+型源区的两侧位置、所述P型基区的两侧位置、所述P型基区两侧位置下方的部分所述源极沟槽P+型屏蔽层进行刻蚀，形成源极沟槽；
在所述源极沟槽的底部、侧壁以及部分所述N+型源区的上方形成源极欧姆接触电极，并在所述N++型SiC衬底的下方形成漏极欧姆接触电极。
本发明实施例包括以下优点：
本发明实施例提供的具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法，通过提供截面形状为半圆的栅极沟槽，相对于传统双沟槽SiC MOSFET结构可减小拐角处电场集中效应的影响，降低栅介质层中的电场峰值，提升栅介质层的可靠性，同时可实现略长的沟道长度，提升器件的开关可靠性，更适用于大功率***；相比较于传统双沟槽SiCMOSFET结构，增加了对源极沟槽P+型屏蔽层和N-型SiC漂移层之间空间电荷区宽度进行控制的宽度从上到下逐渐减少的N型空间电荷区调制层，使得源极沟槽P+型屏蔽层的宽度从上到下逐渐增加，使得高漏极电压下的空间电荷区宽度也从上到下逐渐增加，加强对栅介质层中距离漏极较近区域的保护并降低对栅介质层中距离漏极较远区域的影响，从而可提升源极沟槽P+型屏蔽层的效率，在不显著影响导通电阻的情况下有效提升栅介质层可靠性及器件动态特性；通过使用N型电流增强层，其宽度决定了沟道边缘与栅极沟槽P+型屏蔽区的间距，可以降低器件在沟道附近的电阻，增强器件导通电流的能力，在高压下N型电流增强层被耗尽，可以降低饱和电流，提升器件的短路能力。
附图说明
图1是本发明的一种具有曲面栅极沟槽的SiC MOSFET元胞结构的结构图。
图2是本发明的一种具有曲面栅极沟槽的SiC MOSFET元胞结构的制备方法的步骤图。
图3是本发明的形成N++型SiC衬底和N-型SiC漂移层的工艺示意图。
图4是本发明的制备出源极沟槽P+型屏蔽层的工艺示意图。
图5是本发明的形成N型空间电荷区调制层的工艺示意图。
图6是本发明的形成栅极沟槽P+型屏蔽区的工艺示意图。
图7是本发明的形成N型电流增强层的工艺示意图。
图8是本发明的形成P型基区的工艺示意图。
图9是本发明的形成N+型源区的工艺示意图。
图10是本发明的形成栅极沟槽的工艺示意图。
图11是本发明的形成栅介质层和栅电极的工艺示意图。
图12是本发明的形成源极沟槽的工艺示意图。
图13是本发明的形成源极欧姆接触电极和漏极欧姆接触电极的工艺示意图。
图14是本发明的对比实施例中的电场分布图。
图15是本发明的对比实施例中的电流密度分布图。
图16是本发明的对比实施例中的漏电压-漏极电流密度曲线图。
图17是本发明的对比实施例中的栅电荷-栅电压曲线图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
如图1所示，本发明提供一种具有曲面栅极沟槽的SiC MOSFET元胞结构，包括：
依次堆叠的N++型SiC衬底1和N-型SiC漂移层2；
截面形状为半圆的栅极沟槽；
对称设置在元胞结构两侧的源极沟槽；
设置在所述栅极沟槽下方的栅极沟槽P+型屏蔽区5、包围所述栅极沟槽P+型屏蔽区5的N型空间电荷区调制层4以及设置在所述N型空间电荷区调制层4两侧的源极沟槽P+型屏蔽层3，其中，所述源极沟槽P+型屏蔽层3包围所述源极沟槽的下方以及部分侧壁；
对称设置在所述栅极沟槽两侧的堆叠结构，其中，所述堆叠结构包括依次堆叠的N型电流增强层6、P型基区7和N+型源区8，所述N型电流增强层6部分设置在所述N型空间电荷区调制层4和所述栅极沟槽P+型屏蔽区5上方，所述源极沟槽P+型屏蔽层3包围所述N型电流增强层6的其余部分，所述P型基区7和所述N+型源区8设置在所述栅极沟槽与所述源极沟槽之间；
依次设置在所述栅极沟槽的内壁上的栅介质层9和栅电极10；
设置在所述源极沟槽的底部、侧壁以及部分所述N+型源区8上方的源极欧姆接触电极11；
以及在所述N++型SiC衬底1下方的漏极欧姆接触电极12。
具体地，所述N型空间电荷区调制层4的外侧与所述源极沟槽P+型屏蔽层3外侧之间的间距为0.2-0.5μm。
具体地，所述栅极沟槽P+型屏蔽区5的截面形状为环形，所述栅极沟槽P+型屏蔽区5的环宽为0.1-0.5μm，所述N型空间电荷区调制层4以所述栅极沟槽P+型屏蔽区5的底部所在的垂直线为对称轴，对称设置在所述栅极沟槽P+型屏蔽区5的两侧，所述N型空间电荷区调制层4的宽度从上到下逐渐减少，所述N型空间电荷区调制层4的结深在元胞中间处存在最小值，这一最小值小于栅极沟槽的深度与栅极沟槽P+型屏蔽区5的宽度之和。
具体地，所述N型空间电荷区调制层4与所述N型电流增强层6的掺杂浓度相同，所述N型空间电荷区调制层4与所述N型电流增强层6的掺杂浓度高于所述N-型SiC漂移层2的掺杂浓度，至少是所述N-型SiC漂移层2掺杂浓度的10倍，且不低于1e17cm-3。
具体地，所述源极沟槽P+型屏蔽层3和所述栅极沟槽P+型屏蔽区5的掺杂浓度可以不相同，且都至少是所述N型空间电荷区调制层4与所述N型电流增强层6掺杂浓度的10倍，为2e18cm-3-5e18cm-3。
具体地，所述栅极沟槽与所述源极沟槽的深度相同，为1.2-2μm。
具体地，所述N型电流增强层6与所述源极沟槽之间的间距大于0.1μm，所述N型电流增强层6的下方高于所述栅极沟槽与所述源极沟槽的底部，且所述N型电流增强层6的厚度至少为0.2μm。
本发明还提供一种具有曲面栅极沟槽的SiC MOSFET器件，包括如上所述的具有曲面栅极沟槽的SiC MOSFET元胞结构。
如图2所示，本发明提供一种如上所述的具有曲面栅极沟槽的SiC MOSFET元胞结构的制备方法，包括：
步骤S1：提供依次堆叠的N++型SiC衬底1和N-型SiC漂移层2，并在所述N-型SiC漂移层2中两侧位置处制备出源极沟槽P+型屏蔽层3。
如图3所示，提供一N++型SiC衬底1，通过外延工艺在所述N++型SiC衬底1上形成N-型SiC漂移层2。
如图4所示，采用局部离子注入法，在所述N-型SiC漂移层2中两侧位置处制备出源极沟槽P+型屏蔽层3。
步骤S2：在所述源极沟槽P+型屏蔽层3靠近内侧的位置以及所述源极沟槽P+型屏蔽层3之间的部分N-型SiC漂移层2中制备出N型空间电荷区调制层4，并在所述N型空间电荷区调制层4的中间位置处形成栅极沟槽P+型屏蔽区5。
如图5所示，采用不同厚度的掩膜版并进行多次离子注入工艺，在所述源极沟槽P+型屏蔽层3靠近内侧的位置以及所述源极沟槽P+型屏蔽层3之间的部分N-型SiC漂移层2中制备出N型空间电荷区调制层4，N型空间电荷区调制层4截面为两个对称且具有重叠部分的半圆。
如图6所示，采用不同厚度的掩膜版并进行多次离子注入工艺，在所述N型空间电荷区调制层4的中间位置处形成截面形状为半圆的栅极沟槽P+型屏蔽区5。
步骤S3：在以上形成的部分半导体结构中形成包括N型电流增强层6、P型基区7和N+型源区8的堆叠结构。
具体地，步骤S3包括：
在部分所述栅极沟槽P+型屏蔽区5中、部分所述栅极沟槽P+型屏蔽区5两侧的所述N型空间电荷区调制层4中、部分所述N型空间电荷区调制层4两侧的所述源极沟槽P+型屏蔽层3中形成N型电流增强层6；
在部分所述N型电流增强层6中、部分所述N型电流增强层6两侧的所述源极沟槽P+型屏蔽层3中形成P型基区7；
在部分所述P型基区7中形成N+型源区8。
如图7所示，采用局部离子注入法，在部分所述栅极沟槽P+型屏蔽区5中、部分所述栅极沟槽P+型屏蔽区5两侧的所述N型空间电荷区调制层4中、部分所述N型空间电荷区调制层4两侧的所述源极沟槽P+型屏蔽层3中形成N型电流增强层6。
如图8所示，采用局部离子注入法，在部分所述N型电流增强层6中、部分所述N型电流增强层6两侧的所述源极沟槽P+型屏蔽层3中形成P型基区7。
如图9所示，采用局部离子注入法，在部分所述P型基区7中形成N+型源区8。
步骤S4：对所述堆叠结构以及所述堆叠结构下方的栅极沟槽P+型屏蔽区5进行刻蚀，形成截面形状为半圆的栅极沟槽。
如图10所示，采用局部刻蚀法，依次对靠近中间区域的所述N+型源区8、靠近中间区域的所述P型基区7、靠近中间区域的N型电流增强层6以及靠近中间区域的栅极沟槽P+型屏蔽区5进行刻蚀，形成截面形状为半圆的栅极沟槽。
步骤S5：在所述栅极沟槽的内壁上依次形成栅介质层9和栅电极10，并分别形成源极沟槽、源极欧姆接触电极11和漏极欧姆接触电极12。
具体地，步骤S5包括：
在所述栅极沟槽的内壁上依次形成栅介质层9和栅电极10；
依次对所述N+型源区8的两侧位置、所述P型基区7的两侧位置、所述P型基区7两侧位置下方的部分所述源极沟槽P+型屏蔽层3进行刻蚀，形成源极沟槽；
在所述源极沟槽的底部、侧壁以及部分所述N+型源区8的上方形成源极欧姆接触电极11，并在所述N++型SiC衬底1的下方形成漏极欧姆接触电极12。
如图11所示，通过热氧化工艺在所述栅极沟槽的内壁上形成栅介质层9，并在所述栅介质层9上通过多晶硅淀积工艺形成栅电极10。
如图12所示，采用局部刻蚀法，依次对所述N+型源区8的两侧位置、所述P型基区7的两侧位置、所述P型基区7两侧位置下方的部分源极沟槽P+型屏蔽层3进行刻蚀，分别形成位于左右两侧的源极沟槽，其中，左侧的源极沟槽呈倒L型，右侧的源极沟槽呈L型。
如图13所示，采用淀积工艺，在所述源极沟槽的底部、侧壁以及部分所述N+型源区8的上方形成源极欧姆接触电极11，以及采用淀积工艺在所述N++型SiC衬底1的下方形成漏极欧姆接触电极12。
在本发明的一个对比实施例中，将现有的双沟槽SiC MOSFET元胞结构与本发明提供的具有曲面栅极沟槽的SiC MOSFET元胞结构进行比较。
如图14所示，在漏电压为1200V时，因为使用了紧贴在栅极沟槽下方的栅极沟槽P+型屏蔽区对栅极沟槽进行直接保护，且通过优化N型空间电荷区调制层的掺杂浓度减小对源极沟槽P+型屏蔽层效率的影响，本发明提供的具有曲面栅极沟槽的SiC MOSFET元胞结构的栅介质层中的电场峰值比现有的双沟槽SiC MOSFET元胞结构降低了1MV/cm以上，工作过程中栅介质层受到的应力得到了显著缓解，器件可靠性得到提升。
如图15所示，从电流密度分布图来看，因为使用了N型空间电荷区调制层降低沟道附近空间电荷区的面积，且使用N型电流增强层增加沟道附近的电子密度，在相同电压偏置条件下，本发明提供的具有曲面栅极沟槽的SiC MOSFET元胞结构的导通电流相比较于现有的双沟槽SiC MOSFET元胞结构有所增加，意味着更小的导通电阻，可以减小器件的静态损耗。
如图16所示，将现有的双沟槽SiC MOSFET元胞结构与本发明提供的具有曲面栅极沟槽的SiC MOSFET元胞结构分别对应的漏电压-漏极电流密度曲线进行比较，由于控制N型电流增强层的宽度可以控制沟道边缘和栅极沟槽P+型屏蔽区的间距，在漏电压较高时，栅极沟槽P+型屏蔽区和N型电流增强层之间的空间电荷区拓展到沟道边缘，可以将沟道夹断，降低饱和导通电流从而避免短路条件下器件因瞬时高功率导致的热积累损坏。
如图17所示，将现有的双沟槽SiC MOSFET元胞结构与本发明提供的具有曲面栅极沟槽的SiC MOSFET元胞结构分别对应的栅电荷-栅电压曲线进行比较，由于栅极沟槽P+型屏蔽区和源极沟槽P+型屏蔽层对漏电压的屏蔽作用，从栅电荷曲线来看，本发明提供的具有曲面栅极沟槽的SiC MOSFET元胞结构的栅电荷密度相比较于现有的双沟槽SiC MOSFET元胞结构有所下降，意味着更小的栅极寄生电容，有利于提升器件工作速度并减小开关损耗。
应该指出，上述详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语均具有与本申请所属技术领域的普通技术人员的通常理解所相同的含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位，如旋转90度或处于其他方位，并且对这里所使用的空间相对描述作出相应解释。
在上面详细的说明中，参考了附图，附图形成本文的一部分。在附图中，类似的符号典型地确定类似的部件，除非上下文以其他方式指明。在详细的说明书、附图及权利要求书中所描述的图示说明的实施方案不意味是限制性的。在不脱离本文所呈现的主题的精神或范围下，其他实施方案可以被使用，并且可以作其他改变。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种具有曲面栅极沟槽的SiC MOSFET元胞结构，其特征在于，所述元胞结构包括：
依次堆叠的N++型SiC衬底（1）和N-型SiC漂移层（2）；
截面形状为半圆的栅极沟槽；
对称设置在元胞结构两侧的源极沟槽；
设置在所述栅极沟槽下方的栅极沟槽P+型屏蔽区（5）、包围所述栅极沟槽P+型屏蔽区（5）的N型空间电荷区调制层（4）以及设置在所述N型空间电荷区调制层（4）两侧的源极沟槽P+型屏蔽层（3），其中，所述源极沟槽P+型屏蔽层（3）包围所述源极沟槽的下方以及部分侧壁；
对称设置在所述栅极沟槽两侧的堆叠结构，其中，所述堆叠结构包括依次堆叠的N型电流增强层（6）、P型基区（7）和N+型源区（8），所述N型电流增强层（6）部分设置在所述N型空间电荷区调制层（4）和所述栅极沟槽P+型屏蔽区（5）上方，所述源极沟槽P+型屏蔽层（3）包围所述N型电流增强层（6）的其余部分，所述P型基区（7）和所述N+型源区（8）设置在所述栅极沟槽与所述源极沟槽之间；
其中，所述栅极沟槽P+型屏蔽区（5）的截面形状为环形；
所述N型空间电荷区调制层（4）以所述栅极沟槽P+型屏蔽区（5）的底部所在的垂直线为对称轴，对称设置在所述栅极沟槽P+型屏蔽区（5）的两侧，所述N型空间电荷区调制层（4）的宽度从上到下逐渐减少。
2.根据权利要求1所述的具有曲面栅极沟槽的SiC MOSFET元胞结构，其特征在于，所述N型空间电荷区调制层（4）与所述N型电流增强层（6）的掺杂浓度相同，所述N型空间电荷区调制层（4）与所述N型电流增强层（6）的掺杂浓度高于所述N-型SiC漂移层（2）的掺杂浓度。
3.根据权利要求1所述的具有曲面栅极沟槽的SiC MOSFET元胞结构，其特征在于，所述N型电流增强层（6）与所述源极沟槽之间的间距大于0.1μm。
4.根据权利要求1所述的具有曲面栅极沟槽的SiC MOSFET元胞结构，其特征在于，所述N型空间电荷区调制层（4）的外侧与所述源极沟槽P+型屏蔽层（3）外侧之间的间距为0.2-0.5μm。
5.一种具有曲面栅极沟槽的SiC MOSFET器件，其特征在于，包括如权利要求1-4中任一项所述的具有曲面栅极沟槽的SiC MOSFET元胞结构。
6.一种如权利要求1-4任意一项所述的具有曲面栅极沟槽的SiC MOSFET元胞结构的制备方法，其特征在于，所述方法包括：
步骤S1：提供依次堆叠的N++型SiC衬底（1）和N-型SiC漂移层（2），并在所述N-型SiC漂移层（2）中两侧位置处制备出源极沟槽P+型屏蔽层（3）；
步骤S2：在所述源极沟槽P+型屏蔽层（3）靠近内侧的位置以及所述源极沟槽P+型屏蔽层（3）之间的部分N-型SiC漂移层（2）中制备出N型空间电荷区调制层（4），并在所述N型空间电荷区调制层（4）的中间位置处形成栅极沟槽P+型屏蔽区（5）；
步骤S3：在以上形成的部分半导体结构中形成包括N型电流增强层（6）、P型基区（7）和N+型源区（8）的堆叠结构；
步骤S4：对所述堆叠结构以及所述堆叠结构下方的栅极沟槽P+型屏蔽区（5）进行刻蚀，形成截面形状为半圆的栅极沟槽；
步骤S5：在所述栅极沟槽的内壁上依次形成栅介质层（9）和栅电极（10），并分别形成源极沟槽、源极欧姆接触电极（11）和漏极欧姆接触电极（12）。
7.根据权利要求6所述的具有曲面栅极沟槽的SiC MOSFET元胞结构的制备方法，其特征在于，步骤S3包括：
在部分所述栅极沟槽P+型屏蔽区（5）中、部分所述栅极沟槽P+型屏蔽区
（5）两侧的所述N型空间电荷区调制层（4）中、部分所述N型空间电荷区调制层（4）两侧的所述源极沟槽P+型屏蔽层（3）中形成N型电流增强层（6）；
在部分所述N型电流增强层（6）中、部分所述N型电流增强层（6）两侧的所述源极沟槽P+型屏蔽层（3）中形成P型基区（7）；
在部分所述P型基区（7）中形成N+型源区（8）。
8.根据权利要求7所述的具有曲面栅极沟槽的SiC MOSFET元胞结构的制备方法，其特征在于，步骤S5包括：
在所述栅极沟槽的内壁上依次形成栅介质层（9）和栅电极（10）；
依次对所述N+型源区（8）的两侧位置、所述P型基区（7）的两侧位置、所述P型基区（7）两侧位置下方的部分所述源极沟槽P+型屏蔽层（3）进行刻蚀，形成源极沟槽；
在所述源极沟槽的底部、侧壁以及部分所述N+型源区（8）的上方形成源极欧姆接触电极（11），并在所述N++型SiC衬底（1）的下方形成漏极欧姆接触电极（12）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310882946.4A CN116598347B (zh) | 2023-07-19 | 2023-07-19 | 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310882946.4A CN116598347B (zh) | 2023-07-19 | 2023-07-19 | 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116598347A CN116598347A (zh) | 2023-08-15 |
| CN116598347B true CN116598347B (zh) | 2023-09-29 |
Family
ID=87595973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310882946.4A Active CN116598347B (zh) | 2023-07-19 | 2023-07-19 | 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116598347B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289798A (ja) * | 2008-05-27 | 2009-12-10 | Toyota Industries Corp | 半導体装置及び半導体装置の製造方法 |
| KR20190035331A (ko) * | 2017-09-26 | 2019-04-03 | 한국전기연구원 | 둥근 트렌치 코너를 갖는 트렌치 게이트형 모스펫 제조방법 |
| CN115472696A (zh) * | 2022-08-11 | 2022-12-13 | 西安电子科技大学 | 一种降低栅极沟槽处电场的SiC功率MOS器件结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017064949A1 (ja) * | 2015-10-16 | 2017-04-20 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2023
- 2023-07-19 CN CN202310882946.4A patent/CN116598347B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009289798A (ja) * | 2008-05-27 | 2009-12-10 | Toyota Industries Corp | 半導体装置及び半導体装置の製造方法 |
| KR20190035331A (ko) * | 2017-09-26 | 2019-04-03 | 한국전기연구원 | 둥근 트렌치 코너를 갖는 트렌치 게이트형 모스펫 제조방법 |
| CN115472696A (zh) * | 2022-08-11 | 2022-12-13 | 西安电子科技大学 | 一种降低栅极沟槽处电场的SiC功率MOS器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116598347A (zh) | 2023-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704292B2 (en) | Vertical capacitive depletion field effect transistor | |
| US20190363166A1 (en) | Short channel trench power mosfet | |
| TW201423993A (zh) | 具有分段式電場屏蔽區之碳化矽溝槽式閘極電晶體及其製造方法 | |
| CN114267739A (zh) | 一种双沟槽型SiC MOSFET元胞结构、器件及制造方法 | |
| CN114823910B (zh) | 短沟道沟槽型碳化硅晶体管及其制造方法 | |
| CN114023810B (zh) | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 | |
| CN110534576B (zh) | 一种***栅4H-SiC VDMOS器件 | |
| CN117174756B (zh) | 具有双重多层屏蔽结构的SiC MOSFET元胞结构、器件及制备方法 | |
| CN116581150B (zh) | 非对称双沟槽SiC MOSFET元胞结构、器件及制备方法 | |
| CN116666425B (zh) | 一种SiC沟槽型MOSFET器件 | |
| CN114843346B (zh) | 低阻沟槽型碳化硅晶体管及其制造方法 | |
| US10355132B2 (en) | Power MOSFETs with superior high frequency figure-of-merit | |
| CN114628525B (zh) | 一种沟槽型SiC MOSFET器件及其制造方法 | |
| CN114068721B (zh) | 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法 | |
| CN116598347B (zh) | 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法 | |
| WO2018033034A1 (en) | Semiconductor device with hybrid channel configuration | |
| JP7522832B2 (ja) | 縦型電界効果トランジスタおよびその形成のための方法 | |
| CN116581149B (zh) | 具有夹层的双沟槽SiC MOSFET元胞结构、器件及制备方法 | |
| CN210006743U (zh) | 超结功率器件和电子设备 | |
| CN117613067B (zh) | 具有空间调制缓冲结构的SiC MOSFET元胞结构、器件及制备方法 | |
| CN116053316B (zh) | 混合栅型SiC MOSFET元胞结构、器件及制备方法 | |
| CN113130635B (zh) | 一种i型栅的mos器件及其制备方法 | |
| CN117174757B (zh) | 一种超结槽栅碳化硅mosfet及其制备方法 | |
| CN114725219B (zh) | 碳化硅沟槽栅晶体管及其制造方法 | |
| CN211700290U (zh) | 高压半导体功率装置的边缘终接的结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |