CN116487428A - 一种双层半导体器件的外延结构及制备方法、半导体器件 - Google Patents

一种双层半导体器件的外延结构及制备方法、半导体器件 Download PDF

Info

Publication number
CN116487428A
CN116487428A CN202310744362.0A CN202310744362A CN116487428A CN 116487428 A CN116487428 A CN 116487428A CN 202310744362 A CN202310744362 A CN 202310744362A CN 116487428 A CN116487428 A CN 116487428A
Authority
CN
China
Prior art keywords
layer
reverse
epitaxial
epitaxial layer
reverse device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310744362.0A
Other languages
English (en)
Inventor
刘冰冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinsheng Semiconductor Co ltd
Original Assignee
Hefei Xinsheng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinsheng Semiconductor Co ltd filed Critical Hefei Xinsheng Semiconductor Co ltd
Priority to CN202310744362.0A priority Critical patent/CN116487428A/zh
Publication of CN116487428A publication Critical patent/CN116487428A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种双层半导体器件的外延结构及制备方法、半导体器件，该方法通过在衬底上生成正向器件外延层和反向器件外延层后，去除衬底，使得外延层正反两面皆可被利用，变相增加了外延层的面积，实现了外延层正反两面皆可以制备器件，实现了在不缩小器件尺寸的情况下，在相同的衬底面积上集成更多数量的半导体器件。本发明提供的技术方案，由于无需缩小器件尺寸，因此器件制备可以复用现有制备工艺，不用改变器件的设计工艺，也不会引发小尺寸效应，制备方法简单，实施部署容易，性价比高，能保持半导体器件性能稳定。

Description

一种双层半导体器件的外延结构及制备方法、半导体器件
技术领域
本发明涉及半导体技术领域，具体涉及一种双层半导体器件的外延结构及制备方法、半导体器件。
背景技术
半导体元件制造过程可分为前段制程（包括晶圆处理制程、晶圆针测制程）；还有后段（包括封装、测试制程）。
晶圆制备包括衬底制备和外延工艺两大环节。衬底是由半导体单晶材料制造而成的晶圆片，衬底可以直接进入晶圆制造环节生产半导体器件，也可以进行外延工艺加工生产外延片。外延是指在经过切、磨、抛等仔细加工的单晶衬底上生长一层新单晶的过程，新单晶可以与衬底为同一材料，也可以是不同材料（同质外延或者是异质外延）。由于新生单晶层按衬底晶相延伸生长，从而被称之为外延层（厚度通常为几微米，以硅为例：硅外延生长其意义是在具有一定晶向的硅单晶衬底上生长一层具有和衬底相同晶向的电阻率与厚度不同的晶格结构完整性好的晶体），而生长了外延层的衬底称为外延片（外延片=外延层+衬底）。
现有半导体器件制作过程通常为：外延完成后在外延层上进行相关器件的制作，制备出相应的半导体器件，而衬底一侧保持不变。这样制备出的器件阵列是二维的。当需要在相同面积中集成更多器件时，就需要缩小器件的尺寸。而缩小器件尺寸不但需要器件工艺和设备的不断改进，还可能引发一些小尺寸效应（小尺寸效应：指当器件缩小到一定尺寸以下后，会出现一些新的现象，从而不能再套用大尺寸器件的模型进行模拟，设计时也不能采用等比例缩小的方法），需要通过建立新的计算模型、修改结构设计才能保持原有的器件性能。
因此，现有技术中存在当需要在相同衬底面积上集成更多器件时，只能通过缩小器件尺寸实现，而带来的半导体器件性能不稳定的技术问题。
发明内容
本发明的目的在于克服上述技术不足，提供一种双层半导体器件的外延结构及制备方法、半导体器件，以解决相关技术中当需要在相同衬底面积上集成更多器件时，通过缩小器件尺寸实现而带来的半导体器件性能不稳定的技术问题。
为达到上述技术目的，本发明采取了以下技术方案：
根据本发明的第一方面，提供了一种双层半导体器件的外延结构，包括：
依次从衬底结构上外延生长出来的反向器件外延层、间隔层及正向器件外延层，所述正向器件外延层上制备有正向器件；
所述反向器件外延层上制备有反向器件，所述反向器件为去除所述衬底结构后，制备在所述反向器件外延层上的；
其中，所述衬底结构包括：衬底，及在所述衬底上依次外延生长出缓冲层、分离层。
优选地，所述正向器件外延层和反向器件外延层的结构相同，或者，所述正向器件外延层和反向器件外延层的结构不同；
若所述正向器件外延层和反向器件外延层的结构相同，所述正向器件外延层和反向器件外延层的结构关于所述间隔层呈对称分布。
优选地，若所述正向器件外延层和反向器件外延层的结构相同，则，
所述反向器件外延层，包括：从所述衬底结构依次外延生长出的帽层、上势垒层、掺杂层、空间隔离层、沟道层和下势垒层；
所述正向器件外延层，包括：从所述间隔层远离反向器件外延层的一侧依次外延生长出的下势垒层、沟道层、空间隔离层、掺杂层、上势垒层和帽层。
优选地，若所述正向器件外延层和反向器件外延层的结构不同，则，
所述反向器件外延层，包括：从所述衬底结构依次外延生长出的帽层、上势垒层、掺杂层、空间隔离层、沟道层和下势垒层；
所述正向器件外延层，包括：从所述间隔层远离反向器件外延层的一侧依次外延生长出的下势垒层、第一掺杂层、第一空间隔离层、沟道层、第二空间隔离层、第二掺杂层、上势垒层和帽层。
优选地，所述正向器件的工艺涉及的范围为自所述正向器件外延层的帽层至所述间隔层所在的厚度范围，且其工艺范围不得越过所述间隔层到达所述反向器件外延层；
所述反向器件的工艺涉及的范围为自所述反向器件外延层的帽层至所述间隔层所在的厚度范围，且其工艺范围不得越过所述间隔层到达所述正向器件外延层。
优选地，所述正向器件上覆盖有正向保护层，所述正向保护层为所述正向器件制备完成后，覆盖在所述正向器件上；和/或，
所述反向器件上覆盖有反向保护层，所述反向保护层为所述反向器件制备完成后，覆盖在所述反向器件上。
优选地，所述正向保护层为顶部外表面平坦的罩状结构，罩盖在所述正向器件的上表面及所述正向器件外延层的外侧边缘；和/或，
所述反向保护层为顶部外表面平坦的罩状结构，罩盖在所述反向器件的上表面及所述反向器件外延层的外侧边缘。
优选地，所述正向保护层通过对绝缘材料采用化学气相沉积或溅射镀膜工艺制成；和/或，所述反向保护层通过对绝缘材料采用化学气相沉积或溅射镀膜工艺制成；
所述正向保护层和/或反向保护层的材料包括：氧化硅或氮化硅；
所述正向保护层和/或反向保护层的厚度范围为：100-1000nm；
所述正向保护层的生长温度小于或等于所述正向保护层各层材料制备过程中的最高温度；和/或，
所述反向保护层的生长温度小于或等于所述反向保护层各层材料制备过程中的最高温度。
优选地，所述正向器件外延层和反向器件外延层的材料和制备工艺相同，或者，
所述正向器件外延层和反向器件外延层的材料和制备工艺不同；
若所述正向器件外延层和反向器件外延层的材料和制备工艺不同，将外延过程中生长温度较低的外延层作为正向器件外延层，且在反向器件外延层之后外延生长。
根据本发明的第二方面，提供了一种双层半导体器件的外延结构的制备方法，包括：
在衬底上依次外延生长出缓冲层、分离层、反向器件外延层、间隔层、正向器件外延层；
在所述正向器件外延层上制备正向器件；
翻转衬底，将所述衬底、缓冲层和分离层去除，并在所述反向器件外延层上制备反向器件。
优选地，所述方法，还包括：
制备完正向器件后，在所述正向器件的上表面及所述正向器件外延层的外侧生长一体成型的正向保护层，所述正向保护层为顶部外表面平坦的罩状结构；
所述翻转衬底，将所述衬底、缓冲层和分离层去除，具体为：
将所述正向保护层的顶部朝下，借助所述正向保护层提供的支撑力，将所述衬底、缓冲层和分离层去除，去除方法至少包括研磨、化学腐蚀、激光剥离工艺中的一种或几种的组合。
优选地，所述在衬底上依次外延生长出缓冲层、分离层、反向器件外延层、间隔层、正向器件外延层，包括：
在衬底上，由下往上依次外延生长出缓冲层、分离层；
从所述分离层背向所述缓冲层的一侧依次外延生长出帽层、上势垒层、掺杂层、空间隔离层、沟道层和下势垒层，形成所述反向器件外延层；
在所述反向器件外延层的下势垒层上生成所述间隔层；
从所述间隔层背向所述反向器件外延层的下势垒层的一侧依次外延生长出下势垒层、沟道层、空间隔离层、掺杂层、上势垒层和帽层，形成所述正向器件外延层，或者，
从所述间隔层背向所述反向器件外延层的下势垒层的一侧依次外延生长出下势垒层、第一掺杂层、第一空间隔离层、沟道层、第二空间隔离层、第二掺杂层、上势垒层和帽层，形成所述正向器件外延层。
优选地，所述在所述正向器件外延层上制备正向器件，具体为：
从所述正向器件外延层的帽层向所述间隔层制备正向器件源极、正向器件漏极和正向器件栅极，并执行正向器件的隔离工艺；
所述隔离工艺是指可将多个器件相互隔离，从而得到多个相互独立的器件的工艺，至少包括：沟槽隔离法、注入或扩散形成PN结隔离法、氧化隔离法技术；所述正向器件的隔离工艺涉及的范围为自所述正向器件外延层的帽层至所述间隔层所在的厚度范围，不得越过所述间隔层到达所述反向器件外延层；
所述在所述反向器件外延层上制备反向器件，具体为：
从所述反向器件外延层的帽层向所述间隔层制备反向器件源极、反向器件漏极和反向器件栅极，并执行反向器件的隔离工艺；
所述反向器件的工艺涉及的范围为自所述反向器件外延层的帽层至所述间隔层所在的厚度范围，不得越过所述间隔层到达所述正向器件外延层。
优选地，所述方法，还包括：
制备完反向器件后，在所述反向器件的上表面及所述反向器件外延层的外侧生长一体成型的反向保护层，所述反向保护层为顶部外表面平坦的罩状结构。
根据本发明的第三方面，提供了一种半导体器件，所述半导体器件的外延结构采用上述的方法制备而成。
本发明的实施例提供的技术方案可以包括以下有益效果：
通过在衬底上生成正向器件外延层和反向器件外延层后，去除衬底，使得外延层正反两面皆可被利用，变相增加了外延层的面积，实现了外延层正反两面皆可以制备器件，实现了在不缩小器件尺寸的情况下，在相同的衬底面积上集成更多数量的半导体器件。
本发明提供的技术方案，由于无需缩小器件尺寸，因此不用改变外延和器件的设计工艺，不会引发小尺寸效应。整个外延生长和器件制备过程中可以基本复用现有外延和器件制备工艺。外延过程中仅需调整外延顺序，并增加间隔层和分离层。而这两层的材料及生长方式均可以根据现有成熟的技术做出选择。因此增加这两层并不会使得外延工艺难度增加。而器件制备过程中的在器件外表面上制备保护层也是现有工艺中保护表面、减少表面污染、漏电等不良影响的常用方式。因此本发明的结构和方法相比现有技术中增加的少量工艺步骤均可以使用现有成熟的技术，无需开发新的技术。因此本发明的制备方法简单，实施部署容易，性价比高，同时能保持半导体器件性能稳定。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
图1是根据一示例性实施例示出的一种双层半导体器件的外延结构的结构示意图；
图2是根据另一示例性实施例示出的一种双层半导体器件的外延结构的结构示意图；
图3是根据一示例性实施例示出的一种双层半导体器件的外延结构的制备方法的流程图；
图4是根据一示例性实施例示出的一种双层半导体器件外延后的结构示意图；
图5是根据一示例性实施例示出的一种双层半导体器件完成正向器件和正向保护层制作后的结构示意图；
图6是根据另一示例性实施例示出的一种双层半导体器件的外延结构的制备方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如前面背景技术所述，相关技术中存在当需要在相同衬底面积上集成更多器件时，通过缩小器件尺寸实现而带来的半导体器件性能不稳定的技术问题。
为了有效解决相关技术中的问题，本发明提供了一种双层半导体器件的外延结构及制备方法、半导体器件，下面进行具体阐述。
实施例一
图1是根据一示例性实施例示出的一种双层半导体器件的外延结构的示意图，如图1所示，该外延结构包括：
依次从衬底结构上外延生长出来的反向器件外延层11b、间隔层10及正向器件外延层11a，所述正向器件外延层11a上制备有正向器件；
所述反向器件外延层11b上制备有反向器件，所述反向器件为去除所述衬底结构后，制备在所述反向器件外延层11b上的；
其中，参见图4，所述衬底结构包括：衬底1，及在所述衬底1上依次外延生长出缓冲层2、分离层3。
需要说明的是，本实施例提供的这种外延结构，适用于半导体器件中，尤其适用于微电子器件。因为微电子器件（例如，HEMT器件）不涉及光的接收和发射，所以对器件的朝向没有需求，正向器件外延层11a和反向器件外延层11b皆可满足其制备需求。
在具体实践中，所述正向器件外延层11a和反向器件外延层11b的结构相同，或者，所述正向器件外延层11a和反向器件外延层11b的结构不同；
若所述正向器件外延层11a和反向器件外延层11b的结构相同，所述正向器件外延层11a和反向器件外延层11b的结构关于所述间隔层呈对称分布。
参见图1，若所述正向器件外延层11a和反向器件外延层11b的结构相同，则，
所述反向器件外延层11b，可以包括：从所述衬底结构依次外延生长出的帽层9b、上势垒层8b、掺杂层7b、空间隔离层6b、沟道层5b和下势垒层4b；
所述正向器件外延层11a，可以包括：从所述间隔层10远离反向器件外延层11b的一侧依次外延生长出的下势垒层4a、沟道层5a、空间隔离层6a、掺杂层7a、上势垒层8a和帽层9a。
在具体实践中，外延层的生长方法可以是分子束外延、金属有机化学气相沉积等。采用GaAs衬底1。生长设备为分子束外延设备，各层材料及生长条件如下表一和表二所示。该结构为一种正向反向器件对称的结构。
表一
表二
在具体实践中，若所述正向器件外延层11a和反向器件外延层11b的结构不同，则，
所述反向器件外延层11b，包括：从所述衬底结构依次外延生长出的帽层9b、上势垒层8b、掺杂层7b、空间隔离层6b、沟道层5b和下势垒层4b；
所述正向器件外延层11a，包括：从所述间隔层远离反向器件外延层的一侧依次外延生长出的下势垒层4a、第一掺杂层7a-1、第一空间隔离层6a-1、沟道层5a、第二空间隔离层6a-2、第二掺杂层7a-2、上势垒层8a和帽层9a。
本实施例中，采用GaAs衬底1。生长设备为分子束外延设备，各层材料及生长条件如下表三和表四所示。该结构为一种正向反向器件非对称的结构。其中选择后外延的含有InGaAs层的正向器件，是考虑到该层生长温度较低且为对器件性能起关键作用的一层，在正向器件部分生长时，后续在高温生长的部分时间短，这样更有利于保持InGaAs层较好的性能，从而更有利于器件的整体性能。
表三
表四
在具体实践中，所述正向器件的工艺涉及的范围为自所述正向器件外延层的帽层至所述间隔层所在的厚度范围，且其工艺范围不得越过所述间隔层到达所述反向器件外延层；
所述反向器件的工艺涉及的范围为自所述反向器件外延层的帽层至所述间隔层所在的厚度范围，且其工艺范围不得越过所述间隔层到达所述正向器件外延层。
在具体实践中，所述正向器件上覆盖有正向保护层，所述正向保护层为所述正向器件制备完成后，覆盖在所述正向器件上；和/或，
所述反向器件上覆盖有反向保护层，所述反向保护层为所述反向器件制备完成后，覆盖在所述反向器件上。
在具体实践中，所述正向保护层为顶部外表面平坦的罩状结构，罩盖在所述正向器件的上表面及所述正向器件外延层的外侧边缘；和/或，
所述反向保护层为顶部外表面平坦的罩状结构，罩盖在所述反向器件的上表面及所述反向器件外延层的外侧边缘。
参见图1，从所述正向器件外延层11a的帽层向所述间隔层10制备正向器件源极12a、正向器件漏极13a和正向器件栅极14a，所述正向器件的隔离工艺未越过所述间隔层10；
从所述反向器件外延层11b的帽层向所述间隔层10制备反向器件源极12b、反向器件漏极13b和反向器件栅极14b，所述反向器件的隔离工艺未越过所述间隔层10。
可以理解的是，正向器件外延层11a生长在间隔层10的上面，其中各层的顺序与传统直接外延在衬底上的顺序相同。反向器件外延层11b生长在间隔层10的下面，其中各层的顺序与传统直接外延在衬底上的顺序相反。正向器件和反向器件本身包含的外延层与原有单个器件所包含的外延层相同，仅仅是反向器件各层的生长顺序相反，这样可以保证将整个结构反转后反向器件远离间隔层的最外层为原有单个器件的最外层。即原单个器件中靠近衬底的部分在本结构中均靠近中间间隔层，相当于在间隔层两面均生长有外延材料。
在具体实践中，所述正向保护层通过对绝缘材料采用化学气相沉积或溅射镀膜工艺制成；和/或，所述反向保护层通过对绝缘材料采用化学气相沉积或溅射镀膜工艺制成；
所述正向保护层和/或反向保护层的材料包括：氧化硅或氮化硅；
所述正向保护层和/或反向保护层的厚度范围为：100-1000nm（优选为500-700nm）；
所述正向保护层的生长温度小于或等于所述正向保护层各层材料制备过程中的最高温度；和/或，所述反向保护层的生长温度小于或等于所述反向保护层各层材料制备过程中的最高温度。
需要说明的是，正向保护层的生长温度和反向保护层的生长温度，通常采用的是50-150℃，若采用高温方式生长，则高温工艺中的温度通常不应该高于该部分外延层生长过程中使用的最高温度，以免影响材料性能。
在具体实践中，所述正向器件外延层11a和反向器件外延层11b的材料和制备工艺相同，或者，所述正向器件外延层11a和反向器件外延层11b的材料和制备工艺不同；
若所述正向器件外延层11a和反向器件外延层11b的材料和制备工艺不同，将外延过程中生长温度较低的外延层作为正向器件外延层，且在反向器件外延层之后外延生长。
可以理解的是，如果正向器件和反向器件外延结构和/或工艺不相同时，应该将外延过程中涉及器件部分的外延层生长温度较低的部分作为正向器件，在反向器件外延层之后外延生长。这样可以避免低温外延这部分材料后继续进行另一个器件外延层部分的高温外延，从而影响低温生长的外延层质量，进而影响器件的性能。
可以理解的是，本实施例提供的技术方案，外延层正反两面皆可被利用，变相增加了外延层的面积，实现了外延层正反两面皆可以制备器件，实现了在不缩小器件尺寸的情况下，在相同的衬底面积上集成更多数量的半导体器件。
另外，本实施例提供的技术方案，由于无需缩小器件尺寸，因此器件制备可以复用现有制备工艺，不用改变器件的设计工艺，也不会引发小尺寸效应，制备方法简单，实施部署容易，性价比高，能保持半导体器件性能稳定。
实施例二
图2是根据另一示例性实施例示出的一种双层半导体器件的外延结构的示意图，如图2所示，该外延结构包括：
间隔层10，及，从所述间隔层10一侧外延生长出的正向器件外延层11a（包括：依次外延生长出的下势垒层4a、沟道层5a、空间隔离层6a、掺杂层7a、上势垒层8a和帽层9a），及，朝向所述间隔层10另一侧外延生长出的反向器件外延层11b（包括：依次外延生长出的帽层9b、上势垒层8b、掺杂层7b、空间隔离层6b、沟道层5b和下势垒层4b）；所述间隔层10另一侧外延生长在所述反向器件外延层11b的下势垒层上；
所述正向器件外延层11a上制备有正向器件，所述正向器件从所述正向器件外延层11a的帽层向所述间隔层10制备，所述正向器件的隔离工艺未越过所述间隔层10；
所述反向器件外延层11b上制备有反向器件，所述反向器件从所述反向器件外延层11b的帽层向所述间隔层10制备，所述反向器件的隔离工艺未越过所述间隔层10；
所述正向器件上覆盖有正向保护层15，所述正向保护层15为顶部外表面平坦的罩状结构，罩盖在所述正向器件的上表面及所述正向器件外延层11a的外侧边缘；所述正向保护层15通过对绝缘材料采用溅射镀膜工艺制成。
可以理解的是，正向保护层15的设置起到在后续制备工艺中保护正向器件的作用，以及在无衬底时支撑正向器件及其他外延层的作用。
在具体实践中，所述反向器件也可以覆盖有反向保护层（附图中未示出）。所述反向保护层的结构与所述正向保护层15的结构相同，所述反向保护层为顶部外表面平坦的罩状结构，罩盖在所述反向器件的上表面及所述反向器件外延层11b的外侧边缘。所述反向保护层通过对绝缘材料采用溅射镀膜工艺制成。
可以理解的是，反向保护层的设置起到在后续制备工艺中保护反向器件的作用，必要时起到支撑作用。
可以理解的是，本实施例提供的技术方案，相比实施例一，增设了正向保护层15，必要时还可以增设反向保护层，这使得本实施例提供的技术方案，除具有实施例一的有益效果外，由于正向保护层15/反向保护层的设置起到在后续制备工艺中保护正向器件/反向器件的作用，以及在无衬底时支撑正向器件/反向器件及其他外延层的作用，能够进一步保证半导体器件性能的稳定性和可靠性。
实施例三
图3是根据一示例性实施例示出的一种双层半导体器件的外延结构的制备方法的流程图，如图3所示，该方法包括：
步骤S11、在衬底1上依次外延生长出缓冲层2、分离层3、反向器件外延层11b、间隔层10、正向器件外延层11a（如图4所示）；
步骤S12、在所述正向器件外延层11a上制备正向器件（如图5所示）；
步骤S13、翻转衬底1，将所述衬底1、缓冲层2和分离层3去除（去除方法至少包括研磨、化学腐蚀、激光剥离工艺中的一种或几种的组合），并在所述反向器件外延层11b上制备反向器件（如图2所示）。
需要说明的是，本实施例提供的这种制备方法，可以生长多种半导体器件，尤其适用于微电子器件。因为微电子器件不涉及光的接收和发射，所以对器件的朝向没有需求，正向器件外延层11a和反向器件外延层11b皆可满足其制备需求。
分离层3的选择原则是可以与反向器件紧邻分离层3的外延层容易分离，或去除分离层3的方法对反向器件紧邻分离层3的外延层影响很小，以至于对后续反向器件的影响可忽略。如果缓冲层2和反向器件紧邻缓冲层2的一层外延层可以容易的分离，或去除缓冲层2的方法对反向器件紧邻缓冲层2的一层外延层的影响很小，以至于对后续反向器件的影响可忽略，则可以不生长分离层3，在缓冲层2上直接生长反向器件外延层11b。
衬底1依照器件用途需要而合理选择，可包括单晶体硅( Si )、绝缘体上硅（SOI）、单晶体锗（Ge）、绝缘体上锗（GeOI）、应变硅（Strained Si）、锗硅（SiGe），或是化合物半导体材料，例如氮化镓（SiGe）、砷化镓（GaAs）、磷化铟（InP）、锑化铟（InSb），以及碳基半导体例如石墨烯、SiC、碳纳管等等。
可以理解的是，本实施例提供的技术方案，通过在衬底1上在生成正向器件外延层11a和反向器件外延层11b后，去除衬底1，使得外延层正反两面皆可被利用，变相增加了外延层的面积，实现了外延层正反两面皆可以制备器件，实现了在不缩小器件尺寸的情况下，在相同的衬底1面积上集成更多数量的半导体器件。
另外，本实施例提供的技术方案，由于无需缩小器件尺寸，因此器件制备可以复用现有制备工艺，不用改变器件的设计工艺，也不会引发小尺寸效应，制备方法简单，实施部署容易，性价比高，能保持半导体器件性能稳定。
实施例四
图6是根据另一示例性实施例示出的一种双层半导体器件的外延结构的制备方法的流程图，如图6所示，该方法包括：
步骤S21、在衬底1上，由下往上依次外延生长出缓冲层2、分离层3；
步骤S22、从所述分离层3背向所述缓冲层2的一侧依次外延生长出帽层、上势垒层、掺杂层、空间隔离层、沟道层和下势垒层，形成所述反向器件外延层11b；
步骤S23、在所述反向器件外延层11b的下势垒层上生成所述间隔层10；
步骤S24、从所述间隔层10背向所述反向器件外延层11b的下势垒层的一侧依次外延生长出下势垒层、沟道层、空间隔离层、掺杂层、上势垒层和帽层，形成所述正向器件外延层11a（如图4所示）；或者，
从所述间隔层10背向所述反向器件外延层11b的下势垒层的一侧依次外延生长出下势垒层、第一掺杂层、第一空间隔离层、沟道层、第二空间隔离层、第二掺杂层、上势垒层和帽层，形成所述正向器件外延层11a。
步骤S25、在所述正向器件外延层11a上制备正向器件（如图5所示）；
步骤S26、制备完正向器件后，在所述正向器件的上表面及所述正向器件外延层11a的外侧生长一体成型的正向保护层15，所述正向保护层15为顶部外表面平坦的罩状结构（如图5所示）；
步骤S27、将所述正向保护层15的顶部朝下，借助所述正向保护层15提供的支撑力，将所述衬底1、缓冲层2和分离层3去除；
步骤S28、在所述反向器件外延层11b上制备反向器件（如图2所示）。
优选地，所述在所述正向器件外延层上制备正向器件，具体为：
从所述正向器件外延层的帽层向所述间隔层制备正向器件源极、正向器件漏极和正向器件栅极，并执行正向器件的隔离工艺；
所述隔离工艺是指可将多个器件相互隔离，从而得到多个相互独立的器件的工艺，至少包括但不限于：沟槽隔离法、注入或扩散形成PN结隔离法、氧化隔离法技术；所述正向器件的隔离工艺涉及的范围为自所述正向器件外延层的帽层至所述间隔层所在的厚度范围，不得越过所述间隔层到达所述反向器件外延层；
所述在所述反向器件外延层上制备反向器件，具体为：
从所述反向器件外延层的帽层向所述间隔层制备反向器件源极、反向器件漏极和反向器件栅极，并执行反向器件的隔离工艺；
所述反向器件的工艺涉及的范围为自所述反向器件外延层的帽层至所述间隔层所在的厚度范围，不得越过所述间隔层到达所述正向器件外延层。
在具体实践中，所述方法还包括：
制备完反向器件后，在所述反向器件的上表面及所述反向器件外延层11b的外侧生长一体成型的反向保护层，所述反向保护层为顶部外表面平坦的罩状结构。
可以理解的是，正向保护层15的设置起到在后续制备工艺中保护正向器件的作用，以及在无衬底1时支撑正向器件及其他外延层的作用。
可以理解的是，反向保护层的设置起到在后续制备工艺中保护反向器件的作用，必要时起到支撑作用。
可以理解的是，本实施例提供的技术方案，由于无需缩小器件尺寸，因此不用改变外延和器件的设计工艺，不会引发小尺寸效应。整个外延生长和器件制备过程中可以基本复用现有外延和器件制备工艺。外延过程中仅需调整外延顺序，并增加间隔层和分离层。而这两层的材料及生长方式均可以根据现有成熟的技术做出选择。因此增加这两层并不会使得外延工艺难度增加。而器件制备过程中的在器件外表面上制备保护层也是现有工艺中保护表面、减少表面污染、漏电等不良影响的常用方式。因此本实施例的结构和方法相比现有技术中增加的少量工艺步骤均可以使用现有成熟的技术，无需开发新的技术。因此本实施例的制备方法简单，实施部署容易，性价比高，同时能保持半导体器件性能稳定。
实施例五
根据一示例性实施例示出的一种半导体器件，所述半导体器件的外延结构采用上述的方法制备而成。
可以理解的是，本实施例提供的技术方案，由于无需缩小器件尺寸，因此不用改变外延和器件的设计工艺，不会引发小尺寸效应。整个外延生长和器件制备过程中可以基本复用现有外延和器件制备工艺。外延过程中仅需调整外延顺序，并增加间隔层和分离层。而这两层的材料及生长方式均可以根据现有成熟的技术做出选择。因此增加这两层并不会使得外延工艺难度增加。而器件制备过程中的在器件外表面上制备保护层也是现有工艺中保护表面、减少表面污染、漏电等不良影响的常用方式。因此本实施例的结构和方法相比现有技术中增加的少量工艺步骤均可以使用现有成熟的技术，无需开发新的技术。因此本实施例的制备方法简单，实施部署容易，性价比高，同时能保持半导体器件性能稳定。
当然，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关硬件（如处理器，控制器等）来完成，所述的程序可存储于一计算机可读取的存储介质中，该程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。
以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所做出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围。

Claims (10)

1.一种双层半导体器件的外延结构，其特征在于，包括：
依次从衬底结构上外延生长出来的反向器件外延层、间隔层及正向器件外延层，所述正向器件外延层上制备有正向器件；
所述反向器件外延层上制备有反向器件，所述反向器件为去除所述衬底结构后，制备在所述反向器件外延层上的；
其中，所述衬底结构包括：衬底，及在所述衬底上依次外延生长出缓冲层、分离层。
2.根据权利要求1所述的双层半导体器件的外延结构，其特征在于，
所述正向器件外延层和反向器件外延层的结构相同，或者，所述正向器件外延层和反向器件外延层的结构不同；
若所述正向器件外延层和反向器件外延层的结构相同，所述正向器件外延层和反向器件外延层的结构关于所述间隔层呈对称分布。
3.根据权利要求2所述的双层半导体器件的外延结构，其特征在于，若所述正向器件外延层和反向器件外延层的结构相同，则，
所述反向器件外延层，包括：从所述衬底结构依次外延生长出的帽层、上势垒层、掺杂层、空间隔离层、沟道层和下势垒层；
所述正向器件外延层，包括：从所述间隔层远离反向器件外延层的一侧依次外延生长出的下势垒层、沟道层、空间隔离层、掺杂层、上势垒层和帽层。
4.根据权利要求2所述的双层半导体器件的外延结构，其特征在于，若所述正向器件外延层和反向器件外延层的结构不同，则，
所述反向器件外延层，包括：从所述衬底结构依次外延生长出的帽层、上势垒层、掺杂层、空间隔离层、沟道层和下势垒层；
所述正向器件外延层，包括：从所述间隔层远离反向器件外延层的一侧依次外延生长出的下势垒层、第一掺杂层、第一空间隔离层、沟道层、第二空间隔离层、第二掺杂层、上势垒层和帽层。
5.根据权利要求1所述的双层半导体器件的外延结构，其特征在于，
所述正向器件上覆盖有正向保护层，所述正向保护层为所述正向器件制备完成后，覆盖在所述正向器件上；和/或，
所述反向器件上覆盖有反向保护层，所述反向保护层为所述反向器件制备完成后，覆盖在所述反向器件上。
6.一种双层半导体器件的外延结构的制备方法，其特征在于，包括：
在衬底上依次外延生长出缓冲层、分离层、反向器件外延层、间隔层、正向器件外延层；
在所述正向器件外延层上制备正向器件；
翻转衬底，将所述衬底、缓冲层和分离层去除，并在所述反向器件外延层上制备反向器件。
7.根据权利要求6所述的制备方法，其特征在于，还包括：
制备完正向器件后，在所述正向器件的上表面及所述正向器件外延层的外侧生长一体成型的正向保护层，所述正向保护层为顶部外表面平坦的罩状结构；
所述翻转衬底，将所述衬底、缓冲层和分离层去除，具体为：
将所述正向保护层的顶部朝下，借助所述正向保护层提供的支撑力，将所述衬底、缓冲层和分离层去除，去除方法至少包括研磨、化学腐蚀、激光剥离工艺中的一种或几种的组合。
8.根据权利要求6所述的制备方法，其特征在于，所述在衬底上依次外延生长出缓冲层、分离层、反向器件外延层、间隔层、正向器件外延层，包括：
在衬底上，由下往上依次外延生长出缓冲层、分离层；
从所述分离层背向所述缓冲层的一侧依次外延生长出帽层、上势垒层、掺杂层、空间隔离层、沟道层和下势垒层，形成所述反向器件外延层；
在所述反向器件外延层的下势垒层上生成所述间隔层；
从所述间隔层背向所述反向器件外延层的下势垒层的一侧依次外延生长出下势垒层、沟道层、空间隔离层、掺杂层、上势垒层和帽层，形成所述正向器件外延层，或者，
从所述间隔层背向所述反向器件外延层的下势垒层的一侧依次外延生长出下势垒层、第一掺杂层、第一空间隔离层、沟道层、第二空间隔离层、第二掺杂层、上势垒层和帽层，形成所述正向器件外延层。
9.根据权利要求6所述的方法，其特征在于，所述在所述正向器件外延层上制备正向器件，具体为：
从所述正向器件外延层的帽层向所述间隔层制备正向器件源极、正向器件漏极和正向器件栅极，并执行正向器件的隔离工艺；
所述隔离工艺是指可将多个器件相互隔离，从而得到多个相互独立的器件的工艺，至少包括：沟槽隔离法、注入或扩散形成PN结隔离法、氧化隔离法技术；所述正向器件的隔离工艺涉及的范围为自所述正向器件外延层的帽层至所述间隔层所在的厚度范围，不得越过所述间隔层到达所述反向器件外延层；
所述在所述反向器件外延层上制备反向器件，具体为：
从所述反向器件外延层的帽层向所述间隔层制备反向器件源极、反向器件漏极和反向器件栅极，并执行反向器件的隔离工艺；
所述反向器件的工艺涉及的范围为自所述反向器件外延层的帽层至所述间隔层所在的厚度范围，不得越过所述间隔层到达所述正向器件外延层。
10.一种半导体器件，其特征在于，所述半导体器件的外延结构采用如权利要求6~9任一项所述的方法制备而成。
CN202310744362.0A 2023-06-25 2023-06-25 一种双层半导体器件的外延结构及制备方法、半导体器件 Pending CN116487428A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310744362.0A CN116487428A (zh) 2023-06-25 2023-06-25 一种双层半导体器件的外延结构及制备方法、半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310744362.0A CN116487428A (zh) 2023-06-25 2023-06-25 一种双层半导体器件的外延结构及制备方法、半导体器件

Publications (1)

Publication Number Publication Date
CN116487428A true CN116487428A (zh) 2023-07-25

Family

ID=87227241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310744362.0A Pending CN116487428A (zh) 2023-06-25 2023-06-25 一种双层半导体器件的外延结构及制备方法、半导体器件

Country Status (1)

Country Link
CN (1) CN116487428A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221983A (zh) * 2007-01-10 2008-07-16 中国科学院微电子研究所 实空间转移高电子迁移率场效应晶体管材料
US20110048537A1 (en) * 2009-08-31 2011-03-03 Woodall Jerry M Method of fabricating a semiconductor junction
CN204303817U (zh) * 2014-12-09 2015-04-29 新磊半导体科技（苏州）有限公司 一种超高迁移率的GaAs基PHEMT外延材料结构
KR20180079601A (ko) * 2016-12-30 2018-07-11 (재)한국나노기술원 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자
CN108878457A (zh) * 2018-07-05 2018-11-23 北京工业大学 Soi基复合集成phemt和mosfet的外延结构及制备方法
WO2019100793A1 (zh) * 2017-11-21 2019-05-31 华南理工大学 一种与 Si-CMOS 工艺兼容的 AlGaN/GaN 异质结 HEMT 器件及其制作方法
CN112038439A (zh) * 2020-09-11 2020-12-04 福州大学 一种CZTSSe柔性双面太阳电池及其制备方法
US20210082911A1 (en) * 2019-09-12 2021-03-18 United Microelectronics Corp. 3d semiconductor structure and method of fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221983A (zh) * 2007-01-10 2008-07-16 中国科学院微电子研究所 实空间转移高电子迁移率场效应晶体管材料
US20110048537A1 (en) * 2009-08-31 2011-03-03 Woodall Jerry M Method of fabricating a semiconductor junction
CN204303817U (zh) * 2014-12-09 2015-04-29 新磊半导体科技（苏州）有限公司 一种超高迁移率的GaAs基PHEMT外延材料结构
KR20180079601A (ko) * 2016-12-30 2018-07-11 (재)한국나노기술원 반도체 소자 제작용 레이저 리프트 오프 방법 및 그에 의해 제조된 반도체 소자
WO2019100793A1 (zh) * 2017-11-21 2019-05-31 华南理工大学 一种与 Si-CMOS 工艺兼容的 AlGaN/GaN 异质结 HEMT 器件及其制作方法
CN108878457A (zh) * 2018-07-05 2018-11-23 北京工业大学 Soi基复合集成phemt和mosfet的外延结构及制备方法
US20210082911A1 (en) * 2019-09-12 2021-03-18 United Microelectronics Corp. 3d semiconductor structure and method of fabricating the same
CN112038439A (zh) * 2020-09-11 2020-12-04 福州大学 一种CZTSSe柔性双面太阳电池及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MIKE GOLIO: "射频与微波手册", vol. 1, 国防工业出版社, pages: 800 - 802 *

Similar Documents

Publication Publication Date Title
CN101584024B (zh) 多层结构及其制备工艺
US9502504B2 (en) SOI lateral bipolar transistors having surrounding extrinsic base portions
KR102167518B1 (ko) 비고유 반도체 기판들 상의 넓은 밴드 갭 트랜지스터들 및 그 제조 방법들
US20050118746A1 (en) Minimizing degradation of SiC bipolar semiconductor devices
US9391181B2 (en) Lattice mismatched hetero-epitaxial film
US20140235040A1 (en) Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers
US7498243B2 (en) Crystalline-type device and approach therefor
US8729661B2 (en) Semiconductor structure and method for manufacturing the same
Vais et al. First demonstration of III-V HBTs on 300 mm Si substrates using nano-ridge engineering
US20200091322A1 (en) Single column compound semiconductor bipolar junction transistor with all-around base
JPH04303920A (ja) Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
CN101093847A (zh) 半导体器件及其制造方法
CN111668090B (zh) 一种半导体结构及其制造方法
CN111681951B (zh) 一种半导体结构及其制造方法
CN209880627U (zh) 基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构
CN116487428A (zh) 一种双层半导体器件的外延结构及制备方法、半导体器件
CN111584627A (zh) 一种近似同质外延hemt器件结构及其制备方法
US8853529B2 (en) Flexible III-V solar cell structure
EP3496131B1 (en) Method for forming a semiconductor structure and a semiconductor structure manufactured thereof
CN102790006B (zh) 半导体结构及其制作方法
US11658210B2 (en) Low parasitic Ccb heterojunction bipolar transistor
JP4223002B2 (ja) シリコン・ゲルマニウム・ヘテロ接合型バイポーラ・トランジスタ
EP4293711A1 (en) Manufacturing method for semiconductor structure and semiconductor structure
JP2546531B2 (ja) 半導体積層構造、半導体装置及びそれらの製造方法
CN112186050A (zh) 基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构及集成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Liu Bingbing

Inventor after: Guo Hongna

Inventor before: Liu Bingbing

CB03 Change of inventor or designer information