JP2546531B2 - 半導体積層構造、半導体装置及びそれらの製造方法 - Google Patents
半導体積層構造、半導体装置及びそれらの製造方法Info
- Publication number
- JP2546531B2 JP2546531B2 JP6015097A JP1509794A JP2546531B2 JP 2546531 B2 JP2546531 B2 JP 2546531B2 JP 6015097 A JP6015097 A JP 6015097A JP 1509794 A JP1509794 A JP 1509794A JP 2546531 B2 JP2546531 B2 JP 2546531B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- laminated structure
- compound
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、格子定数の異なる複数
の半導体からなる半導体積層構造、その製造方法、その
ような半導体積層構造を持つ半導体装置及びその製造方
法に関する。
の半導体からなる半導体積層構造、その製造方法、その
ような半導体積層構造を持つ半導体装置及びその製造方
法に関する。
【０００２】
【従来の技術】Ｓｉ基板上にＧａＡｓ層が形成されてい
る積層構造では、両者の格子定数が７％異なるために格
子不整合転位が発生し、積層構造上に形成された半導体
装置の性能を劣化させるため、従来から、この転位を低
減するための様々な方法が提案されている。このうち、
転位低減に効果的な手法として、２段階成長法、熱サイ
クルアニールがある。２段階成長法は、成長初期に低温
でアモルファス状態の膜を形成し、その上に高温でエピ
タキシャル膜を形成する手法である。熱サイクルアニー
ルは、積層構造形成中に成長を一時中断し、試料温度を
高温（７００℃〜９００℃）から低温（３００℃）まで
変化させる工程を数回繰り返す方法である。これらの手
法により、転位密度を１０8ｃｍ-3から１０6ｃｍ-3台に
低減できる。しかし、ＧａＡｓ基板上と同程度の性能の
半導体装置を作製するには、転位密度を１０4ｃｍ-3台
まで減らす必要がある。
る積層構造では、両者の格子定数が７％異なるために格
子不整合転位が発生し、積層構造上に形成された半導体
装置の性能を劣化させるため、従来から、この転位を低
減するための様々な方法が提案されている。このうち、
転位低減に効果的な手法として、２段階成長法、熱サイ
クルアニールがある。２段階成長法は、成長初期に低温
でアモルファス状態の膜を形成し、その上に高温でエピ
タキシャル膜を形成する手法である。熱サイクルアニー
ルは、積層構造形成中に成長を一時中断し、試料温度を
高温（７００℃〜９００℃）から低温（３００℃）まで
変化させる工程を数回繰り返す方法である。これらの手
法により、転位密度を１０8ｃｍ-3から１０6ｃｍ-3台に
低減できる。しかし、ＧａＡｓ基板上と同程度の性能の
半導体装置を作製するには、転位密度を１０4ｃｍ-3台
まで減らす必要がある。
【０００３】そのため、さらに、ＩｎＧａＡｓ／ＧａＡ
ｓ等歪超格子を積層構造中に挿入し、多数の界面によ
り、転位の上昇を防ぐ方法が採用されている。ジャパン
・ジャーナル・オブ・アプライド・フィジクス，３０
（１９９１）第Ｌ６６８頁〜第Ｌ６７１頁（Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３０（１９９１）ｐｐ．Ｌ６
６８〜Ｌ６７１）に報告されているように、熱サイクル
アニール、ＩｎＧａＡｓ／ＧａＡｓ歪超格子の手法を取
り入れ、さらに、低温で結晶層を１層ずつ、時間間隔を
おきながら作製するマイグレイション・エンハンスト・
エピタキシー法により、１０5ｃｍ-3以下の転位密度が
実現されている。
ｓ等歪超格子を積層構造中に挿入し、多数の界面によ
り、転位の上昇を防ぐ方法が採用されている。ジャパン
・ジャーナル・オブ・アプライド・フィジクス，３０
（１９９１）第Ｌ６６８頁〜第Ｌ６７１頁（Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３０（１９９１）ｐｐ．Ｌ６
６８〜Ｌ６７１）に報告されているように、熱サイクル
アニール、ＩｎＧａＡｓ／ＧａＡｓ歪超格子の手法を取
り入れ、さらに、低温で結晶層を１層ずつ、時間間隔を
おきながら作製するマイグレイション・エンハンスト・
エピタキシー法により、１０5ｃｍ-3以下の転位密度が
実現されている。
【０００４】
【発明が解決しようとする課題】従来の熱サイクルアニ
ールは、９００℃の高温を用いるため、ｐｎ接合部、異
種半導体接合部を持つ半導体装置では、ドーパント原子
或いは半導体構成原子が拡散し、接合部の急峻性が保て
ないという問題があった。また、マイグレイション・エ
ンハンスト・エピタキシー法は、積層構造全体を低温で
構成するため、不純物が取り込まれやすく、結晶性のよ
い膜が得られにくく、例えば、高い光電変換効率を追求
する半導体素子を形成する場合に用いるのは不適当であ
るという問題があった。
ールは、９００℃の高温を用いるため、ｐｎ接合部、異
種半導体接合部を持つ半導体装置では、ドーパント原子
或いは半導体構成原子が拡散し、接合部の急峻性が保て
ないという問題があった。また、マイグレイション・エ
ンハンスト・エピタキシー法は、積層構造全体を低温で
構成するため、不純物が取り込まれやすく、結晶性のよ
い膜が得られにくく、例えば、高い光電変換効率を追求
する半導体素子を形成する場合に用いるのは不適当であ
るという問題があった。
【０００５】本発明の第１の目的は、半導体基板上に、
これと格子定数の異なり、かつ品質の優れた化合物半導
体層が設けられた半導体積層構造を提供することにあ
る。本発明の第２の目的は、そのような半導体積層構造
を有する半導体装置を提供することにある。本発明の第
３の目的は、そのような半導体積層構造の製造方法を提
供することにある。本発明の第４の目的は、そのような
半導体装置の製造方法を提供することにある。
これと格子定数の異なり、かつ品質の優れた化合物半導
体層が設けられた半導体積層構造を提供することにあ
る。本発明の第２の目的は、そのような半導体積層構造
を有する半導体装置を提供することにある。本発明の第
３の目的は、そのような半導体積層構造の製造方法を提
供することにある。本発明の第４の目的は、そのような
半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の半導体積層構造は、半導体基板上に
配置された第１の化合物半導体の層と、この層の上に積
層された、所望の化合物半導体の構成元素の少なくとも
一種からなる金属層と、金属層の上に積層された、金属
層の元素を構成元素の一とする第２の化合物半導体の層
と、この層の上に積層された第３の化合物半導体の層と
よりなり、かつ、半導体基板と第１の化合物半導体は、
その格子定数が異なり、第２の化合物半導体と第３の化
合物半導体は、同一の結晶構造を持つようにしたもので
ある。
るために、本発明の半導体積層構造は、半導体基板上に
配置された第１の化合物半導体の層と、この層の上に積
層された、所望の化合物半導体の構成元素の少なくとも
一種からなる金属層と、金属層の上に積層された、金属
層の元素を構成元素の一とする第２の化合物半導体の層
と、この層の上に積層された第３の化合物半導体の層と
よりなり、かつ、半導体基板と第１の化合物半導体は、
その格子定数が異なり、第２の化合物半導体と第３の化
合物半導体は、同一の結晶構造を持つようにしたもので
ある。
【０００７】金属層は、例えば、化合物半導体がIII−
Ｖ族化合物半導体である場合、その構成元素となるＡｌ
やＩｎ等の層であればよい。この層がＡｌであるとき、
第２の化合物半導体としては、ＡｌＡｓ等を用いればよ
い。この第２の化合物半導体の層の厚さは、実質的に一
原子層の厚さであることが好ましい。
Ｖ族化合物半導体である場合、その構成元素となるＡｌ
やＩｎ等の層であればよい。この層がＡｌであるとき、
第２の化合物半導体としては、ＡｌＡｓ等を用いればよ
い。この第２の化合物半導体の層の厚さは、実質的に一
原子層の厚さであることが好ましい。
【０００８】また、上記第２の目的を達成するために、
本発明の半導体装置は、上記半導体積層構造のいずれか
一の構造と、この半導体積層構造の上に配置された半導
体素子とからなるようにしたものである。半導体素子
は、積層構造の上とともに、金属層の下の半導体基板に
も形成されていてもよい。
本発明の半導体装置は、上記半導体積層構造のいずれか
一の構造と、この半導体積層構造の上に配置された半導
体素子とからなるようにしたものである。半導体素子
は、積層構造の上とともに、金属層の下の半導体基板に
も形成されていてもよい。
【０００９】また、上記第３の目的を達成するために、
本発明の半導体積層構造の製造方法は、半導体基板上
に、この半導体基板の格子定数と異なる格子定数を持つ
第１の化合物半導体の層を形成し、この層の上に、所望
の化合物半導体の構成元素の少なくとも一種からなる金
属層を形成し、この金属層を構成する金属の融点以下の
温度で、金属層の表面層を第２の化合物半導体に変化さ
せ、さらに、この第２の化合物半導体の層の上に、第２
の化合物半導体と同一の結晶構造を持つ第３の化合物半
導体の層を形成したものである。
本発明の半導体積層構造の製造方法は、半導体基板上
に、この半導体基板の格子定数と異なる格子定数を持つ
第１の化合物半導体の層を形成し、この層の上に、所望
の化合物半導体の構成元素の少なくとも一種からなる金
属層を形成し、この金属層を構成する金属の融点以下の
温度で、金属層の表面層を第２の化合物半導体に変化さ
せ、さらに、この第２の化合物半導体の層の上に、第２
の化合物半導体と同一の結晶構造を持つ第３の化合物半
導体の層を形成したものである。
【００１０】金属層については、上記に説明した通りで
ある。金属層を形成するときの基板温度は、金属の融点
以下の温度で行なうことが好ましい。また、例えば、こ
の層がＡｌであるとき、その層にＡｓを照射すれば、表
面層がＡｌＡｓに変化する。このＡｌＡｓが第２の化合
物半導体となる。Ａｓを照射をＡｌの融点以下の温度で
行なえば、金属層の表面層の実質的に一原子層をＡｌＡ
ｓに変えることができる。
ある。金属層を形成するときの基板温度は、金属の融点
以下の温度で行なうことが好ましい。また、例えば、こ
の層がＡｌであるとき、その層にＡｓを照射すれば、表
面層がＡｌＡｓに変化する。このＡｌＡｓが第２の化合
物半導体となる。Ａｓを照射をＡｌの融点以下の温度で
行なえば、金属層の表面層の実質的に一原子層をＡｌＡ
ｓに変えることができる。
【００１１】また、上記第４の目的を達成するために、
本発明の半導体装置の製造方法は、上記半導体積層構造
の製造方法のいずれか一の方法で製造した半導体積層構
造の上に、同種または異種の化合物半導体接合部を形成
し、この接合部を少なくとも半導体素子の一部とするよ
うにしたものである。
本発明の半導体装置の製造方法は、上記半導体積層構造
の製造方法のいずれか一の方法で製造した半導体積層構
造の上に、同種または異種の化合物半導体接合部を形成
し、この接合部を少なくとも半導体素子の一部とするよ
うにしたものである。
【００１２】この半導体装置の製造方法において、半導
体基板に、例えば、光電変換素子を予め形成しておき、
その上に、第１の化合物半導体の層以上の積層構造を形
成し、さらにその上に光電変換素子を形成すれば、金属
層の上と下にそれぞれ素子が設けられた半導体装置を製
造することができる。
体基板に、例えば、光電変換素子を予め形成しておき、
その上に、第１の化合物半導体の層以上の積層構造を形
成し、さらにその上に光電変換素子を形成すれば、金属
層の上と下にそれぞれ素子が設けられた半導体装置を製
造することができる。
【００１３】
【作用】説明の便宜のため、半導体基板がＳｉからな
り、第１及び第３の化合物半導体がＧａＡｓ、金属がＡ
ｌ又はＩｎであるとして本発明の作用を説明する。Ｓｉ
基板上に、ＧａＡｓ層、さらにＡｌ又はＩｎの金属層が
配置されていることにより、金属の静電場による電気相
互作用、さらに、界面がＧａＡｓとＡｌ又はＩｎの異種
原子で構成されることによる界面での摩擦力の増大によ
り、転位の動きが減速される。そのため、ＳｉとＧａＡ
ｓの界面で発生し、積層構造中を伝播している転位の上
方向の移動を阻止することができる。
り、第１及び第３の化合物半導体がＧａＡｓ、金属がＡ
ｌ又はＩｎであるとして本発明の作用を説明する。Ｓｉ
基板上に、ＧａＡｓ層、さらにＡｌ又はＩｎの金属層が
配置されていることにより、金属の静電場による電気相
互作用、さらに、界面がＧａＡｓとＡｌ又はＩｎの異種
原子で構成されることによる界面での摩擦力の増大によ
り、転位の動きが減速される。そのため、ＳｉとＧａＡ
ｓの界面で発生し、積層構造中を伝播している転位の上
方向の移動を阻止することができる。
【００１４】また、Ａｌ又はＩｎの融点以下で、Ａｌ又
はＩｎの層の表面に、Ａｓ照射してＡｌＡｓ、ＩｎＡｓ
を形成すれば、Ａｌ又はＩｎ層が固相であるため、Ａｓ
が金属層に溶融することなく、表面原子とのみ反応し、
表面層をＡｌＡｓ、ＩｎＡｓに変えることができる。こ
のため、薄く歪んでいるＡｌＡｓ、ＩｎＡｓが形成で
き、新たな格子不整合転位が発生しない。
はＩｎの層の表面に、Ａｓ照射してＡｌＡｓ、ＩｎＡｓ
を形成すれば、Ａｌ又はＩｎ層が固相であるため、Ａｓ
が金属層に溶融することなく、表面原子とのみ反応し、
表面層をＡｌＡｓ、ＩｎＡｓに変えることができる。こ
のため、薄く歪んでいるＡｌＡｓ、ＩｎＡｓが形成で
き、新たな格子不整合転位が発生しない。
【００１５】また、金属層の表面領域をＡｌＡｓ又はＩ
ｎＡｓ層とすれば、ＡｌＡｓ又はＩｎＡｓがＧａＡｓと
同じ結晶構造を持つため、その上に形成されるＧａＡｓ
をエピタキシャル成長させることができる。
ｎＡｓ層とすれば、ＡｌＡｓ又はＩｎＡｓがＧａＡｓと
同じ結晶構造を持つため、その上に形成されるＧａＡｓ
をエピタキシャル成長させることができる。
【００１６】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。 〈実施例１〉図１は、本発明の一実施例の光電変換素子
を有する半導体装置の断面図である。この光電変換素子
は、ｐ型Ｓｉ基板１、高濃度ｐ型ＧａＡｓバッファ層
２、Ａｌ層３、ＡｌＡｓ層４、高濃度ｐ型ＧａＡｓ層２
´、ｐ型ＧａＡｓ層５、高濃度ｎ型ＧａＡｓ層６及びｎ
型ＡｌＧａＡｓ層７の積層構造からなり、ｐ型ＧａＡｓ
層５、高濃度ｎ型ＧａＡｓ層６にｐｎ構造をもつ光電変
換部が形成される。さらに、ｐ型Ｓｉ基板１にｐ型電極
１０が、ｎ型ＡｌＧａＡｓ層７表面に高濃度ｎ型ＧａＡ
ｓ層８、ｎ型電極９が形成されている。以下にこの半導
体装置の作製方法を示す。
る。 〈実施例１〉図１は、本発明の一実施例の光電変換素子
を有する半導体装置の断面図である。この光電変換素子
は、ｐ型Ｓｉ基板１、高濃度ｐ型ＧａＡｓバッファ層
２、Ａｌ層３、ＡｌＡｓ層４、高濃度ｐ型ＧａＡｓ層２
´、ｐ型ＧａＡｓ層５、高濃度ｎ型ＧａＡｓ層６及びｎ
型ＡｌＧａＡｓ層７の積層構造からなり、ｐ型ＧａＡｓ
層５、高濃度ｎ型ＧａＡｓ層６にｐｎ構造をもつ光電変
換部が形成される。さらに、ｐ型Ｓｉ基板１にｐ型電極
１０が、ｎ型ＡｌＧａＡｓ層７表面に高濃度ｎ型ＧａＡ
ｓ層８、ｎ型電極９が形成されている。以下にこの半導
体装置の作製方法を示す。
【００１７】ｐ型Ｓｉ基板１として、ｐ型、抵抗率０．
５Ωｃｍ、厚さ０．４μｍで、（００１）面方位を持
ち、〈１１０〉方向に２゜オフ傾斜させた基板を使用す
る。基板は、有機洗浄、水洗した後、化学エッチングに
より、表面に薄い酸化膜を形成し、ただちに分子線結晶
成長装置に導入する。ｐ型Ｓｉ基板１上に形成された酸
化膜は、結晶成長装置内で、Ａｓ雰囲気中で９００℃、
１０分加熱することにより分解除去される。その後、基
板温度を４００℃まで下げ、高濃度ｐ型ＧａＡｓバッフ
ァ層２の一部を０．１μｍ形成し、さらに基板温度を６
００℃に上げ、高濃度ｐ型ＧａＡｓバッファ層２を２μ
ｍ形成する。
５Ωｃｍ、厚さ０．４μｍで、（００１）面方位を持
ち、〈１１０〉方向に２゜オフ傾斜させた基板を使用す
る。基板は、有機洗浄、水洗した後、化学エッチングに
より、表面に薄い酸化膜を形成し、ただちに分子線結晶
成長装置に導入する。ｐ型Ｓｉ基板１上に形成された酸
化膜は、結晶成長装置内で、Ａｓ雰囲気中で９００℃、
１０分加熱することにより分解除去される。その後、基
板温度を４００℃まで下げ、高濃度ｐ型ＧａＡｓバッフ
ァ層２の一部を０．１μｍ形成し、さらに基板温度を６
００℃に上げ、高濃度ｐ型ＧａＡｓバッファ層２を２μ
ｍ形成する。
【００１８】ここで、Ａｓセル温度を室温に下げると共
に、基板温度を４００℃に下げ、Ａｌ層３を５原子層、
１ｎｍ形成する。その後、Ａｓセル温度を上げ、シャッ
ター操作によりＡｓを照射し、Ａｌ層３の表面層のＡｌ
をＡｌＡｓ層４に変える。Ａｌの融点は６５９℃である
ため、４００℃の基板でＡｌは固相である。このため、
Ａｓ照射により、Ａｌ層中へのＡｓのもぐり込みは起き
ず、表面層ＡｌのみＡｌＡｓに変えることができる。
に、基板温度を４００℃に下げ、Ａｌ層３を５原子層、
１ｎｍ形成する。その後、Ａｓセル温度を上げ、シャッ
ター操作によりＡｓを照射し、Ａｌ層３の表面層のＡｌ
をＡｌＡｓ層４に変える。Ａｌの融点は６５９℃である
ため、４００℃の基板でＡｌは固相である。このため、
Ａｓ照射により、Ａｌ層中へのＡｓのもぐり込みは起き
ず、表面層ＡｌのみＡｌＡｓに変えることができる。
【００１９】この後、高濃度ｐ型ＧａＡｓ層２´を１μ
ｍ形成する。この時の基板温度は、成長直後では４００
℃とし、０．１μｍ程度成長させた後、６００℃まで、
徐々に上げていく。ここまでに形成したＧａＡｓは、Ｂ
ｅ濃度１×１０19ｃｍ-3の高濃度ｐ型である。この後、
基板温度６００℃で、ｐ型ＧａＡｓ層（Ｂｅ濃度；８×
１０16ｃｍ-3）５を２．５μｍ、さらに高濃度ｎ型Ｇａ
Ａｓ層（Ｓｉ濃度；３×１０18ｃｍ-3）６を０．５μ
ｍ、順次積層する。
ｍ形成する。この時の基板温度は、成長直後では４００
℃とし、０．１μｍ程度成長させた後、６００℃まで、
徐々に上げていく。ここまでに形成したＧａＡｓは、Ｂ
ｅ濃度１×１０19ｃｍ-3の高濃度ｐ型である。この後、
基板温度６００℃で、ｐ型ＧａＡｓ層（Ｂｅ濃度；８×
１０16ｃｍ-3）５を２．５μｍ、さらに高濃度ｎ型Ｇａ
Ａｓ層（Ｓｉ濃度；３×１０18ｃｍ-3）６を０．５μ
ｍ、順次積層する。
【００２０】上記の方法で作製した積層構造を持つ試料
を、３５０℃のＫＯＨ中で４分間エッチングし、顕微鏡
により試料表面を観察すると、７×１０4〜１×１０5ｃ
ｍ-3のエッチピットが観察される。この値は、市販のＧ
ａＡｓ基板で観察される値とほぼ同じオーダーである。
を、３５０℃のＫＯＨ中で４分間エッチングし、顕微鏡
により試料表面を観察すると、７×１０4〜１×１０5ｃ
ｍ-3のエッチピットが観察される。この値は、市販のＧ
ａＡｓ基板で観察される値とほぼ同じオーダーである。
【００２１】光電変換素子を作製するために、高濃度ｎ
型ＧａＡｓ層６の上に、さらに、窓層としてｎ型ＡｌＧ
ａＡｓ層（Ｓｉ濃度；３×１０18ｃｍ-3）７を３００
Å、電極接続部として高濃度ｎ型ＧａＡｓ層（Ｓｉ濃
度；５×１０18ｃｍ-3）８を１０００Å、積層する。そ
の後、ｎ型電極部だけを残して、高濃度ｎ型ＧａＡｓ層
８をエッチングし、ｎ型電極９及びｐ型電極１０を形成
する。
型ＧａＡｓ層６の上に、さらに、窓層としてｎ型ＡｌＧ
ａＡｓ層（Ｓｉ濃度；３×１０18ｃｍ-3）７を３００
Å、電極接続部として高濃度ｎ型ＧａＡｓ層（Ｓｉ濃
度；５×１０18ｃｍ-3）８を１０００Å、積層する。そ
の後、ｎ型電極部だけを残して、高濃度ｎ型ＧａＡｓ層
８をエッチングし、ｎ型電極９及びｐ型電極１０を形成
する。
【００２２】作製した光電変換素子は、汎用の転位密度
１０4ｃｍ-3台のＧａＡｓ基板上に作製されたＧａＡｓ
光電変換素子の７０〜８０％の効率を示し、しかも、作
製コストが１桁近く低減する。
１０4ｃｍ-3台のＧａＡｓ基板上に作製されたＧａＡｓ
光電変換素子の７０〜８０％の効率を示し、しかも、作
製コストが１桁近く低減する。
【００２３】なお、本実施例において、ｐ型Ｓｉ基板１
をｎ型に、高濃度ｐ型ＧａＡｓバッファ層２、高濃度ｐ
型ＧａＡｓ層２´をそれぞれ高濃度ｎ型に、ｐ型ＧａＡ
ｓ層５をｎ型に、高濃度ｎ型ＧａＡｓ層６を高濃度ｐ型
に、ｎ型ＡｌＧａＡｓ層７をｐ型に、高濃度ｎ型ＧａＡ
ｓ層８を高濃度ｐ型に、ｎ型電極９をｐ型に、ｐ型電極
１０をｎ型にしても同様に効果がある。
をｎ型に、高濃度ｐ型ＧａＡｓバッファ層２、高濃度ｐ
型ＧａＡｓ層２´をそれぞれ高濃度ｎ型に、ｐ型ＧａＡ
ｓ層５をｎ型に、高濃度ｎ型ＧａＡｓ層６を高濃度ｐ型
に、ｎ型ＡｌＧａＡｓ層７をｐ型に、高濃度ｎ型ＧａＡ
ｓ層８を高濃度ｐ型に、ｎ型電極９をｐ型に、ｐ型電極
１０をｎ型にしても同様に効果がある。
【００２４】〈実施例２〉図２は、本発明の他の実施例
の光電変換素子を有する半導体装置の断面図である。こ
の光電変換素子は、ｐ型Ｓｉ基板１１、高濃度ｐ型Ｇａ
Ａｓバッファ層１２、Ｉｎ層１３、ＩｎＡｓ層１４、高
濃度ｐ型ＧａＡｓ層１２´、ｐ型ＧａＡｓ層１５、高濃
度ｎ型ＧａＡｓ層１６及びｎ型ＡｌＧａＡｓ層１７の積
層構造からなり、ｐ型ＧａＡｓ層１５、高濃度ｎ型Ｇａ
Ａｓ層１６にｐｎ構造をもつ光電変換部が形成される。
さらに、ｐ型Ｓｉ基板１１にｐ型電極２０が、ｎ型Ａｌ
ＧａＡｓ層１７表面に高濃度ｎ型ＧａＡｓ層１８、ｎ型
電極１９が形成されている。以下にこの半導体装置の作
製方法を示す。
の光電変換素子を有する半導体装置の断面図である。こ
の光電変換素子は、ｐ型Ｓｉ基板１１、高濃度ｐ型Ｇａ
Ａｓバッファ層１２、Ｉｎ層１３、ＩｎＡｓ層１４、高
濃度ｐ型ＧａＡｓ層１２´、ｐ型ＧａＡｓ層１５、高濃
度ｎ型ＧａＡｓ層１６及びｎ型ＡｌＧａＡｓ層１７の積
層構造からなり、ｐ型ＧａＡｓ層１５、高濃度ｎ型Ｇａ
Ａｓ層１６にｐｎ構造をもつ光電変換部が形成される。
さらに、ｐ型Ｓｉ基板１１にｐ型電極２０が、ｎ型Ａｌ
ＧａＡｓ層１７表面に高濃度ｎ型ＧａＡｓ層１８、ｎ型
電極１９が形成されている。以下にこの半導体装置の作
製方法を示す。
【００２５】前記実施例と同様手法で、ｐ型Ｓｉ基板１
１上に、高濃度ｐ型ＧａＡｓバッファ層１２を２μｍ形
成する。この後、Ａｓセル温度を室温に下げると共に、
基板温度を１００℃に下げ、Ｉｎ層１３を５原子層、
１．２ｎｍ形成する。その後、Ａｓセル温度を上げ、シ
ャッター操作によりＡｓを照射し、Ｉｎ層１３の表面層
のＩｎをＩｎＡｓ層１４に変える。Ｉｎの融点は１５６
℃であるため、Ａｓ照射時にＩｎは固相である。
１上に、高濃度ｐ型ＧａＡｓバッファ層１２を２μｍ形
成する。この後、Ａｓセル温度を室温に下げると共に、
基板温度を１００℃に下げ、Ｉｎ層１３を５原子層、
１．２ｎｍ形成する。その後、Ａｓセル温度を上げ、シ
ャッター操作によりＡｓを照射し、Ｉｎ層１３の表面層
のＩｎをＩｎＡｓ層１４に変える。Ｉｎの融点は１５６
℃であるため、Ａｓ照射時にＩｎは固相である。
【００２６】この後、高濃度ｐ型ＧａＡｓ層１２´を１
μｍ形成する。この時の基板温度は、成長直後は、１０
０℃とし、０．１μｍ程度成長させた後、６００℃ま
で、徐々に温度を上げていく。ここまで形成したＧａＡ
ｓは、Ｂｅ濃度１×１０19ｃｍ-3の高濃度ｐ型である。
この後、基板温度６００℃で、ｐ型ＧａＡｓ層（Ｂｅ濃
度；８×１０16ｃｍ-3）１５を２．５μｍ、高濃度ｎ型
ＧａＡｓ層（Ｓｉ濃度；３×１０18ｃｍ-3）１６を０．
５μｍ、順次、積層する。
μｍ形成する。この時の基板温度は、成長直後は、１０
０℃とし、０．１μｍ程度成長させた後、６００℃ま
で、徐々に温度を上げていく。ここまで形成したＧａＡ
ｓは、Ｂｅ濃度１×１０19ｃｍ-3の高濃度ｐ型である。
この後、基板温度６００℃で、ｐ型ＧａＡｓ層（Ｂｅ濃
度；８×１０16ｃｍ-3）１５を２．５μｍ、高濃度ｎ型
ＧａＡｓ層（Ｓｉ濃度；３×１０18ｃｍ-3）１６を０．
５μｍ、順次、積層する。
【００２７】上記の方法で作製した積層構造を持つ試料
のエッチピット密度は、５×１０4〜１×１０5ｃｍ-3で
ある。実施例１のＡｌよりも重いＩｎを使用しているた
め、転位の移動を阻止する能力が増加している。
のエッチピット密度は、５×１０4〜１×１０5ｃｍ-3で
ある。実施例１のＡｌよりも重いＩｎを使用しているた
め、転位の移動を阻止する能力が増加している。
【００２８】光電変換素子を作製するために、高濃度ｎ
型ＧａＡｓ層１６の上に、さらに、窓層としてｎ型Ａｌ
ＧａＡｓ層（３×１０18ｃｍ-3）１７を３００Å、電極
接続部として高濃度ｎ型ＧａＡｓ層（５×１０18ｃ
ｍ-3）１８を１０００Å積層する。その後、ｎ型電極部
だけを残して、高濃度ｎ型ＧａＡｓ層１８をエッチング
し、ｎ型電極１９及びｐ型電極２０を形成する。光電変
換素子の性能は、前記実施例と同等である。
型ＧａＡｓ層１６の上に、さらに、窓層としてｎ型Ａｌ
ＧａＡｓ層（３×１０18ｃｍ-3）１７を３００Å、電極
接続部として高濃度ｎ型ＧａＡｓ層（５×１０18ｃ
ｍ-3）１８を１０００Å積層する。その後、ｎ型電極部
だけを残して、高濃度ｎ型ＧａＡｓ層１８をエッチング
し、ｎ型電極１９及びｐ型電極２０を形成する。光電変
換素子の性能は、前記実施例と同等である。
【００２９】なお、本実施例においても、ｐ型Ｓｉ基板
１１をｎ型に、高濃度ｐ型ＧａＡｓバッファ層１２及び
高濃度ｐ型ＧａＡｓ層１２´を高濃度ｎ型に、ｐ型Ｇａ
Ａｓ層１５をｎ型に、高濃度ｎ型ＧａＡｓ層１６をｐ型
に、ｎ型ＡｌＧａＡｓ層１７をｐ型に、高濃度ｎ型Ｇａ
Ａｓ層１８を高濃度ｐ型に、ｎ型電極１９をｐ型に、ｐ
型電極２０をｎ型にしても同様に効果がある。
１１をｎ型に、高濃度ｐ型ＧａＡｓバッファ層１２及び
高濃度ｐ型ＧａＡｓ層１２´を高濃度ｎ型に、ｐ型Ｇａ
Ａｓ層１５をｎ型に、高濃度ｎ型ＧａＡｓ層１６をｐ型
に、ｎ型ＡｌＧａＡｓ層１７をｐ型に、高濃度ｎ型Ｇａ
Ａｓ層１８を高濃度ｐ型に、ｎ型電極１９をｐ型に、ｐ
型電極２０をｎ型にしても同様に効果がある。
【００３０】
【発明の効果】上記の実施例のように、積層構造の途中
に、Ａｌ又はＩｎ等の金属層を挿入することにより、転
位の動きが減速される。そのため、ＳｉとＧａＡｓの界
面で発生し、積層構造中を伝播している転位の上方向の
移動を阻止することができる。
に、Ａｌ又はＩｎ等の金属層を挿入することにより、転
位の動きが減速される。そのため、ＳｉとＧａＡｓの界
面で発生し、積層構造中を伝播している転位の上方向の
移動を阻止することができる。
【００３１】また、金属層に形成されたＡｌＡｓ、Ｉｎ
ＡｓはＧａＡｓと同じ結晶構造を持ち、しかも、非常に
薄く歪んでいるため、その上に形成されるＧａＡｓ層は
エピタキシャル成長し、格子不整合による新たな転位が
発生しない。
ＡｓはＧａＡｓと同じ結晶構造を持ち、しかも、非常に
薄く歪んでいるため、その上に形成されるＧａＡｓ層は
エピタキシャル成長し、格子不整合による新たな転位が
発生しない。
【００３２】そのため、積層構造上部に形成されるＧａ
Ａｓ中の転位密度を市販ＧａＡｓ基板とほぼ同程度の１
０5ｃｍ-3以下まで低減でき、作製された半導体素子は
ＧａＡｓ基板上に作製されたものに近い性能を示す。し
かも、基板として安価なＳｉを使用すれば、価格を１／
１０程度にできる。
Ａｓ中の転位密度を市販ＧａＡｓ基板とほぼ同程度の１
０5ｃｍ-3以下まで低減でき、作製された半導体素子は
ＧａＡｓ基板上に作製されたものに近い性能を示す。し
かも、基板として安価なＳｉを使用すれば、価格を１／
１０程度にできる。
【図１】本発明の実施例１の光電変換素子を有する半導
体装置の断面図。
体装置の断面図。
【図２】本発明の実施例２の光電変換素子を有する半導
体装置の断面図。
体装置の断面図。
１，１１…ｐ型Ｓｉ基板、２，１２…高濃度ｐ型ＧａＡ
ｓバッファ層、２´，１２´…高濃度ｐ型ＧａＡｓ層、
３…Ａｌ層、４…ＡｌＡｓ層、５，１５…ｐ型ＧａＡｓ
層、６，１６…高濃度ｎ型ＧａＡｓ層、７，１７…ｎ型
ＡｌＧａＡｓ層、８，１８…高濃度ｎ型ＧａＡｓ層、
９，１９…ｎ型電極、１０，２０…ｐ型電極、１３…Ｉ
ｎ層、１４…ＩｎＡｓ層。
ｓバッファ層、２´，１２´…高濃度ｐ型ＧａＡｓ層、
３…Ａｌ層、４…ＡｌＡｓ層、５，１５…ｐ型ＧａＡｓ
層、６，１６…高濃度ｎ型ＧａＡｓ層、７，１７…ｎ型
ＡｌＧａＡｓ層、８，１８…高濃度ｎ型ＧａＡｓ層、
９，１９…ｎ型電極、１０，２０…ｐ型電極、１３…Ｉ
ｎ層、１４…ＩｎＡｓ層。
Claims (12)
- 【請求項１】半導体基板、該半導体基板上に配置された
第１の化合物半導体の層、該第１の化合物半導体の層上
に積層された、所望の化合物半導体の構成元素の少なく
とも一種からなる金属層、該金属層の上に積層された、
金属層の元素を構成元素の一とする第２の化合物半導体
の層及び該第２の化合物半導体の層の上に積層された第
３の化合物半導体の層よりなり、上記半導体基板と第１
の化合物半導体は、その格子定数が異なり、上記第２の
化合物半導体と第３の化合物半導体は、同一の結晶構造
を持つことを特徴とする半導体積層構造。 - 【請求項２】請求項１記載の半導体積層構造において、
上記第２の化合物半導体の層の厚さは、実質的に一原子
層の厚さであることを特徴とする半導体積層構造。 - 【請求項３】請求項１又は２記載の半導体積層構造にお
いて、上記第１、第２及び第３の化合物半導体は、いず
れもIII−Ｖ族化合物半導体であることを特徴とする半
導体積層構造。 - 【請求項４】請求項１、２又は３記載の半導体積層構造
において、上記半導体基板は、Ｓｉであることを特徴と
する半導体積層構造。 - 【請求項５】請求項４記載の半導体積層構造において、
上記第１及び第３の化合物半導体は、ＧａＡｓであり、
上記第２の化合物半導体は、ＡｌＡｓであり、上記金属
層は、Ａｌからなることを特徴とする半導体積層構造。 - 【請求項６】請求項４記載の半導体積層構造において、
上記第１及び第３の化合物半導体は、ＧａＡｓであり、
上記第２の化合物半導体は、ＩｎＡｓであり、上記金属
層は、Ｉｎからなることを特徴とする半導体積層構造。 - 【請求項７】請求項１から６のいずれか一に記載の半導
体積層構造と、該半導体積層構造の上に配置された半導
体素子とからなることを特徴とする半導体装置。 - 【請求項８】半導体基板上に、該半導体基板の格子定数
と異なる格子定数を持つ第１の化合物半導体の層を形成
する第１の工程、第１の化合物半導体の層上に、所望の
化合物半導体の構成元素の少なくとも一種からなる金属
層を形成する第２の工程、金属層を構成する金属の融点
以下の温度で、金属層の表面層を第２の化合物半導体に
変化させる第３の工程及び第２の化合物半導体の層の上
に、第２の化合物半導体と同一の結晶構造を持つ第３の
化合物半導体の層を形成する第４の工程を有することを
特徴とする半導体積層構造の製造方法。 - 【請求項９】請求項８記載の半導体積層構造の製造方法
において、上記第２の化合物半導体に変化させた金属層
の表面層の厚さは、実質的に一原子層の厚さであること
を特徴とする半導体積層構造の製造方法。 - 【請求項１０】請求項８又は９記載の半導体積層構造の
製造方法において、上記第３の工程は、上記金属層に、
上記第２の化合物半導体の構成元素の上記金属と異なる
元素を照射して行なうことを特徴とする半導体積層構造
の製造方法。 - 【請求項１１】請求項８、９又は１０記載の半導体積層
構造の製造方法において、上記第１、第２及び第３の化
合物半導体は、いずれもIII−Ｖ族化合物半導体である
ことを特徴とする半導体積層構造の製造方法。 - 【請求項１２】請求項８から１１のいずれか一に記載の
半導体積層構造の製造方法により製造した半導体積層構
造の上に、化合物半導体接合部を形成し、該接合部を少
なくとも半導体素子の一部とすることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6015097A JP2546531B2 (ja) | 1994-02-09 | 1994-02-09 | 半導体積層構造、半導体装置及びそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6015097A JP2546531B2 (ja) | 1994-02-09 | 1994-02-09 | 半導体積層構造、半導体装置及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226525A JPH07226525A (ja) | 1995-08-22 |
| JP2546531B2 true JP2546531B2 (ja) | 1996-10-23 |
Family
ID=11879346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6015097A Expired - Fee Related JP2546531B2 (ja) | 1994-02-09 | 1994-02-09 | 半導体積層構造、半導体装置及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546531B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4873705B2 (ja) * | 2006-08-28 | 2012-02-08 | 独立行政法人物質・材料研究機構 | 窒化インジウム（ＩｎＮ）あるいは高インジウム組成を有する窒化インジウムガリウム（ＩｎＧａＮ）エピタキシャル薄膜の形成方法 |
-
1994
- 1994-02-09 JP JP6015097A patent/JP2546531B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07226525A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659188A (en) | Capped anneal | |
| US5256550A (en) | Fabricating a semiconductor device with strained Si1-x Gex layer | |
| JPH06252046A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH04335538A (ja) | 半導体装置およびその製造方法 | |
| JPH05275329A (ja) | 半導体素子基体とその作製方法 | |
| JP3024584B2 (ja) | 半導体装置の製造方法 | |
| US4914053A (en) | Heteroepitaxial selective-area growth through insulator windows | |
| US5258322A (en) | Method of producing semiconductor substrate | |
| JPH10223537A (ja) | 半導体装置の製造方法 | |
| JP2962918B2 (ja) | シリコン薄膜の形成方法及び太陽電池の製造方法 | |
| US4925810A (en) | Compound semiconductor device and a method of manufacturing the same | |
| US5686350A (en) | Method for fabricating defect-free compound semiconductor thin film on dielectric thin film | |
| RU2696352C2 (ru) | Способ эпитаксиального выращивания границы раздела между материалами из iii-v групп и кремниевой пластиной, обеспечивающий нейтрализацию остаточных деформаций | |
| JP2516316B2 (ja) | ３次元シリコン・ケイ化物構造 | |
| JP2546531B2 (ja) | 半導体積層構造、半導体装置及びそれらの製造方法 | |
| JPH05259077A (ja) | 半導体装置及びその製造方法 | |
| JP2547967B2 (ja) | 半導体積層構造とその製造方法およびそれを用いた半導体装置 | |
| TWI360186B (ja) | ||
| JP2902160B2 (ja) | 半導体発光装置の製造方法 | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| JP4701375B2 (ja) | 結晶成長方法 | |
| JP3400085B2 (ja) | 化合物半導体層の形成方法 | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JP2853524B2 (ja) | 選択歪領域の形成方法 | |
| JPH03235376A (ja) | タンデム型太陽電池の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| LAPS | Cancellation because of no payment of annual fees |