JP4223002B2 - シリコン・ゲルマニウム・ヘテロ接合型バイポーラ・トランジスタ - Google Patents
シリコン・ゲルマニウム・ヘテロ接合型バイポーラ・トランジスタ Download PDFInfo
- Publication number
- JP4223002B2 JP4223002B2 JP2004500339A JP2004500339A JP4223002B2 JP 4223002 B2 JP4223002 B2 JP 4223002B2 JP 2004500339 A JP2004500339 A JP 2004500339A JP 2004500339 A JP2004500339 A JP 2004500339A JP 4223002 B2 JP4223002 B2 JP 4223002B2
- Authority
- JP
- Japan
- Prior art keywords
- sige layer
- sige
- concentration
- thickness
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims description 113
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000007423 decrease Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
本発明はシリコン・ゲルマニウム（ＳｉＧｅ）ヘテロ接合型バイポーラ・トランジスタ（ＨＢＴ）に関する。
シリコン基板上に少なくとも１つのシリコン・ゲルマニウム（ＳｉＧｅ）層を備えたウェーハを用いてＨＢＴを形成することは周知である。そのような基板上では、ＳｉＧｅ膜とシリコン基板との間における格子定数の相違のためにゲルマニウム原子によって複合膜中に機械的歪（ひずみ）が生成される。シリコン基板の平面では、格子定数の大きなＳｉＧｅ格子が格子定数の小さなシリコン基板上に押しつけられている。シリコン基板に垂直な平面では、ＳｉＧｅ層の格子定数はシリコン基板の格子定数よりも大きいから、引っ張り応力下にある。この歪とＧｅ原子自身とによって、ＳｉＧｅ膜とその下に存在する自然のＳｉ基板との間にバンドギャップ偏倚（へんい）が形成される。このバンドギャップ偏倚によってベース中に勾配（こうばい）電界（grading field)が形成されベースを横切るキャリアの拡散が増大するから、トランジスタの速度が改善するというＳｉＧｅ ＨＢＴの独自の利点が得られる。ＳｉＧｅ ＨＢＴは小信号増幅器（すなわち約５ボルト以下でスイッチングする）用のトランジスタとし使用され、現在の無線通信装置に必要なスイッチング速度（１ＧＨｚ超）を実現している。
ＳｉＧｅ ＨＢＴを小信号増幅器用に使用する際に本発明者らが遭遇した困難の１つはそのような増幅器用の共通エミッタ出力特性（すなわちコレクタ電流対コレクタ−エミッタ電圧）は一般に貧弱なアーリー電圧（Early voltage)を示すということである。「アーリー電圧」（ＶA ）とはこれらの出力特性の傾斜の特徴のことであり、曲線をＩＣ＝０Ａまで外挿して得られる電圧によって表わされる。曲線が水平になるほど、ＩＣ＝０外挿における電圧は高くなるから、アーリー電圧は「高く」なる。図１は本発明を使用しないＳｉＧｅ ＨＢＴのアーリー電圧を示す図である。個々の曲線は様々なベース電圧を印加した場合における出力特性を示している。曲線が上にあるほど、印加したベース電圧は高くなる。留意点を挙げると、印加ベース電流が大きくなると、曲線の勾配はより垂直になる。
本発明者らの発見によれば、ＶA はＳｉＧｅ ＨＢＴの電流利得遮断周波数（ｆT ）の主要な指標である。ＶA が低いＮＰＮデバイスはｆT が低いということが判明した。電流利得遮断周波数の低いデバイスは次善のスイッチング速度しか実現しえない。
それゆえ、当技術分野では、アーリー電圧を高めた、したがって電流利得遮断周波数を高めたＳｉＧｅ ＨＢＴが求められている。
したがって、本発明の目的はＳｉＧｅ ＨＢＴの電流利得遮断周波数を高域化することである。
第１の側面では、本発明はＳｉＧｅ安定限界を超える厚さおよびＧｅ濃度を有するとともに、電荷捕獲サイトをあまり形成しない複数の不整合転位をその中に有するＳｉＧｅ層を備えたＳｉＧｅ ＨＢＴである。
別の側面では、本発明は複数の分離構造体上に少なくとも約７０ｎｍの厚さおよび少なくとも１０％のＧｅ濃度を有するＳｉＧｅ層を備え、前記分離構造体の上方にベース／コレクタ接合を備え、前記ベース／コレクタ接合を超えてはあまり延びていない複数の不整合転位を備えたＳｉＧｅ ＨＢＴである。
さらに別の側面では、本発明はその遮断周波数が少なくとも約１９ＧＨｚであり、かつ、前記コレクタ領域に隣接した複数の分離領域と、前記コレクタ領域上に形成されたベース領域とを備え、前記ＳｉＧｅ層中の前記不整合転位は前記複数の分離領域に隣接して形成されているとともに、前記ベース領域中に実質的に伸びることなく前記コレクタ領域中に伸びている、小信号増幅器用のバイポーラ・トランジスタである。
なお別の側面では、本発明はシリコン基板に複数の分離領域を形成するステップと、前記基板および前記分離領域の上にＳｉＧｅ層を形成するステップであって、前記ＳｉＧｅ層の厚さはＳｉＧｅ安定限界よりも厚く、前記ＳｉＧｅ層のＧｅ含有量はＳｉＧｅ安定限界よりも多い、ステップと、前記ＳｉＧｅ層および前記基板を第１のドーパントでドープしてコレクタ領域を形成するステップとを備え、前記コレクタ領域は当該コレクタ領域を超えて前記バイポーラ・トランジスタの他の部分に実質的に伸びていない複数の不整合転位を含んでいる、バイポーラ・トランジスタを形成する方法である。
本発明者らの発見によれば、ＳｉＧｅ層の厚さを厚くすることによりアーリー電圧（したがって遮断周波数）を顕著に高くすることができる。従来技術においても他の目的でＳｉＧｅの厚さを厚くすることは知られているが、不整合転位が形成されるのを恐れてより厚いＳｉＧｅ層は一般に避けられている。下で詳述するように、本発明者らの発見によると、適切に管理すれば、不整合転位は結果として得られるＳｉＧｅ ＨＢＴの性能または歩留りに悪影響を与えない。
ＳｉＧｅを使用すると電荷の移動度が増大する。それはＳｉ−Ｇｅ化合物に特有な格子不整合に起因して機械的歪が導入されるからである。しかし、Ｇｅが過剰に存在すると、あるいはＳｉＧｅ層が厚すぎると、結果として生じる結晶転位によって性能および歩留りの双方が低減するというのが当技術分野における定説である。性能の低減はＳｉＧｅによって生じるバンドギャップ偏倚の原因をなす機械的応力を解放する転位に起因するのであろう。歩留りの低減は基板の結晶性を擾乱（じょうらん）する欠陥に起因するのであろう。事実、この一般的な理解は広く普及したので、それは一般にこれらの相互関係を最初に報告した研究者に因（ちな）んで「マシューズ−ブラクスリー安定限界（Mathews-Blakesley stability limit)」または「スティフラー限界（Stiffler limit）」として認められている（スティフラーら、ジャーナル・オブ・アプライド・フィジックス、第７１巻第１０号第４８２０〜４８２５頁；マシューズおよびブラクスリー「エピタキシャル多層における欠陥」ジャーナル・オブ・クリスタル・グロース第２７号第１１８〜１２５頁（１９７４年）（Stiffler et al., Journal of Applied Physics, Vol. 71, No. 10, pp. 4820-4825; Mathews and Blakeslee, "Defects in Epitaxial Multilayers," Journal of Crystal Growth 27 pp. 118-125 (1974) ））。今後の参照を容易にするために、これらの結果は「ＳｉＧｅ安定限界」と呼ぶことにする。マシューズ−ブラクスリーおよびスティフラーが報告した様々なＳｉＧｅ安定限界が図４にプロットされている。図４はＳｉＧｅの厚さとＧｅ濃度との間の報告された最適な関係を示す図である。このような不整合転位を除去することによりＳｉＧｅ安定限界を超える様々な方法論に多くの研究が焦点を当ててきた。ラダーマン（Laderman）らの米国特許第５２５６５５０号を参照。この米国特許では、低温エピタキシャル手法を用いて始めのＳｉＧｅ層を堆積し、次いでＳｉキャップ層を形成し、次いで適切な熱サイクルにさらすことにより不整合転位のない厚いＳｉＧｅ層を形成することが検討されている。この構造では、不整合転位を形成することなくＳｉＧｅ層の歪を存続させるためにＳｉ層で被覆する必要がある。「小面積の被トレンチ分離シリコン・アイランドにおけるＳｉＧｅ歪層の安定性」なる名称のＫ・ショーネンバーグらの論文（エレクトロ・ケミカル・ソサイアティ・プロシーディングズ、第９６−４巻、半導体技術におけるプロセス物理とモデル化に関する第４回国際シンポジウムの会報、ロサンゼルス、カリフォルニア州、１９９６年５月５〜１０日、第２９６〜３０８頁（A paper by K. Schonenberg et al. entitled "The Stability of SiGe Strained Layers on Small Area Trench Isolated Silicon Islands" Electrochemical Society Proceedings,Vol. 96-4, Proceedings of the 4th International Symposium on Process Physics and Modeling in Semiconductor Technology, Los Angeles, CA May 5-10 1996, pp. 296-308 ））の報告によれば、分離によって画定されるＳｉＧｅ領域のサイズが小さくなると、そして浅いトレンチ分離を修正して応力を低減させると、観察される欠陥密度は小さくなる。この面積依存性はヴェスキャン（Vescan）「オプトエレクトロニクス・デバイス用の歪ＳｉＧｅ／Ｓｉの選択エピタキシャル成長」（マテリアル・サイエンス・アンド・エンジニアリングＢ、ソリッドステート・マナリアルズ・フォア・アドバンスト・テクノロジ、第５１巻第１−３号第１６６〜６９頁（１９９８年））（Vescan, "Selective Epitaxial Growth of Strained SiGe/Si for Optoelectronic Devices," Materials Science and Engineering B, Solid-State Materials for Advanced Technology, Vol. 51, No. 1-3, pp. 166-69 (1998)）にも報告されている。
バイポーラ・トランジスタの能動領域における不整合転位を避ける別の理由は、電荷捕獲サイトが形成されるのを防止するためである。これらの電荷捕獲サイトが大量に存在すると、少数キャリアの寿命が短くなる。典型的なバイポーラ・トランジスタでは、この結果、電流利得が低減する。これは小信号用途においては望ましくない。しかし、電力増幅の用途では、電流利得の低減は許容しうる。したがって、米国特許第５０９７３０８号には、バイポーラ型電力整流素子において少数キャリアの寿命を短くするために少数キャリアの再結合を増大させるトラップを形成する転位をＳｉＧｅ−Ｓｉ界面から９〜２０μｍの場所に意図的に導入することが教示されている。少数キャリアの寿命を短くすることはスイッチング速度を速めるためにバイポーラ型整流素子においては望ましい。バイポーラ・トランジスタのスイッチング速度はベース中の電荷を除去する速度によって決まる。電荷を除去するプロセスの１つに再結合がある。これにより、電子と正孔は電荷捕獲サイトにおいて再結合してトランジスタをオフにさせる。しかし、標準のＳｉＧｅバイポーラ・トランジスタの小信号増幅用途の場合、少数キャリアの寿命の短縮化に付随する電流利得の減少は望ましくない（事実、通常は避けるであろう。そして、上述したように、結果としてスイッチング速度を遅くすることは電流利得遮断周波数を高めるという目標と両立しないであろう）。
本発明者らの発見によれば、厚さ／濃度の組み合わせをＳｉＧｅ安定曲線よりも大きくしてＳｉＧｅ層を形成すると、アーリー電圧が顕著に改善するから遮断周波数が高くなる。しかも、ＳｉＧｅによるバンドギャップ偏倚を形成する機械的応力を顕著に解放する不整合転位を形成することがない。そして、基板の結晶性をあまり擾乱しない。図４はここで報告するデータを提供するのに使用したＳｉＧｅの厚さと濃度を示す図である。比較のために、Ｇｅ濃度を１０％に固定し、厚さを増加させた。留意点を挙げると、始めの２つのデータ点はＳｉＧｅ安定曲線以下の場所にある。これらのデバイスが図１に示すアーリー電圧の結果を提供した。本発明のＳｉＧｅの厚さは約７０ｎｍから開始する。
図５に示すように、本発明に係るＳｉＧｅ ＨＢＴはその中に浅いトレンチ分離領域（ＳＴＩ）１２を備えた単結晶シリコン基板１０上に形成する。基板１０上に既存の手法を用いてＳｉＧｅ層１４をエピタキシャル成長させる。厚さｔは少なくとも４０ｎｍであり、Ｇｅ濃度は少なくとも約１０％である。適切にドーピングしてコレクタ領域１４Ｃを形成した後、成長中にＳｉＧｅ層をインサイチュ（insitu）ドーピングしてベース領域１４Ｂを形成する（横方向には一定の比率で拡大表示されていない）。留意点を挙げると、実際問題として、様々なプロセスの熱サイクルの間にベースを出たボロンがＳｉＧｅ層中を拡散する、すなわちＳｉＧｅ層１４中の深さＸから深さＹまでの間に拡散する可能性がある。したがって、結果として得られるベース／コレクタ接合の位置はＪＡまたはＪＢになる可能性がある。次いで、周知の手法を用いてエミッタ電極（図示せず）を形成してＨＢＴの形成を完了する。次いで、本発明に係るＨＢＴを基板上の他のＨＢＴに接続して集積回路を形成する。図２は本発明に係るＳｉＧｅ ＨＢＴのコレクタ電流対コレクタ−エミッタ電圧を示す図である。アーリー電圧が顕著に改善している点に留意されたい（プロットはすべての印加ベース電圧に対してずっと水平になっている。すなわち、コレクタ−エミッタ電圧を増加させてもコレクタ電流は一定である）。
図３は（ａ）図１に示すアーリー電圧を有するＮＰＮ（実線（solid line）で示す）、および（ｂ）図２に示すアーリー電圧を有するＮＰＮ（破線（dashed line)で示す）のコレクタ電流密度対遮断周波数をプロットした図である。本発明に係る改善したアーリー電圧を有するトランジスタの遮断周波数が高くなっている点に留意されたい。Ｆｔのピークは約１９ＧＨｚである。また、遮断周波数の高域化はコレクタ電流のより広い範囲にわたってが生じている点にも留意されたい。
本発明の一側面は（電荷の捕獲によって）性能を劣化させる、あるいは（結晶転位によって）歩留りを低減させる転位という代償を払うことなくアーリー電圧と遮断周波数がこのように高くなるということである。
始めに電荷の捕獲を検討する。まず、図５に示す遮断周波数の高域化が観察される点に留意されたい。不整合転位によってかなりの程度の電荷の捕獲が導入されたとしても、結果として生じるキャリアの再結合によって遮断周波数は低下し、高域化することはない。また、図６と図７にそれぞれ図１と図２に示すアーリー電圧を有するＮＰＮのギュンメル・プロット（Gummel plot)（ＩＣ、ＩＢ対ＶＣＥ）を示す。このギュンメル・プロットにおけるＩＢ曲線とＩＣ曲線は理想的な傾斜（ｎ┤１〔ｎは理想度の尺度である〕あるいは６０ｍＶ／デケード〔室温〕）を有する点に留意されたい。これはより厚いＳｉＧｅ層の一部として形成された不整合転位によっては相当量の電荷捕獲が導入されなかったということを示している。電荷捕獲が増加するのを避けたことの帰結の１つは図１と図２に示すように、これらのより高い遮断周波数はデバイスの降伏電圧（ＢＶCEO ）を対応して低下させることなく実現されるということである。換言すると、所定の降伏電圧ＢＶCEO を有するデバイスの遮断周波数ＦｔはＳｉＧｅの厚さを厚くすると高域化する。このことは（たとえば電力増幅器や読み取りヘッドなど）降伏電圧の高いデバイスを必要とするデバイス設計にとって特に重要になる。
次に、歩留りを考察する。図８は本発明に係るＳｉＧｅ ＨＢＴの規格化した歩留りをＳｉＧｅの様々な厚さに対してプロットした図である。図示した第１の領域（厚さ３０ｎｍ〔３００オングストローム〕、Ｇｅ濃度１０％）はＳｉＧｅ安定曲線（図３参照）のほぼ上限に位置している。留意点を挙げると、厚さがＧｅ濃度１０％のＳｉＧｅ安定曲線を超えるほど厚くなっても、歩留りはあまり変化しない。このことは本発明に係るＳｉＧｅ層中の不整合転位によっては基板の結晶性はあまり擾乱されないということを示している。なぜなら、上記不整合転位によって基板の結晶性が擾乱されるものとすると、歩留りはＳｉＧｅ層の厚さが厚くなるのにつれて低減するであろうからである。
図９は本発明の３つの実施形態についてＧｅ濃度の百分率対７０ｎｍ厚のＳｉＧｅ層の深さをプロットした図である。曲線Ａで示す第１の実施形態では、本発明に係るＳｉＧｅ層中のＧｅ濃度は４０ｎｍ厚のＳｉＧｅ膜の厚さ方向にわたって約１０％である。この実施形態により、図４の実線によって示す、本発明のコレクタ電流対コレクタ−エミッタ電圧のプロットが得られた。曲線Ｂで示す第２の実施形態では、本発明に係るＳｉＧｅ層中のＧｅ濃度は７０ｎｍ厚の膜の厚さ方向にわたって約１０％である。第１の実施形態および第２の実施形態から、図８に示す歩留りのデータが得られた。曲線Ｃで示す第３の実施形態では、本発明に係るＳｉＧｅ層中のＧｅ濃度はＳｉＧｅ層の上表面およびその厚さの始めの３分の１（７０ｎｍ厚のＳｉＧｅ膜の場合約２３ｎｍ）において約２５％であり、その後、Ｇｅ百分率はＳｉＧｅ膜の厚さの第２の３分の１にわたり２５％から１０％へ実質的に直線状に降下し、その後、当該濃度は膜の厚さの残部において１０％である。下表面における含有量を１０％に低下させると、不整合転位、歩留り、および性能で表わされる結果は本発明の始めの２つの実施形態で観察されたものと同じになるはずである。
本発明の第４の実施形態（図９に図示せず）では、ＳｉＧｅ層は１５０ｎｍ厚でり、そのＧｅ濃度はこの厚さにわたって約１０％である。本発明者らの発見によれば、この厚さとＧｅ含有量でも不整合転位はここで報告した一般的な特性を示した。これらの結果に基づく本発明者らの確信によれば、ＳｉＧｅ層は１５０ｎｍよりも厚くしうるし、そうしてもなおここで報告した特性を示す。
ここで報告した結果が示すところによれば、転位の形成に関する懸念によってＳｉＧｅの濃度と厚さを制限する必要があるということに対する根本的な理由は存在しない。
したがって、Ｇｅ濃度の百分率に対する唯一の自然な制限は下に存在するＳｉ層中に過剰な応力または過少な応力が導入される点である、ということは明らかであろう。本発明者らの確信によれば、約５％未満の濃度では導入される応力が十分でなく電荷の移動度は相応の量だけ改善されず、また、約３５％超の濃度ではアーリー電圧を最適化するように見える（約７０ｎｍ以上の）厚さ状況において許容できない応力が導入されるか、ＳｉＧｅ層の上表面にヒロックが形成されることに起因して歩留りが低減する。
本発明者らの発見によれば、本発明に係るＳｉＧｅ層中の不整合転位は大部分、図４に示すＳＴＩ領域の端１２Ａ、１２Ｂに存在した。この転位は破線１０Ａで示すＳｉＧｅ／Ｓｉ界面に沿って水平方向に走る傾向を示していた。注目すべき点を挙げると、実際、ベース／コレクタ接合ＪＡまたはＪＢ中に伸びるものは観察されない場合もあった、そしてエミッタ領域中に伸びるものは観察されなかった。また、上述したように、理想的なギュンメル・プロットが示すところによれば、結果として得られる転位は電荷捕獲サイトをあまり形成しない。
したがって、本発明者らの発見によれば、当技術分野における教示に反して、不整合転位を有するＳｉＧｅ層は歩留りを劣化させることなく性能を向上させることができる。また、本発明者らの発見によれば、当技術分野における教示に反して、不整合転位が多数存在すること自体は性能または歩留りの限定要因ではない。それどころか、重要な点を挙げると、転位は電荷の捕獲をあまり生成しない、そしてベース／コレクタ接合を横切って伸びる転位は数があまり多くない。
以上、特定の組の実施形態を参照して本発明を記述したが、本発明はそれらに限定して解釈すべきではない。請求の範囲に記載した本発明の本旨と範囲の内で、上述した実施形態を変更することができる。たとえば、特定のＧｅ濃度、濃度勾配、およびＳｉＧｅの厚さを示したが、ここで報告したものと同じ一般的な結果が得られるかぎり、他の濃度、傾斜、および／または厚さを使用することができる。（「Ａおよび／またはＢ」は、ＡおよびＢ、Ａ、またはＢを表す。）
本発明は電気回路および電気装置、特に通信システムで使用する電気回路および電気装置に適用することができる。
１０ 単結晶シリコン基板
１２ ＳＴＩ領域
１４ ＳｉＧｅ層
１２ ＳＴＩ領域
１４ ＳｉＧｅ層
Claims (13)
- シリコン基板と、
前記シリコン基板の表面で前記シリコン基板中に形成された複数の分離領域と、
前記シリコン基板および前記複数の分離領域の表面に形成され、ＳｉＧｅ安定限界を超える厚さおよびＧｅ濃度を有し、当該表面側に形成されたコレクタ領域および当該コレクタ領域上に形成されたベース領域を備え、複数の不整合転位が前記複数の分離領域に隣接して形成され、前記ベース領域中に実質的に伸びることなく前記コレクタ領域中に伸びている、ＳｉＧｅ層を備えたヘテロ接合型バイポーラ・トランジスタ。 - 遮断周波数が少なくとも１９ＧＨｚである、請求項１に記載のトランジスタ。
- 前記ＳｉＧｅ層のＧｅ濃度が少なくとも１０％である、請求項１に記載のトランジスタ。
- 前記ＳｉＧｅ層の厚さが少なくとも７０ｎｍである、請求項３に記載のトランジスタ。
- 前記ＳｉＧｅ層の厚さが少なくとも１５０ｎｍである、請求項３に記載のトランジスタ。
- 前記ＳｉＧｅ層のＧｅ濃度が当該ＳｉＧｅ層内で変化している、請求項３に記載のトランジスタ。
- 前記ＳｉＧｅ層のＧｅ濃度の値はその上表面においてより高く、その下表面においてより低い、請求項６に記載のトランジスタ。
- 前記Ｇｅ濃度は、
前記ＳｉＧｅ層の上部において第１の値をとり、
前記ＳｉＧｅ層の下部において前記第１の値よりも小さい第２の値をとり、
前記ＳｉＧｅ層の中間部において前記第１の値から前記第２の値まで変化する値をとる、
請求項７に記載のトランジスタ。 - 前記より大きな値が２５％であり、前記より小さな値が１０％である、請求項８に記載のトランジスタ。
- 前記Ｇｅ濃度は前記ＳｉＧｅ層の厚さの上部３分の１において２５％である、請求項８に記載のトランジスタ。
- 前記Ｇｅ濃度は前記ＳｉＧｅ層の厚さの中間の３分の１において線形的に２５％から１０％へ減少している、請求項１０に記載のトランジスタ。
- 前記Ｇｅ濃度は前記ＳｉＧｅ層の厚さの下部３分の１において１０％である、請求項１１に記載のトランジスタ。
- シリコン基板の表面に複数の分離領域を形成するステップと、
前記基板および前記分離領域の上にＳｉＧｅ層を形成するステップであって、前記ＳｉＧｅ層の厚さはＳｉＧｅ安定限界よりも厚く、前記ＳｉＧｅ層のＧｅ含有量はＳｉＧｅ安定限界よりも多い、当該形成するステップと、
前記ＳｉＧｅ層および前記基板をドーパントでドープして前記ＳｉＧｅ層中にコレクタ領域および当該コレクタ領域上にベース領域を形成するステップであって、複数の不整合転位が前記複数の分離領域に隣接して前記ベース領域中に実質的に伸びることなく前記コレクタ領域中に形成される、当該形成するステップと、
を含む、ヘテロ接合型バイポーラ・トランジスタを製造する方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2002/013315 WO2003092079A1 (en) | 2002-04-26 | 2002-04-26 | Enhanced cutoff frequency silicon germanium transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005524233A JP2005524233A (ja) | 2005-08-11 |
| JP4223002B2 true JP4223002B2 (ja) | 2009-02-12 |
Family
ID=29268423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004500339A Expired - Fee Related JP4223002B2 (ja) | 2002-04-26 | 2002-04-26 | シリコン・ゲルマニウム・ヘテロ接合型バイポーラ・トランジスタ |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1502308A4 (ja) |
| JP (1) | JP4223002B2 (ja) |
| KR (1) | KR100754561B1 (ja) |
| CN (1) | CN1625811A (ja) |
| AU (1) | AU2002305254A1 (ja) |
| WO (1) | WO2003092079A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7544577B2 (en) * | 2005-08-26 | 2009-06-09 | International Business Machines Corporation | Mobility enhancement in SiGe heterojunction bipolar transistors |
| JP4829566B2 (ja) * | 2005-08-30 | 2011-12-07 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198689A (en) * | 1988-11-30 | 1993-03-30 | Fujitsu Limited | Heterojunction bipolar transistor |
| DE4102888A1 (de) * | 1990-01-31 | 1991-08-01 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors |
| US5225371A (en) * | 1992-03-17 | 1993-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Laser formation of graded junction devices |
| US5266504A (en) * | 1992-03-26 | 1993-11-30 | International Business Machines Corporation | Low temperature emitter process for high performance bipolar devices |
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| CA2327421A1 (en) * | 1998-04-10 | 1999-10-21 | Jeffrey T. Borenstein | Silicon-germanium etch stop layer system |
| JP3658745B2 (ja) * | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| EP1065728B1 (en) * | 1999-06-22 | 2009-04-22 | Panasonic Corporation | Heterojunction bipolar transistors and corresponding fabrication methods |
| US6346453B1 (en) * | 2000-01-27 | 2002-02-12 | Sige Microsystems Inc. | Method of producing a SI-GE base heterojunction bipolar device |
| FR2806831B1 (fr) * | 2000-03-27 | 2003-09-19 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire de type double-polysilicium auto-aligne a base a heterojonction et transistor correspondant |
| JP2002110690A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 半導体装置とその製造方法 |
| US6552406B1 (en) * | 2000-10-03 | 2003-04-22 | International Business Machines Corporation | SiGe transistor, varactor and p-i-n velocity saturated ballasting element for BiCMOS peripheral circuits and ESD networks |
-
2002
- 2002-04-26 WO PCT/US2002/013315 patent/WO2003092079A1/en active Application Filing
- 2002-04-26 EP EP02734064A patent/EP1502308A4/en not_active Withdrawn
- 2002-04-26 KR KR1020047016720A patent/KR100754561B1/ko not_active IP Right Cessation
- 2002-04-26 AU AU2002305254A patent/AU2002305254A1/en not_active Abandoned
- 2002-04-26 JP JP2004500339A patent/JP4223002B2/ja not_active Expired - Fee Related
- 2002-04-26 CN CNA028287622A patent/CN1625811A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100754561B1 (ko) | 2007-09-05 |
| JP2005524233A (ja) | 2005-08-11 |
| EP1502308A4 (en) | 2009-03-18 |
| CN1625811A (zh) | 2005-06-08 |
| EP1502308A1 (en) | 2005-02-02 |
| AU2002305254A1 (en) | 2003-11-10 |
| WO2003092079A1 (en) | 2003-11-06 |
| KR20040103974A (ko) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354118B1 (ko) | 헤테로접합 바이폴라 트랜지스터의 실리콘-게르마늄베이스를 형성하기 위한 공정 | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR100725689B1 (ko) | 헤테로 바이폴러 트랜지스터 | |
| CN107342319B (zh) | 一种复合应变Si/SiGe异质结双极晶体管及其制备方法 | |
| JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| TW200301558A (en) | Method and structure for a heterojunction bipolar transistor | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
| JP4223002B2 (ja) | シリコン・ゲルマニウム・ヘテロ接合型バイポーラ・トランジスタ | |
| JP2001118857A (ja) | 横型バイポーラトランジスタ及びその製造方法 | |
| JP3415608B2 (ja) | ヘテロバイポーラトランジスタ | |
| JP5964829B2 (ja) | 表面パッシベーションのための半導体レッジ層を有する電子デバイス構造 | |
| US20040115878A1 (en) | Method for manufacturing a silicon germanium based device with crystal defect prevention | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2963704B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3990989B2 (ja) | ヘテロバイポーラトランジスタ | |
| JP2006179507A (ja) | 半導体装置 | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2003059937A (ja) | 半導体装置 | |
| JP2004253823A (ja) | ヘテロバイポーラトランジスタ | |
| JPS62159463A (ja) | 半導体装置の製造方法 | |
| JP2001044213A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |