JPH04303920A - Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 - Google Patents
Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造Info
- Publication number
- JPH04303920A JPH04303920A JP9334491A JP9334491A JPH04303920A JP H04303920 A JPH04303920 A JP H04303920A JP 9334491 A JP9334491 A JP 9334491A JP 9334491 A JP9334491 A JP 9334491A JP H04303920 A JPH04303920 A JP H04303920A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- group
- iii
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 150000001875 compounds Chemical class 0.000 title claims abstract description 28
- 239000013078 crystal Substances 0.000 claims abstract description 43
- 239000010408 film Substances 0.000 claims description 63
- 239000010409 thin film Substances 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 56
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 53
- 229910052681 coesite Inorganic materials 0.000 abstract description 28
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 28
- 239000000377 silicon dioxide Substances 0.000 abstract description 28
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 28
- 229910052682 stishovite Inorganic materials 0.000 abstract description 28
- 229910052905 tridymite Inorganic materials 0.000 abstract description 28
- 238000000034 method Methods 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- KAXRWMOLNJZCEW-UHFFFAOYSA-N 2-amino-4-(2-aminophenyl)-4-oxobutanoic acid;sulfuric acid Chemical compound OS(O)(=O)=O.OC(=O)C(N)CC(=O)C1=CC=CC=C1N KAXRWMOLNJZCEW-UHFFFAOYSA-N 0.000 description 3
- FOJZPLNOZUNMJO-UHFFFAOYSA-M chloro(dimethyl)indigane Chemical compound [Cl-].C[In+]C FOJZPLNOZUNMJO-UHFFFAOYSA-M 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＩＶ族半導体単結晶基板
上に形成された高品質かつ大面積なＩＩＩ −Ｖ族化合
物半導体単結晶表面を有する絶縁膜／ＩＩＩ −Ｖ族化
合物半導体積層構造に関する。
上に形成された高品質かつ大面積なＩＩＩ −Ｖ族化合
物半導体単結晶表面を有する絶縁膜／ＩＩＩ −Ｖ族化
合物半導体積層構造に関する。
【０００２】
【従来の技術】現在、Ｓｉに代表されるＩＶ族半導体単
結晶基板上にＧａＡｓに代表されるＩＩＩ−Ｖ族化合物
半導体単結晶薄膜を形成する試みが活発に行なわれてい
る。 これは、このような薄膜構造が形成できると、ＩＩＩ
−Ｖ族化合物半導体高機能素子を安価なＳｉ基板上に作
製でき、またＳｉの高い熱伝導率によって光素子等の性
能向上が期待できるためである。さらにＳｉ基板上に選
択的にＩＩＩ −Ｖ族化合物半導体単結晶薄膜を形成で
きれば、Ｓｉ超高集積回路とＩＩＩ −Ｖ族化合物半導
体超高速素子や光素子を同一基板上に形成できるため、
新しい高機能素子の開発が予測されるからである。
結晶基板上にＧａＡｓに代表されるＩＩＩ−Ｖ族化合物
半導体単結晶薄膜を形成する試みが活発に行なわれてい
る。 これは、このような薄膜構造が形成できると、ＩＩＩ
−Ｖ族化合物半導体高機能素子を安価なＳｉ基板上に作
製でき、またＳｉの高い熱伝導率によって光素子等の性
能向上が期待できるためである。さらにＳｉ基板上に選
択的にＩＩＩ −Ｖ族化合物半導体単結晶薄膜を形成で
きれば、Ｓｉ超高集積回路とＩＩＩ −Ｖ族化合物半導
体超高速素子や光素子を同一基板上に形成できるため、
新しい高機能素子の開発が予測されるからである。
【０００３】しかしながら、ＩＩＩ −Ｖ族化合物半導
体結晶はＩＩＩ 族とＶ族の２種類の元素から成る有極
性結晶であるのに対し、ＩＶ族半導体単結晶基板は単一
元素から成る無極性結晶である。従って、通常用いられ
る（１００） 面方位を有するＩＶ族半導体単結晶基板
上にＩＩＩ −Ｖ族化合物半導体単結晶薄膜をエピタキ
シャル成長させようとする場合、ＩＩＩ 族とＶ族の配
列の位相がずれ、極性が反転した領域、いわゆるアンチ
・フェイズ・ドメインができやすく、全基板面内でＩＩ
Ｉ 族とＶ族の配列の位相がそろったいわゆるシングル
・ドメイン単結晶薄膜を確実に得ることはごく最近まで
は困難であった。
体結晶はＩＩＩ 族とＶ族の２種類の元素から成る有極
性結晶であるのに対し、ＩＶ族半導体単結晶基板は単一
元素から成る無極性結晶である。従って、通常用いられ
る（１００） 面方位を有するＩＶ族半導体単結晶基板
上にＩＩＩ −Ｖ族化合物半導体単結晶薄膜をエピタキ
シャル成長させようとする場合、ＩＩＩ 族とＶ族の配
列の位相がずれ、極性が反転した領域、いわゆるアンチ
・フェイズ・ドメインができやすく、全基板面内でＩＩ
Ｉ 族とＶ族の配列の位相がそろったいわゆるシングル
・ドメイン単結晶薄膜を確実に得ることはごく最近まで
は困難であった。
【０００４】この問題を解決するために考えられたのが
雑誌「ジャパニーズ・ジャーナル・オブ・アプライド・
フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第
２４巻第６号（１９８５年）第Ｌ３９１−３９３頁に説
明されている「二段階成長法」と呼ばれる方法である。 すなわちＳｉ単結晶基板の温度を４５０℃以下の低温と
してまず２０ｎｍ程度の微細な多結晶もしくは非晶質状
のＧａＡｓバッファ層を堆積した後、Ｓｉ単結晶基板の
温度を通常の成長温度、上記文献の場合は６００℃とし
てＧａＡｓ単結晶薄膜を成長させる方法である。この方
法によってシングル・ドメイン単結晶薄膜を確実に得る
ことができるようになった。微細な多結晶もしくは非晶
質状のＧａＡｓ薄膜は温度を６００℃に昇温する間にア
ニールされて単結晶化する。上記文献の結果はＭＯＣＶ
Ｄ法によるものであったが、以後ＭＢＥ法でも同様に二
段階成長法が有効であることが確認された。
雑誌「ジャパニーズ・ジャーナル・オブ・アプライド・
フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）」第
２４巻第６号（１９８５年）第Ｌ３９１−３９３頁に説
明されている「二段階成長法」と呼ばれる方法である。 すなわちＳｉ単結晶基板の温度を４５０℃以下の低温と
してまず２０ｎｍ程度の微細な多結晶もしくは非晶質状
のＧａＡｓバッファ層を堆積した後、Ｓｉ単結晶基板の
温度を通常の成長温度、上記文献の場合は６００℃とし
てＧａＡｓ単結晶薄膜を成長させる方法である。この方
法によってシングル・ドメイン単結晶薄膜を確実に得る
ことができるようになった。微細な多結晶もしくは非晶
質状のＧａＡｓ薄膜は温度を６００℃に昇温する間にア
ニールされて単結晶化する。上記文献の結果はＭＯＣＶ
Ｄ法によるものであったが、以後ＭＢＥ法でも同様に二
段階成長法が有効であることが確認された。
【０００５】ところで半導体薄膜の素子応用の観点から
はシングル・ドメイン化とともに結晶品質の向上が重要
である。しかし通常Ｓｉ基板上にＧａＡｓなどのＩＩＩ
−Ｖ族化合物半導体を成長すると、ＳｉとＧａＡｓの
界面には基板と成長層との格子不整合から予想されるよ
りはるかに多くの転位や積層欠陥が発生し、さらにその
一部は容易に上層まで伸びて貫通転位となる。二段階成
長法で成長したＧａＡｓ層の転位密度は数ｕｍ厚の成長
表面で約１０８ ｃｍ−２にも達する。その後、歪超格
子層の挿入や熱サイクルアニールの導入で約１０６ ｃ
ｍ−２まで転位密度は急速に改善された。しかしこの１
０６ ｃｍ−２を大きな壁としてその後は進展が見られ
ない状態にある。
はシングル・ドメイン化とともに結晶品質の向上が重要
である。しかし通常Ｓｉ基板上にＧａＡｓなどのＩＩＩ
−Ｖ族化合物半導体を成長すると、ＳｉとＧａＡｓの
界面には基板と成長層との格子不整合から予想されるよ
りはるかに多くの転位や積層欠陥が発生し、さらにその
一部は容易に上層まで伸びて貫通転位となる。二段階成
長法で成長したＧａＡｓ層の転位密度は数ｕｍ厚の成長
表面で約１０８ ｃｍ−２にも達する。その後、歪超格
子層の挿入や熱サイクルアニールの導入で約１０６ ｃ
ｍ−２まで転位密度は急速に改善された。しかしこの１
０６ ｃｍ−２を大きな壁としてその後は進展が見られ
ない状態にある。
【０００６】この貫通転位の問題を回避する１つの方法
として注目されるのがＧａＡｓ／絶縁膜／Ｓｉ基板構造
の採用である。この様な構造は基板の露出したシード部
分から絶縁膜マスク上へ横方向成長を行なうことで形成
することができる。たとえば雑誌「ジャパニーズ・ジャ
ーナル・オブ・アプライド・フィジクス（Ｊｐｎ．Ｊ．
Ａｐｐｌ．Ｐｈｙｓ．）」第２８巻第３号（１９８９年
）の第Ｌ３３７−３３９頁に説明されているように、液
相成長法（ＬＰＥ法）でマスク上へ横方向成長して形成
したＧａＡｓ／絶縁膜／Ｓｉ構造部分のＧａＡｓ膜はほ
ぼ無転位となることが報告されている。ＧａＡｓ／Ｓｉ
界面で発生した転位は主にシード部分の上方のみに伸び
、横方向には伸びないためである。
として注目されるのがＧａＡｓ／絶縁膜／Ｓｉ基板構造
の採用である。この様な構造は基板の露出したシード部
分から絶縁膜マスク上へ横方向成長を行なうことで形成
することができる。たとえば雑誌「ジャパニーズ・ジャ
ーナル・オブ・アプライド・フィジクス（Ｊｐｎ．Ｊ．
Ａｐｐｌ．Ｐｈｙｓ．）」第２８巻第３号（１９８９年
）の第Ｌ３３７−３３９頁に説明されているように、液
相成長法（ＬＰＥ法）でマスク上へ横方向成長して形成
したＧａＡｓ／絶縁膜／Ｓｉ構造部分のＧａＡｓ膜はほ
ぼ無転位となることが報告されている。ＧａＡｓ／Ｓｉ
界面で発生した転位は主にシード部分の上方のみに伸び
、横方向には伸びないためである。
【０００７】
【発明が解決しようとする課題】Ｓｉ基板上に良質のＩ
ＩＩ −Ｖ族化合物半導体薄膜を得るために採用された
上記従来構造の問題点を考えてみる。
ＩＩ −Ｖ族化合物半導体薄膜を得るために採用された
上記従来構造の問題点を考えてみる。
【０００８】ＧａＡｓ／絶縁膜／Ｓｉ構造を形成するた
めには基板に対して垂直方向の成長が十分に抑えられた
横方向成長が必要であり、そのため熱平衡に極めて近い
条件で成長を行なうＬＰＥ法が使われた。しかしＬＰＥ
法では成長温度が約７５０℃と高い。そのため基板およ
び絶縁膜と成長膜との熱膨脹係数差のために成長膜にク
ラックが入ったり歪が残ってしまい問題となる。またＬ
ＰＥ法では扱うことができる基板の大きさと枚数に制限
がある。その点、横方向成長にハロゲン輸送法や有機金
属気相成長法（ＭＯＣＶＤ法）など気相成長法（ＶＰＥ
法）を用いることができるならば、より低い温度で成長
でき、量産性に優れており、またデバイス性能の向上に
必要な薄膜構造の成長も可能であるため有利である。し
かしＶＰＥ法では基板面方位が特に（１１１） 面であ
る場合を除くと、デバイス作製に重要な（１００）面な
どでの十分な横方向成長は得られない。
めには基板に対して垂直方向の成長が十分に抑えられた
横方向成長が必要であり、そのため熱平衡に極めて近い
条件で成長を行なうＬＰＥ法が使われた。しかしＬＰＥ
法では成長温度が約７５０℃と高い。そのため基板およ
び絶縁膜と成長膜との熱膨脹係数差のために成長膜にク
ラックが入ったり歪が残ってしまい問題となる。またＬ
ＰＥ法では扱うことができる基板の大きさと枚数に制限
がある。その点、横方向成長にハロゲン輸送法や有機金
属気相成長法（ＭＯＣＶＤ法）など気相成長法（ＶＰＥ
法）を用いることができるならば、より低い温度で成長
でき、量産性に優れており、またデバイス性能の向上に
必要な薄膜構造の成長も可能であるため有利である。し
かしＶＰＥ法では基板面方位が特に（１１１） 面であ
る場合を除くと、デバイス作製に重要な（１００）面な
どでの十分な横方向成長は得られない。
【０００９】またマスク上への横方向成長速度には限界
があるので、大きな面積を得るにはたとえばシード部分
を近接して多数配置し横方向成長する必要がある。それ
ぞれのシードからの成長部分はいずれ合体するので一応
大面積化できる。しかしこの構造では転位密度の高いシ
ード領域が表面に周期的に残ってしまう。
があるので、大きな面積を得るにはたとえばシード部分
を近接して多数配置し横方向成長する必要がある。それ
ぞれのシードからの成長部分はいずれ合体するので一応
大面積化できる。しかしこの構造では転位密度の高いシ
ード領域が表面に周期的に残ってしまう。
【００１０】本発明の目的はこのような従来技術の欠点
を克服し、ＩＶ族半導体単結晶基板上に高品質なＩＩＩ
−Ｖ族半導体単結晶表面を有する絶縁膜／ＩＩＩ −
Ｖ族化合物半導体積層構造を提供することにある。
を克服し、ＩＶ族半導体単結晶基板上に高品質なＩＩＩ
−Ｖ族半導体単結晶表面を有する絶縁膜／ＩＩＩ −
Ｖ族化合物半導体積層構造を提供することにある。
【００１１】
【課題を解決するための手段】本発明によれば、ＩＶ族
単結晶基板上に非晶質絶縁膜およびＩＩＩ −Ｖ族化合
物半導体単結晶薄膜が交互に積層され、表面はＩＩＩ
−Ｖ族化合物半導体単結晶であることを基本とする構造
において、前記積層体は少なくとも２層以上の非晶質絶
縁膜層を含み、それぞれの非晶質絶縁膜層はその占有面
内の一部に上下に貫通する穴を有し、この穴を通して上
下のＩＩＩ −Ｖ族化合物半導体単結晶層またはＩＶ族
単結晶基板が互に接続されており、さらに１つの非晶質
絶縁膜層に開けられた前記穴の面内方向の位置はその１
つ上方または下方の非晶質絶縁膜層の穴の位置と重なら
ないことを特徴とするＩＶ族基板上の絶縁膜／ＩＩＩ
−Ｖ族化合物半導体積層構造が得られる。
単結晶基板上に非晶質絶縁膜およびＩＩＩ −Ｖ族化合
物半導体単結晶薄膜が交互に積層され、表面はＩＩＩ
−Ｖ族化合物半導体単結晶であることを基本とする構造
において、前記積層体は少なくとも２層以上の非晶質絶
縁膜層を含み、それぞれの非晶質絶縁膜層はその占有面
内の一部に上下に貫通する穴を有し、この穴を通して上
下のＩＩＩ −Ｖ族化合物半導体単結晶層またはＩＶ族
単結晶基板が互に接続されており、さらに１つの非晶質
絶縁膜層に開けられた前記穴の面内方向の位置はその１
つ上方または下方の非晶質絶縁膜層の穴の位置と重なら
ないことを特徴とするＩＶ族基板上の絶縁膜／ＩＩＩ
−Ｖ族化合物半導体積層構造が得られる。
【００１２】
【作用】従来のＧａＡｓ／絶縁膜／Ｓｉ構造の利点はＧ
ａＡｓ／Ｓｉ界面で発生した転位が主にシード部分の上
方のみに伸び、横方向には伸びないことである。そこで
転位のこの様な性質に加え、さらに非晶質、即ち原子配
列に周期性のない絶縁膜中へは転位の貫通が起こらない
という性質も考慮することで本発明の積層構造が得られ
た。すなわち図１に示すようにＳｉ基板１の上に設けら
れた第一のＳｉＯ２ 膜２にはシードとなるＳｉ基板１
の露出した開口部があり、この開口部の上方、ＧａＡｓ
成長層４中に開口部より面積の大きい第二のＳｉＯ２
膜３が開口部を覆う形で埋め込まれている。この様な構
造では、シード部分のＧａＡｓ／Ｓｉ界面で発生した転
位の上昇が第二のＳｉＯ２ 膜３によって阻止されるた
め、ＧａＡｓ成長層４の表面まで転位が貫通することが
ない。
ａＡｓ／Ｓｉ界面で発生した転位が主にシード部分の上
方のみに伸び、横方向には伸びないことである。そこで
転位のこの様な性質に加え、さらに非晶質、即ち原子配
列に周期性のない絶縁膜中へは転位の貫通が起こらない
という性質も考慮することで本発明の積層構造が得られ
た。すなわち図１に示すようにＳｉ基板１の上に設けら
れた第一のＳｉＯ２ 膜２にはシードとなるＳｉ基板１
の露出した開口部があり、この開口部の上方、ＧａＡｓ
成長層４中に開口部より面積の大きい第二のＳｉＯ２
膜３が開口部を覆う形で埋め込まれている。この様な構
造では、シード部分のＧａＡｓ／Ｓｉ界面で発生した転
位の上昇が第二のＳｉＯ２ 膜３によって阻止されるた
め、ＧａＡｓ成長層４の表面まで転位が貫通することが
ない。
【００１３】またこの様な構造を形成するには図１から
ＧａＡｓ成長層４を除いたような構造、即ち第一のＳｉ
Ｏ２ 膜２と第二のＳｉＯ２ 膜３の２つのＳｉＯ２
膜で挟まれた空洞を有する構造を先に形成しておき、次
に２つのＳｉＯ２ 膜をガイドとしてＧａＡｓをＳｉＯ
２膜２の開口部から横方向成長すればよい。その結果、
ＧａＡｓ層の成長方法としてＬＰＥ法に限定する必要が
無くなり、選択成長が可能でさえあれば熱歪が少なく量
産性にも優れた気相成長法を適用することが可能となる
。
ＧａＡｓ成長層４を除いたような構造、即ち第一のＳｉ
Ｏ２ 膜２と第二のＳｉＯ２ 膜３の２つのＳｉＯ２
膜で挟まれた空洞を有する構造を先に形成しておき、次
に２つのＳｉＯ２ 膜をガイドとしてＧａＡｓをＳｉＯ
２膜２の開口部から横方向成長すればよい。その結果、
ＧａＡｓ層の成長方法としてＬＰＥ法に限定する必要が
無くなり、選択成長が可能でさえあれば熱歪が少なく量
産性にも優れた気相成長法を適用することが可能となる
。
【００１４】以上の原理によってＩＶ族半導体単結晶基
板上に高品質かつ大面積なＩＩＩ −Ｖ族化合物半導体
単結晶表面を有する絶縁膜／ＩＩＩ −Ｖ族化合物半導
体積層構造が実現できる。
板上に高品質かつ大面積なＩＩＩ −Ｖ族化合物半導体
単結晶表面を有する絶縁膜／ＩＩＩ −Ｖ族化合物半導
体積層構造が実現できる。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１６】（実施例１）図２（ａ）〜（ｈ）には本発
明の構造を得るための一例としての製造工程を各段階に
おける断面図で示した。図２（ａ）に示すようにまずＳ
ｉ基板１の表面全面に第一のＳｉＯ２ 膜２および非晶
質ＡＩＮ膜２１を形成後、Ｓｉ基板１まで貫通する開口
部を等間隔で複数設ける。次に、図２（ｂ）に示すよう
にＳｉ基板１に貫通する開口部に第一のＧａＡｓ選択成
長層２２を形成する。ＧａＡｓの選択成長には、例えば
ＩＩＩ 族有機金属原料としてジエチルガリウムクロラ
イド（ＤＥＧａＣｌ）、Ｖ族原料としてはアルシン（Ａ
ｓＨ３ ）を用いたＭＯＣＶＤ法を用いることができ、
この方法は以下でＧａＡｓ横方向成長する場合にも適用
することができる。次に図２（ｃ）に示すように、表面
全面に第二のＳｉＯ２ 膜３および非晶質Ｓｉ膜２３を
形成後、非晶質ＡｌＮ膜２１まで貫通する開口部を設け
る。この開口部の面内の位置は第一のＧａＡｓ選択成長
層２２と重ならず、かつ周囲にある第一のＧａＡｓ選択
成長層２２から面内方向で等距離になる位置とする。次
に図２（ｄ）に示すように、開口部を通して非晶質Ａｌ
Ｎ膜２１を選択的に除去し、さらに図２（ｅ）に示すよ
うに、開口部を通して第一のＧａＡｓ横方向成長層２４
および第二のＧａＡｓ選択成長層２５を形成する。次に
図２（ｆ）に示すように、表面全面に第三のＳｉＯ２
膜２６を形成後、面内の位置が第二のＧａＡｓ選択成長
層２５と重ならないように非晶質Ｓｉ膜２３まで貫通す
る開口部を設け、さらにこの開口部を通して非晶質Ｓｉ
膜２３を選択的に除去する。この時の開口部の位置も図
２（ｃ）と同様に第二のＧａＡｓ選択成長層２５から面
内方向で等距離になる様にする。次に図２（ｇ）に示す
ように、開口部を通して第二のＧａＡｓ横方向成長層２
７を形成し、最後に図２（ｈ）に示すように、第三のＳ
ｉＯ２ 膜２６を除去し第二のＧａＡｓ選択成長層２５
および第二のＧａＡｓ横方向成長層２７の表面を露出さ
せる。
明の構造を得るための一例としての製造工程を各段階に
おける断面図で示した。図２（ａ）に示すようにまずＳ
ｉ基板１の表面全面に第一のＳｉＯ２ 膜２および非晶
質ＡＩＮ膜２１を形成後、Ｓｉ基板１まで貫通する開口
部を等間隔で複数設ける。次に、図２（ｂ）に示すよう
にＳｉ基板１に貫通する開口部に第一のＧａＡｓ選択成
長層２２を形成する。ＧａＡｓの選択成長には、例えば
ＩＩＩ 族有機金属原料としてジエチルガリウムクロラ
イド（ＤＥＧａＣｌ）、Ｖ族原料としてはアルシン（Ａ
ｓＨ３ ）を用いたＭＯＣＶＤ法を用いることができ、
この方法は以下でＧａＡｓ横方向成長する場合にも適用
することができる。次に図２（ｃ）に示すように、表面
全面に第二のＳｉＯ２ 膜３および非晶質Ｓｉ膜２３を
形成後、非晶質ＡｌＮ膜２１まで貫通する開口部を設け
る。この開口部の面内の位置は第一のＧａＡｓ選択成長
層２２と重ならず、かつ周囲にある第一のＧａＡｓ選択
成長層２２から面内方向で等距離になる位置とする。次
に図２（ｄ）に示すように、開口部を通して非晶質Ａｌ
Ｎ膜２１を選択的に除去し、さらに図２（ｅ）に示すよ
うに、開口部を通して第一のＧａＡｓ横方向成長層２４
および第二のＧａＡｓ選択成長層２５を形成する。次に
図２（ｆ）に示すように、表面全面に第三のＳｉＯ２
膜２６を形成後、面内の位置が第二のＧａＡｓ選択成長
層２５と重ならないように非晶質Ｓｉ膜２３まで貫通す
る開口部を設け、さらにこの開口部を通して非晶質Ｓｉ
膜２３を選択的に除去する。この時の開口部の位置も図
２（ｃ）と同様に第二のＧａＡｓ選択成長層２５から面
内方向で等距離になる様にする。次に図２（ｇ）に示す
ように、開口部を通して第二のＧａＡｓ横方向成長層２
７を形成し、最後に図２（ｈ）に示すように、第三のＳ
ｉＯ２ 膜２６を除去し第二のＧａＡｓ選択成長層２５
および第二のＧａＡｓ横方向成長層２７の表面を露出さ
せる。
【００１７】このような製造工程では、第一のＧａＡｓ
選択成長層２２および第二のＧａＡｓ選択成長層２５が
それぞれ第二のＳｉＯ２ 膜３および第三のＳｉＯ２
膜２６に接してこれらを支えているため、原理的に幾ら
でも大面積化が可能である。
選択成長層２２および第二のＧａＡｓ選択成長層２５が
それぞれ第二のＳｉＯ２ 膜３および第三のＳｉＯ２
膜２６に接してこれらを支えているため、原理的に幾ら
でも大面積化が可能である。
【００１８】得られたＧａＡｓ層の結晶品質を調べるた
め、図２の工程終了後さらにＧａＡｓ層を全面に約３ｕ
ｍ成長した。成長表面でのエッチピットはほとんど観測
されず、また平面ＴＥＭ観察の結果からも転位密度は多
くても１０３ 〜１０４ ｃｍ−２と極めて良好な結晶
品質が得られた。
め、図２の工程終了後さらにＧａＡｓ層を全面に約３ｕ
ｍ成長した。成長表面でのエッチピットはほとんど観測
されず、また平面ＴＥＭ観察の結果からも転位密度は多
くても１０３ 〜１０４ ｃｍ−２と極めて良好な結晶
品質が得られた。
【００１９】
【実施例２】図３（ａ）〜（ｈ）には本発明の構造を得
るための別の例としての製造工程を各段階における断面
図で示した。図３（ａ）に示すように、まずＳｉ基板１
の表面全面に第一のＧａＡｓ成長層３１を形成する。次
に全面に第一のＳｉＯ２ 膜２を形成後、第一のＧａＡ
ｓ成長層３１まで貫通する開口部を一部の領域に等間隔
で複数設ける。次に図３（ｂ）に示すように、まず第一
のＧａＡｓ成長層３１に貫通する開口部に第一のＩｎＰ
選択成長層３２を形成する。次に表面全面にＩｎＰ層を
形成後、第一のＩｎＰ選択成長層３２の設けられた領域
上以外は除去して第一のＩｎＰ成長層３３を形成する。 この第一のＩｎＰ成長層３３は第一のＩｎＰ選択成長層
３２上では単結晶、また第一のＳｉＯ２膜２上では非晶
質また多結晶となっている。ＩｎＰの選択成長には例え
ばジメチルインジウムクロライド（ＤＭＩｎＣｌ）とホ
スフィン（ＰＨ３ ）を用いたＭＯＣＶＤ法を用いるこ
とができる。またＤＭＩｎＣｌではなく例えばトリエチ
ルインジウム（ＴＥＩ）を用いて比較的低温で成長すれ
ば、鏡面性良く全面に成長する事ができる。この時Ｓｉ
Ｏ２ 膜上では非晶質または多結晶となる。次に図３（
ｃ）に示すように表面全面に第二のＳｉＯ２ 膜３を形
成後、第一のＩｎＰ成長層３３まで貫通する開口部を設
ける。この開口部の面内の位置は第一のＩｎＰ選択成長
層３２と重ならないように、かつ周囲にある第一のＩｎ
Ｐ選択成長層３２から面内方向で等距離になる位置とす
る。次に図３（ｄ）に示すように開口部を通して第二の
ＩｎＰ選択成長層３４および第二のＩｎＰ成長層３５を
形成する。第二のＩｎＰ成長層３５は第一のＩｎＰ成長
層３３と同様に、まず表面全面にＩｎＰ層を形成し、続
いて第二のＩｎＰ選択成長層３４の設けられた領域上以
外は除去することで形成する。次に図３（ｅ）に示すよ
うに、表面全面に第三のＳｉＯ２ 膜２６を形成後、第
二のＩｎＰ成長層３５まで貫通する開口部を設ける。こ
の開口部も周囲にある第二のＩｎＰ選択成長層３４から
面内方向で等距離の重ならない位置とする。次に図３（
ｆ）に示すようにこの開口部を通してＩｎＰ層３２、３
３、３４、３５をすべて選択的に除去する。次に図３（
ｇ）に示すように、開口部を通して第三のＳｉＯ２ 膜
２６より下方の空洞内を第二のＧａＡｓ成長層３６で埋
める。最後に図３（ｈ）に示すように、第三のＳｉＯ２
膜２６のうち第二のＧａＡｓ成長層３６に接する部分
のみを除去して第二のＧａＡｓ成長層３６の表面を露出
させる。
るための別の例としての製造工程を各段階における断面
図で示した。図３（ａ）に示すように、まずＳｉ基板１
の表面全面に第一のＧａＡｓ成長層３１を形成する。次
に全面に第一のＳｉＯ２ 膜２を形成後、第一のＧａＡ
ｓ成長層３１まで貫通する開口部を一部の領域に等間隔
で複数設ける。次に図３（ｂ）に示すように、まず第一
のＧａＡｓ成長層３１に貫通する開口部に第一のＩｎＰ
選択成長層３２を形成する。次に表面全面にＩｎＰ層を
形成後、第一のＩｎＰ選択成長層３２の設けられた領域
上以外は除去して第一のＩｎＰ成長層３３を形成する。 この第一のＩｎＰ成長層３３は第一のＩｎＰ選択成長層
３２上では単結晶、また第一のＳｉＯ２膜２上では非晶
質また多結晶となっている。ＩｎＰの選択成長には例え
ばジメチルインジウムクロライド（ＤＭＩｎＣｌ）とホ
スフィン（ＰＨ３ ）を用いたＭＯＣＶＤ法を用いるこ
とができる。またＤＭＩｎＣｌではなく例えばトリエチ
ルインジウム（ＴＥＩ）を用いて比較的低温で成長すれ
ば、鏡面性良く全面に成長する事ができる。この時Ｓｉ
Ｏ２ 膜上では非晶質または多結晶となる。次に図３（
ｃ）に示すように表面全面に第二のＳｉＯ２ 膜３を形
成後、第一のＩｎＰ成長層３３まで貫通する開口部を設
ける。この開口部の面内の位置は第一のＩｎＰ選択成長
層３２と重ならないように、かつ周囲にある第一のＩｎ
Ｐ選択成長層３２から面内方向で等距離になる位置とす
る。次に図３（ｄ）に示すように開口部を通して第二の
ＩｎＰ選択成長層３４および第二のＩｎＰ成長層３５を
形成する。第二のＩｎＰ成長層３５は第一のＩｎＰ成長
層３３と同様に、まず表面全面にＩｎＰ層を形成し、続
いて第二のＩｎＰ選択成長層３４の設けられた領域上以
外は除去することで形成する。次に図３（ｅ）に示すよ
うに、表面全面に第三のＳｉＯ２ 膜２６を形成後、第
二のＩｎＰ成長層３５まで貫通する開口部を設ける。こ
の開口部も周囲にある第二のＩｎＰ選択成長層３４から
面内方向で等距離の重ならない位置とする。次に図３（
ｆ）に示すようにこの開口部を通してＩｎＰ層３２、３
３、３４、３５をすべて選択的に除去する。次に図３（
ｇ）に示すように、開口部を通して第三のＳｉＯ２ 膜
２６より下方の空洞内を第二のＧａＡｓ成長層３６で埋
める。最後に図３（ｈ）に示すように、第三のＳｉＯ２
膜２６のうち第二のＧａＡｓ成長層３６に接する部分
のみを除去して第二のＧａＡｓ成長層３６の表面を露出
させる。
【００２０】この様にして得られたＧａＡｓ層の結晶品
質も実施例１と同様に高品質であり、転位密度の極めて
少ない結果が得られた。
質も実施例１と同様に高品質であり、転位密度の極めて
少ない結果が得られた。
【００２１】なおこの方法は実施例１とは異なりあまり
大面積化は期待できない。しかし絶縁膜として必要なの
は１種類のみで工程はより単純であり、またＳｉＯ２
膜以外の例えばＡｌＮやＳｉ３ Ｎ４ などの非晶質膜
を用いても良い。実施例１でも互に選択除去さえできれ
ば他の絶縁膜の組合わせを用いても良い。
大面積化は期待できない。しかし絶縁膜として必要なの
は１種類のみで工程はより単純であり、またＳｉＯ２
膜以外の例えばＡｌＮやＳｉ３ Ｎ４ などの非晶質膜
を用いても良い。実施例１でも互に選択除去さえできれ
ば他の絶縁膜の組合わせを用いても良い。
【００２２】２つの実施例ではＧａＡｓおよびＩｎＰの
選択成長方法としてＤＥＧａＣｌなどの塩素系原料を用
いたＭＯＣＶＤを用いた。これは塩素系原料の方が通常
のトリメチルガリウム（ＴＭＧ）やトリメチルインジウ
ム（ＴＭＩ）を用いた場合より選択性が良いためである
。同様の理由から選択成長にはハロゲン輸送法を用いる
ことができる。ただしこの系ではＩｎＰの全面成長はで
きず、原料を変えるだけで選択成長と全面成長とを連続
的に行なうことができる点、ＭＯＣＶＤが有利である。 なお全面成長に限れば、より低温で鏡面性良く成長でき
る分子線エピタキシー（ＭＢＥ）が最も適している。
選択成長方法としてＤＥＧａＣｌなどの塩素系原料を用
いたＭＯＣＶＤを用いた。これは塩素系原料の方が通常
のトリメチルガリウム（ＴＭＧ）やトリメチルインジウ
ム（ＴＭＩ）を用いた場合より選択性が良いためである
。同様の理由から選択成長にはハロゲン輸送法を用いる
ことができる。ただしこの系ではＩｎＰの全面成長はで
きず、原料を変えるだけで選択成長と全面成長とを連続
的に行なうことができる点、ＭＯＣＶＤが有利である。 なお全面成長に限れば、より低温で鏡面性良く成長でき
る分子線エピタキシー（ＭＢＥ）が最も適している。
【００２３】また２つの実施例ともにＳｉ基板上の絶縁
膜／ＧａＡｓ積層構造を例に説明したが、ＩＶ族単結晶
基板がＧｅの場合、またＩＩＩ −Ｖ族化合物半導体が
他のＧａＰやＩｎＰ、ＩｎＧａＡｓなどの混晶の場合、
さらに積層構造中に複数種類のＩＩＩ−Ｖ族化合物半導
体層が混在する場合にも広く本発明を適用することがで
きる。
膜／ＧａＡｓ積層構造を例に説明したが、ＩＶ族単結晶
基板がＧｅの場合、またＩＩＩ −Ｖ族化合物半導体が
他のＧａＰやＩｎＰ、ＩｎＧａＡｓなどの混晶の場合、
さらに積層構造中に複数種類のＩＩＩ−Ｖ族化合物半導
体層が混在する場合にも広く本発明を適用することがで
きる。
【００２４】
【発明の効果】以上のように本発明によればＩＶ族単結
晶基板とＩＩＩ −Ｖ族エピタキシャル界面で発生した
転位が成長表面まで上昇してこないので、ＩＶ族半導体
単結晶基板上に高品質かつ大面積なＩＩＩ −Ｖ族化合
物半導体単結晶表面を有する絶縁膜／ＩＩＩ −Ｖ族化
合物半導体積層構造が実現でき、発明の効果が示された
。
晶基板とＩＩＩ −Ｖ族エピタキシャル界面で発生した
転位が成長表面まで上昇してこないので、ＩＶ族半導体
単結晶基板上に高品質かつ大面積なＩＩＩ −Ｖ族化合
物半導体単結晶表面を有する絶縁膜／ＩＩＩ −Ｖ族化
合物半導体積層構造が実現でき、発明の効果が示された
。
【図１】本発明の原理的な構造を示す模式図。
【図２】本発明の一実施例の製造工程を示す断面図。
【図３】本発明の別の実施例の製造工程を示す断面図。
１ Ｓｉ基板
２ 第一のＳｉＯ２ 膜
３ 第二のＳｉＯ２ 膜
４ ＧａＡｓ成長層
５ 転位
２１ 非晶質ＡｌＮ膜
２２ 第一のＧａＡｓ選択成長層２３ 非
晶質Ｓｉ膜 ２４ 第一のＧａＡｓ横方向成長層２５
第二のＧａＡｓ選択成長層２６ 第三のＳｉＯ２
膜 ２７ 第二のＧａＡｓ横方向成長層３１
第一のＧａＡｓ成長層 ３２ 第一のＩｎＰ選択成長層 ３３ 第一のＩｎＰ成長層 ３４ 第二のＩｎＰ選択成長層 ３５ 第二のＩｎＰ成長層 ３６ 第二のＧａＡｓ成長層
晶質Ｓｉ膜 ２４ 第一のＧａＡｓ横方向成長層２５
第二のＧａＡｓ選択成長層２６ 第三のＳｉＯ２
膜 ２７ 第二のＧａＡｓ横方向成長層３１
第一のＧａＡｓ成長層 ３２ 第一のＩｎＰ選択成長層 ３３ 第一のＩｎＰ成長層 ３４ 第二のＩｎＰ選択成長層 ３５ 第二のＩｎＰ成長層 ３６ 第二のＧａＡｓ成長層
Claims (1)
- 【請求項１】 ＩＶ族単結晶基板上に非晶質絶縁膜お
よびＩＩＩ −Ｖ族化合物半導体単結晶薄膜が交互に積
層され、表面はＩＩＩ −Ｖ族化合物半導体単結晶であ
ることを基本とする構造において、前記積層体は少なく
とも２層以上の非晶質絶縁膜層を含み、それぞれの非晶
質絶縁膜層はその占有面内の一部に上下に貫通する穴を
有し、この穴を通して上下のＩＩＩ −Ｖ族化合物半導
体単結晶層またはＩＶ族単結晶基板が互に接続されてお
り、さらに１つの非晶質絶縁膜層に開けられた前記穴の
面内方向の位置はその１つ上方または下方の非晶質絶縁
膜層の穴の位置と重ならないことを特徴とするＩＶ族基
板上の絶縁膜／ＩＩＩ −Ｖ族化合物半導体積層構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9334491A JPH04303920A (ja) | 1991-03-29 | 1991-03-29 | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9334491A JPH04303920A (ja) | 1991-03-29 | 1991-03-29 | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04303920A true JPH04303920A (ja) | 1992-10-27 |
Family
ID=14079656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9334491A Withdrawn JPH04303920A (ja) | 1991-03-29 | 1991-03-29 | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04303920A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163404A (ja) * | 1997-11-25 | 1999-06-18 | Toyoda Gosei Co Ltd | ＧａＮ系半導体 |
| JP2002505519A (ja) * | 1998-02-27 | 2002-02-19 | ノース・キャロライナ・ステイト・ユニヴァーシティ | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 |
| JP2004247753A (ja) * | 2004-04-15 | 2004-09-02 | Toyoda Gosei Co Ltd | ＧａＮ系半導体 |
| US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP2006324680A (ja) * | 2006-06-08 | 2006-11-30 | Sony Corp | 結晶膜、結晶基板および半導体装置 |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| JP2015220463A (ja) * | 2014-05-14 | 2015-12-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 横型フォトダイオード、及びそれを含むイメージセンサ、並びにフォトダイオード及びイメージセンサの製造方法 |
-
1991
- 1991-03-29 JP JP9334491A patent/JPH04303920A/ja not_active Withdrawn
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163404A (ja) * | 1997-11-25 | 1999-06-18 | Toyoda Gosei Co Ltd | ＧａＮ系半導体 |
| JP2002505519A (ja) * | 1998-02-27 | 2002-02-19 | ノース・キャロライナ・ステイト・ユニヴァーシティ | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 |
| US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US7176497B2 (en) | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
| US6893945B2 (en) | 1999-07-27 | 2005-05-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride group compound semiconductor |
| US6835966B2 (en) | 1999-07-27 | 2004-12-28 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6930329B2 (en) | 1999-07-27 | 2005-08-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7560725B2 (en) | 1999-12-24 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7462867B2 (en) | 2000-03-14 | 2008-12-09 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor devices and method for fabricating the same |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US7491984B2 (en) | 2000-03-31 | 2009-02-17 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| JP2004247753A (ja) * | 2004-04-15 | 2004-09-02 | Toyoda Gosei Co Ltd | ＧａＮ系半導体 |
| JP2006324680A (ja) * | 2006-06-08 | 2006-11-30 | Sony Corp | 結晶膜、結晶基板および半導体装置 |
| JP2015220463A (ja) * | 2014-05-14 | 2015-12-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 横型フォトダイオード、及びそれを含むイメージセンサ、並びにフォトダイオード及びイメージセンサの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04303920A (ja) | Ｉｖ族基板上の絶縁膜／ｉｉｉ −ｖ族化合物半導体積層構造 | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| KR20100092932A (ko) | 반도체 기판 및 반도체 기판의 제조 방법 | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| CN116666196A (zh) | 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| KR102288586B1 (ko) | 연속적으로 감소된 결정학적 전위 밀도 영역을 갖는 iii족-질화물 구조체 | |
| US5057880A (en) | Semiconductor device having a heteroepitaxial substrate | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| JPH05291156A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JP2629625B2 (ja) | 異種基板上への半導体層の成長方法 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JP3421234B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPH1032165A (ja) | 化合物半導体層の成長方法 | |
| JP2001126985A (ja) | 化合物半導体基板 | |
| KR102062381B1 (ko) | 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법 | |
| JPH04314326A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 | |
| JPH07193007A (ja) | エピタキシャル成長方法 | |
| JPH0654763B2 (ja) | 半導体薄膜の成長方法 | |
| KR960004904B1 (ko) | 다공성 실리콘기판위에 갈륨비소를 성장하는 방법 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| Ohdomari et al. | DEFECTS FORMED AT THE InGaAs/GaAs INTERFACE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |