CN115223846A - 半导体衬底的制造方法 - Google Patents

半导体衬底的制造方法 Download PDF

Info

Publication number
CN115223846A
CN115223846A CN202210365398.3A CN202210365398A CN115223846A CN 115223846 A CN115223846 A CN 115223846A CN 202210365398 A CN202210365398 A CN 202210365398A CN 115223846 A CN115223846 A CN 115223846A
Authority
CN
China
Prior art keywords
silicon carbide
carbide wafer
semiconductor substrate
manufacturing
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210365398.3A
Other languages
English (en)
Inventor
邱锦桢
彭皓崴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of CN115223846A publication Critical patent/CN115223846A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体衬底的制造方法，包括：对碳化硅晶片执行化学机械研磨工艺；对碳化硅晶片执行加热工艺以移除自然形成氧化层、去杂质、获得无刮痕表面及平坦化，其中加热工艺包括：将炉子的腔体以及碳化硅晶片升温至摄氏T度并维持时间t，并于腔体中通入氢气、氩气、氮气和/或氯化氢；然后降温炉子。

Description

半导体衬底的制造方法
技术领域
本发明涉及一种半导体衬底的制造方法，尤其涉及一种包含碳化硅的半导体衬底的制造方法。
背景技术
在半导体产业中，制造晶片的方法包括先形成晶碇(Ingot)，接着将晶碇切片以获得晶片。晶碇例如是在高温的环境中制造。在一些晶碇的制造过程中，晶种被置放于高温炉中，晶种接触气态或液态的原料，并形成半导体材料于晶种的表面，直到获得具有预期尺寸的晶碇为止。晶碇可以视制造方式与制造原料而有不同的结晶构造。
在晶碇生长完成后，以炉冷或其他方式使晶碇降温至室温。在晶碇降温之后，利用切割机把晶碇形状较差的头尾两端移除，接着用磨轮将晶碇研磨到想要的尺寸(例如3英寸至12英寸)。在一些晶碇的制造过程中，于晶碇的边缘研磨出一道平边或V型槽。此平边或V型槽适用于作为晶碇的结晶方向的记号。接着将晶碇切片，以获得多个晶片(Wafer)。
在一些情况中，在对晶片加工(例如表面研磨、热处理等)之后，晶片的表面出现许多非预期的缺陷。这些非预期的缺陷严重的影响了后续外延工艺的工艺良率，因此，目前亟需一种能够增加晶片表面品质的方法。
发明内容
本发明提供一种制造半导体衬底的方法，能提升碳化硅晶片表面的外延品质。
本发明的至少一实施例提供一种半导体衬底的制造方法，包括：形成碳化硅晶碇；对碳化硅晶碇切片以形成碳化硅晶片；对碳化硅晶片的上表面执行化学机械研磨工艺，并于碳化硅晶片的上表面形成金属氧化物；将碳化硅晶片置入炉子的腔体中，并对碳化硅晶片执行加热工艺，其中加热工艺包括：将腔体升温至摄氏T度并维持时间t，其中：于腔体的温度为摄氏T度的时间t中，持续于腔体中通入氢气以及钝性气体，如氩气或氮气，其中金属氧化物被氢气还原为金属，于腔体的温度为摄氏T度的时间t中，在刚开始至时间t1中，持续于腔体中通入氯化氢，其中t1小于t，其中金属与氯化氢反应形成金属氯化物并离开碳化硅晶片的上表面，其中碳化硅晶片的上表面在加热工艺中引起分子热扩散，衬底表面原子重排，缺陷或差排减量，同时形成纳米级的阶梯状表面；以及降温炉子的腔体。
附图说明
图1A至图1F是依照本发明的一实施例的一种半导体衬底的制造方法的剖面示意图；
图2是依照本发明的一实施例的一种对碳化硅晶片执行加热工艺的温度曲线图；
图3是依照本发明的一实施例的一种碳化硅晶片的光学显微镜照片；
图4是依照本发明的一实施例的一种碳化硅晶片表面的原子力场显微镜照片；
图5A为未于腔体中通入氯化氢而导致碳化硅晶片产生树枝状缺陷的巨观照片；
图5B为有于腔体中通入氯化氢而形成的碳化硅晶片的巨观照片。
附图标记说明
10:碳化硅晶碇；
E:外延层；
F1:第一面；
F2:第二面；
GD:平行方向；
O:孔洞；
OX1:氧化硅薄膜；
OX2:金属氧化物；
S1:上表面；
S2:下表面；
T:温度；
t、t1:时间；
W:碳化硅晶片；
θ:夹角。
具体实施方式
图1A至图1F是依照本发明的一实施例的一种半导体衬底的制造方法的剖面示意图。
请参考图1A，碳化硅晶碇10例如以物理气相传输法(Physical Vapor Transport,PVT)形成。举例来说，将晶种(Seed)置放于高温炉(例如高温石墨长晶炉)中，接着将高温炉升温至摄氏数千度(例如约摄氏2450度)，并使包含碳元素以及硅元素的原料气化。包含碳元素以及硅元素的原料在气化后产生的气体接触晶种，并于晶种表面生长出碳化硅。持续于晶种表面生长出碳化硅，直到获得具有预期尺寸的碳化硅晶碇10为止。碳化硅晶碇10可以视制造方式与制造原料而有不同的结晶构造。举例来说，碳化硅晶碇10包括3C-碳化硅、4H-碳化硅、6H-碳化硅等。3C-碳化硅属于立方晶系，而4H-碳化硅以及6H-碳化硅属于六方晶系。在本实施例中，以碳化硅晶碇10包含六方晶系的碳化硅为主。
在形成碳化硅晶碇10之后，对碳化硅晶碇10切片以形成多个碳化硅晶片W。举例来说，利用缠绕于滚轮上的多条切割线反复切割碳化硅晶碇10，以将碳化硅晶碇10切割成数十至数百片的碳化硅晶片W。在一些实施中，以钻石线(附着钻石颗粒的钢线)切割碳化硅晶碇10，但本发明不以此为限。在其他实施例中，以刀具、激光、水刀或其他方式切割碳化硅晶碇10。
在一些实施例中，在切割碳化硅晶碇10之前，会先研磨碳化硅晶碇10的边缘，使碳化硅晶碇10的边缘较为平整，但本发明不以此为限。
在一些实施例中，切割碳化硅晶碇10后所获得的碳化硅晶片W的厚度约为数百微米。
请参考图1B，切割碳化硅晶碇10后所获得的碳化硅晶片W的上表面S1与下表面S2会因为切割工艺的精度不足而不平整。在本实施例中，碳化硅晶碇10的上表面S1为硅面，且碳化硅晶碇10的下表面S2为碳面。
在本实施例中，碳化硅晶片W的表面具有孔洞O，这些孔洞O可能是在碳化硅晶碇10的生长过程中即出现于碳化硅晶碇10的内部，而后在切割碳化硅晶碇10之后显露于碳化硅晶片W的表面。甚至，此孔洞O是由机械加工工艺中，所引发的微裂痕、压印印记或刮伤破裂坑洞。
孔洞O的宽度w1例如为数纳米至数十微米。在一些实施例中，孔洞O的深度从数纳米至数十微米都有可能。
请参考图1C，以物理研磨工艺研磨碳化硅晶碇10的上表面S1。举例来说，以包含平均粒径约数十纳米(例如50纳米)的钻石颗粒的磨料搭配研磨垫研磨碳化硅晶片W的上表面S1。
在本实施例中，物理研磨工艺被钻石颗粒的粒经尺寸所限制，且会于碳化硅晶片W的上表面S1形成刮痕SC。这些刮痕SC的深度可能为数纳米至数十纳米。
在对碳化硅晶片W的上表面S1进行物理研磨工艺之后，由于碳化硅晶片W的整体厚度减少，上表面S1的孔洞O的深度也随之减少。
请参考图1D，对碳化硅晶片W的上表面S1执行化学机械研磨工艺，并于碳化硅晶片W的上表面S1形成金属氧化物OX2。
在本实施例中，对碳化硅晶片W的上表面S1执行化学机械研磨工艺包括以过锰酸钾(KMnO4)以及酸(例如硝酸(HNO3))处理碳化硅晶片W的上表面S1，以于碳化硅晶片W的上表面S1形成金属氧化物OX2(氧化锰颗粒)与氧化硅薄膜OX1。
在本实施例中，在执行对碳化硅晶片W执行化学机械研磨工艺时，碳化硅晶片W的上表面S1出现化学式1的反应。
化学式1
2H2O+4KMnO4→4MnO2+3O2+4KOH
化学机械研磨工艺中所添加的酸(例如硝酸(HNO3))会与由化学式1的反应所产生的氢氧化钾(KOH)中和，使氢氧化钾(KOH)的浓度下降，藉此使有助于使反应一直进行，不断产生固态不溶于水的氧化锰颗粒。同时，碳化硅晶片W的上表面S1的碳化硅会被氧化并生成氧化硅薄膜OX1与二氧化碳气体和/或一氧化碳气体等含碳副产物。氧化硅薄膜OX1的硬度比碳化硅小，因此可以轻易被其他磨料(例如化学式1反应所产生的氧化锰颗粒或其他额外添加的固体颗粒)研磨移除。举例来说，以研磨垫搭配氧化锰颗粒或其他额外添加的固体颗粒研磨移除氧化硅薄膜OX1。
在一些实施例中，氧化硅薄膜OX1较容易形成于表面尖锐突起处(表面能较大)，因此，表面尖锐突起处会比表面平整处更快地被移除，使碳化硅晶片W的上表面S1变得更为平坦。
在本实施例中，碳化硅晶片W的上表面S1具有孔洞O，而氧化硅薄膜OX1除了形成于碳化硅晶片W朝向外侧的表面之外，还会形成于孔洞O内的表面。位于孔洞O内的氧化硅薄膜OX1很难被其他磨料研磨移除。此外，化学式1的反应所产生的金属氧化物OX2也容易堆积于孔洞O中。
在一些实施例中，孔洞O中的氧化硅薄膜OX1的厚度约纳米级厚度，且孔洞O中的不溶于水金属氧化物OX2的粒径为纳米级。
请参考图1E与图2，在对碳化硅晶片W的上表面S1执行化学机械研磨工艺之后，将碳化硅晶片W置入炉子的腔体中，并对碳化硅晶片W执行加热工艺。
加热工艺包括在一大气压的环境下将腔体升温至摄氏T度并维持时间t。于腔体的温度为摄氏T度的时间t中，持续于腔体中通入氢气及钝性气体，钝性气体例如为氩气或氮气。于腔体的温度为摄氏T度的时间t中，在刚开始至时间t1中，持续于腔体中通入氯化氢，其中t1小于t。在一些实施例中，摄氏T度为摄氏1150度至摄氏1300度。在一些实施例中，时间t为30分钟至120分钟，时间t1为0分钟至30分钟。在一些实施例中，于腔体中通入氢气及氩气，氮气的流量为0.5SLPM至150SLPM，于腔体中通入氯化氢的流量为0SLPM至20SLPM。
在本实施例中，于腔体中通入氢气有助于使碳化硅晶片W内部的差排滑移，并移除自然形成氧化硅，藉此减少甚至完全移除碳化硅晶片W表面的刮痕。若未于腔体中通入氢气，则碳化硅晶片W需要在较高的温度(例如高于摄氏T度的温度)进行退火才能有效的减少碳化硅晶片W的差排缺陷。换句话说，通入氢气能降低碳化硅晶片W的退火温度(Annealingtemperature)，藉此节省对碳化硅晶片W退火所需要的能源成本。此外，碳化硅晶片W的孔洞O中的可能存在的金属氧化物OX2会被氢气还原为金属(例如锰(Mn))。
在本实施例中，于腔体中通入氯化氢的目的在于使前述金属(例如锰(Mn))与氯化氢反应形成金属氯化物(例如氯化锰(MnCl2))并离开碳化硅晶片W的上表面S1，或者目的在于移除进行化学抛光工艺时所夹带的金属，同时目的亦可在于对碳化硅晶片W做纳米级的化学蚀刻。
碳化硅晶片W的上表面S1在加热工艺后形成纳米级的阶梯状表面。在本实施例中，阶梯状表面为碳化硅晶片W的硅面。阶梯状表面包括多个阶梯，各个阶梯包括第一面F1与第二面F2。第一面F1与第二面F2之间的夹角θ为70度至110度。在一些实施例中，阶梯之间的间距b为21纳米至60纳米。
在一些实施例中，第一面F1对应了碳化硅的基面(basal plane)(0001)，第二面F2对应了碳化硅的r面(r-plane)、m面(m-plane)和/或a面(a-plane)。在相同单位面积中，第二面F2的表面能较第一面F1的表面能高。因为外延层容易在表面能高的第二面F2为启始面沿着平行方向GD成长，因此，在后续的外延工艺中，第二面F2有助于外延层的成长。
在一些实施例中，第一面F1的长度a为20纳米至60纳米，25纳米至40纳米，20纳米至80纳米，且第二面F2的长度c为8纳米至20纳米，8纳米至16纳米，10纳米至14纳米。在一些实施例中，接着以炉冷的方式降温炉子的腔体。在一些实施例中，以光激发荧光光谱(Photoluminescence spectrum，PL)或X光分析碳化硅晶片W内部的缺陷变化，可以得知碳化硅晶片W中的缺陷在前述加热工艺后明显减少。
请参考图1F，进行外延工艺以形成外延层E于第一面F1与第二面F2上。外延层E的材料例如为氮化铝(AlN)或其他合适的半导体材料。在一些实施例中，先对碳化硅晶片W执行外延工艺，接着才降温碳化硅晶片W。换句话说，可以在前述加热工艺中所使用的腔体内执行外延工艺，执行外延工艺的温度可以不同于前述加热工艺的温度。在其他实施例中，先降温碳化硅晶片W，接着在将碳化硅晶片W转移至其他腔体后，在加热碳化硅晶片W并执行外延工艺。
基于上述，在碳化硅晶片W的加热工艺中，于腔体中通入氢气与氯化氢有助于使碳化硅晶片W的表面更容易成长低缺陷的外延层。
在一些实施例中，在一大气压的环境下，将碳化硅晶片W加热至摄氏1200度并持温，并调整氢气与氯化氢的相关参数，如表1所示。
表1
Figure BDA0003582080350000071
*树枝状缺陷的有无，由100倍光学显微镜观察判定，每片衬底取10个特定位置的观察点。
*纳米级的阶梯状表面的形态由原子力场显微镜(AFM)取2μm x 2μm大小的影像观察判定，以衬底的中心位置为观察点(见图4)。
表1中的有阶梯状表面的机率为50％表示阶梯结构不明显。
在表1中，“通入时间”这一栏代表的是腔体温度达到摄氏1200度之后的时间。举例来说，第0分钟指的是刚达到摄氏1200度时，第15分钟指的是腔体温度达到摄氏1200度后的第15分钟。在表1的实施例中，腔体加热并维持于摄氏1200度的总时间即为表1中所记载的通入氢气的总时间，然而，在升温腔体(即室温至摄氏1200度)以及降温腔体(即摄氏1200度至室温)时，仍然可以于腔体中通入氢气。
若没有于腔体中通入氯化氢(如实验组别1.1、1.3以及2.1)或太晚才于腔体中通入氯化氢(如实验组别2.3以及2.4)，则所获得的碳化硅晶片的表面出现许多明显的树枝状缺陷，如图3的光学显微镜照片所示。图4为原子力场显微镜所观察的阶梯状表面。这些树枝状缺陷可能是因为碳化硅晶片表面尚残留锰元素，没有被抛光后清洗移除所导致。基于此，可能在刚加温至预定温度时即于腔体中通入氯化氢(如实验组别1.2、1.4、3.1、3.2以及4.1)有助于减少碳化硅晶片表面的树枝状缺陷。图5A为未于腔体中通入氯化氢而导致碳化硅晶片产生树枝状缺陷的巨观照片，图5A的碳化硅晶片在执行加热工艺时于炉子的腔体通入纯氢气。图5B为有于腔体中通入氯化氢而形成的碳化硅晶片的巨观照片，通入氯化氢使树枝状缺陷大幅减少。

Claims (10)

1.一种半导体衬底的制造方法，包括：
提供碳化硅晶片，所述碳化硅晶片包含上表面以及相对应所述上表面的下表面；
对所述碳化硅晶片的所述上表面执行化学机械研磨工艺，并于所述碳化硅晶片的所述上表面形成金属氧化物；
将所述碳化硅晶片置入炉子的腔体中，并对所述碳化硅晶片执行加热工艺，其中所述加热工艺包括：
将所述腔体升温至摄氏T度并维持时间t，其中：
在所述腔体的温度为摄氏T度的时间t中，持续于所述腔体中通入氢气，其中所述金属氧化物被所述氢气还原为金属，
在所述腔体的温度为摄氏T度的时间t中，在刚开始至时间t1中，持续于所述腔体中通入氯化氢，其中t1小于t，其中所述金属与所述氯化氢反应形成金属氯化物并离开所述碳化硅晶片的所述上表面，其中所述碳化硅晶片的所述上表面在所述加热工艺后形成纳米级的阶梯状表面；以及
降温所述腔体。
2.根据权利要求1所述的半导体衬底的制造方法，其中摄氏T度为摄氏1150度至摄氏1300度，时间t为30分钟至120分钟，时间t1为0分钟至30分钟。
3.根据权利要求1所述的半导体衬底的制造方法，其中于所述腔体中通入所述氢气的流量为0.5SLPM至150SLPM，于所述腔体中通入所述氯化氢的流量为0SLPM至20SLPM。
4.根据权利要求1所述的半导体衬底的制造方法，其中对所述碳化硅晶片的所述上表面执行所述化学机械研磨工艺包括：
以过锰酸钾以及酸处理所述碳化硅晶片的所述上表面，以于所述碳化硅晶片的所述上表面形成氧化锰颗粒与氧化硅薄膜，其中所述碳化硅晶片的所述上表面具有孔洞，所述氧化硅薄膜形成于所述孔洞内的表面，且部分所述氧化锰颗粒位于所述孔洞中。
5.根据权利要求1所述的半导体衬底的制造方法，其中所述碳化硅晶片的所述阶梯状表面包括多个阶梯，各个所述阶梯包括第一面与第二面，其中所述第一面与所述第二面之间的夹角为70度至110度。
6.根据权利要求5所述的半导体衬底的制造方法，其中所述阶梯之间的间距b为21纳米至60纳米。
7.根据权利要求5所述的半导体衬底的制造方法，其中在相同单位面积中，所述第二面的表面能较所述第一面的表面能高，所述第一面的长度a为20纳米至60纳米，且所述第二面的长度c为8纳米至16纳米。
8.根据权利要求1所述的半导体衬底的制造方法，其中所述碳化硅晶片包括6H-SiC、4H-SiC或其组合。
9.根据权利要求1所述的半导体衬底的制造方法，其中所述阶梯状表面为所述碳化硅晶片的硅面。
10.根据权利要求1所述的半导体衬底的制造方法，还包括：
在所述阶梯状表面上形成外延层。
CN202210365398.3A 2021-04-15 2022-04-06 半导体衬底的制造方法 Pending CN115223846A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163175058P 2021-04-15 2021-04-15
US63/175,058 2021-04-15

Publications (1)

Publication Number Publication Date
CN115223846A true CN115223846A (zh) 2022-10-21

Family

ID=83601600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210365398.3A Pending CN115223846A (zh) 2021-04-15 2022-04-06 半导体衬底的制造方法

Country Status (3)

Country Link
US (1) US20220336203A1 (zh)
CN (1) CN115223846A (zh)
TW (1) TW202242985A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093796A1 (ja) * 2004-03-26 2005-10-06 The Kansai Electric Power Co., Inc. バイポーラ型半導体装置およびその製造方法
US9368367B2 (en) * 2009-04-13 2016-06-14 Sinmat, Inc. Chemical mechanical polishing of silicon carbide comprising surfaces
JP5605005B2 (ja) * 2010-06-16 2014-10-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
CN103782370A (zh) * 2011-09-05 2014-05-07 旭硝子株式会社 研磨剂及研磨方法
CN103857765B (zh) * 2011-10-07 2015-11-25 旭硝子株式会社 碳化硅单晶基板及研磨液
JP5400228B1 (ja) * 2012-04-27 2014-01-29 三井金属鉱業株式会社 ＳｉＣ単結晶基板

Also Published As

Publication number Publication date
US20220336203A1 (en) 2022-10-20
TW202242985A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
KR101989255B1 (ko) 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
JP5607781B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
KR100857751B1 (ko) ＳｉＣ 모니터 웨이퍼의 제조방법
JP5561918B2 (ja) シリコンウェーハの製造方法
TW200839041A (en) Production of single-crystal semiconductor material using a nanostructure template
CN102149857A (zh) 衬底、提供有外延层的衬底、制造衬底的方法和制造提供有外延层的衬底的方法
JP2004530306A5 (zh)
JP2003095798A (ja) 単結晶基板の製造方法
JP2010040587A (ja) シリコンウェーハの製造方法
JP2007119273A (ja) 炭化珪素単結晶の成長方法
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR20160002323A (ko) β-Ga2O3계 단결정 기판
TW201629281A (zh) 碳化矽基板之表面處理方法
JP2008211040A (ja) 単結晶サファイア基板とその製造方法及びそれらを用いた半導体発光素子
JP2008290895A (ja) 炭化珪素単結晶の製造方法
KR100885762B1 (ko) 에피텍셜 웨이퍼 및 그 제조방법
CN115223846A (zh) 半导体衬底的制造方法
JP2008207968A (ja) 酸化ガリウム−窒化ガリウム複合基板の製造方法、及び酸化ガリウム−窒化ガリウム複合基板
JP2013203653A (ja) Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶およびｉｉｉ族窒化物結晶基板
CN102239283A (zh) 生长氮化镓晶体的方法和制造氮化镓晶体的方法
US20140030874A1 (en) Method for manufacturing silicon carbide substrate
JP5135545B2 (ja) 炭化珪素単結晶インゴット育成用種結晶及びその製造方法
KR101885975B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
KR101823229B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2020015645A (ja) ＳｉＣウェハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination