WO2005093796A1 - バイポーラ型半導体装置およびその製造方法 - Google Patents

バイポーラ型半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2005093796A1
WO2005093796A1 PCT/JP2005/005585 JP2005005585W WO2005093796A1 WO 2005093796 A1 WO2005093796 A1 WO 2005093796A1 JP 2005005585 W JP2005005585 W JP 2005005585W WO 2005093796 A1 WO2005093796 A1 WO 2005093796A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
substrate
semiconductor device
basal plane
sic
Prior art date
Application number
PCT/JP2005/005585
Other languages
English (en)
French (fr)
Inventor
Koji Nakayama
Yoshitaka Sugawara
Hidekazu Tsuchida
Isaho Kamata
Toshiyuki Miyanagi
Tomonori Nakamura
Original Assignee
The Kansai Electric Power Co., Inc.
Central Research Institute Of Electric Power Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by The Kansai Electric Power Co., Inc., Central Research Institute Of Electric Power Industry filed Critical The Kansai Electric Power Co., Inc.
Priority to EP05721512A priority Critical patent/EP1739726A4/en
Priority to US10/594,045 priority patent/US20070290211A1/en
Publication of WO2005093796A1 publication Critical patent/WO2005093796A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Definitions

  • the present invention relates to a bipolar semiconductor device in which a region, such as a drift layer, where electrons and holes recombine when energized is formed by a silicon carbide epitaxial layer in which the surface force of a silicon carbide substrate is also grown.
  • a region such as a drift layer
  • the present invention relates to a technology for reducing the dislocation density of a basal plane in an epitaxial layer and improving forward voltage degradation over time.
  • SiC Silicon carbide
  • SiC has a dielectric breakdown field strength of about 10 times that of silicon (Si), and also has excellent physical properties such as thermal conductivity, electron mobility, and band gap. Because it is a semiconductor, it is expected to be a semiconductor material that achieves a dramatic improvement in performance compared to conventional s-related power semiconductor devices.
  • SiC and 6H-SiC single crystal substrates up to 3 inches in diameter have been marketed, and Schottky barrier diodes (SBDs), high voltage pn diodes, which greatly exceed the performance limits of Si,
  • SBDs Schottky barrier diodes
  • MOSFETs MOSFETs have been reported one after another, and high-performance SiC devices are being developed.
  • Bipolar devices include pn diodes, bipolar junction transistors (BJTs), thyristors, GTO thyristors, and IGBTs.
  • This forward voltage degradation is due to the basal plane dislocation (basal plane dislocation), which is a type of crystal defect. plane dislocation) is thought to be a factor.
  • Basal plane dislocation basal plane dislocation
  • This basal plane dislocation force is converted into stacking faults by the recombination energy of electrons and holes generated during conduction, and the area of stacking faults increases with the increase in conduction time. Since the stacking fault region acts as a high-resistance region when energized, the forward voltage of the bipolar element increases as the stacking fault area increases. When the forward voltage increases, the loss of the element increases, which causes an increase in loss and a decrease in the reliability of power converters such as inverters using this element.
  • polymorphisms such as 3C—SiC, 4H—SiC, and 6H—SiC in SiC single crystals, but in the development of power semiconductors, the anisotropy that increases dielectric breakdown strength and mobility is high. Relatively small 4H—SiC is mainly used.
  • crystal planes on which epitaxial growth is performed include (0001) Si plane, (000-1) C plane, (11-20) plane, (01-10) plane, and (03-38) plane.
  • a SiC single-crystal substrate on which an epitaxial single-crystal film is grown is obtained by slicing a barta crystal obtained by sublimation or chemical vapor deposition (CVD), and polishing the surface to, for example, the same strength as SiC. What is mechanically polished with a cannonball is used.
  • the (0001) plane of the SiC single crystal substrate obtained by the sublimation method or the CVD method basal plane dislocation exists at high density.
  • the C-axis force is in the [11-20] direction or is several degrees in the [01-10] direction (off-angle and
  • a tilted crystal plane is used, a basal plane dislocation existing in the (000 1) plane in the SiC single crystal substrate appears on the surface of the SiC single crystal substrate.
  • the basal plane dislocation density on the substrate surface is also affected by the crystal quality. According to Typically, it is 10 2 —10 4 pieces / cm 2 .
  • the remaining Suretsu is converted into a threading edge dislocation 4 and propagates to the epitaxy layer 2.
  • 5 is the (0001) Si plane
  • 0 is the off angle.
  • the region where basal plane dislocations are converted to stacking faults during energization is where electrons and holes are regenerated during energization. This is the area where bonding occurs. Most of the region where electrons and holes recombine is in the drift layer of the bipolar device, and part of the region leaks out to the injection layer side near the interface between the drift layer and the injection layer. In order to suppress the deterioration of the forward voltage due to energization, it is considered effective to reduce the basal plane dislocation density in these regions.
  • Patent Document 1 International Publication WO03Z038876 pamphlet
  • Non-Patent Document 1 "Materials Science Forum" 2002, Vol. 389-393, p. 1259-1264
  • the present invention has been made in order to solve the above-mentioned problems in the prior art, and reduces the propagation of basal plane dislocations to a SiC single crystal substrate epitaxial layer.
  • An object of the present invention is to provide a bipolar semiconductor device in which directional voltage deterioration is suppressed and a method for manufacturing the same.
  • the inventor of the present invention performed hydrogen etching on the surface of the substrate under predetermined conditions before epitaxially growing SiC on the SiC single crystal substrate.
  • the inventors have found that the basal plane dislocation is significantly reduced, and have completed the present invention.
  • a substrate surface force having a surface roughness Rms of 0.1 to 0.6 nm by the above-described processing, and epitaxial growth is performed has very little basal plane dislocation.
  • the bipolar semiconductor device of the present invention is a bipolar semiconductor device in which at least a part of a region where electrons and holes recombine when energized is formed by a silicon carbide epitaxial layer grown by the surface force of a silicon carbide substrate.
  • a surface roughness Rms of a surface of the silicon carbide substrate on which epitaxial growth is performed is 0.1 to 0.6 nm.
  • the bipolar semiconductor device of the present invention is characterized in that the off angle of the silicon carbide substrate is 114 °.
  • the bipolar semiconductor device of the present invention is characterized in that the crystal plane of the silicon carbide substrate on which the epitaxial growth is performed is a (000-1) C plane and the off angle is 118 °.
  • the method for manufacturing a bipolar semiconductor device according to the present invention is characterized in that at least a part of a region where electrons and holes recombine when energized is formed by a silicon carbide epitaxial layer grown from the surface of a silicon carbide substrate.
  • a method for manufacturing a semiconductor device comprising:
  • the epitaxy layer is formed by epitaxially growing silicon carbide from the treated surface.
  • a method for manufacturing a semiconductor device comprising:
  • the surface area of the treatment is also formed by epitaxially growing silicon carbide to form the epitaxy layer.
  • the method of manufacturing a bipolar semiconductor device of the present invention is characterized in that the surface force of a silicon carbide substrate having an off angle of 114 ° is also epitaxially grown.
  • a method of manufacturing a bipolar semiconductor device according to the present invention is characterized in that a (000-1) C surface force of a silicon carbide substrate having an off angle of 118 ° is also epitaxially grown.
  • the bipolar semiconductor device of the present invention has very little basal plane dislocation in the epitaxial layer.
  • FIG. 1 is a diagram for explaining how a basal plane dislocation propagates a SiC single crystal substrate force to an epitaxial layer.
  • FIG. 2 is a schematic configuration diagram of a CMP apparatus.
  • FIG. 3 is a cross-sectional view showing an example of a pn diode formed using a SiC substrate with an epitaxial film whose surface has been treated by the method according to the present embodiment.
  • FIG. 4 is a graph showing the measurement results of the basal plane dislocation density in the epitaxial films of the example and the comparative example.
  • FIG. 5 is a diagram illustrating a mechanism of suppressing basal plane dislocation to an epitaxy film in the present invention.
  • the SiC single crystal substrate a substrate obtained by slicing a Balta crystal obtained by the sublimation method or the CVD method is used.
  • the sublimation method improved Rayleigh method
  • To grow balta The obtained ingot is sliced to a predetermined thickness so that a desired crystal plane is exposed, and the surface is polished with the use of abrasive grains harder than, for example, SiC, with the progress of polishing.
  • the polishing process is carried out while changing the abrasive grains into fine abrasive grains, and a mirror-like smoothing is performed.
  • Examples of the crystal type of the SiC single crystal include 4H—SiC, 3C—SiC, 2H—SiC, 6H—SiC, and 15R—SiC, and anisotropy with high breakdown strength and mobility. 4H—SiC is preferably used, and the basal plane dislocation density in the epitaxy layer is significantly reduced by the hydrogen etching treatment described later or the combined use of the chemical mechanical polishing treatment and the hydrogen etching treatment.
  • Crystal planes on which epitaxial growth is performed include, for example, (OOOOl) Si plane, (000-1) C plane, (
  • the substrate force is extremely reduced in the propagation of basal plane dislocations to the epitaxial layer.
  • the crystal plane for epitaxial growth on the substrate is the (000-1) C plane
  • the propagation of basal plane dislocations to the epitaxial layer is reduced even at a relatively large off angle.
  • the propagation of basal plane dislocations from the substrate to the epitaxial layer is extremely reduced within the range of the off angle of 118 °!
  • the surface of this SiC single crystal substrate is treated by hydrogen etching.
  • Hydrogen etching can be performed, for example, in a reactor for epitaxial growth. After introducing the substrate into the furnace, hydrogen gas or hydrogen gas added with hydrogen chloride is supplied into the furnace at a rate of 100 LZmin, preferably 5-20 LZmin, and a gas atmosphere of 10-250 Torr, preferably 20-50 Torr is supplied. Under the atmosphere, 1300-1700. C, preferably 1350-1450. Treat at a temperature of C for about 10-60 minutes.
  • the release rate of Si is mainly determined by the evaporation rate
  • the release rate of C is mainly determined by the reaction rate with hydrogen.
  • Etching at a temperature and pressure at which the speeds are almost equal will greatly reduce the basal plane dislocation density of the SiC epitaxial layer grown from the substrate surface.
  • CMP Chemical Mechanica
  • the basal plane dislocation density of the epitaxial layer becomes extremely low.
  • Fig. 2 shows the schematic configuration of a general CMP system.
  • the SiC single crystal substrate 14 is fixed to the polishing head 11, and the polishing is performed while the polishing slurry 13 is dropped from the slurry supply nozzle 15 while the SiC single crystal substrate 14 is pressed and pressed against the polishing pad 13 on the turntable 12.
  • One or both of the pad 13 and the SiC single crystal substrate 14 are rotated by a rotary motor, and polishing is performed by chemical and mechanical actions.
  • Abrasive slurries usually also have the power of solvent, cannonball and additives.For example, silica-based fine particles such as colloidal silica are dispersed in water as abrasive particles, and the necessary additives are added and the pH is adjusted. Is done.
  • SiC is epitaxially grown on the treated surface by CVD.
  • the raw material gas propane, which is a raw material gas of C, and silane, which is a raw material gas of Si, are used.
  • hydrogen is used as a carrier gas, and nitrogen or trimethylaluminum is used as a dopant gas.
  • SiC is epitaxially grown at a growth rate of 2-20 mZh. As a result, SiC of the same crystal type as the substrate grows in a step flow.
  • a vertical hot wall furnace can be used.
  • a water-cooled double cylindrical tube made of quartz is installed. Inside the water-cooled double cylindrical tube, a cylindrical heat insulating material, a hot wall made of graphite, and a SiC single tube are installed.
  • a wedge-shaped susceptor is provided to hold the crystal substrate in the vertical direction.
  • a high-frequency heating coil is installed around the outside of the water-cooled double cylindrical tube. The high-frequency heating coil heats the hot wall with high-frequency induction, and the radiant heat from the hot wall heats the SiC single crystal substrate held by the wedge-shaped susceptor. I do.
  • the SiC grows epitaxially on the surface of the SiC single crystal substrate.
  • a bipolar element is manufactured using the thus-epitaxially-coated SiC.
  • the bipolar element include a pn diode, a bipolar junction transistor (BJT), a thyristor, a GTO thyristor, and an IGBT.
  • the region where electrons and holes recombine when energized such as for example, the drift layer or the injection layer near the interface between the drift layer and the injection layer is formed of the above-mentioned epitaxial layer.
  • the basal plane dislocation density of the epitaxial layer is very low. For this reason, the generation of stacking faults, which are converted into the basal plane dislocation force by energization, is suppressed, and the deterioration of the forward voltage over time is improved.
  • the surface roughness R ms is made 0.1-0.6 nm, preferably 0.1-0.3 nm by the above-described processing, the base surface dislocation is very small in the case of epitaxy growth from the substrate surface.
  • an imaging force acts between a dislocation existing in a crystal and a crystal surface.
  • This mirror image force can be calculated by considering the mirror image dislocation.
  • the mirror surface force increases as the distance d to the dislocation decreases as the crystal surface force decreases.
  • the negative value of the image force indicates that an attractive force acts between the dislocation and the surface.
  • the basal plane dislocations existing in the SiC single crystal as the basal plane dislocations approach the surface, they gradually become perpendicular to the surface. I power comes to work.
  • the basal plane dislocation is converted into a threading edge dislocation that propagates in a direction substantially perpendicular to the surface (a direction parallel to the C axis).
  • the basal plane dislocation 41 does not change its direction in a direction substantially perpendicular to the crystal surface (the C-axis direction), and remains oriented in a direction substantially parallel to the crystal surface to form a basal plane dislocation 41 inside the epitaxial single crystal film. Is propagated.
  • the state of the atomic steps on the crystal surface of the SiC single crystal substrate during epitaxial growth changes depending on the surface treatment of the SiC single crystal substrate.
  • bunching of atomic steps on the substrate surface is suppressed.
  • the presence or absence of bunching of atomic steps on the crystal surface and the size of the bunching step can be macroscopically measured as surface roughness Rms.However, by performing these surface treatments before forming an epitaxial film, the surface roughness can be measured. Rms is reduced.
  • the propagation of the basal plane dislocation to the epitaxy film becomes critical. It is thought to be less. Further, when there are many crystal imperfections on the substrate surface, new basal plane dislocations may be generated during epitaxy growth that propagates from the substrate to the epitaxy film. . In this case, the density of the basal plane dislocations in the epitaxial film is the sum of the density of the substrate propagating in the epitaxial film and that newly generated during the epitaxial growth.
  • Crystal imperfections on the substrate surface can be removed by performing chemical mechanical polishing or hydrogen etching under appropriate conditions and flattening the substrate surface. That is, by performing chemical mechanical polishing or hydrogen etching treatment to reduce the surface roughness of the substrate surface, the density of the basal plane dislocation generated during the epitaxial growth can be reduced.
  • the epitaxial growth is performed from the substrate surface having the surface roughness Rms of 0.6 nm or less, particularly 0.3 nm or less, the propagation of the basal plane dislocation to the epitaxy film is critically small.
  • it is considered that the density of the newly formed basal plane dislocations during epitaxy growth is also reduced, and as a result, an epitaxy film having an extremely low basal plane dislocation density can be obtained.
  • the smaller the off angle ⁇ the closer the basal plane dislocation 41 is to the crystal surface, and the smaller the off angle ⁇ , the smaller the unit angle acting on the basal plane dislocation 41.
  • Mirror image power is increased.
  • the smaller the off angle ⁇ the greater the proportion of basal plane dislocations that are converted to threading edge dislocations during epitaxial growth.
  • Epitaxial growth on a (OOOl) Si plane or a (000-1) C plane of a SiC single crystal substrate becomes difficult if the off angle is too small, so practically an off angle of 1 ° or more is required. Required.
  • a substrate cut at an off angle of 111 °, preferably 118 °, and particularly preferably 114 ° is used, the propagation of the basal plane dislocation of the substrate force is small. An epitaxy layer is obtained.
  • FIG. 3 is a cross-sectional view showing an example of a pn (pin) diode which is one of the bipolar elements.
  • An ingot grown by the Rayleigh method was sliced at a predetermined off-angle, and an n-type 4H—SiC substrate whose surface was mirror-polished was treated with hydrogen etching and silicon dioxide mechanical polishing under the above conditions to obtain a SiC single crystal substrate 21
  • a nitrogen-doped n-type SiC layer and an aluminum-doped p-type SiC layer are successively epitaxially grown on the (carrier density 8 ⁇ 10 18 cm— 3 , thickness 400 ⁇ m) by CVD method.
  • the drift layer 23 which is an n-type growth layer, has a donor density of 5 ⁇ 10 14 cm 3 and a thickness of 40 ⁇ m.
  • the P-type growth layer includes a p-type junction layer 24 and a p + -type contact layer 25.
  • the p-type junction layer 24 has an acceptor density of 5 ⁇ 10 17 cm— 3 and a thickness of 1.5 ⁇ m.
  • the p + -type contact layer 25 has an ackceptor density of 1 ⁇ 10 18 cm— 3 and a thickness of 0.5 ⁇ m.
  • JTE26 junction termination extension
  • JTE26 has a total dose of 1.2 x 10 13 cm— 2 , a width of 250 m, and a depth of 0.
  • Heat treatment at 1700 ° C to activate. 27 is a thermal oxidation film formed after activating the implanted ions.
  • Reference numeral 28 denotes a force source electrode formed by evaporating Ni (350 nm in thickness) on the lower surface of the SiC single crystal substrate 21, and 29 denotes Ti (350 nm in thickness) and A1 on the p + -type contact layer 25.
  • This is an anode electrode formed by depositing films (thickness 100 nm) 29a and 29b, respectively. These electrodes are heat treated at 1000 ° C for 20 minutes after deposition to form ohmic electrodes.
  • the drift layer 23 is composed of an epitaxial film in which the surface force of the SiC single crystal substrate 21 that has been processed by hydrogen etching and mechanical polishing is also grown. , The basal plane dislocation density is low. For this reason, conversion into stacking faults due to recombination energy of electrons and holes during energization is suppressed, and the life of the device can be extended.
  • the ingot grown by the modified Rayleigh method was sliced in the off direction [11 20] at an off angle of 8 °, and the surface was mirror-finished by mechanical polishing with abrasive grains.
  • Etching was performed on the SiC (0001) substrate at a temperature of 1400 ° C and a pressure of 30 Torr for 40 minutes while supplying hydrogen gas at a flow rate of lOLZmin.
  • the surface roughness Rms of the substrate surface after the treatment was measured using an atomic force microscope SPI3800N manufactured by Seiko Instruments Inc., it was 0.25 nm (area of 10 m ⁇ 10 m).
  • SiC was epitaxially grown by a CVD method.
  • Epitaxial films with a thickness of 60 ⁇ m were formed by supplying a pan (8 ccZmin), silane (30 ccZmin) and hydrogen (lOLZmin) while supplying step flow at a temperature of 1545 ° C and a pressure of 42 Torr for 4 hours.
  • the basal plane dislocation density in the epitaxial film was measured by molten KOH etching and X-ray topography, and the average value was 440 cm ⁇ 2 .
  • An SiC single crystal substrate with an epitaxial film was obtained in the same manner as in Example 1 except that the substrate surface was treated by chemical mechanical polishing before performing the hydrogen etching treatment.
  • the surface roughness Rms of the substrate surface after the treatment was measured in the same manner as in Example 1, and was found to be 0.20 ⁇ (10 ⁇ ⁇ X 10 m region).
  • the basal plane dislocation density in the epitaxy film was measured by molten KOH etching and X-ray topography, and the average value was 60 cm ⁇ 2 .
  • An ingot grown by the modified Rayleigh method was sliced in the off direction [11 20] at an off angle of 8 °, and an n-type 4H—SiC (000-1) substrate, whose surface was mirror-finished by mechanical polishing with abrasive grains, was obtained.
  • an epitaxy film was grown.
  • the surface roughness Rms of the substrate surface after the treatment was measured by the same method as in Example 1, and found to be 0.20 nm (10 mx 10 m area).
  • the basal plane dislocation density in the epitaxial film was measured by molten KOH etching and X-ray topography, and the average value was 20 cm ⁇ 2 .
  • the ingot grown by the modified Rayleigh method was sliced at an off-direction [11 20] and an off-angle of 4 °, and the surface was mirror-finished by mechanical polishing with abrasive grains. After performing the chemical mechanical polishing treatment and the hydrogen etching treatment in the same manner as in Example 2, an epitaxy film was grown.
  • the surface roughness Rms of the substrate surface after the treatment was measured in the same manner as in Example 1, and was found to be 0.28 nm (10 m ⁇ m region).
  • the basal plane dislocation density in the epitaxy film was measured by molten KOH etching and X-ray topography, and the average value was 20 cm ⁇ 2 .
  • An SiC single crystal substrate with an epitaxial film was obtained in the same manner as in Example 1 except that the hydrogen etching treatment was not performed.
  • the surface roughness Rms of the substrate surface to be epitaxially grown was measured by the same method as in Example 1, and it was 1.
  • Onm. Tsu the obtained Epitaki tangential film-coated SiC single crystal substrate ⁇ Te, measurement of the basal plane dislocation density in Epitakisharu film by molten KOH etching and X-ray topography, 1700 cm 2 der ivy o
  • n-type 4H—SiC substrate obtained by slicing a SiC ingot is processed by chemical mechanical polishing.
  • a SiC single crystal substrate with an epitaxial film was prepared by epitaxially growing SiC by CVD. Using this, a pn diode as shown in FIG. 3 was produced, and a pn diode of Example 5 was obtained.
  • an SiC single crystal substrate with an epitaxial film was prepared by epitaxially growing SiC without performing these treatments on the surface of the substrate. Using this, a pn diode as shown in Fig. 3 was produced, and a pn diode of Comparative Example 2 was obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)

Abstract

　通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素エピタキシャル層により形成したバイポーラ型半導体装置を製造するに際し、炭化珪素基板の表面を水素エッチングで処理した後に、この処理面から炭化珪素をエピタキシャル成長させることにより前記エピタキシャル層を形成する。炭化珪素基板の表面を化学機械研磨で処理し、次いで水素エッチングで処理することにより、さらにエピタキシャル層へのベーサルプレーン転位の伝播を低減することができる。

Description

明 細 書
バイポーラ型半導体装置およびその製造方法
技術分野
[0001] 本発明は、例えばドリフト層などの、通電時に電子と正孔が再結合する領域を、炭 化珪素基板の表面力も成長させた炭化珪素ェピタキシャル層により形成したバイポ ーラ型半導体装置およびその製造方法に関し、特に、ェピタキシャル層におけるべ ーサルプレーン転位密度の低減および経時による順方向電圧劣化の改善に関する 背景技術
[0002] 炭化珪素（SiC)は、シリコン (Si)に比べて絶縁破壊電界強度が約 10倍であり、こ の他熱伝導率、電子移動度、バンドギャップなどにおいても優れた物性値を有する 半導体であることから、従来の s係パワー半導体素子に比べて飛躍的な性能向上を 実現する半導体材料として期待されている。最近では、直径 3インチのまでの 4H— Si C、 6H-SiC単結晶基板が市販されるようになり、 Siの性能限界を大幅に超えるショ ットキーバリヤダイオード（SBD)、高電圧 pnダイオード、 MOSFETなどの各種スイツ チング素子の報告が相次いでなされるなど、高性能 SiC素子の開発が進められてい る。
[0003] 半導体素子は、通電時に電子あるいは正孔のみが伝導に作用するュニポーラ素 子と、電子と正孔の両者が伝導に作用するバイポーラ素子に大別される。ュ-ポーラ 素子にはショットキーダイオード (SBD)、接合電界効果トランジスタ (J FET)、金属 Z酸ィ匕膜 Z半導体電界効果トランジスタ (MOS— FET)などが属する。バイポーラ素 子には pnダイオード、バイポーラ接合トランジスタ (BJT)、サイリスタ、 GTOサイリスタ 、 IGBTなどが属する。
[0004] 従来の SiCバイポーラ素子では、非特許文献 1に記載されて 、るように、新品のバ ィポーラ素子に通電を開始して力 通電時間 (積算使用時間）が増えるにしたがって 、順方向電圧が増大してしまうという経時変化がある。
この順方向電圧の劣化は、結晶欠陥の一種であるべーサルプレーン転位 (basal plane dislocation)が要因であると考えられている。このべーサルプレーン転位力 通 電時に発生する電子と正孔の再結合エネルギーによって積層欠陥へと変換され、通 電時間の増加に伴って積層欠陥の面積が増大する。積層欠陥の領域は、通電時に 高抵抗領域として作用するため、積層欠陥の面積拡大に伴ってバイポーラ素子の順 方向電圧が増大する。順方向電圧が増加すると、素子の損失が増大するため、この 素子を用いたインバータなどの電力変換装置の損失増大、信頼性低下を引き起こす
[0005] SiC単結晶を用いてパワー半導体素子を形成する場合、 SiC単結晶の拡散係数が きわめて小さ!/、ために深 、不純物拡散が困難であることから、 SiC単結晶基板上に、 基板と同一の結晶型で、所定の膜厚およびドーピング濃度を有する単結晶膜をェピ タキシャル成長させることが多い (例えば特許文献 1を参照)。
SiC単結晶には 3C— SiC、 4H— SiC、 6H— SiCなどの各種ポリタイプ（結晶多型）が 存在するが、パワー半導体の開発では、絶縁破壊強度および移動度が高ぐ異方性 が比較的小さい 4H— SiCが主に使用されている。ェピタキシャル成長を行う結晶面と しては、例えば（0001) Si面、（000— 1) C面、（11— 20)面、 (01— 10)面、 (03—38) 面がある。（0001) Si面、（000— 1) C面上へのェピタキシャル成長時には、ステップ フロー成長技術によりホモェピタキシャル成長させるために、 C軸から [11 20]方向 あるいは [01— 10]方向に数度傾けた結晶面が使用されることが多 、。
[0006] ェピタキシャル単結晶膜を成長させる SiC単結晶基板は、昇華法あるいは化学気 相蒸着法 (CVD)によって得られたバルタ結晶をスライスし、表面を例えば SiCと同等 力これよりも硬い研磨砲粒などにより機械研磨したものが使用されている。この昇華 法あるいは CVD法により得られた SiC単結晶基板中の（0001)面内には、ベーサル プレーン転位が高密度に存在する。 (0001) Si面あるいは（000— 1) C面上へのェピ タキシャル成長を行う場合、 C軸力 [11—20]方向ある 、は [01— 10]方向に数度 (ォ フ角と呼ばれている)傾けた結晶面を使用する場合には、 SiC単結晶基板中の（000 1)面内に存在するべーサルプレーン転位が SiC単結晶基板表面上に現れる。
[0007] 例えば、（0001) Si面、（000— 1) C面からオフ角が 8° となるように傾けた SiC単結 晶基板では、基板表面におけるベーサルプレーン転位密度は、結晶品質にもよるが 典型的には 102— 104個/ cm2となる。図 1に模式的に示したように、基板 1の表面の ベーサルプレーン転位 3のうち数0 /0程度がェピタキシャル成長時にェピタキシャル層 2にべーサルプレーン転位 3としてそのまま伝播し、残りはスレツデイングエッジ転位 4 (threading edge転位）に変換されてェピタキシャル層 2に伝播する。なお、同図にお いて 5は（0001) Si面、 0はオフ角である。
[0008] このようにして得られたェピタキシャル膜付き SiC基板を用いてバイポーラ素子を作 製した場合、通電時にベーサルプレーン転位が積層欠陥に変換される領域は、通電 時に電子と正孔が再結合を起こす領域である。電子と正孔が再結合を起こす領域の 大部分はバイポーラ素子のドリフト層であり、その一部はドリフト層と注入層の界面付 近における注入層側にしみ出す。通電による順方向電圧の劣化を抑制するためには 、これらの領域におけるベーサルプレーン転位密度を低減することが有効と考えられ る。
特許文献 1：国際公開 WO03Z038876号パンフレット
非特許文献 1：「マテリアルズサイエンスフォーラム（Materials Science Forum)」 200 2年、第 389— 393卷、 p. 1259-1264
発明の開示
発明が解決しょうとする課題
[0009] 本発明は、上記した従来技術における問題点を解決するためになされたものであり 、 SiC単結晶基板力 ェピタキシャル層へのベーサルプレーン転位の伝播を低減し 、これにより経時での順方向電圧劣化を抑制したバイポーラ型半導体装置およびそ の製造方法を提供することを目的として!ヽる。
課題を解決するための手段
[0010] 本発明者は、 SiC単結晶基板上に SiCをェピタキシャル成長させる前に、基板表面 に所定の条件で水素エッチング処理を施すことにより、この処理面力 成長させたェ ピタキシャル膜中のベーサルプレーン転位が大幅に少なくなることを見出し本発明を 完成するに至った。
さらに、基板表面を化学機械研磨で処理し、次いで水素エッチング処理を施すこと により、特に、低オフ角の基板を用いてこの処理面力も成長させたェピタキシャル膜 中のベーサルプレーン転位がきわめて少なくなることを見出し本発明を完成するに 至った。
[0011] 特に、上記の処理により表面粗さ Rmsを 0. 1-0. 6nmとした基板表面力 ェピタ キシャル成長させたものではべーサルプレーン転位が非常に少ない。
本発明のバイポーラ型半導体装置は、通電時に電子と正孔が再結合する領域の 少なくとも一部を、炭化珪素基板の表面力 成長させた炭化珪素ェピタキシャル層に より形成したバイポーラ型半導体装置であって、
前記炭化珪素基板におけるェピタキシャル成長させる表面の表面粗さ Rmsが 0. 1 一 0. 6nmであることを特徴としている。
[0012] 本発明のバイポーラ型半導体装置は、前記炭化珪素基板のオフ角度が 1一 4° で あることを特徴としている。
本発明のバイポーラ型半導体装置は、前記炭化珪素基板におけるェピタキシャル 成長させる結晶面が（000— 1) C面であり、オフ角が 1一 8° であることを特徴としてい る。
[0013] 本発明のバイポーラ型半導体装置の製造方法は、通電時に電子と正孔が再結合 する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素ェピタ キシャル層により形成したバイポーラ型半導体装置の製造方法であって、
炭化珪素基板の表面を水素エッチングで処理した後に、この処理面から炭化珪素 をェピタキシャル成長させることにより前記ェピタキシャル層を形成することを特徴とし ている。
[0014] 本発明のバイポーラ型半導体装置の製造方法は、通電時に電子と正孔が再結合 する領域の少なくとも一部を、炭化珪素基板の表面から成長させた炭化珪素ェピタ キシャル層により形成したバイポーラ型半導体装置の製造方法であって、
炭化珪素基板の表面を化学機械研磨で処理し、次 ヽで水素エッチングで処理した 後に、この処理面力も炭化珪素をェピタキシャル成長させることにより前記ェピタキシ ャル層を形成することを特徴として 、る。
[0015] 本発明のバイポーラ型半導体装置の製造方法は、オフ角が 1一 4° である炭化珪 素基板の表面力もェピタキシャル成長させることを特徴としている。 本発明のバイポーラ型半導体装置の製造方法は、オフ角が 1一 8° である炭化珪 素基板の（000— 1) C面力もェピタキシャル成長させることを特徴として 、る。
発明の効果
[0016] 本発明のバイポーラ型半導体装置は、ェピタキシャル層におけるベーサルプレー ン転位が非常に少ない。
本発明のバイポーラ型半導体装置の製造方法によれば、 SiC単結晶基板力 ェピ タキシャル層へのベーサルプレーン転位の伝播を大幅に低減することができる。 図面の簡単な説明
[0017] [図 1]図 1は、ベーサルプレーン転位が SiC単結晶基板力もェピタキシャル層へ伝播 する様子を説明する図である。
[図 2]図 2は、 CMP装置の概略構成図である。
[図 3]図 3は、本実施形態における方法で基板表面を処理したェピタキシャル膜付き SiC基板を用いて形成した pnダイオードの一例を示した断面図である。
[図 4]図 4は、実施例および比較例のェピタキシャル膜におけるベーサルプレーン転 位密度の測定結果を示したグラフである。
[図 5]図 5は、本発明においてェピタキシャル膜へのベーサルプレーン転位が抑制さ れる機構を説明する図である。
符号の説明
1 SiC単結晶基板
2 SiCェピタキシャル層
3 ベーサルプレーン転位
4 スレツディングエッジ転位
5 結晶面
11 研磨ヘッド
12 ターンテーブル
13 研磨パッド
14 基板
15 スラリー供給ノズル 21 基板
23 ドリフト層
24 P型接合層
25 p +型コンタクト層
26 JTE
27 酸化膜
28 力ソード電極
29 アノード電極
29a チタン膜
29b アルミニウム膜
41 ベーサノレプレーン転位
41a 鏡像転位
42 原子ステップ
43 バンチングステップ
d ベーサルプレーン転位と表面との距離
Θ オフ角
発明を実施するための最良の形態
以下、本発明の実施形態について説明する。なお、格子方位および格子面につい て、個別方位は []、個別面は 0で示し、負の指数については結晶学上、 " " (バー） を数字の上に付けることになつているが、明細書作成の都合上、数字の前に負号を 付けることにする。
SiC単結晶基板としては、昇華法あるいは CVD法によって得られたバルタ結晶をス ライスしたものを使用する。昇華法 (改良レーリー法）による場合、例えば、坩堝に SiC 粉末を入れて 2200— 2400°Cで加熱して気化し、種結晶の表面に典型的には 0. 8 一 ImmZhの速度で堆積させてバルタ成長させる。得られたインゴットを所定の厚さ に、所望の結晶面が表出するようにスライスし、その表面を、例えば SiCと同等力これ よりも硬 ヽ研磨砥粒を用い、研磨の進行とともに荒 ヽ研磨砥粒カゝら微細な砥粒へと変 えながら研磨処理して鏡面状に平滑ィ匕する。 [0020] SiC単結晶の結晶型としては、例えば 4H— SiC、 3C— SiC、 2H— SiC、 6H— SiC、 15R-SiCなどが挙げられるが、絶縁破壊強度および移動度が高ぐ異方性が比較 的小さい 4H— SiCが好ましく用いられ、後述する水素エッチング処理、または化学機 械研磨処理と水素エッチング処理との併用によりェピタキシャル層中のベーサルプレ ーン転位密度が大幅に低減する。
[0021] ェピタキシャル成長を行う結晶面としては、例えば（OOOl) Si面、（000— 1) C面、（
11 20)面、（01—10)面、（03—38)面などが挙げられる。（OOOl) Si面、（000—1)
C面でェピタキシャル成長させる場合、 [01— 10]方向、 [11 20]方向、あるいは [01—
10]方向と [11— 20]方向との中間方向のオフ方位に、 1一 12° 、好ましくは 1一 8° 、 特に好ましくは 1一 4° のオフ角で傾斜させて切り出した基板を使用し、この結晶面 力 ステップフロー成長技術によりェピタキシャル成長させる。
[0022] 1一 4° のような低才フ角で切り出した基板を用いた場合、基板力もェピタキシャル 層へのベーサルプレーン転位の伝播が非常に少なくなる。また、基板におけるェピタ キシャル成長させる結晶面を (000— 1) C面とした場合には、これよりも比較的大きい オフ角であってもェピタキシャル層へのベーサルプレーン転位の伝播が少なくなり、 具体的にはオフ角が 1一 8° である範囲内にお!/、て基板からェピタキシャル層への ベーサルプレーン転位の伝播が非常に少なくなる。
[0023] この SiC単結晶基板の表面を、水素エッチングで処理する。水素エッチングは、例 えばェピタキシャル成長を行う反応炉内で行うことができる。炉内に基板を導入した 後、 1一 100LZmin、好ましくは 5— 20LZminで水素ガス、あるいは塩化水素を添 加した水素ガスを炉内に供給し、 10— 250Torr、好ましくは 20— 50Torrのガス雰 囲気下、 1300— 1700。C、好ましくは 1350— 1450。Cの温度で、 10— 60分程度の 間処理を行う。
[0024] なお、水素と基板表面との相互作用時における Siの放出速度は主に蒸発速度で 決定され、 Cの放出速度は主に水素との反応速度で決定される力 Siと Cの放出速 度がほぼ等しくなるような温度と圧力でエッチング処理することで、この基板表面から 成長させる SiCェピタキシャル層のベーサルプレーン転位密度が非常に少なくなる。 上記の水素エッチング処理の前に、化学機械研磨（CMP : Chemical Mechanica 1 Polishing)により基板表面を処理すると、ェピタキシャル層のベーサルプレーン転 位密度がきわめて少なくなる。図 2に一般的な CMP装置の概略構成を示す。 SiC単 結晶基板 14は研磨ヘッド 11に固定され、ターンテーブル 12上の研磨パッド 13に Si C単結晶基板 14を加圧して押し付けた状態で、スラリー供給ノズル 15から研磨スラリ 一を滴下しながら研磨パッド 13と SiC単結晶基板 14のいずれか一方または両方を 回転モータにより回転させ、化学的および機械的作用によって研磨を行う。研磨スラ リーは通常、溶媒、砲粒および添加剤力もなり、例えばコロイダルシリカのようなシリカ 系微粒子などを砥粒として水に分散させるとともに必要な添加剤を加え、 pHを調整 したものなどが使用される。
[0025] 基板表面を上記の方法で処理した後、この処理面に CVD法を用いて SiCをェピタ キシャル成長させる。原料ガスとして、 Cの原料ガスであるプロパンと、 Siの原料ガス であるシランを用いる。また、キャリアガスとして水素を、ドーパントガスとして窒素ある いはトリメチルアルミニウムなどを用いる。これらのガス雰囲気下、例えば 1500— 160 0°C、 40— 80Torrの条件で、 2— 20 mZhの成長速度で SiCをェピタキシャル成 長させる。これにより、基板と同一の結晶型の SiCがステップフロー成長する。
[0026] ェピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用 いることができる。縦型ホットウォール炉には、石英で形成された水冷 2重円筒管が設 置され、水冷 2重円筒管の内部には、円筒状断熱材、グラフアイトで形成されたホット ウォール、および SiC単結晶基板を縦方向に保持するための楔形サセプタが設置さ れている。水冷 2重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波 加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱に より、楔形サセプタに保持された SiC単結晶基板を加熱する。 SiC単結晶基板を加熱 しながら水冷 2重円筒管の下方より反応ガスを供給することによって、 SiC単結晶基 板の表面に SiCがェピタキシャル成長する。
[0027] このようにして得られたェピタキシャル膜付き SiCを用いて、バイポーラ素子を作製 する。バイポーラ素子としては、例えば pnダイオード、バイポーラ接合トランジスタ (BJ T)、サイリスタ、 GTOサイリスタ、 IGBTなどを挙げることができる。
これらのバイポーラ素子における、通電時に電子と正孔が再結合を起こす領域、例 えばドリフト層、あるいはドリフト層と注入層の界面付近における注入層を、上記のェ ピタキシャル層で形成する。本実施形態では、基板に前述した処理を施したものを用 いているので、ェピタキシャル層のベーサルプレーン転位密度が非常に少ない。この ため、通電時によりべーサルプレーン転位力 変換される積層欠陥の発生が抑制さ れ、経時による順方向電圧劣化が改善される。特に、前述した処理により表面粗さ R msを 0. 1-0. 6nm、好ましくは 0. 1-0. 3nmとした基板表面からェピタキシャル成 長させたものではべーサルプレーン転位が非常に少ない。
[0028] 本発明にお!/、てェピタキシャル層へのベーサルプレーン転位の伝播が大幅に低 減するのは次の理由によると考えられる。なお、以下に説明する機構はあくまでも考 察であって、本発明が下記の機構に限定して解釈されることを意図するものではない 以下、図 5を参照しながら説明する。一般に、結晶内に存在する転位には，結晶表 面との間に鏡像力（imaging force)が作用する。この鏡像力は、鏡像転位を考えること で算出できる。結晶表面から距離 rの位置に、絶対値 bのバーガースベクトルを有す る転位が存在するとき、この転位と鏡像関係にある転位の持つ力（鏡像力） Fは、 [数 1] 鏡像力： F = - ^— (μ：弾性係数）
4πΓ で表される（図 5 (a) )。
[0029] この式力も分力るように、結晶表面力も転位までの距離 dが近くなるほど鏡像カは大 きくなる。また、この鏡像力の値が負であることは、転位と表面との間に引力が働くこと を示している。すなわち図 5 (b)に示したように、 SiC単結晶中に存在するべ一サルプ レーン転位には、ベーサルプレーン転位が表面に近づいていくと、次第に表面に対 して垂直になろうとする弓 I力が働くようになる。
[0030] この引力がある臨界値を越えると、ベーサルプレーン転位は表面にほぼ垂直な方 向（C軸に平行な方向）に伝搬するスレツデイングエッジ転位に変換されることになる
SiC単結晶基板の（0001) Si面上あるいは (000— 1)C面上へェピタキシャル成長さ せる場合には、 c軸力も数度傾けた結晶面が使用される。このため、ェピタキシャル 膜表面は原子レベルでは階段状の表面 (原子ステップ）を有して 、る。図 5 (c)に示し たように、それぞれの原子ステップ 42が個々にばらけた状態である理想的な平坦表 面の場合、ェピタキシャル膜の表面とェピタキシャル膜の内部に存在するべーサル プレーン転位 41との距離 dは最小となり、ベーサルプレーン転位 41が表面から受け る鏡像力（引力）が最大となる。このため、ベーサルプレーン転位 41は結晶表面にほ ぼ垂直な方向（C軸方向）に向きを変えながら (すなわちスレツディングエッジ転位へ 変換されて)ェピタキシャル単結晶膜の内部を伝搬する。
[0031] しかし、実際の結晶表面では、図 5 (d)に示したように、結晶表面においていくつか の原子ステップが束になったバンチングステップ 43が存在して!/、る。このようにステツ プバンチングがある状態では、ベーサルプレーン転位 41が表面力 受ける鏡像力（ 引力）が小さくなる。このため、ベーサルプレーン転位 41は結晶表面にほぼ垂直な 方向（C軸方向）に向きを変えることなく、結晶表面とほぼ平行な方向を向いたままべ ーサルプレーン転位 41としてェピタキシャル単結晶膜の内部を伝搬する。
[0032] ェピタキシャル成長時における SiC単結晶基板の結晶表面の原子ステップの状態 は、 SiC単結晶基板に対する表面処理によって変化する。基板表面に適切な水素ェ ツチング処理、または化学機械研磨と水素エッチングとを併用した処理を施すことに よって、基板表面の原子ステップのバンチングが抑制される。結晶表面における原子 ステップのバンチングの有無やバンチング段差の大小は、巨視的には表面粗さ Rms として計測できるが、ェピタキシャル膜を成膜する前にこれらの表面処理を施すことに よって、表面粗さ Rmsが低減される。
[0033] 水素エッチング等の表面処理によって結晶表面の表面粗さ Rmsがある値以下にな つた場合に、ベーサルプレーン転位に働く鏡像力が臨界値を越えて、スレツディング エッジ転位へ変換されるべーサルプレーン転位の割合が大幅に増大すると考えられ る。
以上の機構によって、表面粗さ Rmsを 0. 6nm以下、特に 0. 3nm以下とした基板 表面力もェピタキシャル成長させた場合には、基板力もェピタキシャル膜へのベーサ ルプレーン転位の伝搬が臨界的に少なくなると考えられる。 [0034] さらに、基板表面に多くの結晶不完全性が存在するような場合には、基板からェピ タキシャル膜に伝搬するェピタキシャル成長時に新たにベーサルプレーン転位が生 成されてしまう場合がある。この場合、ェピタキシャル膜中のベーサルプレーン転位 の密度は、基板力 ェピタキシャル膜に伝搬したものと、ェピタキシャル成長時に新 たに生成されたものとの合算となる。
[0035] 基板表面部分の結晶不完全性は、適切な条件における化学機械研磨や水素エツ チング処理を行い、基板表面を平坦ィ匕することで除去することができる。すなわち、 化学機械研磨や水素エッチング処理を行い基板表面の表面粗さを小さくすることで 、ェピタキシャル成長時に生成されるべーサルプレーン転位の密度を低減できる。 このように、表面粗さ Rmsを 0. 6nm以下、特に 0. 3nm以下とした基板表面からェ ピタキシャル成長させた場合には、基板力もェピタキシャル膜へのベーサルプレーン 転位の伝搬が臨界的に少なくなると同時に、ェピタキシャル成長時に新たに生成さ れるべーサルプレーン転位の密度も低減され、結果として極めてべーサルプレーン 転位密度の小さいェピタキシャル膜を得ることができると考えられる。
[0036] また，図 5 (e)に示したように、オフ角 Θが小さいほどべーサルプレーン転位 41は結 晶表面に近づくため、オフ角 Θが小さくなるとべーサルプレーン転位 41に働く単位 長さ当たりの鏡像力が大きくなる。すなわち、オフ角 Θが小さいほどェピタキシャル成 長時にスレツディングエッジ転位へ変換されるべーサルプレーン転位の割合が増加 する。
SiC単結晶基板の (OOOl)Si面上あるいは (000— 1)C面上へのェピタキシャル成長 は、オフ角度が小さくなり過ぎると困難になるため、実用的には 1° 以上のオフ角度 が必要となる。以上の点から、 1一 12° 、好ましくは 1一 8° 、特に好ましくは 1一 4° のオフ角度で切り出した基板を用いた場合に、基板力ものべーサルプレーン転位の 伝搬が少な ヽ良質なェピタキシャル層が得られる。
[0037] また、（0001) Si面と (000— 1)C面とを比較した場合には、（000— 1)C面の方がステ ップバンチングを起こしづらい性質を持っているため、（000—1)じ面の場合には1ー8 ° のオフ角度であっても極めてべーサルプレーン転位の密度が小さいェピタキシャ ル層が得られる。 図 3は、バイポーラ素子の一つである pn (pin)ダイオードの一例を示した断面図で ある。レーリー法により成長させたインゴットを所定のオフ角でスライスし、表面を鏡面 研磨した n型の 4H— SiC基板を、上記の条件で水素エッチングおよびィ匕学機械研磨 で処理した SiC単結晶基板 21 (キャリア密度 8 X 1018cm— 3、厚さ 400 μ m)の上に、 C VD法によって窒素ドープ n型 SiC層とアルミニウムドープ p型 SiC層を順次ェピタキ シャル成長させる。
[0038] n型成長層であるドリフト層 23はドナー密度 5 X 1014cm 3、膜厚 40 μ mである。
P型成長層は、 p型接合層 24と p+型コンタクト層 25からなる。 p型接合層 24はァク セプタ密度 5 X 1017cm— 3、膜厚 1. 5 μ mである。 p+型コンタクト層 25はァクセプタ密 度 1 X 1018cm— 3、膜厚 0. 5 μ mである。
[0039] 反応性イオンエッチングによりェピタキシャル層の外周部を除去してメサ構造とした 後、メサ底部での電界集中を緩和するために、アルミイオンを注入して JTE (ジャンク シヨンターミネーシヨンエクステンション） 26を形成する。 JTE26は、トータルドーズ 量 1. 2 X 1013cm— 2、幅 250 m、深さ 0. であり、 30— 450keVの間でェネル ギーを変更しながら室温でイオン注入した後、アルゴンガス雰囲気下で 1700°Cの熱 処理を行い活性ィ匕する。 27は、注入イオンを活性ィ匕した後に形成した熱酸ィ匕膜であ る。
[0040] 28は、 SiC単結晶基板 21の下面に Ni (厚さ 350nm)を蒸着して形成した力ソード 電極、 29は、 p+型コンタクト層 25の上に、 Ti (厚さ 350nm)と A1 (厚さ lOOnm)の膜 29a, 29bをそれぞれ蒸着して形成したアノード電極である。これらの電極は、蒸着 後に 1000°Cで 20分間の熱処理を行ってォーミック電極とする。
[0041] この pnダイオードでは、ドリフト層 23を、水素エッチングおよびィ匕学機械研磨で処 理した SiC単結晶基板 21の表面力も成長させたェピタキシャル膜で構成しているの で、ドリフト層 23におけるベーサルプレーン転位密度が少ない。このため、通電時に おける、電子と正孔の再結合エネルギーによる積層欠陥への変換が抑制されて素子 の寿命を長くすることができる。
[0042] 以上、本発明の実施形態を説明したが、本発明はこの実施形態に限定されること はなぐ本発明の要旨を逸脱しない範囲内で各種の変形、変更が可能である。 [実施例 1]
縦型ホットウォール炉を用いて、改良レーリー法により成長させたインゴットをオフ方 向 [11 20]、オフ角度 8° でスライスし、表面を砥粒による機械研磨で鏡面状とした n 型の 4H—SiC (0001)基板に対して、流量 lOLZminで水素ガスを供給しながら、温 度 1400°C、圧力 30Torrで 40分間エッチング処理した。処理後の基板表面の表面 粗さ Rmsを、セイコーインスツルメンス社製の原子間力顕微鏡 SPI3800Nを用いて 測定したところ、 0. 25nm (10 m X 10 mの領域）であった。
[0043] 次いで、処理後の基板表面に、 CVD法により SiCをェピタキシャル成長させた。プ 口パン（8ccZmin)、シラン（30ccZmin)、水素（lOLZmin)を供給しながら、温度 1545°C、圧力 42Torrで 4時間ステップフロー成長させ、膜厚 60 μ mのェピタキシャ ル膜を形成した。
得られたェピタキシャル膜付き SiC単結晶基板にっ 、て、溶融 KOHエッチングと X 線トポグラフによりェピタキシャル膜中のベーサルプレーン転位密度を測定したところ 、平均値で 440cm— 2であった。
[実施例 2]
水素エッチング処理を行う前に、基板表面を化学機械研磨により処理した以外は 実施例 1と同様にしてェピタキシャル膜付き SiC単結晶基板を得た。処理後の基板 表面の表面粗さ Rmsを実施例 1と同様の方法で測定したところ、 0. 20ηπι (10 ^ πι X 10 mの領域）であった。
[0044] 得られたェピタキシャル膜付き SiC単結晶基板について、溶融 KOHエッチングと X 線トポグラフによりェピタキシャル膜中のベーサルプレーン転位密度を測定したところ 、平均値で 60cm— 2であった。
[実施例 3]
改良レーリー法により成長させたインゴットをオフ方向 [11 20]、オフ角度 8° でス ライスし、表面を砥粒による機械研磨で鏡面状とした n型の 4H— SiC (000-1)基板 を用い、実施例 2と同様に化学機械研磨処理および水素エッチング処理を行った後 にェピタキシャル膜を成長させた。なお、処理後の基板表面の表面粗さ Rmsを実施 例 1と同様の方法で測定したところ、 0. 20nm(10 m X 10 mの領域）であった。 [0045] 得られたェピタキシャル膜付き SiC単結晶基板について、溶融 KOHエッチングと X 線トポグラフによりェピタキシャル膜中のベーサルプレーン転位密度を測定したところ 、平均値で 20cm— 2であった。
[実施例 4]
改良レーリー法により成長させたインゴットをオフ方向 [11 20]、オフ角度 4° でス ライスし、表面を砥粒による機械研磨で鏡面状とした n型の 4H— SiC (0001)基板を 用い、実施例 2と同様に化学機械研磨処理および水素エッチング処理を行った後に ェピタキシャル膜を成長させた。なお、処理後の基板表面の表面粗さ Rmsを実施例 1と同様の方法で測定したところ、 0. 28nm(10 m X mの領域）であった。
[0046] 得られたェピタキシャル膜付き SiC単結晶基板について、溶融 KOHエッチングと X 線トポグラフによりェピタキシャル膜中のベーサルプレーン転位密度を測定したところ 、平均値で 20cm— 2であった。
[比較例 1]
水素エッチング処理を行わな力つた以外は、実施例 1と同様にしてェピタキシャル 膜付き SiC単結晶基板を得た。なお、ェピタキシャル成長させる基板表面の表面粗さ Rmsを実施例 1と同様の方法で測定したところ、 1. Onmであった。得られたェピタキ シャル膜付き SiC単結晶基板にっ ヽて、溶融 KOHエッチングと X線トポグラフにより ェピタキシャル膜中のベーサルプレーン転位密度を測定したところ、 1700cm 2であ つた o
[0047] また、このェピタキシャル膜を X線トポグラフによって詳細に解析したところ、 1700c m 2のべーサルプレーン転位のうち、約半数が基板カゝらェピタキシャル膜中に伝搬し たもので、約半数がェピタキシャル成長時に生成されたものであることが判明した。す なわち、水素エッチングを行わなかった場合には、多量のベーサルプレーン転位が 基板カゝらェピタキシャル膜に伝搬しているとともに、多量のベーサルプレーン転位が ェピタキシャル成長時に生成されたと考えられる。
[0048] 上記の実施例 1、 2および比較例 1の結果を図 4に示した。
[実施例 5、比較例 2]
SiCインゴットをスライスして得た n型の 4H— SiC基板の表面を、化学機械研磨で処 理し、次いで水素エッチングで処理した後、 CVD法により SiCをェピタキシャル成長 させたェピタキシャル膜付き SiC単結晶基板を用意した。これを用いて図 3のような p nダイオードを作製し、実施例 5の pnダイオードを得た。
一方、この基板の表面に対してこれらの処理をせずにそのまま SiCをェピタキシャ ル成長させたェピタキシャル膜付き SiC単結晶基板を用意した。これを用いて図 3の ような pnダイオードを作製し、比較例 2の pnダイオードを得た。
これらの pnダイオードにつ 、て順方向電圧劣化の試験を行ったところ、実施例 5の pnダイオードでは、比較例 2の pnダイオードと比較して、 lOOAZcm— 2で 1時間の通 電を行った際の順方向電圧の増加が約 1Z4に抑制された。

Claims

請求の範囲
[1] 通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面 力 成長させた炭化珪素ェピタキシャル層により形成したバイポーラ型半導体装置で あって、
前記炭化珪素基板におけるェピタキシャル成長させる表面の表面粗さ Rmsが 0. 1 一 0. 6nmであることを特徴とするバイポーラ型半導体装置。
[2] 前記炭化珪素基板のオフ角が 1一 4° であることを特徴とする請求項 1に記載のバ ィポーラ型半導体装置。
[3] 前記炭化珪素基板におけるェピタキシャル成長させる結晶面が（000— 1) C面であ り、オフ角が 1一 8° であることを特徴とする請求項 1に記載のバイポーラ型半導体装 置。
[4] 通電時に電子と正孔が再結合する領域の少なくとも一部を、炭化珪素基板の表面 力 成長させた炭化珪素ェピタキシャル層により形成したバイポーラ型半導体装置の 製造方法であって、
炭化珪素基板の表面を水素エッチングで処理した後に、この処理面から炭化珪素 をェピタキシャル成長させることにより前記ェピタキシャル層を形成することを特徴と するバイポーラ型半導体装置の製造方法。
[5] 炭化珪素基板の表面を化学機械研磨で処理し、次いで水素エッチングで処理した 後に、この処理面力も炭化珪素をェピタキシャル成長させることにより前記ェピタキシ ャル層を形成することを特徴とする請求項 4に記載のバイポーラ型半導体装置の製 造方法。
[6] オフ角が 1一 4° である炭化珪素基板の表面力もェピタキシャル成長させることを特 徴とする請求項 4または 5に記載のバイポーラ型半導体装置の製造方法。
[7] オフ角が 1一 8° である炭化珪素基板の（000— 1) C面力 ェピタキシャル成長させ ることを特徴とする請求項 4または 5に記載のバイポーラ型半導体装置の製造方法。
PCT/JP2005/005585 2004-03-26 2005-03-25 バイポーラ型半導体装置およびその製造方法 WO2005093796A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP05721512A EP1739726A4 (en) 2004-03-26 2005-03-25 BIPOLAR SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
US10/594,045 US20070290211A1 (en) 2004-03-26 2005-03-25 Bipolar Semiconductor Device and Process for Producing the Same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004092666 2004-03-26
JP2004-092666 2004-03-26

Publications (1)

Publication Number Publication Date
WO2005093796A1 true WO2005093796A1 (ja) 2005-10-06

Family

ID=35056457

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/005585 WO2005093796A1 (ja) 2004-03-26 2005-03-25 バイポーラ型半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US20070290211A1 (ja)
EP (1) EP1739726A4 (ja)
KR (1) KR100853991B1 (ja)
CN (1) CN1938820A (ja)
TW (1) TW200539318A (ja)
WO (1) WO2005093796A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023756A1 (en) * 2006-08-25 2008-02-28 Simitomo Electric Industries, Ltd. Method for producing silicon carbide substrate and silicon carbide substrate
JP2008115034A (ja) * 2006-11-02 2008-05-22 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2008177274A (ja) * 2007-01-17 2008-07-31 Kansai Electric Power Co Inc:The バイポーラ型半導体素子
JP2009206223A (ja) * 2008-02-27 2009-09-10 New Japan Radio Co Ltd 半導体装置
JP2010135789A (ja) * 2008-12-01 2010-06-17 Cree Inc 低角度オフカット炭化ケイ素結晶上の安定なパワーデバイス
WO2010090024A1 (ja) * 2009-02-04 2010-08-12 日立金属株式会社 炭化珪素単結晶基板およびその製造方法
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
CN105185820A (zh) * 2015-08-18 2015-12-23 华中科技大学 一种基于碳化硅的半导体断路开关及其制备方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224952A1 (en) * 2007-03-26 2010-09-09 Sumitomo Electric Industries, Ltd. Schottky barrier diode and method of producing the same
CN101802273B (zh) 2007-09-12 2013-04-17 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
WO2009048997A1 (en) * 2007-10-12 2009-04-16 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Producing epitaxial layers with low basal plane dislocation concentrations
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US20110006399A1 (en) * 2007-12-28 2011-01-13 Sumitomo Chemical Company, Limited Semiconductor wafer and semiconductor wafer manufacturing method
JP5436231B2 (ja) * 2009-01-16 2014-03-05 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
US20110278596A1 (en) * 2009-01-30 2011-11-17 Takashi Aigo Epitaxial silicon carbide monocrystalline substrate and method of production of same
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
US8536583B2 (en) * 2009-03-27 2013-09-17 Sumitomo Electric Industries, Ltd. MOSFET and method for manufacturing MOSFET
US8030151B2 (en) * 2009-03-27 2011-10-04 National Semiconductor Corporation Configuration and fabrication of semiconductor structure having bipolar junction transistor in which non-monocrystalline semiconductor spacing portion controls base-link length
US9464366B2 (en) 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
US10256094B2 (en) 2009-08-20 2019-04-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
US10256090B2 (en) 2009-08-20 2019-04-09 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN101877309B (zh) * 2009-10-30 2011-09-21 西安电子科技大学 提高4H-SiC基面位错转化率的外延方法
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP5737281B2 (ja) * 2010-03-23 2015-06-17 住友電気工業株式会社 半導体装置およびその製造方法、ならびに基板
DE112011101625B4 (de) 2010-05-10 2016-03-10 Mitsubishi Electric Corporation Epitaktische Siliciumcarbid-Wafer und Herstellungsverfahren für diese, Siliciumcarbid-Massensubstrat für epitaktisches Wachstum und Herstellungsverfahren für dieses
US8445386B2 (en) * 2010-05-27 2013-05-21 Cree, Inc. Smoothing method for semiconductor material and wafers produced by same
JP6025306B2 (ja) * 2011-05-16 2016-11-16 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
JP5961357B2 (ja) 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9994951B2 (en) 2013-03-15 2018-06-12 The United States Of America, As Represented By The Secretary Of The Navy Photovoltaic sputtering targets fabricated from reclaimed materials
JP2014189442A (ja) * 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
JP6311384B2 (ja) 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6195426B2 (ja) * 2014-04-18 2017-09-13 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハおよびその製造方法
JP6315579B2 (ja) 2014-07-28 2018-04-25 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
DE112015002906B4 (de) 2015-02-02 2022-12-22 Fuji Electric Co., Ltd. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
CN104867818B (zh) * 2015-04-02 2017-08-25 中国电子科技集团公司第十三研究所 一种减少碳化硅外延材料缺陷的方法
US20170275779A1 (en) * 2015-10-07 2017-09-28 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
DE112017003660T5 (de) * 2016-07-21 2019-04-04 Mitsubishi Electric Corp. Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
CN107910360A (zh) * 2017-12-06 2018-04-13 中国工程物理研究院电子工程研究所 一种新型碳化硅小角度倾斜台面终端结构及其制备方法
JP6481790B2 (ja) * 2018-03-20 2019-03-13 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
US20220336203A1 (en) * 2021-04-15 2022-10-20 Globalwafers Co., Ltd. Fabrication method of semiconductor substrate
CN115635380B (zh) * 2022-12-26 2023-03-17 华芯半导体研究院(北京)有限公司 一种气相外延生长辅助装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261615A (ja) * 1997-03-17 1998-09-29 Fuji Electric Co Ltd ＳｉＣ半導体の表面モホロジー制御方法およびＳｉＣ半導体薄膜の成長方法
JP2001077030A (ja) * 1999-08-31 2001-03-23 Sanyo Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2002261041A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ＳｉＣ半導体のイオン注入層及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684413A (en) * 1985-10-07 1987-08-04 Rca Corporation Method for increasing the switching speed of a semiconductor device by neutron irradiation
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP3929375B2 (ja) * 2002-08-06 2007-06-13 三菱電機株式会社 半導体結晶基板の評価方法
TWI272874B (en) * 2002-08-09 2007-02-01 Semiconductor Energy Lab Organic electroluminescent device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261615A (ja) * 1997-03-17 1998-09-29 Fuji Electric Co Ltd ＳｉＣ半導体の表面モホロジー制御方法およびＳｉＣ半導体薄膜の成長方法
JP2001077030A (ja) * 1999-08-31 2001-03-23 Sanyo Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2002261041A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ＳｉＣ半導体のイオン注入層及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BONDOKOV R. ET AL.: "Influence of Structural Defects on the Polishing of Silicon Carbide Single Crystal Wafers.", JAPANESE JOURNAL OF APPLIED PHYSICS., vol. 43, no. 1, January 2004 (2004-01-01), pages 43 - 49, XP001191455 *
LEE K. ET AL.: "Surface Preparation of 6H-Silicon Carbide Substrates for Growth of High-Quality SiC Epilayers.", MATERIALS SCIENCE FORUM., vol. 457-460, 2004, pages 797 - 800, XP002990329 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2056340A4 (en) * 2006-08-25 2011-01-12 Sumitomo Electric Industries PROCESS FOR PREPARING A SILICON CARBIDE SUBSTRATE AND SILICON CARBIDE SUBSTRATE
JP2008053537A (ja) * 2006-08-25 2008-03-06 Shikusuon:Kk 炭化ケイ素基板の製造方法および炭化ケイ素基板
WO2008023756A1 (en) * 2006-08-25 2008-02-28 Simitomo Electric Industries, Ltd. Method for producing silicon carbide substrate and silicon carbide substrate
JP2008115034A (ja) * 2006-11-02 2008-05-22 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2008177274A (ja) * 2007-01-17 2008-07-31 Kansai Electric Power Co Inc:The バイポーラ型半導体素子
JP2009206223A (ja) * 2008-02-27 2009-09-10 New Japan Radio Co Ltd 半導体装置
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
JP2010135789A (ja) * 2008-12-01 2010-06-17 Cree Inc 低角度オフカット炭化ケイ素結晶上の安定なパワーデバイス
WO2010090024A1 (ja) * 2009-02-04 2010-08-12 日立金属株式会社 炭化珪素単結晶基板およびその製造方法
JP5516424B2 (ja) * 2009-02-04 2014-06-11 日立金属株式会社 エピタキシャル成長用炭化珪素単結晶基板の製造方法
EP2394787A4 (en) * 2009-02-04 2017-06-14 Hitachi Metals, Ltd. Silicon carbide monocrystal substrate and manufacturing method therefor
CN105185820A (zh) * 2015-08-18 2015-12-23 华中科技大学 一种基于碳化硅的半导体断路开关及其制备方法
CN105185820B (zh) * 2015-08-18 2017-12-12 华中科技大学 一种基于碳化硅的半导体断路开关及其制备方法

Also Published As

Publication number Publication date
TW200539318A (en) 2005-12-01
US20070290211A1 (en) 2007-12-20
KR100853991B1 (ko) 2008-08-25
EP1739726A1 (en) 2007-01-03
EP1739726A4 (en) 2009-08-26
CN1938820A (zh) 2007-03-28
KR20070029694A (ko) 2007-03-14

Similar Documents

Publication Publication Date Title
WO2005093796A1 (ja) バイポーラ型半導体装置およびその製造方法
JP5285202B2 (ja) バイポーラ型半導体装置およびその製造方法
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
US6734461B1 (en) SiC wafer, SiC semiconductor device, and production method of SiC wafer
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
JP4946264B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
EP1933386B1 (en) Process for producing silicon carbide semiconductor device
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
JP5316612B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP7211456B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP4442366B2 (ja) エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP6891758B2 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
US8455269B2 (en) Method for recovering an on-state forward voltage and, shrinking stacking faults in bipolar semiconductor devices, and the bipolar semiconductor devices
JP3915252B2 (ja) 炭化けい素半導体基板の製造方法
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP2006237125A (ja) バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
WO2008015764A1 (fr) Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580009661.X

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067022103

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2005721512

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005721512

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067022103

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10594045

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWP Wipo information: published in national office

Ref document number: 10594045

Country of ref document: US