TW202242985A - 半導體基板的製造方法 - Google Patents

半導體基板的製造方法 Download PDF

Info

Publication number
TW202242985A
TW202242985A TW111113002A TW111113002A TW202242985A TW 202242985 A TW202242985 A TW 202242985A TW 111113002 A TW111113002 A TW 111113002A TW 111113002 A TW111113002 A TW 111113002A TW 202242985 A TW202242985 A TW 202242985A
Authority
TW
Taiwan
Prior art keywords
silicon carbide
carbide wafer
semiconductor substrate
manufacturing
wafer
Prior art date
Application number
TW111113002A
Other languages
English (en)
Inventor
邱錦楨
彭皓崴
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Publication of TW202242985A publication Critical patent/TW202242985A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種半導體基板的製造方法，包括：對碳化矽晶圓執行化學機械研磨製程；對碳化矽晶圓執行加熱製程以移除自然形成氧化層、去雜質、獲得無刮痕表面及平坦化，其中加熱製程包括：將爐子的腔體以及碳化矽晶圓升溫至攝氏T度並維持時間t，並於腔體中通入氫氣、氬氣、氮氣或/及氯化氫；然後降溫爐子。

Description

半導體基板的製造方法
本發明是有關於一種半導體基板的製造方法，且特別是有關於一種包含碳化矽的半導體基板的製造方法。
在半導體產業中，製造晶圓的方法包括先形成晶碇(Ingot)，接著將晶碇切片以獲得晶圓。晶碇例如是在高溫的環境中製造。在一些晶碇的製造過程中，晶種被置放於高溫爐中，晶種接觸氣態或液態的原料，並形成半導體材料於晶種的表面，直到獲得具有預期尺寸的晶碇為止。晶碇可以視製造方式與製造原料而有不同的結晶構造。
在晶碇生長完成後，以爐冷或其他方式使晶碇降溫至室溫。在晶碇降溫之後，利用切割機把晶碇形狀較差的頭尾兩端移除，接著用磨輪將晶碇研磨到想要的尺寸(例如3英吋至12英吋)。在一些晶碇的製造過程中，於晶碇的邊緣研磨出一道平邊或V型槽。此平邊或V型槽適用於作為晶碇的結晶方向的記號。接著將晶碇切片，以獲得多個晶圓(Wafer)。
在一些情況中，在對晶圓加工(例如表面研磨、熱處理等)之後，晶圓的表面出現許多非預期的缺陷。這些非預期的缺陷嚴重的影響了後續磊晶製程的製程良率，因此，目前亟需一種能夠增加晶圓表面品質的方法。
本發明提供一種製造半導體基板的方法，能提升碳化矽晶圓表面的磊晶品質。
本發明的至少一實施例提供一種半導體基板的製造方法，包括：形成碳化矽晶碇；對碳化矽晶碇切片以形成碳化矽晶圓；對碳化矽晶圓的上表面執行化學機械研磨製程，並於碳化矽晶圓的上表面形成金屬氧化物；將碳化矽晶圓置入爐子的腔體中，並對碳化矽晶圓執行加熱製程，其中加熱製程包括：將腔體升溫至攝氏T度並維持時間t，其中：於腔體的溫度為攝氏T度的時間t中，持續於腔體中通入氫氣以及鈍性氣體，如氬氣或氮氣，其中金屬氧化物被氫氣還原為金屬，於腔體的溫度為攝氏T度的時間t中，在剛開始至時間t1中，持續於腔體中通入氯化氫，其中t1小於t，其中金屬與氯化氫反應形成金屬氯化物並離開碳化矽晶圓的上表面，其中碳化矽晶圓的上表面在加熱製程中引起分子熱擴散，基板表面原子重排，缺陷或差排減量，同時形成奈米級的階梯狀表面；以及降溫爐子的腔體。
圖1A至圖1F是依照本發明的一實施例的一種半導體基板的製造方法的剖面示意圖。
請參考圖1A，碳化矽晶碇10例如以物理氣相傳輸法(Physical Vapor Transport, PVT)形成。舉例來說，將晶種(Seed)置放於高溫爐(例如高溫石墨長晶爐)中，接著將高溫爐升溫至攝氏數千度(例如約攝氏2450度)，並使包含碳元素以及矽元素的原料氣化。包含碳元素以及矽元素的原料在氣化後產生的氣體接觸晶種，並於晶種表面生長出碳化矽。持續於晶種表面生長出碳化矽，直到獲得具有預期尺寸的碳化矽晶碇10為止。碳化矽晶碇10可以視製造方式與製造原料而有不同的結晶構造。舉例來說，碳化矽晶碇10包括3C-碳化矽、4H-碳化矽、6H-碳化矽等。3C-碳化矽屬於立方晶系，而4H-碳化矽以及6H-碳化矽屬於六方晶系。在本實施例中，以碳化矽晶碇10包含六方晶系的碳化矽為主。
在形成碳化矽晶碇10之後，對碳化矽晶碇10切片以形成多個碳化矽晶圓W。舉例來說，利用纏繞於滾輪上的多條切割線反覆切割碳化矽晶碇10，以將碳化矽晶碇10切割成數十至數百片的碳化矽晶圓W。在一些實施中，以鑽石線(附著鑽石顆粒的鋼線)切割碳化矽晶碇10，但本發明不以此為限。在其他實施例中，以刀具、雷射、水刀或其他方式切割碳化矽晶碇10。
在一些實施例中，在切割碳化矽晶碇10之前，會先研磨碳化矽晶碇10的邊緣，使碳化矽晶碇10的邊緣較為平整，但本發明不以此為限。
在一些實施例中，切割碳化矽晶碇10後所獲得之碳化矽晶圓W的厚度約為數百微米。
請參考圖1B，切割碳化矽晶碇10後所獲得之碳化矽晶圓W的上表面S1與下表面S2會因為切割製程的精度不足而不平整。在本實施例中，碳化矽晶碇10的上表面S1為矽面，且碳化矽晶碇10的下表面S2為碳面。
在本實施例中，碳化矽晶圓W的表面具有孔洞O，這些孔洞O可能是在碳化矽晶碇10的生長過程中即出現於碳化矽晶碇10的內部，而後在切割碳化矽晶碇10之後顯露於碳化矽晶圓W的表面。甚至，此孔洞O是由機械加工製程中，所引發的微裂痕、壓印印記或刮傷破裂坑洞。
孔洞O的寬度w1例如為數奈米至數十微米。在一些實施例中，孔洞O的深度從數奈米至數十微米都有可能。
請參考圖1C，以物理研磨製程研磨碳化矽晶碇10的上表面S1。舉例來說，以包含平均粒徑約數十奈米(例如50奈米)的鑽石顆粒的磨料搭配研磨墊研磨碳化矽晶圓W的上表面S1。
在本實施例中，物理研磨製程被鑽石顆粒的粒經尺寸所限制，且會於碳化矽晶圓W的上表面S1形成刮痕SC。這些刮痕SC的深度可能為數奈米至數十奈米。
在對碳化矽晶圓W的上表面S1進行物理研磨製程之後，由於碳化矽晶圓W的整體厚度減少，上表面S1之孔洞O的深度也隨之減少。
請參考圖1D，對碳化矽晶圓W的上表面S1執行化學機械研磨製程，並於碳化矽晶圓W的上表面S1形成金屬氧化物OX2。
在本實施例中，對碳化矽晶圓W的上表面S1執行化學機械研磨製程包括以過錳酸鉀(KMnO 4)以及酸(例如硝酸(HNO 3))處理碳化矽晶圓W的上表面S1，以於碳化矽晶圓W的上表面S1形成金屬氧化物OX2(氧化錳顆粒)與氧化矽薄膜OX1。
在本實施例中，在執行對碳化矽晶圓W執行化學機械研磨製程時，碳化矽晶圓W的上表面S1出現化學式1的反應。 化學式1
Figure 02_image001
化學機械研磨製程中所添加之酸(例如硝酸(HNO 3))會與由化學式1的反應所產生之氫氧化鉀(KOH)中和，使氫氧化鉀(KOH)的濃度下降，藉此使有助於使反應一直進行，不斷產生固態不溶於水的氧化錳顆粒。同時，碳化矽晶圓W的上表面S1的碳化矽會被氧化並生成氧化矽薄膜OX1與二氧化碳氣體及/或一氧化碳氣體等含碳副產物。氧化矽薄膜OX1的硬度比碳化矽小，因此可以輕易被其他磨料(例如化學式1反應所產生之氧化錳顆粒或其他額外添加的固體顆粒)研磨移除。舉例來說，以研磨墊搭配氧化錳顆粒或其他額外添加的固體顆粒研磨移除氧化矽薄膜OX1。
在一些實施例中，氧化矽薄膜OX1較容易形成於表面尖銳突起處(表面能較大)，因此，表面尖銳突起處會比表面平整處更快地被移除，使碳化矽晶圓W的上表面S1變得更為平坦。
在本實施例中，碳化矽晶圓W的上表面S1具有孔洞O，而氧化矽薄膜OX1除了形成於碳化矽晶圓W朝向外側的表面之外，還會形成於孔洞O內的表面。位於孔洞O內的氧化矽薄膜OX1很難被其他磨料研磨移除。此外，化學式1的反應所產生之金屬氧化物OX2也容易堆積於孔洞O中。
在一些實施例中，孔洞O中之氧化矽薄膜OX1的厚度約奈米級厚度，且孔洞O中之不溶於水金屬氧化物OX2的粒徑為奈米級。
請參考圖1E與圖2，在對碳化矽晶圓W的上表面S1執行化學機械研磨製程之後，將碳化矽晶圓W置入爐子的腔體中，並對碳化矽晶圓W執行加熱製程。
加熱製程包括在一大氣壓的環境下將腔體升溫至攝氏T度並維持時間t。於腔體的溫度為攝氏T度的時間t中，持續於腔體中通入氫氣及鈍性氣體，鈍性氣體例如為氬氣或氮氣。於腔體的溫度為攝氏T度的時間t中，在剛開始至時間t1中，持續於腔體中通入氯化氫，其中t1小於t。在一些實施例中，攝氏T度為攝氏1150度至攝氏1300度。在一些實施例中，時間t為30分鐘至120分鐘，時間t1為0分鐘至30分鐘。在一些實施例中，於腔體中通入氫氣及氬氣，氮氣的流量為0.5SLPM至150SLPM，於腔體中通入氯化氫的流量為0SLPM至20SLPM。
在本實施例中，於腔體中通入氫氣有助於使碳化矽晶圓W內部的差排滑移，並移除自然形成氧化矽，藉此減少甚至完全移除碳化矽晶圓W表面的刮痕。若未於腔體中通入氫氣，則碳化矽晶圓W需要在較高的溫度(例如高於攝氏T度的溫度)進行退火才能有效的減少碳化矽晶圓W的差排缺陷。換句話說，通入氫氣能降低碳化矽晶圓W的退火溫度(Annealing temperature)，藉此節省對碳化矽晶圓W退火所需要的能源成本。此外，碳化矽晶圓W的孔洞O中的可能存在的金屬氧化物OX2會被氫氣還原為金屬(例如錳(Mn))。
在本實施例中，於腔體中通入氯化氫的目的在於使前述金屬(例如錳(Mn))與氯化氫反應形成金屬氯化物(例如氯化錳(MnCl 2))並離開碳化矽晶圓W的上表面S1，或者目的在於移除進行化學拋光製程時所夾帶的金屬，同時目的亦可在於對碳化矽晶圓W做奈米級的化學蝕刻。
碳化矽晶圓W的上表面S1在加熱製程後形成奈米級的階梯狀表面。在本實施例中，階梯狀表面為碳化矽晶圓W的矽面。階梯狀表面包括多個階梯，各個階梯包括第一面F1與第二面F2。第一面F1與第二面F2之間的夾角θ為70度至110度。在一些實施例中，階梯之間的間距b為21奈米至60奈米。
在一些實施例中，第一面F1對應了碳化矽的基面(basal plane)(0001)，第二面F2對應了碳化矽的r面(r-plane)、m面(m-plane)及/或a面(a-plane)。在相同單位面積中，第二面F2的表面能較第一面F1的表面能高。因為磊晶層容易在表面能高的第二面F2為啟始面沿著平行方向GD成長，因此，在後續的磊晶製程中，第二面F2有助於磊晶層的成長。
在一些實施例中，第一面F1的長度a為20奈米至60奈米，25奈米至40奈米，20奈米至80奈米，且第二面F2的長度c為8奈米至20奈米，8奈米至16奈米，10奈米至14奈米。在一些實施例中，接著以爐冷的方式降溫爐子的腔體。在一些實施例中，以光激發螢光光譜( Photoluminescence spectrum，PL)或X光分析碳化矽晶圓W內部的缺陷變化，可以得知碳化矽晶圓W中的缺陷在前述加熱製程後明顯減少。
請參考圖1F，進行磊晶製程以形成磊晶層E於第一面F1與第二面F2上。磊晶層E的材料例如為氮化鋁(AlN)或其他合適的半導體材料。在一些實施例中，先對碳化矽晶圓W執行磊晶製程，接著才降溫碳化矽晶圓W。換句話說，可以在前述加熱製程中所使用的腔體內執行磊晶製程，執行磊晶製程的溫度可以不同於前述加熱製程的溫度。在其他實施例中，先降溫碳化矽晶圓W，接著在將碳化矽晶圓W轉移至其他腔體後，在加熱碳化矽晶圓W並執行磊晶製程。
基於上述，在碳化矽晶圓W的加熱製程中，於腔體中通入氫氣與氯化氫有助於使碳化矽晶圓W的表面更容易成長低缺陷的磊晶層。
在一些實施例中，在一大氣壓的環境下，將碳化矽晶圓W加熱至攝氏1200度並持溫，並調整氫氣與氯化氫的相關參數，如表1所示。 表1
實驗組別 通入氣體 通入時間 流量(SLPM) 有樹枝狀缺陷的機率 有階梯狀表面的機率
1.1 H 2 第0~60分鍾 80 100% 100%
1.2 H 2 第0~60分鍾 80 0% 50%
HCl 第0~60分鍾 0.8
1.3 H 2 第0~30分鍾 80 100% 100%
1.4 H 2 第0~30分鍾 80 30% 100%
HCl 第0~5分鍾 0.8
2.1 H 2 第0~30分鍾 80 100% 100%
2.2 H 2 第0~30分鍾 80 50% 100%
HCl 第0~3分鍾 0.4
2.3 H 2 第0~30分鍾 80 100% 100%
HCl 第15~20分鍾 0.8
2.4 H 2 第0~30分鍾 80 100% 50%
HCl 第25~30分鍾 0.8
3.1 H 2 第0~30分鍾 40 0% 50%
HCl 第0~30分鍾 15
3.2 H 2 第0~15分鍾 40 0% 50%
HCl 第0~15分鍾 15
4.1 H 2 第0~30分鐘 40 0% 100%
HCl 第0~15分鐘 15
*樹枝狀缺陷的有無，由100倍光學顯微鏡觀察判定，每片基板取10個特定位置的觀察點。 *奈米級的階梯狀表面的形態由原子力場顯微鏡(AFM)取2μm x 2μm大小的影像觀察判定，以基板的中心位置為觀察點(見圖4)。 表1中的有階梯狀表面的機率為50%表示階梯結構不明顯。
在表1中，「通入時間」這一欄代表的是腔體溫度達到攝氏1200度之後的時間。舉例來說，第0分鍾指的是剛達到攝氏1200度時，第15分鍾指的是腔體溫度達到攝氏1200度後的第15分鍾。在表1的實施例中，腔體加熱並維持於攝氏1200度的總時間即為表1中所記載的通入氫氣的總時間，然而，在升溫腔體(即室溫至攝氏1200度)以及降溫腔體(即攝氏1200度至室溫)時，仍然可以於腔體中通入氫氣。
若沒有於腔體中通入氯化氫(如實驗組別1.1、1.3以及2.1)或太晚才於腔體中通入氯化氫(如實驗組別2.3以及2.4)，則所獲得之碳化矽晶圓的表面出現許多明顯的樹枝狀缺陷，如圖3的光學顯微鏡照片所示。圖4為原子力場顯微鏡所觀察的階梯狀表面。這些樹枝狀缺陷可能是因為碳化矽晶圓表面尚殘留錳元素，沒有被拋光後清洗移除所導致。基於此，可能在剛加溫至預定溫度時即於腔體中通入氯化氫(如實驗組別1.2、1.4、3.1、3.2以及4.1)有助於減少碳化矽晶圓表面的樹枝狀缺陷。圖5A為未於腔體中通入氯化氫而導致碳化矽晶圓產生樹枝狀缺陷的巨觀照片，圖5A的碳化矽晶圓在執行加熱製程時於爐子的腔體通入純氫氣。圖5B為有於腔體中通入氯化氫而形成之碳化矽晶圓的巨觀照片，通入氯化氫使樹枝狀缺陷大幅減少。
10:碳化矽晶碇 E:磊晶層 F1:第一面 F2:第二面 GD:平行方向 O:孔洞 OX1:氧化矽薄膜 OX2:金屬氧化物 S1:上表面 S2:下表面 T:溫度 t、t1:時間 W:碳化矽晶圓 θ:夾角
圖1A至圖1F是依照本發明的一實施例的一種半導體基板的製造方法的剖面示意圖。 圖2是依照本發明的一實施例的一種對碳化矽晶圓執行加熱製程的溫度曲線圖。 圖3是依照本發明的一實施例的一種碳化矽晶圓的光學顯微鏡照片。 圖4是依照本發明的一實施例的一種碳化矽晶圓表面的原子力場顯微鏡照片。 圖5A為未於腔體中通入氯化氫而導致碳化矽晶圓產生樹枝狀缺陷的巨觀照片。 圖5B為有於腔體中通入氯化氫而形成之碳化矽晶圓的巨觀照片。
T:溫度
t、t1:時間

Claims (10)

  1. 一種半導體基板的製造方法，包括： 提供一碳化矽晶圓，該碳化矽晶圓包含一上表面以及相對應該上表面之一下表面； 對該碳化矽晶圓的該上表面執行一化學機械研磨製程，並於該碳化矽晶圓的該上表面形成金屬氧化物； 將該碳化矽晶圓置入一爐子的一腔體中，並對該碳化矽晶圓執行一加熱製程，其中該加熱製程包括： 將該腔體升溫至攝氏T度並維持時間t，其中： 於該腔體的溫度為攝氏T度的時間t中，持續於該腔體中通入氫氣，其中該金屬氧化物被該氫氣還原為金屬， 於該腔體的溫度為攝氏T度的時間t中，在剛開始至時間t1中，持續於該腔體中通入氯化氫，其中t1小於t，其中該金屬與該氯化氫反應形成金屬氯化物並離開該碳化矽晶圓的該上表面，其中該碳化矽晶圓的該上表面在該加熱製程後形成奈米級的一階梯狀表面；以及 降溫該腔體。
  2. 如請求項1所述的半導體基板的製造方法，其中攝氏T度為攝氏1150度至攝氏1300度，時間t為30分鐘至120分鐘，時間t1為0分鐘至30分鐘。
  3. 如請求項1所述的半導體基板的製造方法，其中於該腔體中通入該氫氣的流量為0.5SLPM至150SLPM，於該腔體中通入該氯化氫的流量為0SLPM至20SLPM。
  4. 如請求項1所述的半導體基板的製造方法，其中對該碳化矽晶圓的該上表面執行該化學機械研磨製程包括： 以過錳酸鉀以及酸處理該碳化矽晶圓的該上表面，以於該碳化矽晶圓的該上表面形成氧化錳顆粒與氧化矽薄膜，其中該碳化矽晶圓的該上表面具有孔洞，該氧化矽薄膜形成於該孔洞內的表面，且部分該氧化錳顆粒位於該孔洞中。
  5. 如請求項1所述的半導體基板的製造方法，其中該碳化矽晶圓的該階梯狀表面包括多個階梯，各該階梯包括一第一面與一第二面，其中該第一面與該第二面之間的夾角為70度至110度。
  6. 如請求項5所述的半導體基板的製造方法，其中該些階梯之間的間距b為21奈米至60奈米。
  7. 如請求項5所述的半導體基板的製造方法，其中在相同單位面積中，該第二面的表面能較該第一面的表面能高，該第一面的長度a為20奈米至60奈米，且該第二面的長度c為8奈米至16奈米。
  8. 如請求項1所述的半導體基板的製造方法，其中該碳化矽晶圓包括6H-SiC、4H-SiC或其組合。
  9. 如請求項1所述的半導體基板的製造方法，其中該階梯狀表面為該碳化矽晶圓的矽面。
  10. 如請求項1所述的半導體基板的製造方法，更包括： 於該階梯狀表面上形成一磊晶層。
TW111113002A 2021-04-15 2022-04-06 半導體基板的製造方法 TW202242985A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163175058P 2021-04-15 2021-04-15
US63/175,058 2021-04-15

Publications (1)

Publication Number Publication Date
TW202242985A true TW202242985A (zh) 2022-11-01

Family

ID=83601600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113002A TW202242985A (zh) 2021-04-15 2022-04-06 半導體基板的製造方法

Country Status (3)

Country Link
US (1) US20220336203A1 (zh)
CN (1) CN115223846A (zh)
TW (1) TW202242985A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1739726A4 (en) * 2004-03-26 2009-08-26 Kansai Electric Power Co BIPOLAR SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
US9368367B2 (en) * 2009-04-13 2016-06-14 Sinmat, Inc. Chemical mechanical polishing of silicon carbide comprising surfaces
JP5605005B2 (ja) * 2010-06-16 2014-10-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JPWO2013035539A1 (ja) * 2011-09-05 2015-03-23 旭硝子株式会社 研磨剤および研磨方法
DE112012004193T5 (de) * 2011-10-07 2014-07-03 Asahi Glass Co., Ltd. Siliziumcarbid-Einkristallsubstrat und Polierlösung
JP5400228B1 (ja) * 2012-04-27 2014-01-29 三井金属鉱業株式会社 ＳｉＣ単結晶基板

Also Published As

Publication number Publication date
CN115223846A (zh) 2022-10-21
US20220336203A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
KR101989255B1 (ko) 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
TW200536966A (en) Silicon wafer and method for manufacturing the same
JPWO2009013914A1 (ja) ＳｉＣエピタキシャル基板およびその製造方法
US20160122899A1 (en) METHOD FOR CULTIVATING BETA-Ga2O3 SINGLE CRYSTAL, AND BETA-Ga2O3-SINGLE-CRYSTAL SUBSTRATE AND METHOD FOR PRODUCING SAME
JP2011222750A (ja) 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ
TW201629281A (zh) 碳化矽基板之表面處理方法
WO2011013280A1 (ja) シリコンウェーハの熱処理方法
JP2008211040A (ja) 単結晶サファイア基板とその製造方法及びそれらを用いた半導体発光素子
JP2024038313A (ja) ＳｉＣウエハの製造方法
KR100885762B1 (ko) 에피텍셜 웨이퍼 및 그 제조방법
JP2003257981A (ja) シリコンウェーハの製造方法
US20060027161A1 (en) Method for heat-treating silicon wafer and silicon wafer
TW202242985A (zh) 半導體基板的製造方法
JP2013203653A (ja) Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶およびｉｉｉ族窒化物結晶基板
JP4494856B2 (ja) 炭化珪素単結晶成長用種結晶とその製造方法及びそれを用いた結晶成長方法
US20140030874A1 (en) Method for manufacturing silicon carbide substrate
KR101885975B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
JP5135545B2 (ja) 炭化珪素単結晶インゴット育成用種結晶及びその製造方法
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR101823229B1 (ko) 실리콘 웨이퍼의 제조 방법
TWI621182B (zh) 磊晶矽晶圓
JP4655861B2 (ja) 電子デバイス用基板の製造方法
JP5145488B2 (ja) サファイア単結晶基板及びその製造方法
TW202033849A (zh) 裝置製作用晶圓之製造方法
JP7298940B2 (ja) 炭化珪素ウエハ及びその製造方法