CN102149857A - 衬底、提供有外延层的衬底、制造衬底的方法和制造提供有外延层的衬底的方法 - Google Patents

衬底、提供有外延层的衬底、制造衬底的方法和制造提供有外延层的衬底的方法 Download PDF

Info

Publication number
CN102149857A
CN102149857A CN2009801351144A CN200980135114A CN102149857A CN 102149857 A CN102149857 A CN 102149857A CN 2009801351144 A CN2009801351144 A CN 2009801351144A CN 200980135114 A CN200980135114 A CN 200980135114A CN 102149857 A CN102149857 A CN 102149857A
Authority
CN
China
Prior art keywords
substrate
epitaxial film
major surfaces
manufacturing
crystal ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801351144A
Other languages
English (en)
Inventor
松本直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102149857A publication Critical patent/CN102149857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供了一种以低成本形成并且具有受控的板形的衬底、通过在衬底上形成外延层而获得的提供有外延层的衬底及其制造方法。根据本发明的制造衬底的方法包括如下步骤：晶锭生长步骤(S110)，其用作制备由氮化镓(GaN)形成的晶锭的步骤；以及切片步骤(S120)，其用作通过对所述晶锭进行切片而获得由氮化镓形成的衬底的步骤。在切片步骤(S120)中，通过所述切片而获得的所述衬底具有在10mm的线上不小于0.05μm且不大于1μm的算术平均粗糙度Ra的主表面。

Description

衬底、提供有外延层的衬底、制造衬底的方法和制造提供有外延层的衬底的方法
技术领域
本发明涉及衬底、提供有外延层的衬底及其制造方法，更具体来讲，涉及的容许简化处理步骤和成本降低的衬底、提供有外延层的衬底及其制造方法。
背景技术
通常地，已知诸如GaN的化合物半导体。已知使用线状锯来制造这种化合物半导体的衬底的方法(例如，参见日本专利No.2842307(专利文献1)和日本专利特开No.2006-190909(专利文献2))。通过使用这种线状锯进行切割而获得的衬底的表面具有受损层。由此，衬底的主表面(切割表面)被蚀刻、磨削、抛光和机械-化学抛光。
另外，为了改进衬底主表面上生长和形成的外延层的特性，需要由诸如GaN的化合物半导体形成的衬底，以抑制翘曲并提高表面平坦度。为了改进诸如衬底表面平坦度之类的形状特性，例如，日本专利特开No.2004-356609(专利文献3)提出不仅使用磨粒而且使用针对GaN衬底的预定化学溶液，以执行化学机械抛光(CMP)。另外，日本专利特开No.2005-136167(专利文献4)提出采用蚀刻的方式来部分去除由于磨削和抛光GaN衬底主表面而形成的受损层，以控制由于受损层导致的应力。因此，衬底的翘曲得以抑制。
现有技术文献
专利文献
专利文献1：日本专利No.2842307
专利文献2：日本专利特开No.2006-190909
专利文献3：日本专利特开No.2004-356609
专利文献4：日本专利特开No.2005-136167
发明内容
本发明要解决的问题
如果如上所述，在衬底中存在翘曲，则在衬底主表面上生长外延层时，反应气体可能进入上面安装有衬底的基座表面与衬底的背侧表面(所述背侧表面位于衬底主表面的相反侧)之间的空间。这样导致其背侧表面上异常生长外延层。即使不发生这种外延层的异常生长，衬底的翘曲也会导致在形成层时衬底主表面中的温度发生变化。这种温度变化导致所得的外延层性质发生变化，从而导致由这种衬底形成的器件的性质发生变化(例如，在由其制造激光二极管等的情况下，从激光二极管发射的光的波长发生变化)。
据此，在如专利文献2等中公开的使用线状锯来制造这种衬底的方法中，考虑的是，在尽可能减少衬底中的翘曲的条件下，使用线状锯执行加工(切片工艺)。然而，这种常规方法不能充分抑制在切片工艺之后被抛光和磨削的衬底的形状所发生的变化。
另外，在加工(例如，如专利文献3、4所示步骤中一样地磨削和抛光)衬底的前侧表面和背侧表面的情况下，通过采用蜡将衬底的前侧表面(主表面)和背侧表面中的一个附着到加工夹具并且进行加工，然后，将另一个附着到其上并且加工。在这种情况下，用于将衬底附着到加工夹具的蜡的厚度变化和衬底中受损层的厚度分布变化造成被加工后衬底中的翘曲形状发生变化。换言之，加工的衬底的翘曲形状并非保持不变，例如，衬底可以在其主表面翘曲成突出，可以在其主表面翘曲成凹陷，或者可以翘曲成波浪的形式，并且其翘曲程度也发生变化。
具体来讲，通过在不同类型的衬底上异质外延生长诸如氮化镓的化合物半导体而获得的衬底由于化合物半导体与不同类型的衬底之间的热膨胀系数差异和晶格不匹配而可能发生大程度翘曲。难以在不使用诸如蜡的粘合剂的情况下对这种大程度翘曲衬底的两侧同时进行抛光，或者难以在采用真空吸附来固定衬底的情况下加工衬底。因此，如上所述，在使用蜡固定衬底的同时，加工衬底。结果，衬底的形状并非保持不变，从而导致翘曲程度发生变化。
同时，在专利文献4中提出的方法中，需要根据由GaN等形成的各衬底的翘曲来调节加工条件。这样进行加工费时费力，从而难以将该方法应用于实际大规模制造衬底。
如此，常规方法几乎不能以低成本制造由GaN构成的衬底，并同时充分控制衬底形状。
本发明致力于解决上述问题，其目的在于提供一种以低成本具有受控衬底形状的衬底、通过在衬底上形成外延层而形成的提供有外延层的衬底及其制造方法。
解决问题的手段
本发明的发明者基于以下的想法来积极改进研究：即，通过观察用于获得衬底而执行的切片步骤中的条件，改进衬底的形状和性质，以此替代常规进行的通过执行蚀刻衬底的步骤或类似步骤来控制衬底形状。结果，本发明的发明者完成了本发明。具体来讲，本发明的发明者已发现，通过调节切片步骤中的条件以使各衬底的算术平均粗糙度Ra落入下述预定值范围内，能够使得通过切片步骤获得的衬底具有适于在其上生长外延层的形状和表面性质。基于这个发现，根据本发明的制造衬底的方法包括如下步骤：制备由氮化镓(GaN)形成的晶锭；以及通过对晶锭进行切片而获得由氮化镓形成的衬底。在获得衬底的步骤中，通过切片而获得的衬底具有在10mm的线上不小于0.05μm且不大于1μm的算术平均粗糙度Ra的主表面。
以此方式，所形成的受损层的厚度较薄。由此，可以在所获得的衬底表面上形成膜质量优良的外延层，而不用执行任何特定抛光步骤来去除受损层。由于如此可以省去用于去除受损层的磨削/抛光步骤，因此与常规情况相比，可以低成本制造用于形成外延层的衬底。另外，如上所述，没有执行磨削/抛光步骤，所以不需要确保磨削步骤等的磨削余量。因此，与常规情况相比，可以更有效地利用GaN晶锭(例如，可以由GaN晶锭获得均具有相同厚度的更大量的衬底)。应该注意，作为形成外延层的步骤的预处理，可以通过执行气相蚀刻来去除衬底表面上形成的受损层。
衬底主表面的算术平均粗糙度Ra的下限由此被设置为0.05μm，因为如果对晶锭进行切片，以获得主表面粗糙度Ra小于0.05μm的衬底，则切片步骤的加工效率降低，这样将不利地造成通过切片而获得的衬底翘曲明显变大。同时，粗糙度Ra的上限被设置为1μm，因为如果粗糙度Ra超过该上限值，则要形成在衬底主表面上的外延层的膜质量将显著劣化。更优选地，上述粗糙度Ra的范围为不小于0.05μm且不大于0.6μm，并且进一步优选地，其范围为不小于0.05μm且不大于0.3μm。
根据本发明的制造提供有外延层的衬底的方法包括如下步骤：使用上述制造衬底的方法制备衬底；通过气相蚀刻，从所述衬底的所述主表面去除所述受损层；以及在已经去除了所述受损层的所述衬底的所述主表面上形成由氮化镓基半导体形成的外延层。
在这种情况下，仅通过执行气相蚀刻来作为形成外延层的步骤的预处理，准备好衬底以进行形成外延层的步骤。因此，不需要执行额外的抛光步骤等来去除受损层。这样导致提供有外延层的衬底的制造成本降低。
根据本发明的制造提供有外延层的衬底的方法包括如下步骤：使用上述制造衬底的方法制备衬底；从所述衬底的所述主表面去除受损层；以及在已经去除了所述受损层的所述衬底的所述主表面上形成由氮化镓基半导体形成的外延层。
在这种情况下，预先在去除受损层的步骤中通过蚀刻等可靠地去除受损层。(由此，不需要执行气相蚀刻来作为形成外延层的步骤中的预处理。)这样可以缩短在制造提供有外延层的衬底的过程中膜形成步骤(形成外延层的步骤)所需的时间。
根据本发明的制造提供有外延层的衬底的方法包括如下步骤：使用上述制造衬底的方法制备衬底；从所述衬底的所述主表面去除受损层；抛光所述衬底；以及在被如此抛光的所述衬底的所述主表面上形成由氮化镓基半导体形成的外延层。除此之外，在抛光步骤之前，可以执行从所述衬底的所述主表面去除受损层的步骤。
在这种情况下，通过在形成外延层之前进行抛光，可以改进衬底的平坦度。结果，要形成的外延层的膜质量将不太可能由于衬底的平坦度差而降低。
通过预先在去除受损层的步骤中进行蚀刻等(如果执行的话)，可以更可靠地去除受损层。(由此，不需要执行非气相蚀刻等来作为形成外延层的步骤中的预处理)。这样可以缩短在制造提供有外延层的衬底的过程中膜形成步骤(形成外延层的步骤)所需的时间。
使用制造提供有外延层的衬底的上述每种方法，制造根据本发明的提供有外延层的衬底。在这种情况下，因为使用上述每种制造方法制造提供有外延层的衬底，所以可以低成本制造提供有外延层的衬底。
使用上述制造衬底的方法制造根据本发明的衬底。在这种情况下，因为使用上述制造方法制造衬底，所以可以低成本制造衬底。
根据本发明的衬底由氮化镓形成，并且具有在10mm的线上不小于0.05μm且不大于1μm的表面粗糙度Ra的主表面。主表面具有在其上形成的受损层。受损层的最大深度不大于10μm且其平均深度不大于5μm。
在这种情况下，通过形成外延层的步骤中的预处理(气相蚀刻)，可以很容易去除受损层，使衬底的表面粗糙度变得足够小，从而使得将形成在衬底上的外延层具有优良的膜质量。如此，通过使用上述衬底，可以低成本获得提供有外延层的衬底。
本发明的效果
根据本发明，通过最优化对晶锭进行切片的条件，可以以低成本获得可被用作用于在其上形成外延层的衬底的衬底，以及使用了该衬底的提供有外延层的衬底，而不用通过磨削等来控制其形状。
附图说明
图1是示出本发明中制造提供有外延层的衬底的方法的流程图。
图2是示出制造图1所示衬底的方法中的衬底制作步骤的流程图。
图3是示出制造图1所示衬底的方法中的膜形成步骤的流程图。
图4是示出多线状锯装置的示意性透视图。
图5是示出其中多个晶锭被安装在图4所示多线状锯装置中的工件支架上的状态的示意性放大透视图。
图6示出在切片步骤中如何对晶锭进行切片的示意图。
图7是示出在衬底制作步骤(S100)中获得的衬底剖面结构的示意性局部剖视图。
图8是示出关于所获得表面的表面粗糙度的各向异性的示意图。
图9是示出衬底翘曲的正反方向定义的示意图。
图10是示出本发明中的提供有外延层的衬底的示意性透视图。
图11是示出本发明第二实施例中的制造提供有外延层的衬底的方法中的衬底制作步骤的流程图。
图12是示出本发明第三实施例中的制造提供有外延层的衬底的方法中的衬底制作步骤的流程图。
图13是示出制造GaN晶锭的示例性方法的示意图。
图14是示出制造GaN晶锭的示例性方法的示意图。
图15是示出制造GaN晶锭的示例性方法的示意图。
图16是示出制造GaN晶锭的示例性方法的示意图。
图17是示出本发明中制造晶锭的另一个示例性方法的示意图。
图18是示出本发明中制造晶锭的示例性方法的示意图。
图19是示出本发明中制造晶锭的示例性方法的示意图。
图20是示出本发明中制造晶锭的示例性方法的示意图。
图21是示出本发明中制造晶锭的示例性方法的示意图。
图22是示出实例1中衬底翘曲量的测量结果的曲线图。
图23是示出实例1中衬底翘曲量的测量结果的曲线图。
图24是金刚石磨粒中c型磨粒的SEM照片。
图25是样品Q表面的光学显微照片，该样品Q对应于使用c型的金刚石磨粒进行切片而获得的衬底。
图26是金刚石磨粒中h型磨粒的SEM照片。
图27是样品V表面的光学显微照片，该样品V对应于使用h型的金刚石磨粒进行切片而获得的衬底。
具体实施方式
下文中，将参照附图用实施例描述本发明。在附图中，相同或相应的组件用相同的方式标注，并且将不再重复描述。
(第一实施例)
图1是示出本发明中制造提供有外延层的衬底的方法的流程图。图2是示出制造如图1所示衬底的方法中的衬底制作步骤的流程图。图3是示出制造如图1所示衬底的方法中的膜形成步骤的流程图。以下参照图1至图3描述了本发明中的制造提供有外延层的衬底的方法。
如图1中所示，在本发明中的制造提供有外延层的衬底的方法中，首先执行衬底制作步骤(S100)。在该步骤(S100)中，执行图2所示的步骤，以制备由氮化镓(GaN)制成的衬底。具体来讲，如图2中所示地执行晶锭生长步骤(S110)。在该步骤(S110)中，使用合适的方法制造由GaN制成的晶锭。制造这种晶锭的示例性方法是使用氢化物气相生长法(HVPE法)生长由GaN制成的晶锭。在这种情况下，例如，可以在砷化镓(GaAs)的衬底(111)上形成由SiO2制成的掩模图案，并且可以使用HVPE法在衬底上生长GaN层。以下将对其细节进行描述。另外，可以采用不同于HVPE法的方法作为生长由GaN制成的晶锭的方法。例如，可以使用高压熔融法、升华法、熔剂法、氨热法等来形成GaN晶锭。另外，可以采用以(0001)平面作为其主表面、直径为50mm并且厚度为(例如)12mm的衬底作为所制备的晶锭。应该注意，所述晶锭不具体受限于其主表面的晶面取向以及其尺寸和形状，例如其厚度和直径。
然后，如图2中所示，执行切片步骤(S120)。在该步骤(S120)中，使用图4所示多线状锯装置1对步骤(S110)中制备的晶锭进行切片。在此，图4是示出多线状锯装置的示意性透视图。图5是示出其中多个晶锭被安装在图4所示多线状锯装置中的工件支架上的示意性放大透视图。现在，将参照图4和图5描述切片步骤(S120)中使用的多线状锯装置1。
如图4和图5中所示，多线状锯装置1包括工件支架11、导辊12a-12c、浆体喷嘴13和线列(wire line)21。多线状锯装置1的这些组件中的每个由附图中未示出的外壳支撑。
工件支架11是用于支撑一个或多个晶锭3的构件，各晶锭都是待加工的目标物(工件)。工件支架11可以由(例如)不锈钢形成。工件支架11设置在其它组件(导辊12a-12c、浆体喷嘴13和线列21)的下面。具体来讲，三个导辊12a-12c分别设置在与垂直平面内的三角形顶点对应的位置。浆体喷嘴13被设置成环绕由此设置的导辊12a-12c。线22缠绕在导辊12a-12c上，以构成如下所示的线列21。当从自导辊21a延伸到导辊12b的线列21来看，工件支架11位于与浆体喷嘴13相对的位置。
在工件支架11上，多个晶锭3被固定到多个支撑构件31，这多个支撑构件31由碳制成并且分别固定于晶锭3。使用支撑构件31将多个晶锭3固定于工件支架11的上部。工件支架11被安装在附图中未示出的移动工作台上。当移动工作台沿着垂直方向(图4的箭头A所表示的方向)上移时，晶锭3在垂直方向上向上移动，以被馈送到其中。
各导辊12a-12c是具有大体上为圆柱体外形的旋转体。导辊12a-12c的旋转轴的相应方向与垂直方向(箭头A所表示的方向)垂直，并且相互平行。导辊12a和导辊12b彼此分开，以分别设置在相对于贯穿工件支架11的垂直线的左侧和右侧。导辊12c位于导辊12a和导辊12b的上面，并且设置在贯穿工件支架11的垂直线上。浆体喷嘴13被设置在工件支架11和导辊12c之间。
每个导辊12a-12c的***表面由(例如)诸如聚氨酯或超高分子量聚乙烯的树脂形成。在每个导辊12a-12c的***表面上，以均匀间隔形成多个凹槽，以沿着其***方向延伸。利用多个凹槽，一个线22以螺旋方式缠绕导辊12a-12c，从而构成线列21。当导辊12a-12c以交替方式正向和反向地重复旋转时，线22沿着两个方向(图4中的箭头B所表示的方向)往复行进。由此缠绕导辊12a-12c的线22的一部分在导辊12a和12b中的每个的下端侧(工件支架11侧)行进。在线22的该部分行进的位置处，其与当工件支架11移动时在箭头A所表示方向移动的晶锭3相交。
浆体喷嘴13适于向着线22和晶锭3喷射磨粒溶液(浆体)，包括(例如)混合有松散磨粒的研磨油。例如，可以使用金刚石磨粒作为松散磨粒。除了金刚石之外，可用的松散磨粒的是氧化物、碳化物和氮化物，例如碳化硼(B4C)、碳化硅(SiC)、氧化铝(Al2O3)、氮化硅(Si3N4)、硅铝氧氮聚合材料(sialon)以及其复合氧化物，这些材料均表现出比GaN硬度更大的硬度。另外，例如，镀黄铜钢丝可以用作线22。
以上描述所针对的情况是将如上构造的多线状锯装置1用于对晶锭3进行切片的步骤(S120)中，但是可以使用具有单排的线状锯对晶锭3进行切片。或者，可以使用固定的磨粒线执行切片步骤(S 120)，所述磨粒线是通过将金刚石磨粒附着到线22上获得的。另外，在线22往复运动的同时，线22会发生摆动。另外，上述装置被构造为通过将晶锭3抬升至线22的三个部分来对晶锭3进行切片，但是晶锭3也可以沿着不同方向移动。例如，上述装置可以被构造为通过降低晶锭3来对其进行切片。
接着，将具体描述切片步骤(S120)的细节。首先，预先在作为待加工目标物的多个晶锭3的每个***表面上形成第一取向平面(OF)表面3a和第二OF表面3b。第一取向平面(OF)表面3a表示晶锭3的解理方向，并且第二OF表面3b小于第一OF表面3a。然后，使用支撑构件31将多个晶锭31安装在工件支架11上(晶锭安装步骤)。结果，获得图5所示的结构。应该注意，在使用下述的带芯(stripe core)衬底或点芯(dot core)衬底的情况下，可以不必形成这些OF表面，因为其晶面取向可以根据其晶面的结构来确定。
在该晶锭安装步骤中，多个晶锭3沿着其中心轴方向布置，使得其主表面彼此面对(或其主表面彼此接触)，如图5中所示。然后，将晶锭3安装在工件支架11上，使得中心轴方向垂直于图4的箭头A所表示的垂直方向以及箭头B所表示的线22的行进方向。在这种情形下，可以将多个晶锭3放置在工件支架11上，使得第一OF表面3a与箭头A所表示的馈送方向相反(即，第一OF表面3a基本垂直于表示馈送方向的箭头A)。另外，优选地，将每个晶锭3固定到工件支架11上，使得晶锭3的(0001)平面平行于箭头A所表示的馈送方向以及箭头B所表示的线22的行进方向。
第一OF表面3a和第二OF表面3b可以在任何位置形成，但是第一OF表面3a可以垂直于每个晶锭3的<11-20>方向(即，沿着晶锭3的(11-20)平面)来形成。另外，第二OF表面3b可以(例如)垂直于晶锭3的<1-100>方向(即，沿着晶锭3的(1-100)平面)来形成。具有由此形成的第一OF表面3a和第二OF表面3b的晶锭3可以固定到工件支架11上，使得晶锭3的晶体取向平面和每个线22的行进方向(即，箭头B所表示的方向)形成预定角度。例如，预定角度可以由每个线22的行进方向，即，箭头B所表示的方向和第一OF表面3a((1-100)平面)形成。
应该注意，在图4和图5所示的多线状锯装置1中，每个晶锭3固定于工件支架11，使得箭头B所表示的线22的行进方向平行于第一OF表面3a。以此方式，晶锭3的馈送方向(箭头A所表示的方向)垂直于其第一OF表面3a。结果，从晶锭3的第一OF表面3a对晶锭3进行切割。
在以此方式将晶锭3固定到工件支架11上之后，开始对晶锭3进行切割(切片)。具体来讲，每个导辊12a-12c交替地沿着正向和反向旋转，并且摆动，从而使线22开始往复地行进。然后，固定有晶锭3的工件支架11沿着图4的箭头A所表示的方向(向上)移动。结果，晶锭3向着线22(线列21)移动。同时，开始从浆体喷嘴13喷射浆体。当晶锭3开始接触线22时，到达晶锭3和线22之间的浆体开始作用以对晶锭3进行切割。在由此从浆体喷嘴13提供浆体的同时，晶锭3沿着箭头A所表示的方向以大体恒定的速度移动。结果，晶锭3被切片成板形衬底，每个衬底的厚度对应于线22的线列21之间的间隔。以此方式，执行切片步骤(S120)。
接着，如图2中所示，执行清洗步骤(S130)。在该步骤(S130)中，清洗在切片步骤(S120)中形成的GaN衬底的表面，以从表面去除浆体和其它外来物质。可以使用任何常规已知的方法作为清洗方法。
以此方式，可以获得根据本发明的GaN衬底。应该注意，在上述切片步骤(S120)中，如图6所示获得的每个衬底具有被翘曲使得每个晶锭3的Ga原子面4突出的形状。图6是示出在切片步骤中如何将晶锭切片的示意图。在使用多线状锯装置1对晶锭进行切片的过程中，在几乎所有切片条件下，均获得在Ga原子面4突出的衬底。
考虑到这是由于GaN晶体的极性造成的。具体来讲，在以(0001)平面作为其主表面的GaN衬底中，在前侧表面和背侧表面的相应最外侧中呈现不同的原子。即，图6所示晶锭3的Ga原子面4(呈现Ga原子的最外侧表面)在化学性质上非常稳定并且具有高硬度。另一方面，对应于其背侧表面的N原子面5(呈现N原子的最外侧表面)没有Ga原子面4稳定，并且硬度相对较低。例如，可以使用诸如KOH的强碱溶液对N原子面进行湿法蚀刻，但是Ga原子面4几乎不能进行湿法蚀刻。
由此，与使用诸如内径刀片的刀片锯的情况相比，由于晶锭3的前侧表面和背侧表面之间的硬度差，导致在图4和图5所示的多线状锯装置1中使用的线22往往会根据加工过程中的加工负载，而偏向Ga原子面4。这是因为线22的刚性低于刀片锯的刚性。结果，如图6中的轨迹所表示的，在切片过程中，线22发生移位。当切片速度较高时，线22的这种移位现象发生得更明显。具体来讲，当平均加工速度不低于0.7μm/小时时，通过如图6所示的切片而获得的每个衬底具有被翘曲使得Ga原子面4(前侧表面)突出的形状。
当平均加工速度低于0.7μm/小时(H)时，加工速度较低，因此所获得的一些衬底不一定被翘曲成在Ga原子面突出。另一方面，当加工速度太快时，通过切片获得的每个衬底都具有大翘曲度，并且在其表面上可以具有局部的深的锯标记。当翘曲超过(例如)50μm的值时，在所获得衬底的前侧表面上生长外延膜之后制作器件的步骤中，衬底会发生破裂，或者衬底在其主表面内会具有大的偏离角分布。例如，这会不利地造成由其制作的发光器件中的波长分布发生变化。由此，优选地，平均加工速度被设置为(例如)2.5μm/小时或更小。
同时，金刚石磨粒用于浆体中包括的磨粒。将使用单晶金刚石的金刚石磨粒优选地作为金刚石磨粒。优选地，磨粒的平均粒径不小于0.5μm且不大于40μm。此外，优选地，各金刚石磨粒的最宽表面中较长边的长度相对于与其较长边相交的较短边的长度的比率为1.3或更大。更优选地，该长度的比率不小于1.4且不大于2.5。具体来讲，进一步优选地，其比率不小于1.4且不大于2.0，特别优选地，不小于1.5且不大于2.0。当比率是大于2.0的值并且金刚石磨粒在加工期间经受冲击时，金刚石磨粒容易被碾碎成小粒径。当金刚石磨粒的粒径如此变小时，粒径具有较小的切削刃。这样造成在执行了切片步骤(S120)时的加工效率降低。因此，认为形成的下述受损层15比所需深度深。
通过在上述条件下执行切片步骤(S120)，可以获得衬底10，衬底10被翘曲成在Ga原子面4突出，并且翘曲值的变化小。
应该注意，如图7中所示，在通过上述步骤获得的每个衬底10的表面上，形成受损层15。图7是示出通过衬底制作步骤(S100)获得的衬底剖面结构的示意性局部剖视图。通过在切片步骤(S120)中调节如上所述的条件，在根据本发明获得的衬底10中，受损层15的深度(受损层15的厚度)足够小。具体来讲，每个受损层15的最大深度为10μm或更小，并且平均深度为5μm或更小。
另外，衬底10的每个主表面(图7所示的Ga原子面4和N原子面5)的表面粗糙度Ra在10mm线上不小于0.05μm且不大于1μm。另外，沿着在使用线状锯执行切片加工时线状锯伸展的方向(图4的箭头B所表示的方向)以及沿着与线状锯伸展方向垂直的方向(图4的箭头A所表示的方向)，所获得的衬底10的每个表面的粗糙度具有各向异性。现在，将参照图8对其进行更详细的描述。图8是示出所获得衬底中各向异性的表面粗糙度的示意图。
参照图8，在衬底10中，存在着线状锯在切片过程中沿着如图4中所示线22的伸展方向的方向上(箭头16所表示的方向)行进的轻微且可识别的痕迹。在这种情形下，在箭头17所表示的且沿着线22的伸展方向(行进方向)延伸的方向中的表面粗糙度指数值与在箭头18所表示的且与箭头17所表示方向垂直的方向中的表面粗糙度指数值存在差异。具体来讲，在沿着箭头18所表示方向的方向上测量的算术平均粗糙度Ra、最大高度Rz和十点平均粗糙度Rzjis中的至少一个的值比沿着箭头17所表示方向所测量的相应的一个指数的值更大。应该注意，在图8中，衬底10中箭头18所表示的方向对应于GaN晶体的<11-20>方向，而箭头17所表示的方向对应于GaN晶体的<1-100>方向。
现在，如图9中所示地定义衬底10的翘曲的正方向和反方向。图9是示出如何定义衬底的翘曲的正方向和反方向的示意图。如图9中所示，翘曲的正方向(+)被定义成对应于在Ga原子面4突出的衬底10的翘曲形状。同样，如图9的下部中所示，翘曲的反方向(-)被定义成对应于在Ga原子面4侧凹陷(即，在N原子面5突出)的衬底10的翘曲形状。
就翘曲的正方向而言，如图9的上部中所示地定义这种情形下翘曲的高度H。具体来讲，衬底10设置在平台表面19上，并且使Ga原子面4面向上，并且翘曲的高度H被定义成对应于平台表面19与衬底10的N原子面5(背侧表面)距离平台表面19最远的位置之间的距离。另一方面，就翘曲的反方向而言，如图9的下部所示地定义翘曲的高度H。具体来讲，衬底10设置在平台表面19上，并且使Ga原子面4被设置为其前侧表面，并且翘曲的高度H被定义成对应于平台表面19与衬底10的N原子面5的***部分(背侧表面端部8)距离平台表面19最远的位置之间的距离。根据这种定义，在衬底制作步骤(S100)中获得的衬底10的形状为在Ga原子面4突出，并且衬底10的翘曲高度H大于0μm且不大于50μm。
在以此方式执行了衬底制作步骤(S100)之后，如图1中所示地执行膜形成步骤(S200)。在该膜形成步骤(S200)中，在衬底制作步骤(S100)中获得的衬底10上形成外延膜。现在，将参照图3进一步描述膜形成步骤(S200)的细节。
如图3中所示，在膜形成步骤(S200)中，首先执行预处理步骤(S210)。在该步骤(S210)中，将衬底设置在气相生长装置内，并且提供氯化氢(HCl)气体、氨(NH3)气等以对衬底10表面进行气相蚀刻。在上述衬底制作步骤(S100)中获得的衬底10的受损层厚度相对较薄，所以气相蚀刻能够去除受损层。以此方式，执行预处理步骤(S210)。
接着，如图3中所示，执行外延生长步骤(S220)。在该步骤(S220)中，使用常规的已知方法，在衬底10的主表面上形成外延层9(参见图10)。结果，可以获得提供有外延层的衬底20，在该衬底20中，外延层9形成在衬底10的主表面上，如图10中所示。图10是示出根据本发明的提供有外延层的衬底的示意性透视图。
如图10中所示，在根据本发明的提供有外延层的衬底20中，外延层9形成在衬底10的主表面上。如上所述，在本发明的衬底10中，在切片步骤(S120)之后，其表面和翘曲的情况是良好的。除此之外，如上所述，衬底10的每个受损层的厚度足够薄。由此，通过只执行上述预处理步骤(S210)，可以去除表面中的薄受损层。因此，通过执行外延生长步骤(S220)而不进行任何额外的处理，可以形成高质量的外延层9。
第二实施例
图11是示出根据本发明第二实施例的制造提供有外延层的衬底的方法中的衬底制作步骤的流程图。参照图11，以下描述了根据本发明第二实施例的制造提供有外延层的衬底的方法。
图11所示的步骤对应于图1所示的衬底制作步骤(S100)。通过在执行图11所示的步骤之后执行图1和图3所示的膜形成步骤(S200)，可以获得根据本发明的提供有外延层的衬底。
接着，以下将描述图11所示的衬底制作步骤的细节。如图11中所示，本实施例中的衬底制作步骤采用与图2所示的衬底制作步骤基本相同的方式来执行，但是不同之处在于，抛光步骤(S140)是在清洗步骤(S130)之后执行的。在该抛光步骤(S140)中，对已经过清洗步骤(S130)的衬底的相对表面(背侧表面，例如，N原子面)进行加工，其中，在该表面上将形成外延层。对于该抛光步骤(S140)，可以使用任何常规的已知方法。例如，在向第一平台表面(例如，由薄合金制成的平台表面)提供包括第一抛光材料(例如，金刚石磨粒)和第一润滑剂(例如，包括乙二醇和水作为其主要成分的液体)的抛光液体的同时，可以执行第一抛光步骤，以使用第一平台表面和抛光液体对衬底表面进行抛光。在该第一抛光步骤之后，在将第二润滑剂(例如，与第一润滑剂类似的液体)提供到其中嵌入第二抛光材料(例如，金刚石磨粒)的第二平台表面(例如，由薄合金制成的平台表面)上的同时，可以执行第二抛光步骤，以使用其中嵌入第二抛光材料的第二平台表面对衬底表面进行抛光。据此，在第二抛光步骤中，第二抛光材料被嵌入第二平台表面，所以第二抛光材料在抛光步骤期间不会聚集。由此，可以采用机械-化学方式对衬底表面进行抛光，同时可以抑制在衬底表面中出现由于抛光材料的聚集造成的刮痕。
优选地，在抛光步骤(S140)中，只对N原子面(背侧表面)进行抛光。这是由于以下原因。即，为了对衬底10进行抛光，采用蜡等将衬底的前侧表面(Ga原子面)附着并固定到平台上，然后对衬底的背侧表面进行抛光。在这种情形下，由于蜡等的厚度不同，导致由此抛光的衬底的形状会不同。如果对衬底的前侧表面和背侧表面都执行这种抛光处理，则经抛光衬底的形状(例如，翘曲方向)会不同。为了抑制其形状的这种变化，优选地，仅对衬底的背侧表面进行抛光。至于抛光方法，考虑利用双侧同时抛光的方法，该方法使得能够执行抛光处理，而不用将衬底附着到平台等上，还可以考虑利用采用真空吸附固定衬底然后对其进行抛光的方法。然而，利用这些方法并不理想，因为当衬底的翘曲量大时，有可能在衬底中产生裂缝。
此后，使用常规的已知方法清洗由此加工获得的衬底，然后，执行图1和图3所示的膜形成步骤(S200)，以获得图10所示的提供有外延层的衬底20。应该注意，在抛光步骤(S140)中，可以对其上将形成外延层的表面，即，在Ga原子面上执行抛光处理(例如，机械-化学抛光)。在这种情况下，可以不执行图3所示的预处理步骤(S210)，或者可以执行该步骤以可靠地去除受损层。
第三实施例
图12是示出根据本发明第三实施例的制造提供有外延层的衬底的方法中的衬底制作步骤的流程图。参照图12，以下描述了根据本发明第三实施例的制造提供有外延层的衬底的方法。
本发明第三实施例中的制造提供有外延层的衬底的方法包括与第二实施例中的制造提供有外延层的衬底的方法的步骤基本相同的步骤，不同之处在于其衬底制作步骤。具体来讲，在图12所示的衬底制作步骤中，在切片步骤(S120)和清洗步骤(S130)之间执行蚀刻步骤(S150)。其它步骤与本发明第二实施例中的制造提供有外延层的衬底的上述方法中的其它步骤基本相同。
在蚀刻步骤(S150)中，去除衬底表面上形成的受损层。例如，可以采用诸如KOH或NaOH的强碱，或磷酸来蚀刻N原子面上的受损层。另外，当受损层的深度深时，优选地，提高化学溶液(蚀刻溶液)的温度或浓度，以实现高蚀刻速率。另一方面，因为Ga原子面几乎没有被湿法蚀刻，所以对Ga原子面一侧的受损层进行干法蚀刻。可以在(例如)将反应离子蚀刻装置用作其设备并且采用氯气作为反应气体的条件下，执行干法蚀刻。
应该注意，在蚀刻步骤(S150)中，可以对衬底10的前侧表面和背侧表面(例如，Ga原子面4和N原子面5)都进行蚀刻。另外，在蚀刻步骤(S150)中，可以只蚀刻背侧表面(所述背侧表面与其上将形成外延层的前侧表面相对)，或者可以只蚀刻前侧表面。另外，在图12所示的步骤中，可以不执行抛光步骤(S140)。
另外，在执行图12所示的步骤之后，执行图1和图3所示的膜形成步骤(S200)，以获得图10所示的提供有外延层的衬底20。通过以此方式通过蚀刻步骤(S150)去除受损层，可以省略膜形成步骤(S200)中的预处理步骤(S210)(参见图3)。
在此，在第一实施例至第三实施例中的上述晶锭生长步骤(S110)中，可以采用各种方法。示例性的可用方法是在不同类型的衬底上形成提供有多个开口的掩模，并且在掩模上横向生长GaN层。将参照图13至图16具体描述这种方法。图13至图16中的每个是示出制造GaN晶锭的一个示例性方法的示意图。
首先，如图13中所示，将GaAs衬底25制备为不同类型的衬底。在GaAs衬底25的表面上，形成由SiO2制成的掩模层26。在掩模层26中，形成以分散方式设置的多个窗口部27。每个窗口部27可以具有任何平面形状，并且可以具有(例如)四边形形状。另外，当从平面图中查看时，窗口部27可以布置成矩阵形式，但是窗口部27可以布置成(例如)沿着GaAs衬底的[11-2]方向对齐的多行。应该注意，沿着垂直于[11-2]方向的[-110]方向的相邻行的窗口部27被优选地布置成使得窗口部27以半个节距而相互偏离。现在，假设每个行的窗口部27之间的间隔为L，并且相邻行的窗口部27之间的距离为d。优选地，距离d和间隔L被确定为满足d＝30.5L/2的关系。换言之，优选地形成掩模层26，使得在平面图中，窗口部27位于等边三角形的顶点。可以使用常规已知的CVD法或光刻法形成其内形成有这种窗口部27的掩模层26。
接着，在相对低温的条件(例如，不低于450℃且不高于500℃)下，如图14中所示，使用HVPE法在窗口部27内形成GaN缓冲层28。每个GaN缓冲层28的厚度在(例如)不小于10nm且小于100nm的范围内。应该注意，掩模层26的厚度不小于100nm且不大于数百nm。由此，GaN缓冲层28的厚度比掩模层26的厚度薄。因此，如图14中所示，以隔离方式在窗口部27内分别形成GaN缓冲层28。
接着，在相对高温的条件(例如，不低于800℃且不高于1050℃)下，使用HVPE法形成GaN外延层29(参见图15)。在这种情形下，GaN缓冲层28结晶。以隔离方式在窗口部27内由此形成的每个GaN晶体通常为六棱锥的形式。六棱锥形的GaN晶体沿着高度方向逐渐生长，并且向着其底部的各边逐渐生长。六棱锥形的底表面扩展成六边形，从而填充每个窗口部27。随着生长进一步进行，GaN外延层29扩展到掩模层26的上表面上。另外，在这种情形下，认为六棱锥的形式得以保持。然后，GaN外延层开始接触从其它相邻的窗口部27生长的其它GaN外延层(均为六棱锥的形式)。然后，GaN外延层29继续生长，以向上扩展。因此，GaN外延层29具有预定厚度，如图15中所示。
接着，去除GaAs衬底25(参见图15)。此后，通过抛光去除掩模层26。结果，可以获得由GaN制成并且具有预定厚度的衬底30，如图16中所示。由此获得的衬底30被用作种晶，并且在衬底30上生长GaN外延层。以此方式，可以形成晶锭3(参见图4)。
获得这种晶锭的另一种可用方法是(例如)如图17至图21所示的小面掩模生长法(facet mask growth method)。图17至图21是示出本发明中的制造晶锭的另一个示例性方法的示意图。参照图17至图21，以下描述了根据本发明的制造晶锭的该示例性方法。
首先，制备作为基体衬底的GaAs衬底25(参见图17)。在GaAs衬底25上形成掩模层26。例如，可以使用由SiO2、SiN、AlN等制成的电介质膜作为每个掩模层26。掩模层26可以为(例如)相互隔离并且直径均不小于20μm且不大于100μm的点(圆)形式，或者可以是相互分隔、其间具有间隔并且相互平行延伸的直带形式。结果，获得图17所示的结构。可以使用诸如CVD法或光刻法的常规已知方法作为制造掩模层26的方法。
接着，采用HVPE法、MOC法、MOCVD法和升华法中的任一种，在上面形成有掩模层26的GaAs衬底25表面上气相生长GaN的晶体39。GaN的晶核选择性地在GaAs衬底25暴露的部分(图17中的基体暴露部分38)中生成，并且不在掩模层26上生成。由此，随着晶体39生长，晶体从基体暴露部38突出，以扩展到掩模层26的上表面上。然而，晶体将不太可能在掩模层26上生长，所以GaN晶体的生长缓慢。因此，晶体39在掩模层26上和上方具有倾斜表面。以此方式，获得图18所示的结构。每个倾斜表面用作所谓的小面F。小面F对应于{-1-122}面、{1-101}面等，这些面均具有相对低的面指数。
随着GaN生长的进行，GaN晶体的厚度变厚，如图19中所示。这些晶体在基体暴露部38上相对快速地生长，而这些晶体在掩模层26上相对缓慢地生长。结果，小面F形成在掩模层26上，并且使得晶体中的位错被牵至其内部。这样造成掩模层26上和上方的其区域中的位错会聚。由此具有会聚位错并且位于掩模层26上和上方的这些区域被称作“缺陷簇区H”。应该注意，当掩模层26太小时，缺陷簇区H在晶体生长的过程中消失，所以优选地，每个掩模层26的宽度不小于20μm且不大于200μm，或者具有类似宽度。这样防止了缺陷簇区H在晶体生长过程中消失，并且使得缺陷簇区H能够向上扩展并且形成在掩模层26上和上方。应该注意，各掩模层26的宽度更优选地为(例如)50μm。
在缺陷簇区H中，存在高密度的位错。由此，除了缺陷簇区H外的区域的位错相对少，并且其是密度相对低的单晶。然而，通过详细分析，这些单晶可以分为以下两类：单晶区Z(单晶低位错相关区域)和单晶区Y(单晶低位错区)。单晶区Z对应于小面F正下面的单晶部分，并且其导电率高且位错少。单晶区Y对应于将相邻的小面彼此连接的平坦部分(对应于C平面的部分)正下面的单晶部分，并且其导电率低且位错少。
当充分执行上述晶体生长步骤从而获得足够厚度的晶体时，停止晶体生长。此后，从生长装置中取出衬底，磨削其上表面中呈现小面的那些部分，以获得晶体的平坦上表面，如图20中所示。
此后，去除GaAs衬底25。同时，还去除掩模层26。然后，GaN晶体的背侧表面，即，已接触GaAs衬底25的侧面被加工，例如，被抛光成平坦的。结果，如图21中所示，可以获得由GaN制成的晶锭3。在由此获得的晶锭3中，单晶区Y、Z是(0001)单晶，而缺陷簇区H是极性与(0001)相反的(000-1)单晶。换言之，每个晶锭3的上表面中的单晶区Y、Z对应于Ga原子面，而缺陷簇区H对应于N原子面。由此，当沿着与每个缺陷簇区H延伸的方向交叉的方向将晶锭3切片时，根据本发明中的衬底制作步骤(S100)使用晶锭3而获得的衬底10主表面(即，主要由Ga原子面构成的主表面)中，同时存在用作Ga原子面的区域(单晶区)和用作N原子面的区域(缺陷簇区)。
实例1
进行以下实验以确认本发明的效果。
(样品)
晶锭
制备以(0001)平面为其主表面、直径为50mm且厚度为20mm的GaN晶锭来作为由GaN制成的每个晶锭。应该注意，采用参照图13至图16描述的方法制造晶锭。
GaN衬底
用所述晶锭制备以下三种类型的衬底：样品A，对应于都只经过切片步骤和清洗步骤的“切片”衬底；样品B，对应于都在切片步骤之后采用蚀刻方式去除了受损层的衬底；和样品C，对应于都在切片之后采用蚀刻方式去除了受损层并且其表面(Ga原子面)经历机械-化学抛光的衬底。
除此之外，根据具有上述参数的晶锭，制备样品D作为对比例。样品D对应于在切片步骤之后其前侧表面和背侧表面被磨削并且随后被抛光的衬底。
(加工条件)
样品A-C的切片步骤
使用多线状锯装置作为加工装置。对于用于浆体的磨粒，使用的是单晶金刚石。磨粒的平均粒径为9μm。使用矿物油作为用于浆体的润滑剂。矿物油与由单晶金刚石制成的磨粒混合，以获得浆体。应该注意，本文的术语“平均粒径”是指这样一个值，即，当使用激光衍射-散射法根据粒径分布测定来进行测量时，体积为从具有最小粒径的粒子开始顺序积聚的各粒子的体积的50％的粒子的粒径(D50)的值(参见JIS R1629-1997：通过激光衍射-散射法测定细微陶瓷原料粉末的粒径分布)。
然后，将切割速度(晶锭的馈送速度)设置为2mm/小时(H)。将线的行进速度设置为700m/分钟，并且将线的张力设置为40N。线的直径为0.18mm。通过切片获得的每个衬底的厚度为400μm。
样品D的切片步骤
如同样品A-C一样，使用多线状锯装置作为加工装置。对于用于浆体的磨粒，使用的是单晶金刚石并且磨粒的平均粒径为9μm。使用矿物油来作为浆体的润滑剂。将矿物油与由单晶金刚石制成的磨粒混合，以获得浆体。
然后，将切割速度(晶锭的馈送速度)设置为2mm/小时。将线的行进速度设置为700m/分钟，并且将线的张力设置为40N。线的直径为0.18mm。通过切片获得的每个衬底的厚度为400μm。
样品B和样品C的蚀刻步骤
每个衬底的前侧表面(Ga原子面一侧)经受反应离子蚀刻(RIE)。使用氯(Cl)气作为所用的蚀刻气体。通过该蚀刻步骤，衬底的Ga原子面被去除5μm的深度。
同样，衬底的背侧表面(N原子面一侧)也经受反应离子蚀刻(RIE)。使用氯(Cl)气作为所用的蚀刻气体。通过该蚀刻步骤，衬底的N原子面被去除5μm的深度。
样品C的机械-化学抛光步骤
使用如下构造的抛光装置对衬底的前侧表面(Ga原子面)进行机械-化学抛光。也就是说，所用的抛光装置包括设置在台面上的平台表面以及安装在平台表面上的抛光夹具。在该抛光装置中，GaN衬底被放置在平台表面和抛光夹具之间，并且通过旋转平台表面和抛光夹具进行抛光。平台表面是具有中心点和半径r的盘形板。平台表面以圆周速度v逆时针地旋转。冷却器连接到平台表面，用于冷却平台表面。通过使用冷却器，平台表面的温度可以被控制成与室温(例如，20℃)一样高。在这种情况下，可以防止平台表面在抛光期间的发热和变形。
电机连接到抛光夹具，用于旋转和摆动抛光夹具。电机设置在台面上。抛光夹具沿着与平台表面的旋转方向相同的方向旋转，例如，逆时针旋转。滴落装置(分配器)设置在台面上，以将抛光液体滴落在平台表面上。滴落装置具有滴落喷嘴。从滴落喷嘴中滴落抛光液体或润滑剂。抛光液体是浆体的形式。
抛光夹具包括附着有衬底的盘形板和环绕盘形板的环形驱动环。在该板上，砝码和支撑杆按照从平台表面侧开始的次序进行设置。该板由陶瓷制成。衬底采用诸如蜡的粘合剂附着于该板上。用砝码从板侧将衬底压到平台表面上。驱动环的下表面(面对平台表面的表面)具有以径向方式形成的凹槽。抛光夹具被设置成使得衬底表面接触平台表面。
通过使用抛光装置执行第一抛光步骤、清洁步骤和第二抛光步骤，衬底表面被机械-化学抛光。
在第一抛光步骤中采用的抛光条件如下：抛光液体的滴落量为5cc/分钟；抛光材料的最大粒径为1μm或更小；平台表面的直径(φ)为450mm；平台表面的材料为锡；驱动环的旋转速度为30rpm；驱动环的摆动速率为10次/分钟；驱动环的摆动冲程为30mm；砝码的荷重为1.96×104Pa(200g/cm2)并且抛光时间为60分钟。应该注意，作为抛光液体，使用的是通过多晶金刚石的抛光材料与润滑剂(乙二醇)混合获得的浆体。在浆体中，磨粒的浓度为10克拉/升。
在清洁步骤中，使用擦拭器和超纯水去除平台表面上的外来物质。然后，在第二抛光步骤中，使用其中嵌入抛光材料的平台表面对衬底表面进行抛光。具体来讲，预先向抛光材料施压，使之嵌入由锡制成的平台表面的表面中(装料)。在该装料过程中，将没有附着有衬底的抛光夹具压向平台表面，同时向平台表面的表面提供(例如)包括单晶金刚石磨粒(最大粒径位1μm或更小)和润滑剂的抛光液体。然后，旋转平台表面和抛光夹具。用于该装料步骤的具体条件如下：抛光液体的滴落量为5cc/分钟；驱动环的旋转速度为60rpm；驱动环的摆动速率为10次/分钟；驱动环的摆动冲程为30mm；砝码的荷重为1.96×104Pa(200g/cm2)并且装料时间为60分钟。作为填料步骤的结果，抛光材料被嵌入平台表面。
通过抛光衬底，同时向这种平台表面馈送润滑剂，执行第二抛光步骤(机械-化学抛光步骤)。具体采用的抛光条件如下：润滑剂的滴落量为5cc/分钟；平台表面的圆周速度v为28m/分钟；砝码的荷重为1.96×104Pa(200g/cm2)并且抛光时间为60分钟。
样品D的磨削步骤
在该磨削步骤中，使用切入型(in-feed type)磨削器。使用#600的金刚石玻璃化磨轮来作为磨轮。磨削器的操作条件如下：磨轮的旋转速度为1000rpm，并且在向磨轮提供可溶于水的切割液体的同时磨削样品D。在这种情形下，样品D以400rpm的旋转速度旋转，并且在样品D的馈送速度为0.5μm/sec的条件下执行磨削。
样品D的抛光步骤
在抛光步骤中，通过使用在制作样品A-C的衬底的过程中所用的抛光装置来执行第一抛光步骤、清洁步骤和第二抛光步骤，从而对衬底表面进行机械-化学抛光。
第一抛光步骤中采用的抛光条件如下：抛光液体的滴落量为5cc/分钟；抛光材料的最大粒径为1μm或更小；平台表面的直径(φ)为450mm；平台表面的材料为锡；驱动环的旋转速度为30rpm；驱动环的摆动速率为10次/分钟；驱动环的摆动冲程为30mm；砝码的荷重为1.96×104Pa(200g/cm2)并且抛光时间为60分钟。作为抛光液体，使用的是通过多晶金刚石的抛光材料与润滑剂(乙二醇)混合而获得的浆体。在浆体中，磨粒的浓度为10克拉/升。
在清洁步骤中，使用擦拭器和超纯水去除平台表面上的外来物质。然后，在第二抛光步骤中，使用其中嵌入抛光材料的平台表面对衬底表面进行抛光。具体来讲，预先向抛光材料施压，使之嵌入由锡制成的平台表面的表面中(装料)。在该装料过程中，将没有附着有衬底的抛光夹具压向平台表面，同时向平台表面的表面提供(例如)包括单晶金刚石磨粒(最大粒径位1μm或更小)和润滑剂的抛光液体。然后，旋转平台表面和抛光夹具。用于该装料步骤的具体条件如下：抛光液体的滴落量为5cc/分钟；驱动环的旋转速度为60rpm；驱动环的摆动速率为10次/分钟；驱动环的摆动冲程为30mm；砝码的荷重为1.96×104Pa(200g/cm2)并且装料时间为60分钟。作为填料步骤的结果，抛光材料被嵌入平台表面。
通过抛光衬底同时向这种平台表面提供润滑剂，执行第二抛光步骤(机械-化学抛光步骤)。具体采用的抛光条件如下：润滑剂的滴落量为5cc/分钟；平台表面的圆周速度v为28m/分钟；砝码的荷重为1.96×104Pa(200g/cm2)并且抛光时间为60分钟。
通过执行上述步骤，针对样品A-D中的每个，制备150个衬底。
(测量方法)
测量样品的每个衬底的翘曲方向和翘曲量。如参照本专利申请的图9所描述的，定义当衬底翘曲成在Ga原子面突出时翘曲方向为正方向，并且当衬底在Ga原子面侧凹陷时翘曲方向为反方向。同样，如参照图9所描述地定义翘曲量。具体来讲，将每个衬底放置在平台表面上，使Ga原子面面向上，测量翘曲方向和翘曲量。
(测量结果)
测量结果在图22和图23中示出。图22和图23是示出实例1中的衬底翘曲量的测量结果的曲线图。图22示出样品A-C的测量结果。图23示出样品D，即，比较例的测量结果。
在图22和图23的每个中，水平轴表示翘曲量(单位：μm)，并且垂直轴表示频率(衬底的数量)。应该注意，水平轴中的“0”对应于翘曲量为零的情况，例如，水平轴中的“5”对应于翘曲量大于0且不大于5μm的情况；水平轴中的“10”对应于翘曲量大于5μm且不大于10μm的情况。
在图22和图23的每个中，注释“Ave.”表示每个样品中翘曲量的平均值。注释“σ”表示每个样品中的翘曲量的测量结果的标准偏差。
根据图22和图23，显而易见，证实了在对比例，即，样品D中翘曲量的平均值相对小，但是存在沿着翘曲的正方向和反方向翘曲的衬底。同时，在本专利申请的发明实例，即，样品A-C中，没有衬底是沿着翘曲的反方向翘曲的，所有衬底都是沿着翘曲的正方向翘曲的。另外，可以理解的是，按照样品C、样品B和样品A的次序，翘曲量的平均值和标准偏差逐渐减小。样品A只经受切片，样品B在切片之后还经受蚀刻，并且样品C除上述步骤之外还经受抛光。
实例2
进行以下实验，以证实已经过切片步骤的每个衬底的表面粗糙度与每个磨粒的粒径之间的关系。
(样品)
晶锭
制备与实例1中制备的GaN晶锭相同的晶锭。
GaN衬底
从晶锭中，通过使用如下所述的各种粒径的磨粒来执行切片步骤，从而获得由GaN制成的衬底。
(加工条件)
晶锭的切片步骤
如同实例1一样，使用多线状锯装置作为加工装置。用于浆体的磨粒是具有如表1中所示的各种粒径的单晶金刚石磨粒。
在切片步骤中，使用矿物油作为用于浆体的润滑剂。在矿物油中，分散单晶金刚石，以获得浆体。
将切割速度(晶锭的馈送速度)设置为2mm/小时。将线的行进速度设置为700m/分钟，并且将线的张力设置为40N。将线的直径设置为0.18mm。将通过切片获得的每个衬底的厚度设置为400μm。
然后，如表1中所示，使用十种粒径的磨粒执行切片步骤，从而制备出十种样品E-N。
(测量方法)
表面粗糙度Ra
测量通过切片而获得的每个衬底的表面粗糙度Ra。具体来讲，使用针型表面粗糙度计，沿着垂直于线状锯行进方向(锯痕延伸方向)的方向测量表面粗糙度。其测量长度为10mm。
平均抛光速度
另外，测量用于形成样品E-N的每种磨粒的平均抛光速度。具体来讲，使用直径为380mm且由铸铁制成的平台表面作为抛光板。在向抛光板提供用于在每个样品E-N中进行切片的浆体的同时，抛光GaN衬底。根据抛光时间和抛光量，确定所利用的每种浆体的平均抛光速度。用于抛光的条件如下：将GaN衬底压向抛光板的荷重为9.8×103Pa(100g/cm2)；抛光板的旋转速度为60rpm；抛光时间为1小时；并且测量已抛光的衬底表面中9个点处的抛光量。然后，相应测量到的衬底抛光量的平均值被当作平均抛光量。如上所述，抛光时间为1小时，所以平均抛光量对应于平均抛光速度。
最大翘曲量
为已经过切片步骤的每个衬底测量最大翘曲量。用于测量翘曲量的方法与实例1中相同。
(测量结果)
测量结果在表1中示出。
[表1]
Figure BPA00001328910600291
如表1中所示，理解的是，随着每种磨粒的粒径减小，通过切片步骤获得的衬底的表面粗糙度Ra变小。优选地，使衬底的表面粗糙度较小，但是表面粗糙度较小导致加工效率差，这可以根据平均抛光速度看出。在样品E中，这种加工效率的降低导致加工衬底的翘曲方面比较差。由此，为了一定程度上确保加工效率，使得通过切片而获得的衬底的翘曲量在允许范围内，优选地，磨粒的平均粒径被设置为0.5μm或更大。
另一方面，随着磨粒的平均粒径变大，加工效率变高(平均抛光速度变快)，但是通过切片而获得的表面的表面粗糙度Ra也更大。为了使表面粗糙度(1μm或更小的Ra)在诸如外延生长的后续处理中不引发任何问题，优选地，磨粒的平均粒径为40μm或更小。
实例3
在本发明中的每个衬底中，形成用于LED结构的外延层，并且评价从其发射的光的波长变化和发射的光强。
(样品)
在实例2中通过切片步而获得的每个衬底表面上形成用于LED结构的外延层，并且将衬底切割成LED芯片。具体来讲，形成如下的结构来作为LED结构，在所述结构中以如下顺序在GaN衬底表面上形成由n型Al0.12Ga0.88N制成的Si掺杂中间层、由n型GaN制成的Si掺杂包覆层、由In0.11Ga0.89N制成的非掺杂阱层、由In0.01Ga0.99N制成的非掺杂势垒层、由p型Al0.12Ga0.88N制成的Mg掺杂包覆层和Mg掺杂p型GaN接触层。
(加工条件)
作为形成每个外延层的步骤，采用与本发明第一实施例中描述的膜形成步骤中利用的方法相同的方法。具体来讲，通过预处理，即，通过利用HCl气体进行蚀刻，来去除受损层，然后形成外延层。采用金属有机化学气相沉积(MOCVD)法制作用于LED结构的每个外延层。所使用的原材料为：三甲基镓(TMG)、三甲基铝(TMA)、三甲基铟(TMI)、氨(NH3)、硅烷(SiH4)和二茂镁(Cp2Mg)。
形成外延层的特定方法如下。首先，将GaN衬底放置在MOCVD炉的反应室中设置的基座上。然后，将衬底加热至1050℃并且将反应室的内部压力(炉内压力)设置为101kPa。此后，将源气体(TMG、TMA、NH3、SiH4)提供到反应室，以在GaN衬底表面上形成厚度为50nm的n型Al0.12Ga0.88N中间层。然后，在保持炉内压力为101kPa的同时，将衬底温度变成1100℃。此后，将源气体(TMG、NH3、SiH4)提供到反应室，从而在中间层上形成2μm的n型GaN包覆层。然后，交替生长势垒层和阱层。在生长势垒层的过程中，保持炉内压力为101kPa并且将衬底温度变成900℃。此后，将源气体(TMG、TMI、NH3)提供到反应室，以形成厚度为15nm的非掺杂In0.01Ga0.99N层。在生长阱层的过程中，保持炉内压力为101kPa并且将衬底温度变成800℃。此后，将源气体(TMG、TMI、NH3)提供到反应室，以形成厚度为50nm的非掺杂In0.11Ga0.89N层。根据需要，重复生长阱层和势垒层。在本实例中，使其重复生长六次。此后，保持炉内压力为101kPa并且将衬底温度变成1050℃。然后，使用源气体(TMG、TMA、NH3、Cp2Mg)形成厚度为20nm的p型Al0.12Ga0.88N包覆层。然后，使用源气体(TMG、NH3、Cp2Mg)形成厚度为150nm的p型GaN接触层。
(测量方法)
测量所发射光的波长
每个LED在电流密度为100A/cm2的条件下运行以发光，并且测量从其发射的光的波长。
测量所发射光的强度
在与测量所发射光的波长相同的条件下，测量LED所发射光的强度。
(测量结果)
测量结果在表2中示出。
[表2]
Figure BPA00001328910600321
表2中表示波长变化的列示出由相同衬底获得的LED的最大波长与最小波长之间的差。表示所发射光的强度的列示出由相同衬底获得的LED所发射光的强度的平均值，该平均值用相对于样品H所发射光的强度，即，被当作100的所发射光的最高强度的相对值表示。
根据表2，显而易见，本发明的实例使得每个衬底的波长变化为10nm或更小，并且能确保所发射光的足够强度。
实例4
针对根据本发明制造衬底的方法，评价切片步骤中磨粒的特性与每个衬底表面上形成的每个受损层的厚度之间的关系。
(样品)
晶锭
制备与实例1中制备的GaN晶锭相同的晶锭。另外，制备8种浆体作为在使用多线状锯装置将晶锭切片的过程中使用的浆体。在这些浆体的每种中，将平均粒径为9μm的金刚石磨粒与相同类型的矿物油混合。这些浆体在金刚石磨粒的粒形和晶体质量方面互不相同(a-h型)，如以下表3中所示。
衬底
在如上所述条件下，使用具有不同金刚石磨粒(a-h型)的8种浆体对晶锭进行切片，从而获得衬底样品O-V。
(加工条件)
使用每种浆体对晶锭进行切片。切片条件与实例1中用于样品A-C的切片条件相同。
(测量方法)
对于金刚石磨粒的形状
使用扫描电子显微镜(SEM)观察每个金刚石磨粒，以测量金刚石磨粒的较长边和较短边相应的长度。然后，测量50个晶粒的具有最宽面积的表面上测量的较长边长度和较短边长度之比(较长边(L)/较短边(S))。其平均值被当作每个金刚石磨粒形状的L/S比。
对于金刚石磨粒的晶体质量
对金刚石磨粒执行X射线衍射，以测量其第一峰(44°)处的整体强度。通常认为，整体强度越大，结晶越好。
对于受损层的深度
为形成在衬底表面上的受损层拍摄通过切片而获得的每个衬底剖面的阴极发光(CL)图像。在CL图像中，被检测为黑色的每个区域被当作受损层，测量该区域的厚度作为受损层的厚度。应该注意，通过切片的方式，在从一个晶锭获得的一个衬底中的5个点处测量受损层的厚度，并且测量值的平均值被当作样品O-V中的每个的平均受损层深度。5个点处的测量值之中最大的测量值被当作受损层最大深度。
(测量结果)
测量结果在表3中示出。
[表3]
Figure BPA00001328910600341
在表3中，表示L/S比的列显示均是通过将测量到的金刚石磨粒的较长边长度除以其较短边长度获得的值。表示X线衍射的列显示上述整体强度，该整体强度用相对于最大整体强度，即，被当作1的样品Q的整体强度的相对值(基准值)表示。应该注意，如上所述获得的每个衬底样品O-V的翘曲量为50μm或更小。
根据表3，显而易见，在本发明实例的样品O-U中，受损层的平均深度和最大深度与比较例的样品V相比低得多。具体来讲，假设受损层的平均深度值的标准为5μm，并且其最大深度值的标准为10μm，本发明实例的每个样品O-U满足这些标准。换言之，理解的是，当金刚石磨粒的L/S比为1.3或更大，受损层的厚度可以足够小。造成这样可能的原因如下。即，如图24中所示，当金刚石磨粒的L/S比为1.3或更大时，作为磨粒中切削刃的端部(较长边)的长度足够长，这使得能够很好地切割金刚石磨粒，从而减小在进行切片时对衬底的损伤。
在此，图24示出金刚石磨粒的c型磨粒的SEM照片。图25示出样品Q的衬底，即，通过利用c型金刚石磨粒进行切片而获得的衬底的光学显微照片。图26示出金刚石磨粒中h型磨粒的SEM照片。图27示出样品V表面，即，通过利用h型金刚石磨粒进行切片而获得的衬底的光学显微照片。应该注意，图24和图26所示的SEM照片的放大率为6000倍，而图25和图27所示的光学显微照片的放大率为50倍。
与图24所示的c型金刚石磨粒的L/S比相比，图26所示的h型金刚石磨粒的L/S比较小。由此，在h型中，每个磨粒的切削刃长度比图24所示的c型磨粒的切削刃长度短。另外，根据图25，显而易见，样品Q表面的质量相对均匀，并且在其上没有明显的锯痕。另一方面，可以看出，在图27所示的样品V表面上形成有锯痕42，并且在其内局部产生裂缝41。
可以由上述结果推导出以下结论：适于对晶锭进行切片的金刚石磨粒在磨粒较长边具有相对于大的切削刃，并且晶体质量良好。本文中的短语“金刚石磨粒的晶体质量良好”表示金刚石磨粒在粉碎或加热处理时在其内产生的微小缺陷减少，或者金刚石磨粒在合成金刚石时引入的杂质少或者晶格缺陷少。这种金刚石磨粒的外观几乎是无色透明的。另一方面，在重复所述工艺并且向金刚石施加冲击时，如上所述晶体质量差的金刚石磨粒容易被粉碎成小块。由此被粉碎成小块的金刚石磨粒的切削刃小，这样导致切片工艺中的加工效率降低。因此，在通过切片而获得的衬底表面上有可能产生锯痕，从而往往会在衬底表面中的深处形成受损层。
实例5
在实例4中获得的每个衬底和利用除了采用线状锯的方法之外的方法进行切片而获得的衬底上，形成用于LED结构的外延层。评价从其发射的光的波长变化和所发射光的强度。
(样品)
制备通过实例4中的切片而获得的衬底(样品O-V)、通过使用内径刀片对GaN晶锭进行切片而获得的衬底(样品W)和通过使用放电工艺对GaN晶锭进行切片而获得的衬底(样品X)。应该注意，GaN晶锭与实例1中制备的GaN晶锭相同。
然后，在每个衬底的表面上形成用于LED结构的外延层，并且将衬底切割成LED芯片。应该注意，由此制备的LED结构与实例3中制备的LED结构相同。
(加工条件)
对于使用内径刀片的切片(样品W)
使用内径刀片对GaN晶锭进行切片，在该内径刀片上电解沉积30/40μm的磨粒。在进行切片时，使用矿物油作为润滑剂。刀片的规格如下：刀片的外径为450mm，其内径为150mm，其厚度为250μm，并且金刚石粒径为#200-230。
切片条件如下：刀片的旋转速度为1400rpm，并且晶锭的馈送速度为1.4mm/分钟。
对于使用放电工艺的切片(样品X)
向由黄铜制成且直径为0.2mm的线施加7N的应力。将此工艺的平均加工电压设置为45W，并且执行放电工艺来对GaN晶锭进行切片。晶锭的馈送速度为5mm/分钟。
(测量方法)
对于受损层的平均深度和最大深度
样品U和样品V的每个衬底表面上形成的每个受损层的平均深度和最大深度被测量。测量受损层深度的方法与实例4中使用的方法相同。
测量所发射光的波长和所发射光的强度
使用与实例3相同的测量方法。
(测量结果)
对于受损层的平均深度和最大深度
在样品W的衬底中，受损层的平均深度为6.5μm且其最大深度为14.2μm。同时，在样品X的衬底中，受损层的平均深度为4.5μm且其最大深度为35μm。
对于所发射光的波长和所发射光的强度
测量结果在表4中示出
[表4]
Figure BPA00001328910600371
Figure BPA00001328910600381
在表4中，样品Q(所发射光的强度最高的样品)所发射光的强度被当作100，并且其它样品所发射光的强度以相对于样品Q所发射光的强度的相对值表示。
根据表4，显而易见，在使用本发明实例的样品O-U的衬底获得的每个LED中，所发射光的波长变化小，具体来讲，为10nm或更小，并且所发射光的强度足够高。另一方面，在使用样品V，即，比较例的衬底获得的LED中，所发射光的波长变化程度小，而所发射光的强度不够高。
对于样品W和X的衬底，即，使用与线状锯方法不同的方法进行切片获得的衬底，没有能够证实从由其形成的LED发射了光。
以下描述了本发明的特征构造，尽管其中一部分已经在上述实施例和实例中有所描述。根据本发明的制造衬底的方法包括：晶锭生长步骤(S110)，其用作制备由氮化镓(GaN)形成的晶锭的步骤，如图2中所示；以及切片步骤(S120)，其用作通过对晶锭3进行切片而获得由氮化镓形成的衬底10的步骤。在切片步骤(S120)中，通过切片而由此获得的衬底10的主表面的算术平均粗糙度Ra在10mm的线上不小于0.05μm且不大于1μm。
采用该构造，可以在由此获得的衬底10表面上形成膜质量优良的外延层9(参见图10)，而不用执行如图1至图3所示的用于去除受损层15(参见图7)的特定抛光步骤。由于可以如此省略去除受损层15的磨削/抛光步骤，因此与常规情况相比，可以更低的成本制造用于上面形成外延层9的衬底10。另外，如上所述，不用执行磨削/抛光步骤，所以不需要确保磨削步骤等的磨削余量。因此，与常规情况(例如，可以由GaN晶锭3获得厚度都相同的更大量的衬底10)相比，可以更有效地利用GaN晶锭3。应该注意，通过执行气相蚀刻作为形成外延层9的步骤(外延生长步骤(S220))的预处理步骤(S210)，可以去除衬底10表面上形成的受损层15。此外，上述算术平均粗糙度Ra更优选地不小于0.05μm且不大于0.6μm，并且进一步优选地不小于0.05μm且不大于0.3μm。
在制造衬底的方法中，在衬底制作步骤(S100)中获得的衬底10的主表面中，在图21所示使用晶锭3的情况下，构成Ga原子面的区域和构成N原子面的区域位于相同平面上。如图17至图21中所示，可以利用采用不同类型衬底的方法(例如，在不同类型的衬底上形成掩模并且在该掩模上生长GaN层的方法，其中，该掩模的上面形成有多个带形或点形的开口)作为制造GaN晶锭3的方法。在使用这种方法而由此获得的晶锭3中，形成位错以高密度存在的缺陷簇区H(参见图19至图21)和位错以相对低密度存在的单晶区Y、Z(参见图19至图21)，以沿着晶锭3生长的方向延伸。通过使用本发明中制造衬底的方法，由这种晶锭3(例如，通过垂直于晶锭3生长方向的方向对晶锭3进行切片)制造衬底10，可以获得的衬底10(称作“带芯衬底”或“点芯衬底”)的主表面呈现出单晶区Y、Z，和带形或点形缺陷簇区H。在单晶区Y、Z对应于这种衬底10主表面中的Ga原子面的情况下，所暴露的缺陷簇区H对应于N原子面。在使用上述工序获得的GaN晶锭3中，每个单晶区Y、Z的缺陷密度可以减小。由此，当通过应用本发明中的制造衬底的方法由上述晶锭3制造衬底10时，可以获得适于制造发光器件等的衬底10。
在制造衬底的方法中，在切片步骤(S120)中，通过切片而获得的衬底10具有翘曲成衬底主表面(Ga原子面4)突出的形状，如图9的上部中所示(即，图9中的翘曲方向为正方向)，所述衬底主表面主要由Ga原子面的区域构成。此外，通过切片而获得的衬底10具有大于0μm且不大于50μm的高度H的翘曲(参见图9)。
在这种情况下，在衬底10的主表面(例如，Ga原子面4)上形成外延层的步骤(膜形成步骤(S200))中，可以抑制由于衬底10形状发生变化而导致温度分布发生变化，从而保持所形成的外延层9具有优良的膜质量。如参照图6等所描述的，通过对相同晶锭3进行切片而获得的每个衬底10可以翘曲成在主要由Ga原子面构成的主表面(Ga原子面4)突出。在这种情况下，所获得的所有衬底10都具有翘曲成在Ga原子面4突出的形状，从而在每个衬底10的Ga原子面4上形成质量稳定的外延层9。
在此，衬底10的翘曲的高度H的上限值为50μm，因为如果衬底10的翘曲超过该上限值，则会导致此衬底10的主表面上形成的外延层9中的膜质量显著劣化。除此之外，翘曲高度H优选地为40μm或更小。
在制造衬底的方法中，在切片步骤(S120)中，可以使用线状锯对晶锭3进行切片。在这种情况下，与使用内径刀片的情况相比，可以用更小的切片余量对晶锭3进行切片。另外，通过使用图4和图5所示的多线状锯装置1作为线状锯，可以由一个晶锭3同时制造多个衬底10，从而提高制造衬底10的效率。以此方式，衬底10的制造成本可以降低。另外，如参照图6等所描述的，在GaN晶体中，Ga原子面4和N原子面5的硬度不同(Ga原子面4的硬度高于N原子面5的硬度)。因此，当使用线状锯将晶锭3切片时，线22的轨迹7向着Ga原子面4弯曲。由此，通过适当调节线22的张力等，可以使通过切片而获得的各衬底10具有翘曲成Ga原子面4突出的形状。
在制造衬底的方法中，在切片步骤(S120)中，可以使用线状锯和平均粒径不小于0.5μm且不大于40μm的磨粒对晶锭3进行切片。采用该构造，所获得的每个衬底10的表面粗糙度足够小，并且切片步骤中的加工速度(切片速度)可以在一定的实际范围内。当可以磨削GaN时，可以使用任何材料作为磨粒的材料，但是具体来讲，优选地使用硬度比GaN的硬度高的材料。考虑到加工效率，优选地使用单晶金刚石磨粒作为磨粒。
磨粒的平均粒径的下限值由此被设置为0.5μm，因为如果磨粒的平均粒径小于下限值，则将晶锭3切片的加工效率降低，这会不利地导致所获得的衬底10中的翘曲非常大。同时，磨粒的平均粒径的上限值被设置为40μm，因为如果平均粒径超过上限值，则虽然对晶锭3进行切片的加工效率较高，但是导致所获得的衬底10的表面粗糙度较高，从而使衬底10表面上将形成的外延层9的膜质量显著劣化。除此之外，磨粒的平均粒径的下限优选地为1μm，更优选地为3μm，并且进一步优选地为5μm。另一方面，磨粒的平均粒径的上限优选地为30μm，更优选地为20μm，并且进一步优选地为10μm。
在制造衬底的方法中，每个磨粒最宽表面的较长边的长度(L)与和其较长边交叉的较短边的长度(S)的比率(L/S)不小于1.3。在这种情况下，每个磨粒的较长边用作所谓的“切削刃”。由此，上述比率不小于1.3的磨粒的切削刃长度较长，从而确保足够高的加工效率。这也抑制了由于加工效率降低而造成的衬底10表面上的受损层厚度的增加。除此之外，比率(L/S)更优选地不小于1.4且不大于2.5。具体来讲，该比率更优选地不小于1.4且不大于2.0，并且进一步优选地不小于1.5且不大于2.0。
在制造衬底的方法中，在切片步骤(S120)中，在通过切片而获得的衬底10的主表面上，所形成的受损层15的最大深度不大于10μm且其平均深度不大于5μm。
在这种情况下，作为衬底10表面上形成外延层9的预处理步骤(S210)，通过使用诸如HCl气体或NH3气体之类的反应气体执行气相蚀刻，可以很容易地去除受损层。由此，可以形成外延层9，而不用执行用于去除受损层的诸如抛光工艺之类的额外工艺。这样使得能够以减低的成本通过在衬底10上形成外延层9来制造提供有外延层的衬底20，或者以减低的成本来制造采用提供有外延层的衬底20的半导体器件。应该注意，当受损层的最大深度大于10μm或者受损层的平均深度大于5μm时，几乎不采用气相蚀刻的方式来去除受损层。另外，为了去除衬底10的Ga原子面4上的受损层，可以采用上述气相蚀刻，而为了去除N原子面5上的受损层，可以采用使用(例如)KOH或磷酸的湿法蚀刻。
如图1至图3中所示，根据本发明制造提供有外延层的衬底的方法包括：衬底制作步骤(S100)，其用作使用制造衬底的上述方法制备衬底的步骤；预处理步骤(S210)，其用于通过气相蚀刻从衬底10的主表面去除受损层；和外延生长步骤(S220)，其用于在已去除受损层的衬底10的主表面上形成由氮化镓基半导体形成的外延层。
在这种情况下，仅仅通过执行气相蚀刻作为外延生长步骤(S220)的预处理步骤(S210)，可以去除受损层，使衬底10的表面状态变得适于形成外延层。由此，不需要执行诸如抛光步骤之类的额外步骤来去除受损层。因此，可以降低制造提供有外延层的衬底20的成本。
如图12和图1至图3中所示，根据本发明的制造提供有外延层的方法包括：用于使用制造衬底的上述方法制备衬底的步骤(晶锭生长步骤(S110)和切片步骤(S120))蚀刻步骤(S150)，其用作从衬底10的主表面去除受损层的步骤；和外延生长步骤(S220)，其用作在已去除受损层的衬底10的主表面上形成由氮化镓基半导体形成的外延层的步骤。
在这种情况下，可以在预先执行的蚀刻步骤(S150)中采用蚀刻方式来更可靠地去除受损层。(因此，不需要执行气相蚀刻等作为膜形成步骤(S200)的预处理。)在制造提供有外延层的衬底的过程中，膜形成步骤(S200)所需的时间可以减少。
如图11、图12和图1至图3中所示，根据本发明的制造提供有外延层的衬底的方法包括：使用制造衬底的上述方法制备衬底的步骤(晶锭生长步骤(S110)和切片步骤(S120))抛光步骤(S140)，其用于抛光衬底；和外延生长步骤(S220)，其用于在由此抛光的衬底主表面上形成由氮化镓基半导体形成的外延层。除此之外，在抛光步骤(S140)之前，可以执行蚀刻步骤(S150)用作从的衬底10的主表面去除受损层的步骤，如图12中所示。另外，在抛光工艺(S 140)中，可以只对其上形成外延层9的衬底10的主表面(例如，Ga原子面4)或衬底10的与主表面相对的背侧表面(例如，N原子面5)中的一个进行抛光。另外，在抛光步骤(S140)中，更优选地只抛光其背侧表面。
在这种情况下，通过在形成外延层9之前执行抛光步骤(S140)，可以提高衬底10的平坦度。结果，在外延生长步骤(S220)中将形成的外延层9的膜质量将不太可能由于衬底10的平坦度差而降低。
如果预先执行蚀刻步骤(S150)，则蚀刻步骤(S150)中的蚀刻能够更可靠地去除受损层。(由此，不需要执行非气相蚀刻等作为膜形成步骤(S200)的预处理)。这样可以缩短在制造提供有外延层的衬底的过程中膜形成步骤(S200)所需的时间。
使用如图1至图3、图11、图12等中所示的制造提供有外延层的衬底的上述每种方法，制造根据本发明的提供有外延层的衬底20。在这种情况下，因为使用上述每种制造方法制造提供有外延层的衬底20，所以可以低成本制造提供有外延层的衬底。
使用制造衬底的上述方法来制造根据本发明的衬底10。在这种情况下，因为使用上述制造方法制造衬底，所以可以低成本制造衬底10。
根据本发明的衬底10由氮化镓形成，并且其主表面(Ga原子面4)的表面粗糙度Ra在10mm的线上不小于0.05μm且不大于1μm。主表面上面形成有受损层15，如图7中所示。受损层15的最大深度不大于10μm并且其平均深度不大于5μm。
在这种情况下，通过形成外延层的步骤(膜形成步骤(S200))中的预处理步骤(S210)(气相蚀刻)，可以很容易地去除受损层15，使衬底10的表面粗糙度变得足够小，从而允许在衬底10的主表面上形成具有优良膜质量的外延层9。如此，通过使用上述衬底10，可以低成本获得具有优良特性的提供有外延层的衬底20。
衬底10可以具有翘曲成在主要由Ga原子面构成的主表面(例如，Ga原子面4)突出的形状(沿着图9中的翘曲的正方向翘曲的形状)，并且衬底10具有大于0μm且不大于50μm的高度H的翘曲，如图9中所示。采用该构造，衬底10具有相对简单的形状，该形状翘曲成在Ga原子面突出，并且其翘曲高度H足够小。因此，当在衬底10上形成外延层9时，可以抑制衬底10的表面中温度分布发生变化。这样可以防止所形成的外延层9的质量局部发生变化。
在衬底10的主表面中，构成Ga原子面的区域(例如，单晶区Y、Z)和构造N原子面的区域(例如，缺陷簇区H)可以设置在相同平面上。缺陷簇区H可以被设置为在其主表面上形成带或点的形式。其主表面提供有单晶区和缺陷簇区的这种衬底是所谓的带芯衬底或点芯衬底。在衬底10中，单晶区中的缺陷密度可以降低，从而实现允许在其主表面上形成具有更高质量的外延层9的衬底10。
衬底10可以用作构成发光器件或电子电路器件的衬底。在这种情况下，可以使用形成在衬底10上的高质量外延层9形成所述器件，由此获得具有优良特性的发光器件或电子电路器件。
在此，术语“发光器件”是指包括其中在衬底10上形成外延生长层的结构，并且能够发光的器件。其实例包括发光二极管和激光二极管。同时，术语“电子电路器件”是指用于电子电路的器件，例如，场效应晶体管或肖特基势垒二极管。
如参照图8所描述的，在衬底10的主表面中，在与使用线状锯进行切片时线状锯伸展的方向(图8中的箭头16所表示的方向)垂直的方向(图8中的箭头18所表示的方向)上测量的算术平均粗糙度Ra、最大高度Rz和十点平均粗糙度Rzjis中的至少一项在数值上大于在沿着线状锯伸展的方向上测量的相应项。
在这种情况下，明显地，通过使用线状锯对晶锭3进行切片来获得衬底10，而不用经受在切片之后常规执行的磨削步骤。由于如此衬底10不经受磨削步骤等，因此与常规情况相比，加工成本降低。在此，算术平均粗糙度Ra、最大高度Rz和十点平均粗糙度Rzjis都在JIS B0601：2001中有所定义。
本文公开的这些实施例和实例就任何方面而言都是示例性且非限制性的。本发明的范围由权利要求书的范围而非以上描述限定，并且旨在包括等价于权利要求书的条目的范围和含义内的任何更改形式。
工业应用性
本发明中尤其有利地应用于表面提供有用于形成发光器件或电路器件的外延层的氮化镓衬底，以及采用该衬底的提供有外延层的衬底。
附图标记的说明
1：多线状锯装置；3：晶锭；3a：第一OF表面；3b：第二OF表面；4：Ga原子面；5：N原子面；7：轨迹；8：背侧表面端部；9：外延层；10、30：衬底；11：工件支架；12a-12c：导辊；13：浆体喷嘴；15：受损层；16-18：箭头；19：平台表面；20：提供有外延层的衬底；21：线列(wire string)；22线；25：GaAs衬底；26：掩模层；27：窗口部；28：GaN缓冲层；29：GaN外延层；31：支撑构件；38：基体暴露部；39：晶体；41：裂缝；42：锯痕。

Claims (18)

1.一种制造衬底(10、30)的方法，所述方法包括如下步骤：
制备由氮化镓形成的晶锭(3)；以及
通过对所述晶锭(3)进行切片获得由氮化镓形成的衬底(10、30)，
在获得所述衬底(10、30)的步骤中，通过切片获得的所述衬底(10、30)具有在10mm的线上不小于0.05μm且不大于1μm的算术平均粗糙度Ra的主表面。
2.根据权利要求1所述的制造衬底(10、30)的方法，其中，
在获得所述衬底(10、30)的步骤中获得的所述衬底(10、30)的主表面中，构成Ga原子面(4)的区域和构成N原子面(5)的区域位于同一平面上。
3.根据权利要求1所述的制造衬底(10、30)的方法，其中：
在获得所述衬底(10、30)的步骤中，
通过切片获得的所述衬底(10、30)具有翘曲成在所述衬底(10、30)的所述主表面上突出的形状，所述衬底(10、30)的主表面主要由Ga原子面(4)的区域构成，并且
通过切片获得的所述衬底(10、30)具有大于0μm且不大于50μm的高度的翘曲。
4.根据权利要求1所述的制造衬底(10、30)的方法，其中，
在获得所述衬底(10、30)的步骤中，使用线状锯对所述晶锭进行切片。
5.根据权利要求4所述的制造衬底(10、30)的方法，其中，
在获得所述衬底(10、30)的步骤中，使用线状锯和平均粒径不小于0.5μm且不大于40μm的磨粒对所述晶锭(3)进行切片。
6.根据权利要求5所述的制造衬底(10、30)的方法，其中，
每个所述磨粒的最宽表面的较长边的长度相对于与该最宽表面的所述较长边相交的较短边的长度的比率不小于1.3。
7.根据权利要求6所述的制造衬底(10、30)的方法，其中，
所述比率不小于1.4且不大于2.0。
8.根据权利要求1所述的制造衬底(10、30)的方法，其中，
在获得所述衬底(10、30)的步骤中，在通过切片获得的所述衬底(10、30)的所述主表面上，形成有最大深度不大于10μm且平均深度不大于5μm的受损层(15)。
9.一种制造提供有外延层的衬底(20)的方法，所述方法包括如下步骤：
使用根据权利要求8所述的制造衬底(10、30)的方法制备衬底(10、30)
通过气相蚀刻从所述衬底(10、30)的所述主表面去除所述受损层(15)；以及
在已经去除所述受损层(15)的所述衬底(10、30)的所述主表面上，形成由氮化镓基半导体构成的外延层(9)。
10.一种制造提供有外延层的衬底(20)的方法，所述方法包括如下步骤：
使用根据权利要求1所述的制造衬底(10、30)的方法制备衬底(10、30)
从所述衬底(10、30)的所述主表面去除受损层(15)；以及
在已经去除所述受损层(15)的所述衬底(10、30)的所述主表面上，形成由氮化镓基半导体构成的外延层(9)。
11.一种制造提供有外延层的衬底(20)的方法，所述方法包括如下步骤：
使用根据权利要求1所述的制造衬底(10、30)的方法制备衬底(10、30)；
抛光所述衬底(10、30)；以及
在被如此抛光后的所述衬底(10、30)的所述主表面上，形成由氮化镓基半导体构成的外延层(9)。
12.一种使用根据权利要求9所述的制造提供有外延层的衬底(20)的方法制造的提供有外延层的衬底(20)。
13.一种使用根据权利要求1所述的制造衬底(10、30)的方法制造的衬底(10、30)。
14.一种由氮化镓形成的衬底(10、30)，
所述衬底(10、30)具有在10mm的线上不小于0.05μm且不大于1μm的表面粗糙度Ra的主表面，
所述主表面在其上形成有受损层(15)，
所述受损层(15)的最大深度不大于10μm，所述受损层(15)的平均深度不大于5μm。
15.根据权利要求14所述的衬底(10、30)，所述衬底(10、30)具有翘曲成在主要由Ga原子面(4)构成的所述主表面上突出的形状，并且所述衬底(10、30)具有大于0μm且不大于50μm的高度的翘曲。
16.根据权利要求14所述的衬底(10、30)，其中，
在所述衬底(10、30)的所述主表面中，构成Ga原子面(4)的区域和构成N原子面(5)的区域位于同一平面上。
17.根据权利要求14所述的衬底(10、30)，所述衬底(10、30)被用作用于形成发光器件或电子电路器件的衬底。
18.根据权利要求14所述的衬底(10、30)，其中，
在所述主表面中，在与使用线状锯进行切片时所述线状锯伸展的方向相垂直的方向上测量的算术平均粗糙度Ra、最大高度Rz以及十点平均粗糙度Rzjis中的至少一项在数值上大于在沿着所述线状锯伸展的方向上测量的相应项。
CN2009801351144A 2008-09-08 2009-09-04 衬底、提供有外延层的衬底、制造衬底的方法和制造提供有外延层的衬底的方法 Pending CN102149857A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-229445 2008-09-08
JP2008229445 2008-09-08
PCT/JP2009/065472 WO2010027044A1 (ja) 2008-09-08 2009-09-04 基板、エピタキシャル層付基板およびそれらの製造方法

Publications (1)

Publication Number Publication Date
CN102149857A true CN102149857A (zh) 2011-08-10

Family

ID=41797210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801351144A Pending CN102149857A (zh) 2008-09-08 2009-09-04 衬底、提供有外延层的衬底、制造衬底的方法和制造提供有外延层的衬底的方法

Country Status (5)

Country Link
US (2) US8268643B2 (zh)
JP (2) JP5104830B2 (zh)
CN (1) CN102149857A (zh)
TW (1) TW201012614A (zh)
WO (1) WO2010027044A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103114323A (zh) * 2013-02-06 2013-05-22 中国科学院上海微***与信息技术研究所 一种用于GaN单晶衬底的表面抛光方法
CN106030764A (zh) * 2014-02-20 2016-10-12 胜高股份有限公司 硅晶片的制造方法和硅晶片
CN108896004A (zh) * 2018-08-01 2018-11-27 刘敬寿 一种裂缝面粗糙度各向异性表征方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010120491A2 (en) * 2009-04-01 2010-10-21 Cabot Microelectronics Corporation Self-cleaning wiresaw apparatus and method
US8690636B2 (en) * 2009-05-26 2014-04-08 Hitachi Cable, Ltd. Compound semiconductor substrate production method
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
TWI377102B (en) * 2009-11-18 2012-11-21 Ind Tech Res Inst Wire cut electrical discharge machine
DE102010007459B4 (de) * 2010-02-10 2012-01-19 Siltronic Ag Verfahren zum Abtrennen einer Vielzahl von Scheiben von einem Kristall aus Halbleitermaterial
JP5569167B2 (ja) * 2010-06-14 2014-08-13 日立金属株式会社 Ｉｉｉ族窒化物単結晶基板の製造方法
JP5310671B2 (ja) * 2010-08-03 2013-10-09 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
US8597967B1 (en) * 2010-11-17 2013-12-03 Soraa, Inc. Method and system for dicing substrates containing gallium and nitrogen material
JP2013038116A (ja) * 2011-08-04 2013-02-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板の製造方法
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
US20130144421A1 (en) * 2011-12-01 2013-06-06 Memc Electronic Materials, Spa Systems For Controlling Temperature Of Bearings In A Wire Saw
US9123533B2 (en) 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
JP6102927B2 (ja) * 2012-09-03 2017-03-29 日立金属株式会社 高硬度材料のマルチワイヤーソーによる切断方法
JP6137197B2 (ja) 2012-12-17 2017-05-31 三菱化学株式会社 窒化ガリウム基板、および、窒化物半導体結晶の製造方法
WO2014129544A1 (ja) 2013-02-22 2014-08-28 三菱化学株式会社 周期表第１３族金属窒化物結晶およびその製造方法
FR3014342B1 (fr) * 2013-12-06 2016-05-06 Commissariat Energie Atomique Procede d'usinage de piece de forme complexe et de faible epaisseur.
JP2015147293A (ja) * 2014-01-09 2015-08-20 株式会社コベルコ科研 被加工物の切断方法
JP6230112B2 (ja) * 2014-01-17 2017-11-15 旭ダイヤモンド工業株式会社 ウェハの製造方法およびウェハの製造装置
JP6279619B2 (ja) 2014-01-28 2018-02-14 住友化学株式会社 半導体基板の製造方法
JP6245069B2 (ja) * 2014-05-22 2017-12-13 新日鐵住金株式会社 炭化珪素単結晶インゴットのワイヤー加工方法
JP6444249B2 (ja) * 2015-04-15 2018-12-26 株式会社ディスコ ウエーハの生成方法
JP6521122B2 (ja) * 2018-02-22 2019-05-29 日本電気硝子株式会社 デバイスの製造方法
JP2019210444A (ja) * 2018-06-01 2019-12-12 博 石塚 高度の不規則形状を有する超砥粒研磨材
JP7231352B2 (ja) * 2018-07-31 2023-03-01 住友化学株式会社 窒化物結晶成長用基板の製造方法
CN112847862A (zh) * 2021-02-09 2021-05-28 常州时创能源股份有限公司 一种适用于单晶小硅块的切割方法
JP2022147881A (ja) * 2021-03-24 2022-10-06 アダマンド並木精密宝石株式会社 Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法
EP4074870B1 (en) 2021-04-14 2023-05-03 SiCrystal GmbH Monocrystalline sic substrates having an asymmetrical geometry and method of producing same
JP2022178384A (ja) * 2021-05-20 2022-12-02 信越半導体株式会社 シリコンウェーハの製造方法
WO2023181601A1 (ja) * 2022-03-23 2023-09-28 株式会社トクヤマ Ｉｉｉ族窒化物単結晶の製造方法、およびｉｉｉ族窒化物単結晶成長用基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571488B2 (ja) * 1992-01-14 1997-01-16 信越半導体株式会社 ワイヤーソーによるワークの切断方法及び切断装置
JP2967896B2 (ja) * 1993-06-18 1999-10-25 信越化学工業株式会社 ウエーハの製造方法
JP2842307B2 (ja) 1995-06-30 1999-01-06 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体結晶の切断方法
JP2003041240A (ja) * 2001-05-23 2003-02-13 Fujimi Inc 切断砥粒およびそれを含む切断用組成物、ならびにその組成物を用いたシリコンウェーファーの製造法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
KR100550491B1 (ko) 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP2005112641A (ja) * 2003-10-03 2005-04-28 Sumitomo Electric Ind Ltd 窒化物半導体基板および窒化物半導体基板の製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4525353B2 (ja) 2005-01-07 2010-08-18 住友電気工業株式会社 Ｉｉｉ族窒化物基板の製造方法
CN1883859A (zh) 2005-06-24 2006-12-27 住友电气工业株式会社 加工氮化物半导体晶体的方法
JP2007030155A (ja) * 2005-06-24 2007-02-08 Sumitomo Electric Ind Ltd 窒化物半導体結晶の加工方法
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
JP2008028259A (ja) * 2006-07-24 2008-02-07 Mitsubishi Chemicals Corp 単結晶ＧａＮ基板の製造方法
JP4991229B2 (ja) * 2006-09-22 2012-08-01 信越半導体株式会社 切断方法およびエピタキシャルウエーハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103114323A (zh) * 2013-02-06 2013-05-22 中国科学院上海微***与信息技术研究所 一种用于GaN单晶衬底的表面抛光方法
CN103114323B (zh) * 2013-02-06 2016-05-25 中国科学院上海微***与信息技术研究所 一种用于GaN单晶衬底的表面抛光方法
CN106030764A (zh) * 2014-02-20 2016-10-12 胜高股份有限公司 硅晶片的制造方法和硅晶片
CN106030764B (zh) * 2014-02-20 2018-10-30 胜高股份有限公司 硅晶片的制造方法和硅晶片
CN108896004A (zh) * 2018-08-01 2018-11-27 刘敬寿 一种裂缝面粗糙度各向异性表征方法
CN108896004B (zh) * 2018-08-01 2020-03-20 中国石油大学(华东) 一种裂缝面粗糙度各向异性表征方法

Also Published As

Publication number Publication date
JP5104830B2 (ja) 2012-12-19
JP2010087486A (ja) 2010-04-15
US20120319129A1 (en) 2012-12-20
US8268643B2 (en) 2012-09-18
JP2013032278A (ja) 2013-02-14
WO2010027044A1 (ja) 2010-03-11
US20110163326A1 (en) 2011-07-07
US8592948B2 (en) 2013-11-26
TW201012614A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
CN102149857A (zh) 衬底、提供有外延层的衬底、制造衬底的方法和制造提供有外延层的衬底的方法
EP2514857B1 (en) SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
CN101616772B (zh) 蓝宝石基材及其制备方法
CN101600820B (zh) 蓝宝石基材及其制备方法
JP5481198B2 (ja) サファイア基板の研削方法
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
US8740670B2 (en) Sapphire substrates and methods of making same
US8529315B2 (en) Method for producing a semiconductor wafer
CN101573480A (zh) 氮化物半导体自立基板及其制造方法
Huo et al. Nanogrinding of SiC wafers with high flatness and low subsurface damage
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
WO2021132491A1 (ja) Ｉｉｉ族窒化物単結晶基板およびその製造方法
EP3951025A1 (en) Gan substrate wafer and method for manufacturing gan substrate wafer
JP6620916B1 (ja) 窒化ガリウム結晶基板
KR20220093367A (ko) 오프컷 각도의 변동이 감소된 13족 원소 질화물 웨이퍼

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20110810

C20 Patent right or utility model deemed to be abandoned or is abandoned