CN115101592B - 沟槽型晶体管及其制造方法 - Google Patents

沟槽型晶体管及其制造方法 Download PDF

Info

Publication number
CN115101592B
CN115101592B CN202211022338.8A CN202211022338A CN115101592B CN 115101592 B CN115101592 B CN 115101592B CN 202211022338 A CN202211022338 A CN 202211022338A CN 115101592 B CN115101592 B CN 115101592B
Authority
CN
China
Prior art keywords
gate
trench
trench structure
doping
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211022338.8A
Other languages
English (en)
Other versions
CN115101592A (zh
Inventor
龚雪芹
张彦飞
刘梦新
温霄霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Xinweite Science & Technology Development Co ltd
Original Assignee
Beijing Zhongke Xinweite Science & Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Xinweite Science & Technology Development Co ltd filed Critical Beijing Zhongke Xinweite Science & Technology Development Co ltd
Priority to CN202211022338.8A priority Critical patent/CN115101592B/zh
Publication of CN115101592A publication Critical patent/CN115101592A/zh
Application granted granted Critical
Publication of CN115101592B publication Critical patent/CN115101592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种沟槽型晶体管及其制造方法，涉及半导体器件领域。该晶体管包括：第一掺杂类型的衬底，衬底的第一表面上设置有第一掺杂类型的外延层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构，栅极沟槽结构的底部栅氧化层的拐角为圆角，栅极沟槽结构的底部栅氧化层的厚度大于栅极沟槽结构的侧部栅氧化层的厚度；设置在阱区内，且与栅极沟槽结构间隔的第二掺杂类型的第一掺杂区；设置在阱区远离第一表面的表面上，且与栅极沟槽结构接触的第一掺杂类型的第二掺杂区，靠近第二掺杂区的栅极沟槽结构的顶部拐角为圆角。根据本申请实施例，能够减小漏电，提高沟槽型MOSFET器件的耐压能力，提高器件可靠性。

Description

沟槽型晶体管及其制造方法
技术领域
本申请属于半导体器件领域，尤其涉及一种沟槽型晶体管及其制造方法。
背景技术
在功率半导体领域内，沟槽型金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET）由于元胞尺寸小，可以实现低电阻、大电流，在低压领域内迅速发展起来。
栅极沟槽结构是沟槽型MOSFET器件的关键结构。沟槽型晶体管在施加电压后，容易在栅极沟槽结构的底部和顶部发生漏电，影响沟槽型MOSFET器件的耐压能力。
发明内容
本申请实施例提供一种沟槽型晶体管及其制造方法，能够提高沟槽型MOSFET器件的耐压能力，减小栅极沟槽结构的底部和顶部的漏电，提高器件可靠性。
第一方面，本申请实施例提供一种沟槽型晶体管，包括：
第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；
设置在外延层内的第二掺杂类型的阱区；
设置在阱区内的栅极沟槽结构，栅极沟槽结构的底部栅氧化层的拐角为圆角，栅极沟槽结构的底部栅氧化层的厚度大于栅极沟槽结构的侧部栅氧化层的厚度；
设置在阱区内，且与栅极沟槽结构间隔的第二掺杂类型的第一掺杂区；
设置在阱区远离第一表面的表面上，且与栅极沟槽结构接触的第一掺杂类型的第二掺杂区，靠近第二掺杂区的栅极沟槽结构的顶部拐角为圆角；
第一掺杂类型与第二掺杂类型相反。
在一些可选的实施方式中，阱区的阱深小于栅极沟槽结构的深度。
在一些可选的实施方式中，沟槽型晶体管，还包括：
用于连接第一掺杂区，且与第二掺杂区接触的源极金属区。
在一些可选的实施方式中，衬底为硅衬底。
在一些可选的实施方式中，衬底还包括与第一表面相对的第二表面，第二表面设置有漏极结构。
第二方面，本申请实施例提供了一种沟槽型晶体管制造方法，包括：
提供第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；
在外延层远离第一表面的表面上形成第二掺杂类型的阱区；
在阱区远离第一表面的表面上形成第一掺杂类型的第二掺杂区；
在外延层内形成沟槽结构，沟槽结构与第二掺杂区接触设置；
在沟槽结构的表面上形成栅氧化层；
在位于沟槽结构侧壁上的栅氧化层上形成硬掩膜层；
进行热氧化工艺，以使沟槽结构的底部拐角处的外延层以及使靠近沟槽结构顶部拐角处的第二掺杂区发生热氧化，使得栅极沟槽结构的底部栅氧化层的拐角为圆角，栅极沟槽结构的底部栅氧化层的厚度大于栅极沟槽结构的侧部栅氧化层的厚度，以及使得靠近第二掺杂区的沟槽结构顶部拐角为圆角；
在沟槽结构内形成栅极；
在阱区内，形成与沟槽结构间隔的第二掺杂类型的第一掺杂区。
在一些可选的实施方式中，在位于沟槽结构侧壁上的栅氧化层上形成硬掩膜层，包括：
在外延层远离第一表面的表面上和沟槽结构的表面上沉积一层初始硬掩膜层；
刻蚀外延层远离第一表面的表面上的初始硬掩膜层，以及刻蚀沟槽结构底部的初始硬掩膜层，以在位于沟槽结构侧壁上的栅氧化层上形成硬掩膜层。
在一些可选的实施方式中，阱区的阱深小于栅极沟槽结构的深度。
在一些可选的实施方式中，在沟槽结构内形成栅极之后，方法还包括：
形成连接第一掺杂区，且与第二掺杂区接触的源极金属区。
在一些可选的实施方式中，衬底为硅衬底。
在一些可选的实施方式中，衬底还包括与第一表面相对的第二表面，在沟槽结构内形成栅极之后，方法还包括：
在第二表面形成漏极结构。
本申请实施例提供一种沟槽型晶体管，该沟槽型晶体管包括设置在外延层内的阱区、栅极沟槽结构、第一掺杂区和第二掺杂区，其中，栅极沟槽结构的底部栅氧化层的拐角为圆角，栅极沟槽结构的底部栅氧化层的厚度大于栅极沟槽结构的侧部栅氧化层的厚度。如此，相对于相关技术中栅极沟槽结构的底部氧化层的拐角为直角，能够减小底部栅氧化层的电场，进而解决栅极沟槽结构的底部漏电的问题，即，减小栅极沟槽结构的底部的漏电，提高沟槽型MOSFET器件的耐压能力，提高器件可靠性。另外，靠近第二掺杂区的沟槽结构的顶部拐角为圆角，相对于相关技术中靠近第一掺杂区的栅极沟槽结构的顶部拐角为直角，能够减少栅极沟槽结构顶部漏电的问题，即，减少栅极沟槽结构的顶部的漏电，从而提高沟槽型MOSFET器件的耐压能力。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的沟槽型晶体管的实施例的结构示意图；
图2是本申请提供的沟槽型晶体管制造方法的实施例的流程示意图；
图3是本申请提供的衬底的截面结构示意图；
图4是本申请提供的形成阱区的截面结构示意图；
图5是本申请提供的形成第二掺杂区的截面结构示意图；
图6是本申请提供的形成沟槽结构的截面结构示意图；
图7是本申请提供的形成栅氧化层的截面结构示意图；
图8是本申请提供的形成初始硬掩膜层的截面结构示意图；
图9是本申请提供的形成硬掩膜层的截面结构示意图；
图10是本申请提供的形成底部栅氧化层的截面结构示意图；
图11是本申请提供的形成栅极的截面结构示意图；
图12是本申请提供的形成第一掺杂区的截面结构示意图；
图13是本申请提供的形成源极金属区的截面结构示意图。
附图元件符号说明：
1：衬底；11：第一表面；12：第二表面；
2：外延层；21：阱区；22：栅极沟槽结构；221：底部栅氧化层；222：侧部栅氧化层；223：顶部栅氧化层；224：栅极；23：第一掺杂区；24：第二掺杂区；25：源极金属区；26：沟槽结构；27：栅氧化层；28：硬掩膜层；29：初始硬掩膜层；
3：漏极结构。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
经发明人大量研究发现，在传统的沟槽型晶体管的制造流程中，沟槽结构顶部拐角和底部拐角处均为直角，电荷容易在顶部拐角和底部拐角累积，形成密集的电场。沟槽型晶体管在施加电压后，容易在沟槽结构顶部和沟槽结构底部发生电击穿而形成漏电，影响沟槽型MOSFET的耐压能力。其中，若沟槽结构顶部发生漏电，栅极结构和源极结构之间的耐压能力降低；若沟槽结构底部发生漏电，漏极结构和源极结构之间的耐压能力降低。
为了解决现有技术问题，本申请实施例提供了一种沟槽型晶体管及其制造方法。下面首先对本申请实施例所提供的沟槽型晶体管进行介绍。
图1示出了本申请一个实施例提供的沟槽型晶体管的实施例的结构示意图。
如图1所示，本申请实施例提供的沟槽型晶体管可以包括：
第一掺杂类型的衬底1，衬底1包括第一表面11，第一表面11上设置有第一掺杂类型的外延层2；
设置在外延层2内的第二掺杂类型的阱区21；
设置在阱区21内的栅极沟槽结构22，栅极沟槽结构22的底部栅氧化层221的拐角为圆角，栅极沟槽结构22的底部栅氧化层221的厚度大于栅极沟槽结构22的侧部栅氧化层222的厚度；
设置在阱区21内，且与栅极沟槽结构22间隔的第二掺杂类型的第一掺杂区23；
设置在阱区21远离第一表面11的表面上，且与栅极沟槽结构22接触的第一掺杂类型的第二掺杂区24，靠近第二掺杂区24的栅极沟槽结构22的顶部拐角为圆角；
第一掺杂类型与第二掺杂类型相反。
本申请实施例提供一种沟槽型晶体管，该沟槽型晶体管包括设置在外延层内的阱区、栅极沟槽结构、第一掺杂区和第二掺杂区，其中，栅极沟槽结构的底部栅氧化层的拐角为圆角，栅极沟槽结构的底部栅氧化层的厚度大于栅极沟槽结构的侧部栅氧化层的厚度。如此，相对于相关技术中栅极沟槽结构的底部氧化层的拐角为直角，能够减小底部栅氧化层的电场，进而解决栅极沟槽结构的底部漏电的问题，即，减小栅极沟槽结构的底部的漏电，提高沟槽型MOSFET器件的耐压能力，提高器件可靠性。另外，靠近第二掺杂区的沟槽结构的顶部拐角为圆角，相对于相关技术中靠近第一掺杂区的栅极沟槽结构的顶部拐角为直角，能够减少栅极沟槽结构顶部漏电的问题，即，减少栅极沟槽结构的顶部的漏电，从而提高沟槽型MOSFET器件的耐压能力。
在本实施例中，第一掺杂类型的衬底1可以为N型的衬底1，第一表面11上设置有N型的外延层2。
在一些可选的实施方式中，衬底1为硅衬底。
可选的，衬底1也可以为碳化硅衬底、III-V族化合物衬底、锗（SiGe）衬底和epi-衬底（磊晶硅衬底，epi-substrate）中的任一种，在此不做限定。
外延层2的电阻率可以根据器件的结构和击穿电压来选取，一般击穿电压为30V～200V的器件所对应的外延层2电阻率为0.3欧姆•厘米～3欧姆•厘米，外延层2的厚度可以按照MOSFET器件的击穿电压选取，电压越高，外延层2的厚度越大。
在一些可选的实施方式中，衬底1还可以包括与第一表面11相对的第二表面12，第二表面12设置有漏极结构3。
第二掺杂类型的阱区21可以为P型的阱区21。
栅极沟槽结构22的底部栅氧化层221的厚度大于栅极沟槽结构22的侧部栅氧化层222的厚度，可以理解为，栅极沟槽结构22的底部栅氧化层221在垂直于第一表面11方向上的长度，大于栅极沟槽结构22的侧部栅氧化层222在平行于第一表面11方向上的长度。
在本实施例中，栅极沟槽结构22的底部栅氧化层221的拐角为圆角，且栅极沟槽结构22的底部栅氧化层221的厚度大于栅极沟槽结构22的侧部栅氧化层222的厚度，相对于相关技术中，栅极沟槽结构22的底部栅氧化层221的拐角为直角，且栅极沟槽结构22的底部栅氧化层221的厚度等于栅极沟槽结构22的侧部栅氧化层222的厚度，能够减小底部栅氧化层的电场，进而解决栅极沟槽结构的底部漏电的问题，提高沟槽型MOSFET器件的耐压能力，减小漏电，提高可靠性。
第二掺杂类型的第一掺杂区23可以为P型的第一掺杂区23。P型的第一掺杂区23可以理解为P型的重掺杂区域（PSD）。第一掺杂区23设置在阱区21内，且与栅极沟槽结构22不接触。
第一掺杂类型的第二掺杂区24可以为N型的第二掺杂区24。N型的第二掺杂区24可以理解为N型的重掺杂区域（NSD）。
第一掺杂类型与第二掺杂类型相反，可以理解为，第一掺杂类型为N型或P型中的一者，第二掺杂类型为N型或P型中的另一者。
在一些可选的实施方式中，阱区21的阱深可以小于栅极沟槽结构22的深度。
阱区21的阱深小于栅极沟槽结构22的深度，可以理解为，阱区21在垂直于第一表面11方向上的长度小于栅极沟槽结构22在垂直于第一表面11方向上的长度。
由于栅极沟槽结构22的底部栅氧化层221的拐角为直角，进而底部栅氧化层221承受的电场强度较大。在相关技术中，通过设置阱区21的阱深大于栅极沟槽结构22的深度，且将相邻两个阱区21之间的距离设置得足够小。如此，在阻断模式下，通过阱区21扩展形成耗尽区耗尽电子，从而降低底部栅氧化层221承受的电场强度，以保护底部栅氧化层221的直角拐角。
在本实施例中，由于栅极沟槽结构22的底部栅氧化层221的拐角为圆角，相对于相关技术中，栅极沟槽结构22的底部栅氧化层221的拐角为直角，圆角拐角处的电子数量相对于直角拐角处的电子数量更少，因此圆角拐角处承受的电场强度小于直角拐角处承受的电场强度，从而降低了底部栅氧化层221的拐角被击穿的风险，提高了沟槽型MOSFET器件的耐压能力。因此，在本实施方式中，阱区21的阱深可以小于栅极沟槽结构22的深度。
在另一些可选的实施方式中，阱区21的阱深可以大于或等于栅极沟槽结构22的深度。
阱区21的阱深大于或等于栅极沟槽结构22的深度，可以理解为，阱区21在垂直于第一表面11方向上的长度大于或等于栅极沟槽结构22在垂直于第一表面11方向上的长度。
在一些可选的实施方式中，沟槽型晶体管，还可以包括：
用于连接第一掺杂区23，且与第二掺杂区24接触的源极金属区25。
源极金属区25与两个相邻第一掺杂区23、第二掺杂区24、栅极沟槽结构22的顶部栅氧化层223均接触。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，衬底1不限于N型，也可以为P型。当衬底1为P型时，相应地，外延层2、阱区21、第一掺杂区23和第二掺杂区24等结构的掺杂类型也要发生变化。
基于上述实施例提供的沟槽型晶体管，本申请还提供了沟槽型晶体管制造方法。以下将对沟槽型晶体管制造方法进行说明。
图2示出了本申请提供的沟槽型晶体管制造方法的实施例的流程示意图。
如图2所示，沟槽型晶体管制造方法可以包括S201至S209。请一并参阅图3至图13，图3至图13是本申请提供的沟槽型晶体管制造方法一系列制程对应的截面结构示意图。
S201、提供第一掺杂类型的衬底1，衬底1包括第一表面11，第一表面11上设置有第一掺杂类型的外延层2。
在本实施例中，第一掺杂类型的衬底1可以为N型的衬底1。
如图3所示，在一些可选的实施方式中，首先提供N型的衬底1，然后在衬底1上进行外延，形成N型的外延层2。其中，衬底1的掺杂离子浓度大于外延层2的掺杂离子浓度。
在一些可选的实施方式中，衬底1可以为硅衬底。
S202、在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区21。
在本实施例中，第二掺杂类型的阱区21可以为P型的阱区21。
如图4所示，在一些可选的实施方式中，在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区21可以为，在外延层2远离第一表面11的表面上进行第二掺杂类型的离子掺杂，退火形成第二掺杂类型的阱区21。
例如，在外延层2远离第一表面11的表面上进行P型的离子掺杂，退火形成P型的阱区21。
S203、在阱区21远离第一表面11的表面上形成第一掺杂类型的第二掺杂区24。
在本实施例中，第一掺杂类型的第二掺杂区24可以为N型的第二掺杂区24。
如图5所示，在一些可选的实施方式中，在阱区21远离第一表面11的表面上形成第一掺杂类型的第二掺杂区24可以为，在阱区21远离第一表面11的表面上进行第一掺杂类型的离子掺杂，激活形成第一掺杂类型的第二掺杂区24。
例如，在阱区21远离第一表面11的表面上进行N型的离子掺杂，激活形成N的第二掺杂区24。
S204、在外延层2内形成沟槽结构26，沟槽结构26与第二掺杂区24接触设置。
如图6所示，在一些可选的实施方式中，在外延层2内形成沟槽结构26可以为，在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2内形成沟槽结构26。
作为一个示例，可以利用掩模板在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2内形成沟槽结构26。
S205、在沟槽结构26的表面上形成栅氧化层27。
如图7所示，在一些可选的实施方式中，在沟槽结构26的表面上形成栅氧化层27可以为，对沟槽结构26的表面上进行氧化，以在沟槽结构26的表面上形成栅氧化层27。
S206、在位于沟槽结构26侧壁上的栅氧化层27上形成硬掩膜层28。
如图8-9所示，在一些可选的实施方式中，在位于沟槽结构26侧壁上的栅氧化层27上形成硬掩膜层28，可以包括：
在外延层2远离第一表面11的表面上和沟槽结构26的表面上沉积一层初始硬掩膜层29；
刻蚀外延层2远离第一表面11的表面上的初始硬掩膜层29，以及刻蚀沟槽结构26底部的初始硬掩膜层29，以在位于沟槽结构26侧壁上的栅氧化层27上形成硬掩膜层28。
在本实施例中，初始硬掩膜层29可以为氮化硅。
S207、进行热氧化工艺，以使沟槽结构26的底部拐角处的外延层2以及使靠近沟槽结构26的顶部拐角处的第二掺杂区24发生热氧化，使得栅极沟槽结构22的底部栅氧化层221的拐角为圆角，栅极沟槽结构22的底部栅氧化层221的厚度大于栅极沟槽结构22的侧部栅氧化层222的厚度，以及使得靠近第二掺杂区24的沟槽结构26的顶部拐角为圆角。
如图10所示，栅极沟槽结构22的底部栅氧化层221的拐角为圆角，栅极沟槽结构22的底部栅氧化层221的厚度大于栅极沟槽结构22的侧部栅氧化层222的厚度，靠近第二掺杂区24的沟槽结构26的顶部拐角为圆角。
S208、在沟槽结构26内形成栅极224。
如图11所示，在一些可选的实施方式中，在沟槽结构26内形成栅极224可以为，在沟槽结构26沉积栅极材料并反刻；在沉积栅极材料后的沟槽结构26内沉积顶部栅氧化层223并反刻，以在沟槽结构26内形成栅极224。其中，栅极材料可以为多晶硅。
S209、在阱区21内，形成与沟槽结构26间隔的第二掺杂类型的第一掺杂区23。
在本实施例中，第二掺杂类型的第一掺杂区23可以为P型的第一掺杂区23。
如图12所示，在一些可选的实施方式中，在阱区21内，形成与沟槽结构26间隔的第二掺杂类型的第一掺杂区23可以为，刻蚀接触孔（图未示）并注入第二掺杂类型的掺杂离子，以在阱区21内，形成与沟槽结构26间隔的第二掺杂类型的第一掺杂区23。
在一些可选的实施方式中，阱区21的阱深小于栅极沟槽结构22的深度。
在一些可选的实施方式中，如图13所示，在沟槽结构26内形成栅极224之后，该方法还可以包括：
形成连接第一掺杂区23，且与第二掺杂区24接触的源极金属区25。
可选的，形成连接第一掺杂区23，且与第二掺杂区24接触的源极金属区25可以是，在顶部栅氧化层223上沉积金属，以形成连接第一掺杂区23，且与第二掺杂区24接触的源极金属区25。
在一些可选的实施方式中，如图1所示，衬底1还可以包括与第一表面11相对的第二表面12，在沟槽结构26内形成栅极224之后，该方法还可以包括：
在第二表面12形成漏极结构3。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，衬底1不限于N型，也可以为P型。当衬底1为P型时，相应地，外延层2、阱区21、第一掺杂区23和第二掺杂区24等结构的掺杂类型也要发生变化。
关于上述实施例中的沟槽型晶体管制造方法，其中各个结构以及有益效果已经在有关该沟槽型晶体管的实施例中进行了详细描述，此处将不做详细阐述说明。
以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的***、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (6)

1.一种沟槽型晶体管制造方法，其特征在于，包括：
提供第一掺杂类型的衬底，所述衬底包括第一表面，所述第一表面上设置有所述第一掺杂类型的外延层；
在所述外延层远离所述第一表面的表面上形成第二掺杂类型的阱区；
在所述阱区远离所述第一表面的表面上形成所述第一掺杂类型的第二掺杂区；
在所述外延层内形成沟槽结构，所述沟槽结构与所述第二掺杂区接触设置；
在所述沟槽结构的表面上形成栅氧化层；
在位于沟槽结构侧壁上的栅氧化层上形成硬掩膜层；
进行热氧化工艺，以使所述沟槽结构的底部拐角处的外延层以及使靠近所述沟槽结构的顶部拐角处的所述第二掺杂区发生热氧化，使得栅极沟槽结构的底部栅氧化层的拐角为圆角，所述栅极沟槽结构的底部栅氧化层的厚度大于所述栅极沟槽结构的侧部栅氧化层的厚度，以及使得靠近所述第二掺杂区的所述沟槽结构的顶部拐角为圆角；
在所述沟槽结构内形成栅极；
在所述阱区内，形成与所述沟槽结构间隔的第二掺杂类型的第一掺杂区。
2.根据如权利要求1所述的沟槽型晶体管制造方法，其特征在于，所述在位于沟槽结构侧壁上的栅氧化层上形成硬掩膜层，包括：
在所述外延层远离所述第一表面的表面上和所述沟槽结构的表面上沉积一层初始硬掩膜层；
刻蚀所述外延层远离所述第一表面的表面上的所述初始硬掩膜层，以及刻蚀所述沟槽结构底部的所述初始硬掩膜层，以在位于沟槽结构侧壁上的栅氧化层上形成硬掩膜层。
3.根据如权利要求1所述的沟槽型晶体管制造方法，其特征在于，
所述阱区的阱深小于所述栅极沟槽结构的深度。
4.根据如权利要求1所述的沟槽型晶体管制造方法，其特征在于，所述在所述沟槽结构内形成栅极之后，所述方法还包括：
形成连接所述第一掺杂区，且与所述第二掺杂区接触的源极金属区。
5.根据如权利要求1所述的沟槽型晶体管制造方法，其特征在于，所述衬底为硅衬底。
6.根据如权利要求1所述的沟槽型晶体管制造方法，其特征在于，所述衬底还包括与第一表面相对的第二表面，所述在所述沟槽结构内形成栅极之后，所述方法还包括：
在所述第二表面形成漏极结构。
CN202211022338.8A 2022-08-25 2022-08-25 沟槽型晶体管及其制造方法 Active CN115101592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211022338.8A CN115101592B (zh) 2022-08-25 2022-08-25 沟槽型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211022338.8A CN115101592B (zh) 2022-08-25 2022-08-25 沟槽型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN115101592A CN115101592A (zh) 2022-09-23
CN115101592B true CN115101592B (zh) 2022-11-08

Family

ID=83300420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211022338.8A Active CN115101592B (zh) 2022-08-25 2022-08-25 沟槽型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN115101592B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153887B (zh) * 2023-10-27 2024-02-23 北京中科新微特科技开发股份有限公司 半导体器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505099A (zh) * 2016-11-30 2017-03-15 中国科学院微电子研究所 一种槽型栅功率场效应晶体管
CN113571584A (zh) * 2021-07-01 2021-10-29 南瑞联研半导体有限责任公司 一种SiC MOSFET器件及其制备方法
CN113851523A (zh) * 2021-09-02 2021-12-28 深圳市威兆半导体有限公司 一种屏蔽栅mosfet及制作方法
CN114843346A (zh) * 2022-06-29 2022-08-02 瑞能半导体科技股份有限公司 低阻沟槽型碳化硅晶体管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016011674A1 (zh) * 2014-07-25 2016-01-28 苏州东微半导体有限公司 功率mos晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505099A (zh) * 2016-11-30 2017-03-15 中国科学院微电子研究所 一种槽型栅功率场效应晶体管
CN113571584A (zh) * 2021-07-01 2021-10-29 南瑞联研半导体有限责任公司 一种SiC MOSFET器件及其制备方法
CN113851523A (zh) * 2021-09-02 2021-12-28 深圳市威兆半导体有限公司 一种屏蔽栅mosfet及制作方法
CN114843346A (zh) * 2022-06-29 2022-08-02 瑞能半导体科技股份有限公司 低阻沟槽型碳化硅晶体管及其制造方法

Also Published As

Publication number Publication date
CN115101592A (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
CN102769037A (zh) 减少表面电场的结构及横向扩散金氧半导体元件
CN102208439B (zh) 半导体装置及其制造方法
CN115101592B (zh) 沟槽型晶体管及其制造方法
US20150084121A1 (en) Transistor Device with a Field Electrode
CN219419037U (zh) 一种沟槽型碳化硅mosfet器件
CN111509029B (zh) 半导体器件及其形成方法
CN114843346B (zh) 低阻沟槽型碳化硅晶体管及其制造方法
JP2008060416A (ja) 半導体装置
CN116314302A (zh) 一种沟槽型碳化硅mosfet器件的制造方法
CN111509044A (zh) 半导体结构及其形成方法
CN116093144A (zh) 半导体结构及形成方法
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法
CN116072712A (zh) 沟槽栅半导体器件及其制造方法
JP2012248760A (ja) トレンチゲートパワー半導体装置及びその製造方法
TW201114035A (en) Improved trench termination structure
CN218123412U (zh) 沟槽型碳化硅晶体管
CN218447915U (zh) 一种半导体器件
CN115084237B (zh) 具有密集元胞的碳化硅沟槽型mosfet晶体管及其制造方法
CN117457746B (zh) 沟槽栅型碳化硅功率器件、其制作方法和半导体结构
CN216389378U (zh) 一种沟槽型功率器件
CN218101271U (zh) 一种阈值电压与击穿电压自由可调的、抗热载流子效应的ldmos器件结构设计
CN116207156A (zh) 沟槽型mosfet及其制造方法
US20240047563A1 (en) Semiconductor device
JP7156170B2 (ja) 半導体装置とその製造方法
US11158703B2 (en) Space efficient high-voltage termination and process for fabricating same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant