CN116072712A - 沟槽栅半导体器件及其制造方法 - Google Patents

沟槽栅半导体器件及其制造方法 Download PDF

Info

Publication number
CN116072712A
CN116072712A CN202111275645.2A CN202111275645A CN116072712A CN 116072712 A CN116072712 A CN 116072712A CN 202111275645 A CN202111275645 A CN 202111275645A CN 116072712 A CN116072712 A CN 116072712A
Authority
CN
China
Prior art keywords
trench
layer
gate
epitaxial layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111275645.2A
Other languages
English (en)
Inventor
高博
黄伯宁
唐龙谷
张毅
周锋
胡飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Digital Power Technologies Co Ltd
Original Assignee
Huawei Digital Power Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Digital Power Technologies Co Ltd filed Critical Huawei Digital Power Technologies Co Ltd
Priority to CN202111275645.2A priority Critical patent/CN116072712A/zh
Priority to EP22885189.5A priority patent/EP4343850A1/en
Priority to PCT/CN2022/104255 priority patent/WO2023071284A1/zh
Publication of CN116072712A publication Critical patent/CN116072712A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请实施例公开了一种沟槽栅半导体器件及其制造方法，用于提高沟槽栅半导体的可靠性。本申请的沟槽栅半导体包括具有第一导电类型的衬底；具有第一导电类型的外延层，生长于衬底上；具有第二导电类型的阱区，形成于外延层的表层上；具有第一导电类型的源区，形成于阱区的表层上；第一沟槽，从源区的表面贯穿阱区延伸到外延层；栅极，隔着栅极绝缘膜形成于第一沟槽内；非晶半导体层，形成于第一沟槽内且隔着栅极绝缘膜包裹栅极的外底壁和外底壁两侧的角部，非晶半导体层由低介电常数材料构成。

Description

沟槽栅半导体器件及其制造方法
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种沟槽栅半导体器件及沟槽栅半导体器件的制造方法。
背景技术
沟槽栅金氧半场效晶体管(metal-oxide-semiconductor field-effecttransistor,MOSFET)器件结构由于垂直沟道具有较高的电子迁移率和较小的JFET电阻效应，使得相同尺寸下沟槽栅器件比导通电阻比平面栅器件的比导通电阻小很多。
但由于反向阻断后器件承载较高的电压，使得沟槽栅底部的氧化层承受较高的电场，加剧了沟槽栅的氧化层的击穿风险。
发明内容
本申请实施例提供了一种沟槽栅半导体器件及沟槽栅半导体器件的制造方法，以提高沟槽栅半导体器件的可靠性。
本申请实施例第一方面提供一种沟槽栅半导体器件。沟槽栅半导体器件包括衬底、外延层、阱区、源区、第一沟槽、栅极，栅极绝缘膜和非晶半导体层。衬底为第一导电类型。外延层为第一导电类型，生长于衬底上。阱区为第二导电类型，形成于外延层的表层上。源区为第一导电类型，形成于阱区的表层上。第一沟槽，从源区的表面贯穿阱区延伸到外延层，栅极隔着栅极绝缘膜形成于第一沟槽内。其中，第一导电类型P型，第二导电类型为N型。或者第一导电类型为N型，第二导电类型为P型。P型导电类型为掺杂铝离子、硼离子或镓离子等受主杂质形成的，N型导电类型为掺杂氮离子或磷离子等N型失主杂质形成的。非晶半导体层形成于第一沟槽内且隔着栅极绝缘膜包裹栅极的外底壁和外底壁两侧的角部，非晶半导体层由低介电常数材料构成。栅极外壁除了包裹氧化层，进一步在栅极的底部包裹低介电常数的非晶半导体层，从而提高沟槽栅底部的击穿场强，提高栅极氧化层的可靠性。
在一些可能实现的方式中，非晶半导体层的厚度为0.1um以上。
在一些可能实现的方式中，沟槽栅半导体器件还包括具有第二导电类型的屏蔽层，形成于第一沟槽底部的外延层上，屏蔽层包裹非晶半导体层，并以圆弧倒角延伸截止于栅极的角部或侧壁的栅极绝缘膜上。屏蔽层能够与衬底形成PN结，从而降低栅极角部位置的栅极绝缘膜承受的电压，提高沟槽栅半导体器件的可靠性。
在一些可能实现的方式中，屏蔽层的结深大于或等于0.4um。
在一些可能实现的方式中，栅极的角部在沟槽栅半导体器件的纵切面呈圆弧状。如此能够降低对栅极和漏极之间的电场线的挤压，从而降低栅极角部位置的栅极绝缘膜承受的电压。
在一些可能实现的方式中，外延层包括第一子外延层和第二子外延层，第一子外延层位于衬底和第二子外延层之间，阱区、源区和非晶半导体层形成于第二子外延层上，第一子外延层的掺杂浓度小于衬底的掺杂浓度，且大于第二子外延层的掺杂浓度。如此能够降低外延层的导通电阻。
在一些可能实现的方式中，沟槽栅半导体器件还包括：具有第二导电类型的接触区，与阱区连接，接触区的掺杂浓度大于阱区的掺杂浓度；源极，与源区和接触区连接；漏极，与衬底远离外延层的一面连接。接触区的表面掺杂浓度大于阱区的表面掺杂浓度，接触区用于与源极连接，如此能够降低阱区电阻率。
在一些可能实现的方式中，构成衬底和外延层的半导体材料为碳化硅，和/或非晶半导体为非晶碳化硅。碳化硅具有禁带宽度宽、临界击穿场强高、热导率大等优越的物理特性，使得碳化硅半导体器件具有耐高压、耐高温、开关速度快、开关损耗小等优点。
本申请实施例第二方面提供一种沟槽栅半导体器件的制造方法，该制造方法包括：在具有第一导电类型的衬底上沉积具有第一导电类型的外延层；在外延层的表层上注入第二导电类型的离子形成阱区；在阱区的表层上注入第一导电类型的离子形成源区；在源区表面光刻形成贯穿阱区延伸到外延层的第一沟槽；在第一沟槽的底壁及角部注入第二导电类型的离子形成非晶半导体层；在第一沟槽内生长栅极绝缘膜并淀积、掺杂形成多晶硅栅结构的栅极。在沟槽形成后对沟槽底部进行离子注入，即非晶半导体层的结深要求不高，工艺简单，对工艺设备性能参数低，制作成本低。
在一些可能实现的方式中，在第一沟槽底壁及部分侧壁注入离子形成非晶半导体层之前，包括：在第一沟槽的侧壁淀积掩蔽膜；在第一沟槽的底壁及角部注入第二导电类型的离子形成屏蔽层，所述屏蔽层的注入深度大于所述非晶半导体层的注入深度，所述屏蔽层的掺杂浓度小于所述非晶半导体层的掺杂浓度。
在一些可能实现的方式中，屏蔽层的注入结深大于或等于0.4um。
在一些可能实现的方式中，非晶半导体层的厚度大于或等于0.1um。
在一些可能实现的方式中，栅极的角部在沟槽栅半导体器件的纵切面呈圆弧状。
附图说明
图1是本申请提供的沟槽栅半导体器件一实施例的结构示意图；
图2是本申请提供的沟槽栅半导体器件的制造方法一实施例的流程示意图；
图3为本申请提供的沟槽栅半导体器件的制造方法另一实施例的流程示意图；
图4是本申请提供的沟槽栅半导体器件的制造方法又一实施例的流程示意图。
具体实施方式
本申请实施例提供了一种沟槽栅半导体器件及沟槽栅半导体器件的制造方法，以提高沟槽栅半导体器件的可靠性。
请参阅图1，图1是本申请提供的沟槽栅半导体器件一实施例的结构示意图。可以理解，图1中各区域的厚度、宽度等仅作为示例，不作为对本申请的沟槽栅半导体的结构的限制。与图1所示的沟槽栅半导体器件具有相同构造的多个半导体器件以条形排列、方形排列、六角形排列或原子晶格排列等方式排列，构成多元胞的半导体器件。本实施例的沟槽栅半导体100包括衬底11、外延层12、阱区13、源区14、第一沟槽15、栅极16、栅极绝缘膜17、非晶半导体层18、接触区19、源极20和漏极21。
其中，衬底11为第一导电类型。外延层12生长于衬底11上，同样为第一导电类型。阱区13形成于外延层12的表层上，为第二导电类型。源区14形成于阱区13的表层上，为第一导电类型。第一沟槽15从源区14的表面贯穿阱区13延伸到外延层12。栅极16隔着栅极绝缘膜17形成于第一沟槽15内。非晶半导体层18形成于第一沟槽15内且隔着栅极绝缘膜17包裹栅极16的外底壁和外底壁两侧的角部。源区14和阱区13位于栅极16的两侧，接触区19位于源区14和/或阱区13远离栅极16的一侧。接触区19与阱区13连接，源极20与源区14、接触区19连接，漏极21与衬底11远离外延层12的一面连接。
本申请实施例中，第一导电类型可以为N型，第二导电类型为P型，沟槽栅半导体器件100则为形成有N沟道的反型沟槽栅金氧半场效晶体管(metal-oxide-semiconductorfield-effect transistor,MOSFET)器件。当然，第一导电类型还可以为P型，第二导电类型为N型，沟槽栅半导体器100件则为形成有P沟道的MOSFET器件。本申请以第一导电类型可以为N型，第二导电类型为P型为例进行说明。
衬底11中掺杂有氮离子或磷离子等N型杂质，以使衬底11的电阻率达到0.01-0.025Ω·cm。衬底11的厚度为150微米(um)左右，具体例如为145um、150um或155um等。
外延层12的N型离子的掺杂浓度低于衬底11的N型离子掺杂浓度。外延层12的厚度为11um左右，具体例如为10.5um、11um、11.5um或12um等。
可选的，外延层12可以包括第一子外延层121和第二子外延层122。第一子外延层121位于衬底11和第二子外延层122之间。阱区13、源区14和非晶半导体层18形成于第二子外延层122上。第一子外延层121的掺杂浓度小于衬底11的掺杂浓度，且大于第二子外延层122的掺杂浓度。第一子外延层121的厚度为0.5um左右，具体例如为0.4um、0.5um或0.6um等。第二子外延层122的厚度为11um左右，具体例如为10um、10.6um、11um或11.4um等。第一子外延层121的掺杂浓度分布可以为单一浓度、台阶浓度或缓变浓度。第一子外延层121的掺杂浓度为台阶浓度或缓变浓度时，靠近衬底11一侧的掺杂浓度大于远离衬底11一侧的掺杂浓度。如此能够降低外延层12的导通电阻。
阱区13具体为在外延层12的表层进行离子注入形成的，注入的离子可以为铝离子、硼离子或镓离子等P型杂质。阱区13的P型杂质的注入浓度分布为均匀分布，注入结深大于或等于0.5um，且注入结深小于第二子外延层122的厚度。
源区14具体为在阱区13的表层进行离子注入形成的，注入的离子可以为氮离子或硼离子等N型杂质。源区14的N型杂质的表面注入浓度大于1.0×1019/cm3，注入结深为0.2um左右。源区14的厚度具体例如可以为0.18um、0.19um、2um或2.1um等。
接触区19与阱区13的导电类型同为P型，且二者具有连接关系。接触区19用于与源极20连接，接触区19的表面掺杂浓度大于1.0×1019/cm3，大于阱区13的掺杂浓度。如此能够降低阱区13电阻率，提高雪崩能量和半导体器件的可靠性。
在一些实施方式中，接触区19可以是选择性地在外延层12的表层注入铝离子、硼离子或镓离子等P型杂质形成的，并且注入结深大于源区14的注入结深，以使接触区19与阱区13连接。该情况下，接触区19的表层与源区14的表层持平，制作工艺相对简单。
在另一些实施方式中，接触区19还可以是刻蚀外延层12形成第二沟槽(图未示)后，通过在阱区13附近注入P型杂质形成的。源极20伸入第二沟槽与接触区19连接，实现沟槽型的接触，如此能够降低源极和漏极之间的距离，从而降低沟槽栅半导体器件100的导通电阻。
可选地，源区14、阱区13和接触区19对称分布在第一沟槽15的两侧。
第一沟槽15具体是选择性地在源区14表面进行光刻、刻蚀形成的，刻蚀深度大于源区14和阱区13深度之和，以使第一沟槽15从源区14表面向下贯穿源区14和阱区13抵达外延层12。第一沟槽15深度大于0.7um，且小于第二外延层122、阱区13和源区14厚度之和。第一沟槽15的侧壁垂直于或大致垂直于源区14表面，第一沟槽15的底壁平行于或大致平行于源区14表面。第一沟槽15的角部呈圆弧状，即第一沟槽15侧壁与底壁连接处圆弧过渡，以减小第一沟槽15角部对栅极16和漏极21之间的电场的挤压，降低第一沟槽15角部的电场，提高沟槽栅的可靠性。
非晶半导体层18为在第一沟槽15的底壁和至少部分角部暴露的外延层12低温注入硼离子形成，从而非晶半导体层18覆盖第一沟槽15的底壁和至少部分角部。非晶半导体层18的硼离子注入浓度为1.0×1014/cm3，非晶半导体的厚度大于或等于0.1um。非晶半导体层18具有介电常数低，呈绝缘或半绝缘特性。非晶半导体层18可以为介电常数为8.9左右的材料构成，具体可以为非晶碳化硅，当然也可以是其他符合介电常数要求的非晶半导体材料构成，对此本申请不做限制。非晶碳化硅具有电子迁移率高，饱和电子漂移速度快和击穿场强高的特点，从而能够提高沟槽栅半导体器件100的可靠性。
衬底11和外延层12也可以均为碳化硅材料构成。碳化硅具有禁带宽度宽、临界击穿场强高、热导率大等优越的物理特性，使得碳化硅半导体器件具有耐高压、耐高温、开关速度快、开关损耗小等优点。当然，衬底和外延层还可以由氮化镓等其他宽禁带材料构成，本申请对此不做限制。
栅极绝缘膜17生长覆盖于第一沟槽15的侧壁、底壁和角部上，用于隔离栅极16与外延层12、阱区13和源区14的接触。栅极绝缘膜17的厚度大于50纳米(nm)，且小于第一沟槽15宽度的二分之一，即栅极绝缘膜17不能完全填充第一沟槽15。栅极绝缘膜17的厚度具体例如为50nm、55nm或60nm等。栅极绝缘膜17具体可以为二氧化硅膜、氮化硅膜或低介电常数膜等。
栅极16为在第一沟槽15内的栅极绝缘膜17表面淀积多晶硅生成的，栅极16将第一沟槽15全部填埋。由于第一沟槽15的角部为圆弧状，栅极16及栅极绝缘膜17同样为圆弧状，从而降低栅极16角部处的栅极绝缘膜17所承受的场强，能够提高栅极绝缘膜17的可靠性。并且，非晶半导体层18包裹栅极16的角部和底壁处的栅极绝缘膜17，能够提高栅极绝缘膜17的击穿场强。
源极20具体为在源区14和接触区19淀积金属而成，漏极21为在远离外延层12的一侧淀积金属而成。通过在源极20、漏极21和栅极16施加电压实现第一沟槽15栅半导体器件的导通或关断。
在一些其他的实施方式中，为了进一步提高沟槽栅半导体器件100的可靠性，沟槽栅半导体器件还包括屏蔽层22。屏蔽层22为在第一沟槽15底壁和角部对应的外延层12上注入P型杂质形成的，注入结深大于非晶半导体的离子注入结深，且小于第一沟槽15底壁到第一子外延层121的距离。屏蔽层22的注入结深例如为0.4um、0.5um、0.6um或0.7um等。屏蔽层的掺杂浓度为4.0×1013/cm3，大于第二子外延层122的掺杂浓度，因而屏蔽层22在还包含N型离子的情况下，实现导电类型呈P型。由于屏蔽层22的导电类型为P型，外延层12的导电类型为N型，屏蔽层22与外延层12能够形成PN结，从而避免电场集中于栅极16的角部处的栅极绝缘膜17，降低栅极绝缘膜17承受的场强。
屏蔽层22的注入范围大于非晶半导体层18的注入范围，从而能够屏蔽层22包裹非晶半导体层18，并以圆弧倒角延伸截止于栅极16的角部或侧壁处的栅极绝缘膜17上。如此使得栅极16的角部的栅极绝缘膜17被多层次地包裹起来，能够提高栅极绝缘膜17的击穿场强，从而提高沟槽栅半导体器件100的可靠性。
请参阅图2，图2是本申请提供的沟槽栅半导体器件的制造方法一实施例的流程示意图。本是实施例的制造方法用于制造上述的沟槽栅半导体器件。当制造的是单沟槽的沟槽栅半导体器件时，本实施例包括如下步骤：
201：在具有第一导电类型的衬底上沉积具有第一导电类型的外延层。
本申请中，第一导电类型可以为N型，第二导电类型为P型。当然，第一导电类型还可以为P型，第二导电类型为N型。本实施例以第一导电类型可以为N型，第二导电类型为P型为例进行说明。
本实施例中，衬底和外延层可以都是由碳化硅材料构成。碳化硅具有高的临界雪崩击穿电场强度和载流子饱和漂移速度、较高的热导率和载流子迁移率，能使沟槽栅半导体器件具有耐受高电压的能力、低的通态电阻、良好的导热性能和热稳定性以及强的耐受高温和射线辐射的能力。当然，衬底和外延层还可以由氮化镓等其他宽禁带材料构成，本申请对此不做限制。
在提供的电阻率为0.01-0.025Ω.cm的N+(重掺杂有N型杂质)的衬底上生长厚度为0.5um左右的第一子外延层，并对第一子外延层注入浓度低于衬底的N型杂质(如氮离子或磷离子等)，以使第一子外延层的导电类型为N型。然后继续在子外延层上生长厚度11um左右的第二子外延层，并对第一子外延层注入浓度低于第一子外延层的N型杂质，以使第二子外延层的导电类型也为N型。
202：在外延层的表层上注入第二导电类型的离子形成阱区。
具体地，在第二子外延层上淀积一层厚度为1.5um左右的用于掩蔽的二氧化硅介质层，之后采用光刻、刻蚀等工艺选择性地去除第二子外延层的表面的二氧化硅介质层，以形成阱区注入窗口，未被刻蚀的二氧化硅介质层用于做离子注入的掩蔽层。刻蚀可以采用干法刻蚀，使刻蚀沿垂直于第二子外延层的表面垂直的方向进行。
采用离子注入的方法通过阱区注入窗口向第二子外延层注入P型离子，形成浓度均匀分布、结深大于0.5um的阱区。离子注入是使离子化的各元素在高加速电压下碰撞外延层，使离子物理式地侵入外延层的晶格中。
203：在阱区的表层上注入第一导电类型的离子形成源区。
具体地，去除晶圆(即处于加工状态的沟槽栅半导体器件)表层剩余的二氧化硅介质层，重新淀积一层1.5um左右的二氧化硅介质层，并采用光刻、刻蚀工艺选择性地去除第二子外延层的表面的二氧化硅介质层，以在阱区的表层形成源区注入窗口。
采用离子注入的方法通过源区注入窗口注入氮离子等N型杂质，形成表面注入浓度大于1.0×1019/cm3、结深为0.2um的N型源区。
204：在外延层表层形成接触区。
去除晶圆表层剩余的二氧化硅介质层，重新淀积一层1.5um左右的二氧化硅介质层，采用光刻、刻蚀工艺选择性地去除第二子外延层的表面的二氧化硅介质层，以形成接触区注入窗口，接触区的注入窗口与源区表面不重合。
采用离子注入的方法通过接触区注入窗口向第二子外延层注入硼离子或铝离子等P型杂质，形成表面注入浓度大于1.0×1019/cm3、结深大于源区的接触区。接触区的P型离子注入浓度大于阱区的离子注入浓度。
由于离子注入过程中，高能离子会破坏晶圆的晶格，所以在形成接触区后，去除晶圆表面二氧化硅介质层，淀积一层20nm碳膜介质，对晶圆进行高温退火处理，从而回复晶格，并激活注入到外延层、阱区、源区和接触区的离子。退火处理具体例如是快速退火(rapid thermal anneal,RTA)，可以减少晶圆的升温和降温时间，提高激活效率，并且时间短还能够抑制杂质的分布变化，避免杂质扩散到其他区域。退火温度大于或等于1600度，且小于衬底及外延层的熔点。退火温度具体例如可以是1600度、1700度、1750度等。
碳膜用于抑制晶圆表面在高温退火的过程中***糙，退火后采用等离子体刻蚀方法将碳膜去除。
205：在源区表面光刻形成贯穿阱区延伸到外延层的第一沟槽。
在晶圆表面淀积一层1.5um左右的二氧化硅介质层，采用光刻、刻蚀等工艺选择性地去除晶圆表面的部分二氧化硅介质层，以形成沟槽栅刻蚀窗口。
采用电感应耦合等离子体(inductively coupled plasma，ICP)技术刻蚀沟槽栅刻蚀窗口暴露出的源区，形成贯穿源区、阱区并延伸到第二子外延层的第一沟槽。
ICP可提供高速率、高选择比以及低损伤的刻蚀，等离子体能够在低气压下保持稳定，因此能够更好地控制刻蚀形貌，以形成侧壁和底壁直线度好、无微沟槽形貌。
206：在第一沟槽的底壁及底角注入第二导电类型的离子形成非晶半导体层。
具体地，在晶圆表面淀积一层1.2um左右的二氧化硅介质层，采用光刻、刻蚀工艺刻蚀出沟槽栅工艺窗口，再在晶圆上淀积一层100nm左右二氧化硅介质层，通过离子注入向第一沟槽的底壁和角部注入硼离子，硼离子注入浓度为1.0×1014/cm3，注入结深大于或等于0.1um，注入温度小于50度，从而形成非晶半导体层。
207：在第一沟槽内生长栅极绝缘膜并淀积、掺杂形成多晶硅栅结构的栅极。
在生长栅极绝缘膜之前，通过高温氧化在晶圆表面(包括第一沟槽)形成大于20nm的牺牲氧化层。然后采用湿法工艺去除牺牲氧化层，从而降低晶圆表面的粗糙程度，使晶圆表面光滑。
在晶圆表面淀积一层300nm左右的二氧化硅介质层，通过光刻、刻蚀等工艺刻蚀出栅极的有源区(即第一沟槽在晶圆表面上对应的区域)。在晶圆表面高温氧化生长一层50nm栅极绝缘膜，采用低压化学气相的方法在第一沟槽中淀积一层500nm的多晶硅，且多晶硅为原位掺杂，薄膜方阻小于30Ω/□，并采用光刻、刻蚀工艺形成多晶栅结构。
208：对晶圆进行欧姆接触埋置和布线处理。
具体地，在晶圆表面依次淀积一层100nm左右的二氧化硅介质层和800nm硼磷硅玻璃(boro-phospho-silicate glass，BPSG)层，并在980℃下进行高温回流，BPSG层在高温下具有流动性，能够使晶圆表面平坦化。之后再淀积一层100nm左右的二氧化硅介质层，并采用光刻、刻蚀工艺形成欧姆接触孔工艺窗口。在晶圆表面淀积一层镍(Ni)层，采用快速热处理(rapid thermal process，RTP)对Ni层进行退火，在欧姆接触孔工艺窗口暴露的晶圆表面形成硅镍(NiSi)合金，然后采用酸洗方式自对准去除未合金的Ni层。继续溅射一层5um左右的铝铜(AlCu)合金，并采用光刻、刻蚀工艺形成金属电极。在晶圆表面淀积一层二氧化硅或氮化硅介质层和聚酰亚胺薄膜层，采用光刻、刻蚀工艺形成正面源极和栅极电极。使用刻蚀或研磨抛光等工艺将晶圆背面(即衬底远离外延层的一侧)减薄至150um左右，晶圆背面蒸发一层Ni金属，采用激光进行高速退火，形成NiSi合金，晶圆背面蒸发钛/镍/银(Ti/Ni/Ag)多层金属，形成背面电极(即漏极)。
在另一些实施方式中，如图3所示，图3是本申请提供的沟槽栅半导体器件的制造方法另一实施例的流程示意图。若制造还包括屏蔽层的沟槽栅半导体器件，制造工艺如下：
301：在具有第一导电类型的衬底上沉积具有第一导电类型的外延层。
302：在外延层的表层上注入第二导电类型的离子形成阱区。
303：在阱区的表层上注入第一导电类型的离子形成源区。
步骤301-303与步骤201-203相同，故在此不再赘述。
304：在外延层表层形成接触区。
与204不同的是，本步骤形成接触区后不对晶圆进行高温退火处理。
305：在源区表面光刻形成贯穿阱区延伸到外延层的第一沟槽。
306：在第一沟槽的底壁及角部注入第二导电类型的离子形成屏蔽层。
在第一沟槽的侧壁淀积掩蔽膜，采用等离子体增强化学的气相沉积法(plasmaenhanced chemical vapor deposition，PECVD)在晶圆表面淀积一层100nm厚度的二氧化硅介质层，采用离子注入的方法向第一沟槽底部和角部注入4.0×1013/cm3、结深大于0.4um的P型离子。
在形成屏蔽层后，去除表面全部介质，淀积一层20nm碳膜介质，对晶圆进行高温退火处理，从而激活注入到外延层、阱区、源区、接触区和屏蔽层的离子。退火处理具体例如是RTA或RTP，可以减少晶圆的升温和降温时间，提高激活效率，并且时间短还能够抑制杂质的分布变化，避免杂质扩散到其他区域。退火温度大于或等于1600度，且小于衬底及外延层的熔点。退火温度具体例如可以是1600度、1700度、1750度等。碳膜用于抑制晶圆表面在高温退火的过程中***糙，退火后采用等离子体刻蚀方法将碳膜去除。
307：在第一沟槽的底壁及底角注入第二导电类型的离子形成非晶半导体层。
308：在第一沟槽内生长栅极绝缘膜并淀积、掺杂形成多晶硅栅结构的栅极。
309：对晶圆进行欧姆接触埋置和布线处理。
步骤307-309与步骤206-208类似，故在此不再赘述。
对于双沟槽的沟槽栅半导体器件，如图4所示，图4是本申请提供的沟槽栅半导体器件的制造方法又一实施例的流程示意图，本实施例的制造工艺如下：
401：在具有第一导电类型的衬底上沉积具有第一导电类型的外延层。
402：在外延层的表层上注入第二导电类型的离子形成阱区。
403：在阱区的表层上注入第一导电类型的离子形成源区。
步骤401-403与步骤301-303相同，故在此不再赘述。
404：在源区表面光刻形成双沟槽。
在源区表面光刻形成第一沟槽和第二沟槽。其中，第一沟槽用于在其中形成栅极，第二沟槽用于在其底部形成接触区，以及在第二沟槽中生成部分源极。
第一沟槽和第二沟槽可以是同时刻蚀的，也可以是分开刻蚀的。第一沟槽的深度大于源区和阱区的厚度之和。第二沟槽的深度大于源区的深度，且小于源区和阱区的厚度之和，以使后续在第二沟槽底壁形成接触区与阱区连接。
405：在第二沟槽底部形成接触区。
在晶圆表面淀积一层1.5um左右的二氧化硅介质层，采用光刻、刻蚀工艺选择性地去除晶圆表面上的部分二氧化硅介质层，以形成接触区注入窗口，即第二沟槽的底壁。
采用离子注入的方法通过接触区注入窗口向第二沟槽的底壁注入硼离子或铝离子等P型杂质，形成表面注入浓度大于1.0×1019/cm3的接触区。接触区的P型杂质注入浓度大于阱区的离子注入浓度。
406：在沟槽的底壁及角部注入第二导电类型的离子形成屏蔽层。
407：在沟槽的底壁及底角注入第二导电类型的离子形成非晶半导体层。
408：在沟槽内生长栅极绝缘膜并淀积、掺杂形成多晶硅栅结构的栅极。
409：对晶圆进行欧姆接触埋置和布线处理。
步骤406-409与步骤306-309类似，故在此不再赘述。
本申请提出的沟槽栅半导体器件，采用垂直沟槽栅结构，通过改变沟道方向，提高沟道迁移率，能够降低比导通电阻。同时，采用沟槽栅结构，可减小元胞尺寸，提高电流密度，降低比导通电阻。在沟槽栅底部采用P+屏蔽层和非晶半导体层双层承担反向电压，降低栅极氧化膜的电场，提高栅极氧化膜长期使用可靠性。且本申请提出的器件制作方法，制作工艺简单，可以在沟槽形成后对沟槽底部进行离子注入，即P+屏蔽层和非晶半导体层的结深要求不高，对工艺设备性能参数低，制作成本低。
上述各实施方式中，对适用本申请的情况下的一例进行了说明，但能够适当进行设计变更等。例如，上述各实施方式中，作为栅极绝缘膜的例子而举出了因热氧化形成的氧化膜，但也可以是包含不通过热氧化形成的氧化膜或氮化膜等的膜。并且，第一沟槽的刻蚀也可以是在阱区或源区或接触区形成前等。
本申请依据实施例进行了描述，但应理解为本申请不限定于该实施例和构造。本申请还包含各种变形例及等价范围内的变形。进而，多种组合及形态、并且对它们增加或删除要素的其他组合及形态也包含在本申请的范畴及思想范围中。

Claims (14)

1.一种沟槽栅半导体器件，其特征在于，所述沟槽栅半导体器件包括：
具有第一导电类型的衬底；
具有所述第一导电类型的外延层，生长于所述衬底上；
具有第二导电类型的阱区，形成于所述外延层的表层上；
具有所述第一导电类型的源区，形成于所述阱区的表层上；
第一沟槽，从所述源区的表面贯穿所述阱区延伸到所述外延层；
栅极，隔着栅极绝缘膜形成于所述第一沟槽内；
非晶半导体层，形成于所述第一沟槽内且隔着所述栅极绝缘膜包裹所述栅极的外底壁和所述外底壁两侧的角部，所述非晶半导体层由低介电常数材料构成。
2.根据权利要求1所述的沟槽栅半导体器件，其特征在于，所述非晶半导体层的厚度大于或等于0.1um。
3.根据权利要求1或2所述的沟槽栅半导体器件，其特征在于，所述沟槽栅半导体器件还包括：
具有所述第二导电类型的屏蔽层，形成于所述第一沟槽底部的所述外延层上，所述屏蔽层包裹所述非晶半导体层，并以圆弧倒角延伸截止于所述栅极的角部或侧壁的所述栅极绝缘膜上。
4.根据权利要求1至3中任一项所述的沟槽栅半导体器件，其特征在于，所述屏蔽层的结深为大于或等于0.4um。
5.根据权利要求1至4中任一项所述的沟槽栅半导体器件，其特征在于，所述栅极的角部在所述第一沟槽栅半导体器件的纵切面呈圆弧状。
6.根据权利要求1至5中任一项所述的沟槽栅半导体器件，其特征在于，所述外延层包括第一子外延层和第二子外延层，所述第一子外延层位于所述衬底和所述第二子外延层之间，所述阱区、所述源区和所述非晶半导体层形成于所述第二子外延层上，所述第一子外延层的掺杂浓度小于所述衬底的掺杂浓度，且大于所述第二子外延层的掺杂浓度。
7.根据权利要求1至6中任一项所述的沟槽栅半导体器件，其特征在于，所述沟槽栅半导体器件还包括：
具有所述第二导电类型的接触区，与所述阱区连接，所述接触区的掺杂浓度大于所述阱区的掺杂浓度；
源极，与所述源区和所述接触区连接；
漏极，与所述衬底远离所述外延层的一面连接。
8.根据权利要求1至7中任一项所述的沟槽栅半导体器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或
所述第一导电类型为P型，所述第二导电类型为N型。
9.根据权利要求1至8中任一项所述的沟槽栅半导体器件，其特征在于，构成所述衬底和所述外延层的半导体材料为碳化硅，和/或所述非晶半导体为非晶碳化硅。
10.一种沟槽栅半导体器件的制造方法，其特征在于，所述制造方法包括：
在具有第一导电类型的衬底上沉积具有所述第一导电类型的外延层；
在所述外延层的表层上注入第二导电类型的离子形成阱区；
在所述阱区的表层上注入所述第一导电类型的离子形成源区；
在所述源区表面光刻形成贯穿所述阱区延伸到所述外延层的第一沟槽；
在所述第一沟槽的底壁及底角注入所述第二导电类型的离子形成非晶半导体层；
在所述第一沟槽内生长栅极绝缘膜并淀积、掺杂形成多晶硅栅结构的栅极。
11.根据权利要求10所述的制造方法，其特征在于，所述非晶半导体层的厚度大于或等于0.1um。
12.根据权利要求10或11所述的制造方法，其特征在于，所述在所述第一沟槽底壁及部分侧壁注入离子形成非晶半导体层之前，包括：
在所述第一沟槽的侧壁淀积掩蔽膜；
在所述第一沟槽的底壁及角部注入所述第二导电类型的离子形成屏蔽层，所述屏蔽层的注入深度大于所述非晶半导体层的注入深度，所述屏蔽层的掺杂浓度小于所述非晶半导体层的掺杂浓度。
13.根据权利要求12所述的制造方法，其特征在于，所述屏蔽层的注入结深大于或等于0.4um。
14.根据权利要求10至13中任一项所述的制造方法，其特征在于，所述栅极的角部在所述沟槽栅半导体器件的纵切面呈圆弧状。
CN202111275645.2A 2021-10-29 2021-10-29 沟槽栅半导体器件及其制造方法 Pending CN116072712A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111275645.2A CN116072712A (zh) 2021-10-29 2021-10-29 沟槽栅半导体器件及其制造方法
EP22885189.5A EP4343850A1 (en) 2021-10-29 2022-07-07 Trench-gate semiconductor device and manufacturing method therefor
PCT/CN2022/104255 WO2023071284A1 (zh) 2021-10-29 2022-07-07 沟槽栅半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111275645.2A CN116072712A (zh) 2021-10-29 2021-10-29 沟槽栅半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN116072712A true CN116072712A (zh) 2023-05-05

Family

ID=86159003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111275645.2A Pending CN116072712A (zh) 2021-10-29 2021-10-29 沟槽栅半导体器件及其制造方法

Country Status (3)

Country Link
EP (1) EP4343850A1 (zh)
CN (1) CN116072712A (zh)
WO (1) WO2023071284A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174738A (zh) * 2023-11-02 2023-12-05 苏州迈志微半导体有限公司 一种沟槽屏蔽栅mosfet器件及其制造方法和电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097378B (zh) * 2009-12-10 2013-12-04 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管的制造方法
JP6266975B2 (ja) * 2013-12-26 2018-01-24 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
CN107785438A (zh) * 2017-11-27 2018-03-09 北京品捷电子科技有限公司 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
CN112864249A (zh) * 2021-01-11 2021-05-28 江苏东海半导体科技有限公司 低栅漏电荷的沟槽型功率半导体器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174738A (zh) * 2023-11-02 2023-12-05 苏州迈志微半导体有限公司 一种沟槽屏蔽栅mosfet器件及其制造方法和电子设备

Also Published As

Publication number Publication date
WO2023071284A1 (zh) 2023-05-04
EP4343850A1 (en) 2024-03-27

Similar Documents

Publication Publication Date Title
JP4738562B2 (ja) 半導体装置の製造方法
US8748977B2 (en) Semiconductor device and method for producing same
KR101613930B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
US9018698B2 (en) Trench-based device with improved trench protection
JP2014135494A (ja) 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
US11342433B2 (en) Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
US20230378273A1 (en) Silicon carbide trench power device
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN115642088A (zh) 一种沟槽型SiC MOSFET器件结构及其制造方法
CN116072712A (zh) 沟槽栅半导体器件及其制造方法
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN114628525B (zh) 一种沟槽型SiC MOSFET器件及其制造方法
KR20010102278A (ko) 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터
US11462638B2 (en) SiC super junction trench MOSFET
US20230268432A1 (en) Manufacturing method of a semiconductor device
US20210050420A1 (en) Silicon carbide trench power device
CN113809148A (zh) 功率元件及其制造方法
US20240243181A1 (en) Trench Gate Semiconductor Device, and Manufacturing Method Thereof
US20140220758A1 (en) Method for Producing a Semiconductor Device with a Vertical Dielectric Layer
CN216389378U (zh) 一种沟槽型功率器件
CN117457746B (zh) 沟槽栅型碳化硅功率器件、其制作方法和半导体结构
CN116632041B (zh) 屏蔽栅沟槽场效应晶体管结构及其制作方法
JP2005252203A (ja) 絶縁ゲート型半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination