CN114843346B - 低阻沟槽型碳化硅晶体管及其制造方法 - Google Patents

低阻沟槽型碳化硅晶体管及其制造方法 Download PDF

Info

Publication number
CN114843346B
CN114843346B CN202210745949.9A CN202210745949A CN114843346B CN 114843346 B CN114843346 B CN 114843346B CN 202210745949 A CN202210745949 A CN 202210745949A CN 114843346 B CN114843346 B CN 114843346B
Authority
CN
China
Prior art keywords
silicon carbide
doping type
trench
epitaxial layer
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210745949.9A
Other languages
English (en)
Other versions
CN114843346A (zh
Inventor
崔京京
章剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Semiconductor Technology Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Priority to CN202210745949.9A priority Critical patent/CN114843346B/zh
Publication of CN114843346A publication Critical patent/CN114843346A/zh
Application granted granted Critical
Publication of CN114843346B publication Critical patent/CN114843346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种低阻沟槽型碳化硅晶体管及其制造方法，涉及半导体器件技术领域。低阻沟槽型碳化硅晶体管包括：第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上依次设置有第一掺杂类型的外延层；设置在外延层远离第一表面的表面上的源极金属层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构；设置在栅极沟槽结构的底部的栅极氧化层中的导电结构；设置在栅极沟槽结构靠近顶部的侧面***区域的第一掺杂类型的第一掺杂区；设置在源极金属层下方的部分阱区内的第二掺杂类型的第二掺杂区；第二掺杂区与栅极沟槽结构之间存在间隔；第一掺杂类型与第二掺杂类型相反。根据本申请实施例，能够降低导通电阻。

Description

低阻沟槽型碳化硅晶体管及其制造方法
技术领域
本申请属于半导体器件技术领域，尤其涉及一种低阻沟槽型碳化硅晶体管及其制造方法。
背景技术
功率金属氧化物半导体场效应管（Metal-Oxide-Semiconductor Field EffectTransistor，MOSFET）有三个管脚，分别为栅极（Gate）、漏极（Drain）和源极（Source）。功率MOSFET为电压型控制器件，驱动电路简单，驱动的功率小，而且开关速度快，具有高的工作频率。常用的MOSFET的结构有横向双扩散型场效应晶体管LDMOS（Lateral Double-Diffused MOS）、平面双扩散型场效应晶体管（Planar MOS）和沟槽双扩散型场效应晶体管（Trench MOS）。
现有技术通过在碳化硅晶体管的沟槽角部处采用额外的“L”型沟道，以通过电荷补偿显著缓解二氧化硅介质中的峰值电场，提高器件击穿电压。但“L”型沟道的有效长度长，尤其横向沟道部分的沟道电阻大，导致晶体管的导通电阻大。
发明内容
本申请实施例提供一种低阻沟槽型碳化硅晶体管及其制造方法，能够屏蔽“L”型沟道的横向沟道，减少晶体管的导通电阻。
第一方面，本申请实施例提供一种低阻沟槽型碳化硅晶体管，包括：
第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上依次设置有第一掺杂类型的外延层；
设置在外延层远离第一表面的表面上的源极金属层；
设置在外延层内的第二掺杂类型的阱区；
设置在阱区内的栅极沟槽结构；
设置在栅极沟槽结构的底部的栅极氧化层中的导电结构；
设置在栅极沟槽结构靠近顶部的侧面***区域的第一掺杂类型的第一掺杂区；
设置在源极金属层下方的部分阱区内的第二掺杂类型的第二掺杂区；第二掺杂区与栅极沟槽结构之间存在间隔；
第一掺杂类型与第二掺杂类型相反。
在一些可选的实施方式中，低阻沟槽型碳化硅晶体管还包括：
设置在栅极沟槽结构的角部处的第一掺杂类型的第三掺杂区；
导电结构与第三掺杂区之间均形成欧姆接触，导电结构还与外延层之间形成欧姆接触；
导电结构还与阱区之间均形成高电阻接触。
在一些可选的实施方式中，第三掺杂区在与垂直于碳化硅衬底方向上的长度大于或等于位于栅极沟槽结构的底部的栅极氧化层的厚度。
在一些可选的实施方式中，低阻沟槽型碳化硅晶体管还包括：
设置在导电结构与阱区之间的氧化层。
在一些可选的实施方式中，相邻两个阱区在平行于碳化硅衬底方向上的距离小于或等于预设距离。
在一些可选的实施方式中，碳化硅衬底还包括与第一表面相对的第二表面，第二表面设置有漏极结构。
第二方面，本申请实施例提供了一种低阻沟槽型碳化硅晶体管制造方法，方法包括：
提供第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；
在外延层远离第一表面的表面上形成第二掺杂类型的阱区；
在外延层远离第一表面的表面形成埋置在阱区内部的第一掺杂类型的第一掺杂区以及第二掺杂类型的第二掺杂区；
在外延层形成沟槽结构；
在沟槽结构的底部的栅极氧化层中形成导电结构；
在沟槽结构内形成栅极沟槽结构，以及在外延层的表面形成源极金属层。
在一些可选的实施方式中，在外延层远离第一表面的表面上形成第二掺杂类型的阱区之后，还包括：
在沟槽结构的角部处形成第一掺杂类型的第三掺杂区。
在一些可选的实施方式中，第三掺杂区在与垂直于碳化硅衬底方向上的长度大于或等于位于栅极沟槽结构的底部的栅极氧化层的厚度。
在一些可选的实施方式中，在沟槽结构的底部的栅极氧化层中形成导电结构之前，还包括：
在阱区的预设区域形成氧化层。
本申请实施例提供一种低阻沟槽型碳化硅晶体管，低阻沟槽型碳化硅晶体管包括：形成于外延层表面的源极金属层，内置于外延层内的阱区、栅极沟槽结构、导电结构、第一掺杂区和第二掺杂区。通过在栅极沟槽结构的底部的栅极氧化层设置导电结构，利用导电结构优良的导电性，能够屏蔽“L”型沟道的横向沟道，减少晶体管的导通电阻。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的低阻沟槽型碳化硅晶体管的实施例的一种结构示意图；
图2是本申请提供的低阻沟槽型碳化硅晶体管的实施例的另一种结构示意图；
图3是本申请提供的低阻沟槽栅晶体管制造方法的实施例的流程示意图；
图4是本申请提供的碳化硅衬底的截面结构示意图；
图5是本申请提供的形成阱区的截面结构示意图；
图6是本申请提供的形成第一掺杂区和第二掺杂区的截面结构示意图；
图7是本申请提供的形成沟槽结构的截面结构示意图；
图8是本申请提供的形成导电结构的截面结构示意图；
图9是本申请提供的形成栅极沟槽结构和源极金属层的截面结构示意图；
图10是本申请提供的形成漏极结构的截面结构示意图。
附图元件符号说明：
1：碳化硅衬底；11：第一表面；12：第二表面。
2：外延层；21：源极金属层；22：阱区；23：栅极沟槽结构；231：栅极层；232：栅极氧化层；24：导电结构；25：第一掺杂区；26：第二掺杂区；27：第三掺杂区；28：氧化层；29：沟槽结构。
3：漏极结构。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了解决现有技术问题，本申请实施例提供了一种低阻沟槽型碳化硅晶体管及其制造方法。下面首先对本申请实施例所提供的低阻沟槽型碳化硅晶体管进行介绍。
图1示出了本申请提供的低阻沟槽型碳化硅晶体管的实施例的一种结构示意图。
如图1所示，本申请实施例提供的低阻沟槽型碳化硅晶体管，可以包括：
第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面，第一表面上依次设置有第一掺杂类型的外延层；
设置在外延层远离第一表面的表面上的源极金属层；
设置在外延层内的第二掺杂类型的阱区；
设置在阱区内的栅极沟槽结构；
设置在栅极沟槽结构的底部的栅极氧化层中的导电结构；
设置在栅极沟槽结构靠近顶部的侧面***区域的第一掺杂类型的第一掺杂区；
设置在源极金属层下方的部分阱区内的第二掺杂类型的第二掺杂区；第二掺杂区与栅极沟槽结构之间存在间隔；
第一掺杂类型与第二掺杂类型相反。
本申请实施例提供一种低阻沟槽型碳化硅晶体管，低阻沟槽型碳化硅晶体管包括：形成于外延层表面的源极金属层，内置于外延层内的阱区、栅极沟槽结构、导电结构、第一掺杂区和第二掺杂区。通过在栅极沟槽结构的底部的栅极氧化层中设置导电结构，利用导电结构优良的导电性，能够屏蔽“L”型沟道的横向沟道，减少晶体管的导通电阻。
在本实施例中，第一掺杂类型可以为N型，第二掺杂类型可以为P型。第一掺杂类型的碳化硅衬底1可以为N型的碳化硅衬底；第一掺杂类型的外延层2可以为N型的外延层；第二掺杂类型的阱区22可以为P型的阱区；第一掺杂类型的第一掺杂区25可以为N型的第一掺杂区；第二掺杂类型的第二掺杂区26可以为P型的第二掺杂区。
外延层2可以为至少一个外延层。外延层2可以由碳化硅等至少一种半导体材料形成。本实施例以外延层2为碳化硅外延层为例，碳化硅可以具有比硅宽的带隙，因此与硅相比在高温下也能保持稳定性；另外，因为碳化硅的击穿电场高于硅的击穿电场，因此碳化硅与硅相比在高压下也可以稳定地操作。
作为一个示例，本实施例的图1以导电结构24位于栅极沟槽结构23的底部的栅极氧化层232的下表面为例，导电结构24的位置还可以设置于栅极沟槽结构23的底部的栅极氧化层232的上表面，或者还可以设置于栅极沟槽结构23的底部的栅极氧化层232的上表面与下表面之间的中间位置等等，即，导电结构24的位置可以根据实际情况设定，在此不做限定。
在一些可选的实施方式中，由于栅极沟槽结构23的底部的栅极氧化层232中设置有导电结构24，能够屏蔽“L”型沟道的横向沟道，不需要考虑横向沟道开启电压的大小问题，因此能够将栅极沟槽结构23的底部的栅极氧化层232设置得更厚，以提高低阻沟槽型碳化硅晶体管栅极氧化层的耐击穿能力和长期可靠性。
在一些可选的实施方式中，碳化硅衬底1还可以包括与第一表面11相对的第二表面12，第二表面12设置有漏极结构。
在一些可选的实施方式中，导电结构24可以为金属结构，利用金属结构优良的导电特性，能够屏蔽“L”型沟道的横向沟道，减少晶体管的导通电阻。在另一些可选的实施方式中，导电结构24也可以为其他能够导电的结构。
在一些可选的实施方式中，低阻沟槽型碳化硅晶体管，还可以包括：
设置在栅极沟槽结构23的角部处的第一掺杂类型的第三掺杂区27；
导电结构24与第三掺杂区27之间均形成欧姆接触，导电结构24还与外延层2之间形成欧姆接触；
导电结构24还与阱区22之间均形成高电阻接触。
在本实施例中，第一掺杂类型的第三掺杂区27可以为N型的第三掺杂区。本实施例以第三掺杂区27的形状为矩形为例，第三掺杂区27的形状也可以为包裹在栅极沟槽结构23的角部处的“L”型等。在实际应用中，第三掺杂区27的形状可以根据实际情况设定，在此不做限定。
具体地，利用碳化硅材料形成欧姆接触的特点，相同高温条件下，金属结构可以与接触的N型掺杂区形成欧姆接触，还可以与接触的P型掺杂区形成高电阻的特性，导电结构24可以与第三掺杂区27之间均形成欧姆接触（图未示），导电结构24还可以与阱区22之间均形成高电阻接触。
在正向导通模式下，电子可以从第一掺杂区25依次通过低阻沟槽型碳化硅晶体管的垂直沟道（图未示）、第三掺杂区27、金属结构和外延层流至漏极结构。在反向模式下，空穴依次通过阱区22、外延层2流至漏极结构。
在一些可选的实施方式中，第三掺杂区27在与垂直于碳化硅衬底1方向上的长度大于或等于位于栅极沟槽结构23的底部的栅极氧化层232的厚度。
由于在第三掺杂区27在与垂直于碳化硅衬底1方向上的长度小于位于栅极沟槽结构23的底部的栅极氧化层232的厚度的情况下，短沟道沟槽型碳化硅晶体管的垂直沟道的开启电压和水平沟道的开启电压会发生变化，甚至会导致沟道中断。因此，第三掺杂区27在与垂直于碳化硅衬底1方向上的长度需要大于或等于位于栅极沟槽结构23的底部的栅极氧化层232的厚度。
在一些可选的实施方式中，如图2所示，低阻沟槽型碳化硅晶体管还可以包括：
设置在导电结构24与阱区22之间的氧化层28。
在一些可选的实施方式中，相邻两个阱区22在平行于碳化硅衬底1方向上的距离小于或等于预设距离。
在本实施例中，预设距离可以根据实际情况设定，在此不做限定，可以理解的是，预设距离越小，低阻沟槽型碳化硅晶体管的耐击穿能力越强。
具体地，相邻两个阱区22在平行于碳化硅衬底1方向上的距离小于或等于预设距离，即，相邻两个阱区22在平行于碳化硅衬底1方向上的距离较短，可以形成明显的夹断势垒，能够减少导电结构24在碳化硅MOSFET正向阻断时电势的升高，也即是减少第三掺杂区27电势的升高，进而减少栅极氧化层232承受的电压力，同时也减少垂直沟道发生穿通击穿的风险。即使导电结构24与外延层2之间形成欧姆接触，为纯阻性结构，也可以在碳化硅MOSFET正向阻断时不成为电流泄漏通道。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，碳化硅衬底1不限于N型，也可以为P型。当碳化硅衬底1为P型时，相应地，外延层2、阱区22、第一掺杂区25和第二掺杂区26等结构的导电类型也要发生变化。
基于上述实施例提供的低电阻沟槽型碳化硅晶体管，本申请还提供了低电阻沟槽型碳化硅晶体管制造方法。以下将对低电阻沟槽型碳化硅晶体管制造方法进行说明。
图3示出了本申请提供的低阻沟槽栅晶体管制造方法的实施例的流程示意图。
如图3所示，低阻沟槽栅晶体管制造方法，可以包括步骤S310至S360。请一并参阅图4至图10，图4至图10是本申请提供的低电阻沟槽型碳化硅晶体管制造方法一系列制程对应的截面结构示意图。
S310、提供第一掺杂类型的碳化硅衬底1，碳化硅衬底1包括第一表面11，第一表面11上设置有第一掺杂类型的外延层2。
在本实施例中，第一掺杂类型的碳化硅衬底1为N型的碳化硅衬底1。
如图4所示，在一些可选的实施方式中，首先提供N型的碳化硅衬底1，然后在碳化硅衬底1上进行外延，形成N型的外延层2。
S320、在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区22。
在本实施例中，第二掺杂类型的阱区22为P型的阱区。
在一些可选的实施方式中，如图2所示，在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区22之后，还包括：
在沟槽结构29的角部处形成第一掺杂类型的第三掺杂区27。
作为一个示例，在沟槽结构29的角部处形成第一掺杂类型的第三掺杂区27，可以包括：
在沟槽结构29的角部处进行第一掺杂类型的离子掺杂，以形成第一掺杂类型的第三掺杂区27。
示例性地，第三掺杂区27在与垂直于碳化硅衬底1方向上的长度大于或等于位于栅极沟槽结构23的底部的栅极氧化层232的厚度。
如图5所示，在一些可选的实施方式中，在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区22，可以包括：
在外延层2远离第一表面11的表面上进行P型的离子掺杂，形成P型的阱区22。
在一些可选的实施方式中，相邻两个阱区22在平行于碳化硅衬底1方向上的距离小于或等于预设距离。
S330、在外延层2远离第一表面11的表面形成埋置在阱区22内部的第一掺杂类型的第一掺杂区25以及第二掺杂类型的第二掺杂区26。
在本实施例中，第一掺杂类型的第一掺杂区25可以为N型掺杂区，第二掺杂类型的第二掺杂区26可以为P型的第二掺杂区26。
如图6所示，在外延层2远离第一表面11的表面形成埋置在阱区22内部的第一掺杂类型的第一掺杂区25以及第二掺杂类型的第二掺杂区26可以包括：
在外延层2远离第一表面11的表面上进行第一掺杂类型的离子掺杂，形成埋置在阱区22内部的第一掺杂区25；
在外延层2远离第一表面11的表面上进行第二掺杂类型的离子掺杂，形成埋置在阱区22内部的第二掺杂区26。
S340、在外延层2形成沟槽结构29。
如图7所示，在外延层2形成沟槽结构29，可以包括：
在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2形成沟槽结构29。
在一些可选的实施方式中，在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2形成沟槽结构29，可以包括：
利用掩模板在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2形成沟槽结构29。
S350、在沟槽结构29的底部的栅极氧化层232中形成导电结构24。
如图8所示，在导电结构24为金属结构的情况下，在沟槽结构29的底部的栅极氧化层232中形成导电结构24，可以包括：
在沟槽结构29的内表面进行氧化，得到内表面氧化层；
去除目标区域内的内表面氧化层；
在目标区域内填充金属材料，以形成金属结构。
目标区域可以为沟槽结构29底部的部分或全部栅极氧化层232区域。
作为一个示例，导电结构24与第三掺杂区27之间均形成欧姆接触，导电结构24还与外延层2之间形成欧姆接触；导电结构24还与阱区22之间均形成高电阻接触。
在一些可选的实施方式中，如图2所示，在沟槽结构29底部的栅极氧化层232形成导电结构24之前，还包括：
在阱区22的预设区域形成氧化层28。
示例性地，预设区域可以为沟槽结构29底面与阱区22接触的区域。
S360、在沟槽结构内形成栅极沟槽结构，以及在外延层的表面形成源极金属层。
如图9所示，在沟槽结构29内形成栅极沟槽结构23，以及在外延层2的表面形成源极金属层21，可以包括：
在沟槽结构29内形成栅极氧化层232和栅极层231，以形成栅极沟槽结构23；
在外延层2的表面填充金属材料，以形成源极金属层21。
在一些可选的实施方式中，如图10所示，碳化硅衬底1还包括与第一表面11相对的第二表面12，第二表面12设置有漏极结构3。
作为一个示例，N型的掺杂离子可以为氮离子和磷离子；P型的掺杂离子可以为硼离子和铝离子。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，碳化硅衬底1不限于N型，也可以为P型。当碳化硅衬底1为P型时，相应地，外延层2、阱区22、第一掺杂区25和第二掺杂区26等结构的导电类型也要发生变化。
关于上述实施例中的低电阻沟槽型碳化硅晶体管制造方法，其中各个结构以及有益效果已经在有关该低电阻沟槽型碳化硅晶体管的实施例中进行了详细描述，此处将不做详细阐述说明。
以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的***、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (8)

1.一种低阻沟槽型碳化硅晶体管，其特征在于，包括：
第一掺杂类型的碳化硅衬底，所述碳化硅衬底包括第一表面，所述第一表面上依次设置有所述第一掺杂类型的外延层；
设置在所述外延层远离所述第一表面的表面上的源极金属层；
设置在所述外延层内的第二掺杂类型的阱区；
设置在所述阱区内的栅极沟槽结构；
设置在所述栅极沟槽结构的底部的栅极氧化层中的导电结构；
设置在所述栅极沟槽结构靠近顶部的侧面***区域的第一掺杂类型的第一掺杂区；
设置在所述源极金属层下方的部分所述阱区内的第二掺杂类型的第二掺杂区；所述第二掺杂区与所述栅极沟槽结构之间存在间隔；
所述第一掺杂类型与所述第二掺杂类型相反；
设置在所述栅极沟槽结构的角部处的所述第一掺杂类型的第三掺杂区；
所述导电结构与所述第三掺杂区之间均形成欧姆接触，所述导电结构还与所述外延层之间形成欧姆接触；
所述导电结构还与所述阱区之间均形成高电阻接触。
2.根据权利要求1所述的低阻沟槽型碳化硅晶体管，其特征在于，所述第三掺杂区在与垂直于所述碳化硅衬底方向上的长度大于或等于位于所述栅极沟槽结构的底部的栅极氧化层的厚度。
3.根据权利要求1所述的低阻沟槽型碳化硅晶体管，其特征在于，还包括：
设置在所述导电结构与所述阱区之间的氧化层。
4.根据权利要求1-3中任一项所述的低阻沟槽型碳化硅晶体管，其特征在于，相邻两个所述阱区在平行于所述碳化硅衬底方向上的距离小于或等于预设距离。
5.根据权利要求1-3中任一项所述的低阻沟槽型碳化硅晶体管，其特征在于，所述碳化硅衬底还包括与所述第一表面相对的第二表面，所述第二表面设置有漏极结构。
6.一种低阻沟槽型碳化硅晶体管制造方法，其特征在于，包括：
提供第一掺杂类型的碳化硅衬底，所述碳化硅衬底包括第一表面，所述第一表面上设置有所述第一掺杂类型的外延层；
在所述外延层远离所述第一表面的表面上形成第二掺杂类型的阱区；
在所述外延层远离所述第一表面的表面形成埋置在所述阱区内部的所述第一掺杂类型的第一掺杂区以及所述第二掺杂类型的第二掺杂区；
在所述外延层形成沟槽结构；
在所述沟槽结构的底部的栅极氧化层中形成导电结构；
在所述沟槽结构内形成栅极沟槽结构，以及在所述外延层的表面形成源极金属层；
所述在所述外延层远离所述第一表面的表面上形成第二掺杂类型的阱区之后，还包括：
在所述沟槽结构的角部处形成所述第一掺杂类型的第三掺杂区；
所述导电结构与所述第三掺杂区之间均形成欧姆接触，所述导电结构还与所述外延层之间形成欧姆接触；
所述导电结构还与所述阱区之间均形成高电阻接触。
7.根据权利要求6所述的低阻沟槽型碳化硅晶体管制造方法，其特征在于，所述第三掺杂区在与垂直于所述碳化硅衬底方向上的长度大于或等于位于所述栅极沟槽结构的底部的栅极氧化层的厚度。
8.根据权利要求6-7中任一项所述的低阻沟槽型碳化硅晶体管制造方法，其特征在于，所述在所述沟槽结构的底部的栅极氧化层中形成导电结构之前，还包括：
在所述阱区的预设区域形成氧化层。
CN202210745949.9A 2022-06-29 2022-06-29 低阻沟槽型碳化硅晶体管及其制造方法 Active CN114843346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210745949.9A CN114843346B (zh) 2022-06-29 2022-06-29 低阻沟槽型碳化硅晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210745949.9A CN114843346B (zh) 2022-06-29 2022-06-29 低阻沟槽型碳化硅晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN114843346A CN114843346A (zh) 2022-08-02
CN114843346B true CN114843346B (zh) 2022-09-20

Family

ID=82573685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210745949.9A Active CN114843346B (zh) 2022-06-29 2022-06-29 低阻沟槽型碳化硅晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN114843346B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101592B (zh) * 2022-08-25 2022-11-08 北京中科新微特科技开发股份有限公司 沟槽型晶体管及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040652A (ja) * 2008-08-01 2010-02-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN103840000A (zh) * 2012-11-23 2014-06-04 茂达电子股份有限公司 具有低密勒电容的金氧半场效应晶体管器件及其制作方法
CN110176498A (zh) * 2019-04-30 2019-08-27 东南大学 一种低导通电阻的沟槽碳化硅功率器件及其制造方法
CN110190127A (zh) * 2019-05-29 2019-08-30 陕西半导体先导技术中心有限公司 一种具有l型掩蔽层结构的碳化硅mosfet器件
CN209328904U (zh) * 2018-12-26 2019-08-30 瑞能半导体科技股份有限公司 半导体器件
CN111668312A (zh) * 2020-06-15 2020-09-15 东南大学 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN114141874A (zh) * 2020-09-03 2022-03-04 现代摩比斯株式会社 功率半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090274A1 (en) * 2008-10-10 2010-04-15 Force Mos Technology Co. Ltd. Trench mosfet with shallow trench contact
US8252648B2 (en) * 2010-06-29 2012-08-28 Alpha & Omega Semiconductor, Inc. Power MOSFET device with self-aligned integrated Schottky and its manufacturing method
JP7326725B2 (ja) * 2018-11-08 2023-08-16 富士電機株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040652A (ja) * 2008-08-01 2010-02-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN103840000A (zh) * 2012-11-23 2014-06-04 茂达电子股份有限公司 具有低密勒电容的金氧半场效应晶体管器件及其制作方法
CN209328904U (zh) * 2018-12-26 2019-08-30 瑞能半导体科技股份有限公司 半导体器件
CN110176498A (zh) * 2019-04-30 2019-08-27 东南大学 一种低导通电阻的沟槽碳化硅功率器件及其制造方法
CN110190127A (zh) * 2019-05-29 2019-08-30 陕西半导体先导技术中心有限公司 一种具有l型掩蔽层结构的碳化硅mosfet器件
CN111668312A (zh) * 2020-06-15 2020-09-15 东南大学 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN114141874A (zh) * 2020-09-03 2022-03-04 现代摩比斯株式会社 功率半导体器件及其制造方法

Also Published As

Publication number Publication date
CN114843346A (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
JP2013125827A (ja) 半導体装置およびその製造方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN104779289A (zh) 半导体装置
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
US9184278B2 (en) Planar vertical DMOS transistor with a conductive spacer structure as gate
CN114823910B (zh) 短沟道沟槽型碳化硅晶体管及其制造方法
US9178054B2 (en) Planar vertical DMOS transistor with reduced gate charge
JP2012089824A (ja) 半導体素子およびその製造方法
CN114843346B (zh) 低阻沟槽型碳化硅晶体管及其制造方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
JP2020004876A (ja) 炭化珪素半導体装置
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN112331558A (zh) Ldmos晶体管及其制造方法
CN115101592B (zh) 沟槽型晶体管及其制造方法
CN108365010B (zh) 一种具有超结结构的vdmos器件及其制作方法
CN113410299A (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN114725219B (zh) 碳化硅沟槽栅晶体管及其制造方法
CN113410300B (zh) 一种高耐压的p沟道LDMOS器件及其制备方法
WO2023125145A1 (zh) 具有结型场板的dmos器件及其制造方法
KR102251761B1 (ko) 전력 반도체 소자
CN116581149B (zh) 具有夹层的双沟槽SiC MOSFET元胞结构、器件及制备方法
CN113410298B (zh) 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法
CN116598347B (zh) 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法
US20240047563A1 (en) Semiconductor device
TWI835594B (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant