CN116207156A - 沟槽型mosfet及其制造方法 - Google Patents

沟槽型mosfet及其制造方法 Download PDF

Info

Publication number
CN116207156A
CN116207156A CN202310436210.4A CN202310436210A CN116207156A CN 116207156 A CN116207156 A CN 116207156A CN 202310436210 A CN202310436210 A CN 202310436210A CN 116207156 A CN116207156 A CN 116207156A
Authority
CN
China
Prior art keywords
gate oxide
layer
oxide layer
trench structure
doping type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310436210.4A
Other languages
English (en)
Inventor
龚雪芹
张彦飞
刘梦新
温霄霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Xinweite Science & Technology Development Co ltd
Original Assignee
Beijing Zhongke Xinweite Science & Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Xinweite Science & Technology Development Co ltd filed Critical Beijing Zhongke Xinweite Science & Technology Development Co ltd
Priority to CN202310436210.4A priority Critical patent/CN116207156A/zh
Publication of CN116207156A publication Critical patent/CN116207156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种沟槽型MOSFET及其制造方法，涉及半导体技术领域。沟槽型MOSFET包括：第一掺杂类型的衬底，衬底的第一表面上设置有第一掺杂类型的外延层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构，栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，且与栅极沟槽结构的侧部栅氧化层不接触；设置在外延层内，且与栅极沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区。根据本申请实施例，能够提高沟槽型MOSFET器件的耐压能力，并且能够降低栅漏电容，减少开关损耗。

Description

沟槽型MOSFET及其制造方法
技术领域
本申请属于半导体器件领域，尤其涉及一种沟槽型MOSFET及其制造方法。
背景技术
在功率半导体领域内，沟槽型金属氧化物半导体场效应MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET）由于元胞尺寸小，可以实现低电阻、大电流，在低压领域内迅速发展起来。
相关技术中，栅极沟槽结构的底部角部处为直角，因此栅极沟槽结构的底部角部处容易出现高电场，进而栅极沟槽结构内的栅极氧化层容易被击穿，从而导致沟槽型MOSFET器件的功能失效，即，沟槽型MOSFET器件的耐压能力差。
发明内容
本申请实施例提供一种沟槽型MOSFET及其制造方法，能够提高沟槽型MOSFET器件的耐压能力，并且能够降低栅漏电容，减少开关损耗。
第一方面，本申请实施例提供一种沟槽型MOSFET，包括：
第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；
设置在外延层内的第二掺杂类型的阱区；
设置在阱区内的栅极沟槽结构，栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，且与栅极沟槽结构的侧部栅氧化层不接触；
设置在外延层内，且与栅极沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区；
第一掺杂类型与第二掺杂类型相反。
在一些可选的实施方式中，在垂直于第一表面的方向上，底部栅氧化层的横截面呈“凸”形。
在一些可选的实施方式中，沟槽型MOSFET还包括：
设置在阱区远离第一表面的表面上，且与栅极沟槽结构接触的第一掺杂类型的第二掺杂区；
设置在阱区内，且与栅极沟槽结构间隔的第二掺杂类型的第三掺杂区。
在一些可选的实施方式中，沟槽型MOSFET，还包括：
与相邻两个第二掺杂区、相邻两个第三掺杂区均接触设置的源极金属区。
在一些可选的实施方式中，衬底还包括与第一表面相对的第二表面，第二表面设置有漏极结构。
第二方面，本申请实施例提供了一种沟槽型MOSFET制造方法，包括：
提供第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；
在外延层远离第一表面的表面上形成第二掺杂类型的阱区；
在阱区内形成栅极沟槽结构，并在外延层内形成与栅极沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区，栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，且与栅极沟槽结构的侧部栅氧化层不接触。
在一些可选的实施方式中，在阱区内形成栅极沟槽结构，并在外延层内形成与栅极沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区，包括：
在阱区远离第一表面的表面上形成第一过渡层；
在第一过渡层远离第一表面的表面上形成第一硬掩膜层；
在阱区内形成沟槽结构；
在沟槽结构的表面上形成第二过渡层；
在第二过渡层远离第一表面的表面上和第一硬掩膜层远离第一表面的表面上分别形成第二硬掩膜层；
刻蚀沟槽结构底部的第二硬掩膜层；
在沟槽结构内形成第二底部栅氧化层；
刻蚀全部第一硬掩膜层和全部第二硬掩膜层；
在外延层内形成与沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区；
去除全部第一过渡层和全部第二过渡层，在沟槽结构内形成第一底部栅氧化层和侧部栅氧化层；
在沟槽结构内形成栅极。
在一些可选的实施方式中，在垂直于第一表面的方向上，底部栅氧化层的横截面呈“凸”形。
在一些可选的实施方式中，在沟槽结构内形成栅极之后，方法还包括：
形成连接两个相邻第二掺杂区，且与第三掺杂区接触的源极金属区。
在一些可选的实施方式中，在垂直于第一表面的方向上，阱区的长度小于栅极沟槽结构的长度。
根据本申请实施例提供的沟槽型MOSFET及其制造方法，该沟槽型MOSFET包括设置在外延层内的阱区、栅极沟槽结构和第一掺杂区。一方面，栅极沟槽结构的底部角部处接触设置有第二掺杂类型的第一掺杂区，当沟槽型MOSFET器件处于反向偏压状态时，第二掺杂类型的第一掺杂区能够改善栅极沟槽结构的底部角部处电场集中的问题，进而提高栅极氧化层的可靠性，从而提高沟槽型MOSFET器件的耐压能力。另一方面，栅极沟槽结构的底部氧化层可包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，也就是说增加了部分第一底部栅氧化层的厚度，能够有效降低栅漏电容（即栅极与漏极之间的电容），减少开关损耗。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的沟槽型MOSFET的一种结构示意图；
图2是本申请实施例提供的沟槽型MOSFET制造方法的流程示意图；
图3是本申请实施例提供的衬底的一种截面结构示意图；
图4是本申请实施例提供的形成阱区的一种截面结构示意图；
图5是本申请实施例提供的形成第一过渡层的一种截面结构示意图；
图6是本申请实施例提供的形成第一硬掩膜层的一种截面结构示意图；
图7是本申请实施例提供的形成沟槽结构的一种截面结构示意图；
图8是本申请实施例提供的形成第二过渡层的一种截面结构示意图；
图9是本申请实施例提供的形成第二硬掩膜层的一种截面结构示意图；
图10是本申请实施例提供的形成第二底部栅氧化层的一种截面结构示意图；
图11是本申请实施例提供的形成第一掺杂区的一种截面结构示意图；
图12是本申请实施例提供的形成氧化层、第一底部栅氧化层和侧部栅氧化层的一种截面结构示意图；
图13是本申请实施例提供的形成栅极沟槽结构和第二掺杂区一种截面结构示意图；
图14是本申请实施例提供的形成第三掺杂区的一种截面结构示意图；
图15是本申请提供的形成源极金属区的截面结构示意图。
附图元件符号说明：
1、衬底；11、第一表面；12、第二表面；
2、外延层；21、氧化层；22、接触孔；
3、阱区；
4、栅极沟槽结构；41、底部栅氧化层；411、第一底部栅氧化层；412、第二底部栅氧化层；42、侧部栅氧化层；43、栅极；44、隔离介质层；45、沟槽结构；46、第一过渡层；47、第一硬掩膜层；48、第二过渡层；49、第二硬掩膜层；
5、第一掺杂区；
6、第二掺杂区；
7、第三掺杂区；
8、源极金属层；
9、漏极结构。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
经发明人大量研究发现，相关技术中通过增加P型阱区的深度（即形成深P型阱区），以使P型阱区的深度大于栅极沟槽结构的深度，并使得P型阱区能够包裹住栅极沟槽结构的底部角部处，虽然能够降低栅极沟槽结构的底部角部处的电场强度，从而有效保护栅极沟槽结构的底部角部处。但是深P型阱区的形成位置不易控制，而且形成了结型场效应MOSFET（Junction Field Effect Transistor，JFET），增加了MOSFET器件的电阻。
此外，相关技术中还通过在栅极沟槽结构的底部引用多个不同掺杂浓度的P型屏蔽区域，来降低栅极沟槽结构的角部处的电场强度。但是，注入多个不同掺杂浓度的P型屏蔽区域的实现工艺难度高，而且增加了MOSFET器件的电阻。
为了解决现有技术中沟槽型MOSFET器件的耐压能力差的问题，本申请实施例提供了一种沟槽型MOSFET及其制造方法。下面首先对本申请实施例所提供的沟槽型MOSFET进行介绍。
图1示出了本申请实施例提供的一种沟槽型MOSFET的结构示意图。
如图1所示，本申请实施例提供的沟槽型MOSFET可以包括：
第一掺杂类型的衬底1，衬底1包括第一表面11，第一表面11上设置有第一掺杂类型的外延层2。
衬底1可以为硅衬底、碳化硅衬底、III-V族化合物衬底、锗（SiGe）衬底和epi-衬底（磊晶硅衬底，epi-substrate）中的至少一种，在此不做限定。
在一些可选的实施方式中，衬底1还可以包括与第一表面11相对的第二表面12，第二表面12可设置有漏极结构9。
在本实施例中，第一掺杂类型可以为N型。
第一掺杂类型的衬底1可以为N型的衬底1，第一表面11上可以设置有N型的外延层2。
外延层2的电阻率可以根据器件的结构和击穿电压来选取，一般击穿电压为100V～200V的器件所对应的外延层2电阻率为0.3欧姆•厘米～3欧姆•厘米，外延层2的厚度可以按照MOSFET器件的击穿电压选取，电压越高，外延层2的厚度越大。
设置在外延层2内的第二掺杂类型的阱区3。
在本实施例中，第二掺杂类型的阱区3可以为P型阱区。
在垂直于第一表面11的方向上，阱区3的横截面可以呈矩形，也可以呈其他规则图形或不规则图形，在此不做限定。
第一掺杂类型与第二掺杂类型相反，可以理解为，第一掺杂类型为N型或P型中的一者，第二掺杂类型为N型或P型中的另一者。示例性地，在第一掺杂类型为N型的情况下，第二掺杂类型可以为P型；在第一掺杂类型为P型的情况下，第二掺杂类型可以为N型。
设置在阱区3内的栅极沟槽结构4，栅极沟槽结构4的底部栅氧化层41可包括第一底部栅氧化层411和与第一底部栅氧化层411接触设置的第二底部栅氧化层412，第二底部栅氧化层412设置在第一底部栅氧化层411远离第一表面11的一侧，且与栅极沟槽结构4的侧部栅氧化层42不接触。
在本实施例中，栅极沟槽结构4的底部氧化层可包括第一底部栅氧化层411和与第一底部栅氧化层411接触设置的第二底部栅氧化层412，第二底部栅氧化层412设置在第一底部栅氧化层411远离第一表面11的一侧，也就是说增加了部分第一底部栅氧化层411的厚度，能够有效降低栅漏电容（即栅极43与漏极之间的耦合电容），减少开关损耗。
栅极沟槽结构4可包括底部栅氧化层41、侧部栅氧化层42和栅极43。栅极43设置在底部栅氧化层41、侧部栅氧化层42和隔离介质层44围成的区域内，且栅极43与底部栅氧化层41、侧部栅氧化层42和隔离介质层44均接触设置。隔离介质层44用来隔离栅极43与源极金属层8。
底部栅氧化层41、侧部栅氧化层42和隔离介质层44的材料可以均包括氧化硅等氧化物。栅极43的材料可包括多晶硅。
在一些可选的实施方式中，在垂直于第一表面11的方向上，底部栅氧化层41的横截面可以呈“凸”形。也就是说中间部分的底部栅氧化层41的厚度大于两侧部分的底部栅氧化层41的厚度，即，增加了部分第一底部栅氧化层411的厚度，能够有效降低栅漏电容（即栅极43与漏极之间的电容），减少开关损耗。
在另一些可选的实施方式中，在垂直于第一表面11的方向上，底部栅氧化层41的横截面也可以呈其他形状，只要保证中间部分的底部栅氧化层41的厚度大于两侧部分的底部栅氧化层41的厚度即可。
设置在外延层2内，且与栅极沟槽结构4的底部角部处接触的第二掺杂类型的第一掺杂区5。
在本实施例中，栅极沟槽结构4的底部角部处接触设置有第二掺杂类型的第一掺杂区5，一方面，当沟槽型MOSFET器件处于反向偏压状态时，第二掺杂类型的第一掺杂区5能够改善栅极沟槽结构4的底部角部处电场集中的问题，进而提高栅极43氧化层的可靠性，从而提高沟槽型MOSFET器件的耐压能力；另一方面，无需注入多个不同掺杂浓度的P型屏蔽区域，降低MOSFET器件的实现工艺难度和MOSFET器件的电阻。
第二掺杂类型的第一掺杂区5可以为P型的第一掺杂区5。
示例性地，在同一栅极沟槽结构4的两个底部角部处均设置有P型的第一掺杂区5，且在垂直于第一表面11的方向上，第一掺杂区5的横截面可以为扇形，也可以为其他形状，在此不做限定。
值得注意的是，第一掺杂区5能够包裹栅极沟槽结构4的至少部分底部角部处。当第一掺杂区5能够包裹栅极沟槽结构4的全部底部角部处，能够更好地改善栅极沟槽结构4的底部角部处电场集中的问题，从而更好地提高沟槽型MOSFET器件的耐压能力。
在一些可选的实施方式中，在垂直于第一表面11的方向上，阱区3的长度可以小于栅极沟槽结构4的长度。
在本实施例中，在第二掺杂类型的第一掺杂区5可以改善栅极沟槽结构4的底部角部处电场集中的问题，提高栅极43氧化层的可靠性的基础上，无需进一步增加阱区3在垂直于第一表面11的方向上的长度，进而无需形成深P型阱区3，从而降低了P型阱区3的形成难度和MOSFET器件的电阻。
在垂直于第一表面11的方向上，阱区3的长度可以理解为阱区3的深度，栅极沟槽结构4的长度可以理解为栅极沟槽结构4的深度。
在另一些可选的实施方式中，在垂直于第一表面11的方向上，阱区3的长度可以大于栅极沟槽结构4的长度。
在一些可选的实施方式中，沟槽型MOSFET还可以包括：
设置在阱区3远离第一表面11的表面上，且与栅极沟槽结构4接触的第一掺杂类型的第二掺杂区6；
设置在阱区3内，且与栅极沟槽结构4间隔的第二掺杂类型的第三掺杂区7。
在本实施方式中，第一掺杂类型的第二掺杂区6可以为N型的第二掺杂区6，N型的第二掺杂区6可以理解为N型的重掺杂区域（NSD）。第二掺杂类型的第三掺杂区7可以为P型的第三掺杂区7。P型的第三掺杂区7可以理解为P型的重掺杂区域（PSD）。
在一些可选的实施方式中，沟槽型MOSFET，还可以包括：
与相邻两个第二掺杂区6、相邻两个第三掺杂区7均接触设置的源极金属层8。
在本实施例中，源极金属层8可用于连接两个相邻的第三掺杂区7。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，衬底1不限于N型，也可以为P型。当衬底1为P型时，相应地，外延层2、阱区3、第一掺杂区5和第二掺杂区6等结构的掺杂类型也要发生变化。
基于上述实施例提供的沟槽型MOSFET，本申请还提供了沟槽型MOSFET制造方法。以下将对沟槽型MOSFET制造方法进行说明。
图2示出了本申请提供的沟槽型MOSFET制造方法的实施例的流程示意图。
如图2所示，沟槽型MOSFET制造方法可以包括S210至S230。请一并参阅图3至图15，图3至图15是本申请提供的沟槽型MOSFET制造方法一系列制程对应的截面结构示意图。
S210、提供第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层。
在本实施例中，第一掺杂类型的衬底1可以为N型的衬底1。
如图3所示，在一些可选的实施方式中，首先提供N型的衬底1，然后在衬底1上进行外延，形成N型的外延层2。其中，衬底1的掺杂离子浓度可以大于外延层2的掺杂离子浓度。
S220、在外延层远离第一表面的表面上形成第二掺杂类型的阱区。
在本实施例中，第二掺杂类型的阱区3可以为P型的阱区3。
如图4所示，在一些可选的实施方式中，在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区3可以为，在外延层2远离第一表面11的表面上进行第二掺杂类型的离子掺杂，退火形成第二掺杂类型的阱区3。
示例性地，在外延层2远离第一表面11的表面上进行P型的离子掺杂，退火形成P型的阱区3。
S230、在阱区内形成栅极沟槽结构，并在外延层内形成与沟槽结构的底部角部处接触的第二掺杂类型的第一掺杂区，栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，且与栅极沟槽结构的侧部栅氧化层不接触。
在一些可选的实施方式中，如图5至图11，以及图13所示，在阱区3内形成栅极沟槽结构4，并在外延层2内形成与沟槽结构45的底部角部处接触的第二掺杂类型的第一掺杂区5，可以包括：
在阱区3远离第一表面11的表面上形成第一过渡层46；
在第一过渡层46远离第一表面11的表面上形成第一硬掩膜层47；
在阱区3内形成沟槽结构45；
在沟槽结构45的表面上形成第二过渡层48；
在第二过渡层48远离第一表面11的表面上和第一硬掩膜层47远离第一表面11的表面上分别形成第二硬掩膜层49；
刻蚀沟槽结构45底部的第二硬掩膜层49；
在沟槽结构45内形成第二底部栅氧化层412；
刻蚀全部第一硬掩膜层47和全部第二硬掩膜层49；
在外延层2内形成与沟槽结构45的底部角部处接触的第二掺杂类型的第一掺杂区5；
去除全部第一过渡层46和全部第二过渡层48，在沟槽结构45内形成第一底部栅氧化层411和侧部栅氧化层42；
在沟槽结构45内形成栅极43。
如图5所示，在阱区3远离第一表面11的表面上形成第一过渡层46，可以包括：对阱区3远离第一表面11的表面进行热氧化，以形成第一过渡层46。其中，第一过渡层46的材料可包括氧化硅。
如图6所示，在第一过渡层46远离第一表面11的表面上形成第一硬掩膜层47，可以包括：在第一过渡层46远离第一表面11的表面沉积氮化硅，以形成第一硬掩膜层47。
如图7所示，在阱区3内形成沟槽结构45，可以包括：通过光刻版定义刻蚀区域，并在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以形成沟槽结构45。
如图8所示，在沟槽结构45的表面上形成第二过渡层48，可以包括：对沟槽结构45远离第一表面11的表面进行热氧化，以形成第二过渡层48。其中，第二过渡层48的材料可包括氧化硅。
如图9所示，在第二过渡层48远离第一表面11的表面上和第一硬掩膜层47远离第一表面11的表面上分别形成第二硬掩膜层49，可以包括：在第二过渡层48远离第一表面11的表面和第一硬掩膜层47远离第一表面11的表面沉积氮化硅，以形成第二硬掩膜层49。
其中，第二硬掩膜层49的厚度可以决定第一掺杂区5的宽度和第二底部氧化层的宽度。宽度可以理解为在平行于第一表面11方向上的长度。
刻蚀沟槽结构45底部的第二硬掩膜层49，可以包括：通过各向异性刻蚀沟槽结构45底部的第二硬掩膜层49。
如图10所示，在沟槽结构45内形成第二底部栅氧化层412，可以包括：
在沟槽结构45远离第一表面11的表面上沉积氧化硅，以形成初始底部栅氧化层41；对初始底部栅氧化层41进行反刻，以形成第二底部栅氧化层412。
其中，反刻的时间与第二底部栅氧化层412的厚度呈负相关。可以通过控制反刻的时间控制第二底部栅氧化层412的厚度。第二底部栅氧化层412的厚度能够阻挡第一掺杂区5中掺杂离子的注入，即，第二底部栅氧化层412的厚度大于第一掺杂区5中掺杂离子的注入射程。
刻蚀全部第一硬掩膜层47和全部第二硬掩膜层49，可以包括：通过各向同性刻蚀全部第一硬掩膜层47和全部第二硬掩膜层49。
如图11所示，在外延层2内形成与沟槽结构45的底部角部处接触的第二掺杂类型的第一掺杂区5，可以包括：在外延层2远离第一表面11的表面和沟槽结构45的底部角部处进行第二掺杂类型的离子掺杂，以形成第一掺杂区5。
需要说明的是，由于沟槽结构45远离第一表面11的第二底部栅氧化层412的阻挡，只会在沟槽结构45的底部角部处形成第一掺杂区5。
如图12所示，在沟槽结构45内形成第一底部栅氧化层411和侧部栅氧化层42，可以包括：对外延层2远离第一表面的表面和沟槽结构45远离第一表面11的表面进行氧化，以形成第一底部栅氧化层411、侧部栅氧化层42和氧化层21。
如图13所示，在沟槽结构45内形成栅极43，可以包括：在沟槽结构45内沉积多晶硅并反刻，以形成栅极43。
在一些可选的实施方式中，在沟槽结构45内形成栅极43之后，该方法还可以包括：
在外延层2远离第一表面11的表面上形成与栅极43接触的隔离介质层44。如图14所示，在外延层2远离第一表面11的表面上形成与栅极43接触的隔离介质层44，包括：在外延层2远离第一表面11的表面上沉积氧化硅，并进行平坦化，以形成隔离介质层44。
在本实施例中，第一过渡层46的作用可以为第一硬掩膜层47与外延层2接触的过渡层。第二过渡层48的作用可以为第二硬掩膜层49与阱区3接触的过渡层，或者第二硬掩膜层49与外延层2接触的过渡层。
根据本申请实施例提供的沟槽型MOSFET制造方法，该沟槽型MOSFET包括设置在外延层内的阱区、栅极沟槽结构和第一掺杂区。一方面，栅极沟槽结构的底部角部处接触设置有第二掺杂类型的第一掺杂区，当沟槽型MOSFET器件处于反向偏压状态时，第二掺杂类型的第一掺杂区能够改善栅极沟槽结构的底部角部处电场集中的问题，进而提高栅极氧化层的可靠性，从而提高沟槽型MOSFET器件的耐压能力。另一方面，栅极沟槽结构的底部氧化层可包括第一底部栅氧化层和与第一底部栅氧化层接触设置的第二底部栅氧化层，第二底部栅氧化层设置在第一底部栅氧化层远离第一表面的一侧，也就是说增加了部分第一底部栅氧化层的厚度，能够有效降低栅漏电容（即栅极与漏极之间的电容），减少开关损耗。
在一些可选的实施方式中，如图13和图14所示，在沟槽结构45内形成栅极43之后，该方法还可以包括：
在阱区3远离第一表面11的表面上，形成与栅极沟槽结构4接触的第一掺杂类型的第二掺杂区6。
在外延层2远离第一表面11的表面上形成与栅极43接触的隔离介质层44之后，该方法还可以包括：
在阱区3内形成与栅极沟槽结构4间隔的第二掺杂类型的第三掺杂区7。
示例性地，在阱区3内刻蚀形成接触孔22，通过接触孔22在阱区3内注入高浓度的第二掺杂类型的杂质，以形成与栅极沟槽结构4间隔的第二掺杂类型的第三掺杂区7。
在一些可选的实施方式中，如图15所示，在阱区3内形成栅极沟槽结构4，并在外延层2内形成与栅极沟槽结构4的底部角部处接触的第二掺杂类型的第一掺杂区5之后，该方法还可以包括：
形成与相邻两个第二掺杂区6、相邻两个第三掺杂区7均接触设置的源极金属层8。
示例性地，可以通过沉积金属，形成与相邻两个第二掺杂区6、相邻两个第三掺杂区7均接触设置的源极金属层8。
在一些可选的实施方式中，如图1所示，衬底1还可以包括与第一表面11相对的第二表面12，在阱区3内形成栅极沟槽结构4，并在外延层2内形成与栅极沟槽结构4的底部角部处接触的第二掺杂类型的第一掺杂区5，该方法还可以包括：
在第二表面12形成漏极结构9。
在一些可选的实施方式中，在垂直于第一表面11的方向上，底部栅氧化层41的横截面呈“凸”形。
在一些可选的实施方式中，在垂直于所述第一表面11的方向上，阱区3的长度小于栅极沟槽结构4的长度。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，衬底1不限于N型，也可以为P型。当衬底1为P型时，相应地，外延层2、阱区3、第一掺杂区5和第二掺杂区6等结构的掺杂类型也要发生变化。
关于上述实施例中的沟槽型MOSFET制造方法，其中各个结构以及有益效果已经在有关该沟槽型MOSFET的实施例中进行了详细描述，此处将不做详细阐述说明。
以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的***、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种沟槽型MOSFET，其特征在于，包括：
第一掺杂类型的衬底，所述衬底包括第一表面，所述第一表面上设置有所述第一掺杂类型的外延层；
设置在所述外延层内的第二掺杂类型的阱区；
设置在所述阱区内的栅极沟槽结构，所述栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与所述第一底部栅氧化层接触设置的第二底部栅氧化层，所述第二底部栅氧化层设置在所述第一底部栅氧化层远离所述第一表面的一侧，且与所述栅极沟槽结构的侧部栅氧化层不接触；
设置在所述外延层内，且与所述栅极沟槽结构的底部角部处接触的所述第二掺杂类型的第一掺杂区；
所述第一掺杂类型与所述第二掺杂类型相反。
2.根据权利要求1所述的沟槽型MOSFET，其特征在于，在垂直于第一表面的方向上，所述底部栅氧化层的横截面呈“凸”形。
3.根据权利要求1所述的沟槽型MOSFET，其特征在于，在垂直于所述第一表面的方向上，所述阱区的长度小于所述栅极沟槽结构的长度。
4.根据权利要求1所述的沟槽型MOSFET，其特征在于，所述沟槽型MOSFET还包括：
设置在所述阱区远离所述第一表面的表面上，且与所述栅极沟槽结构接触的所述第一掺杂类型的第二掺杂区；
设置在所述阱区内，且与所述栅极沟槽结构间隔的所述第二掺杂类型的第三掺杂区。
5.根据权利要求4所述的沟槽型MOSFET，其特征在于，所述沟槽型MOSFET，还包括：
与相邻两个所述第二掺杂区、相邻两个所述第三掺杂区均接触设置的源极金属区。
6.根据权利要求1所述的沟槽型MOSFET，其特征在于，所述衬底还包括与所述第一表面相对的第二表面，所述第二表面设置有漏极结构。
7.一种沟槽型MOSFET制造方法，其特征在于，包括：提供第一掺杂类型的衬底，所述衬底包括第一表面，所述第一表面上设置有所述第一掺杂类型的外延层；
在所述外延层远离所述第一表面的表面上形成第二掺杂类型的阱区；
在所述阱区内形成栅极沟槽结构，并在外延层内形成与所述栅极沟槽结构的底部角部处接触的所述第二掺杂类型的第一掺杂区，所述栅极沟槽结构的底部栅氧化层包括第一底部栅氧化层和与所述第一底部栅氧化层接触设置的第二底部栅氧化层，所述第二底部栅氧化层设置在所述第一底部栅氧化层远离所述第一表面的一侧，且与所述栅极沟槽结构的侧部栅氧化层不接触。
8.根据权利要求7所述的沟槽型MOSFET制造方法，其特征在于，所述在所述阱区内形成栅极沟槽结构，并在外延层内形成与栅极沟槽结构的底部角部处接触的所述第二掺杂类型的第一掺杂区，包括：
在所述阱区远离所述第一表面的表面上形成第一过渡层；
在所述第一过渡层远离所述第一表面的表面上形成第一硬掩膜层；
在所述阱区内形成沟槽结构；
在所述沟槽结构的表面上形成第二过渡层；
在所述第二过渡层远离所述第一表面的表面上和所述第一硬掩膜层远离所述第一表面的表面上分别形成第二硬掩膜层；
刻蚀所述沟槽结构底部的所述第二硬掩膜层；
在所述沟槽结构内形成第二底部栅氧化层；
刻蚀全部所述第一硬掩膜层和全部所述第二硬掩膜层；
在所述外延层内形成与所述沟槽结构的底部角部处接触的所述第二掺杂类型的第一掺杂区；
去除全部所述第一过渡层和全部所述第二过渡层，在所述沟槽结构内形成第一底部栅氧化层和侧部栅氧化层；
在所述沟槽结构内形成栅极。
9.根据权利要求7所述的沟槽型MOSFET制造方法，其特征在于，在垂直于第一表面的方向上，所述底部栅氧化层的横截面呈“凸”形。
10.根据权利要求7所述的沟槽型MOSFET制造方法，其特征在于，在垂直于所述第一表面的方向上，所述阱区的长度小于所述栅极沟槽结构的长度。
CN202310436210.4A 2023-04-21 2023-04-21 沟槽型mosfet及其制造方法 Pending CN116207156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310436210.4A CN116207156A (zh) 2023-04-21 2023-04-21 沟槽型mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310436210.4A CN116207156A (zh) 2023-04-21 2023-04-21 沟槽型mosfet及其制造方法

Publications (1)

Publication Number Publication Date
CN116207156A true CN116207156A (zh) 2023-06-02

Family

ID=86507942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310436210.4A Pending CN116207156A (zh) 2023-04-21 2023-04-21 沟槽型mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN116207156A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032420A (ja) * 2004-07-12 2006-02-02 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
CN106601795A (zh) * 2016-11-25 2017-04-26 东莞市联洲知识产权运营管理有限公司 一种沟槽式场效应晶体管及其制造方法
CN110190127A (zh) * 2019-05-29 2019-08-30 陕西半导体先导技术中心有限公司 一种具有l型掩蔽层结构的碳化硅mosfet器件
CN113838909A (zh) * 2021-08-19 2021-12-24 深圳深爱半导体股份有限公司 沟槽型原胞结构及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032420A (ja) * 2004-07-12 2006-02-02 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
CN106601795A (zh) * 2016-11-25 2017-04-26 东莞市联洲知识产权运营管理有限公司 一种沟槽式场效应晶体管及其制造方法
CN110190127A (zh) * 2019-05-29 2019-08-30 陕西半导体先导技术中心有限公司 一种具有l型掩蔽层结构的碳化硅mosfet器件
CN113838909A (zh) * 2021-08-19 2021-12-24 深圳深爱半导体股份有限公司 沟槽型原胞结构及制备方法

Similar Documents

Publication Publication Date Title
KR101900843B1 (ko) 감소된 온-저항을 가지는 트렌치 전력 mosfet
US10263070B2 (en) Method of manufacturing LV/MV super junction trench power MOSFETs
US20080251838A1 (en) Semiconductor device
WO2004036655A1 (ja) 炭化ケイ素半導体装置及びその製造方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN112635540A (zh) Ldmos器件及其制备方法
CN105529262A (zh) 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
CN116632043A (zh) 一种半导体器件的制作方法及半导体器件
KR100221627B1 (ko) 반도체장치 및 그의 제조방법
CN114497201A (zh) 集成体继流二极管的场效应晶体管、其制备方法及功率器件
US20190058038A1 (en) Forming a Superjunction Transistor Device
US7948031B2 (en) Semiconductor device and method of fabricating semiconductor device
CN115101592B (zh) 沟槽型晶体管及其制造方法
CN219419037U (zh) 一种沟槽型碳化硅mosfet器件
KR20180014669A (ko) 두 층을 포함하는 전계 전극을 갖는 트랜지스터 디바이스
CN114843346B (zh) 低阻沟槽型碳化硅晶体管及其制造方法
CN116207156A (zh) 沟槽型mosfet及其制造方法
CN116072712A (zh) 沟槽栅半导体器件及其制造方法
CN113764525A (zh) 一种mosfet器件及制备方法
KR20190071333A (ko) 반도체 소자 및 그 제조 방법
US11869982B2 (en) Single sided channel mesa power junction field effect transistor
KR0183669B1 (ko) 고전압용 반도체소자 및 그 제조방법
CN213093207U (zh) 一种碳化硅平面栅mosfet元胞结构
CN111092113B (zh) 金氧半场效应晶体管的终端区结构及其制造方法
KR100273688B1 (ko) 모스펫및그제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20230602

WD01 Invention patent application deemed withdrawn after publication