CN114624960A - 大尺寸芯片光刻拼接方法 - Google Patents

Abstract

本发明提供一种大尺寸芯片光刻拼接方法，包括：1)：设计拼接光刻版，找出大尺寸芯片中的重复性小结构图形模块，然后根据每个重复性和/或非重复性的小结构图形模块的面积将其制作在光刻版上，直至将所有小结构图形模块的图形全部制作在多块光刻版上，形成所述拼接光刻版；2)：采用步进式光刻机进行第一层的光刻拼接工艺；3)：采用所述步进式光刻机进行第二层的光刻拼接工艺；4)：重复执行步骤3)直至完成所述大尺寸芯片所有层次的拼接光刻工艺。采用本光刻拼接方法，可减少光刻版上的图形占用率，大幅度提升光刻版有效曝光区域利用率；另外，还可有效减少光刻版的数量，降低光刻版成本，并且能使大尺寸芯片在光刻时提升曝光速度。

Description

大尺寸芯片光刻拼接方法

技术领域

本发明属于晶圆级半导体光刻工艺技术领域，特别是涉及一种大尺寸芯片光刻拼接方法。

背景技术

在半导体以及微机电***(MEMS:Micro Electro Mechanical System)领域，常常有些特殊器件需求大尺寸芯片，且同时对于线宽和套刻精度的要求又非常高，例如，全幅CIS的芯片尺寸为36mm*24mm，摄影棚用相机的尺寸为60mm*60mm。而现有的主流光刻机的曝光视场小于该大尺寸芯片面积，例如，i线曝光机的曝光视场可以曝光的单个芯片的最大尺寸为22mm*22mm，duv线曝光机的曝光视场可以曝光的单个芯片的最大尺寸为25mm*33mm。所以对于这种超过光刻机曝光视场的大尺寸芯片的制造，需要使用图形拼接技术，利用多块光罩多次曝光，将多个小尺寸局部模块拼接成一个大尺寸的完整芯片。

目前，对于大尺寸芯片光罩版图拼接设计上，通常采用的是等分切割方法，例如大尺寸芯片图形面积大于40mm*40mm，常规等分切割需要每层光刻使用4块光罩完成，其曝光速度较慢，更换光罩流程繁琐，抑制产能的提高；另外很重要的是光罩成本很高，从而使光刻的成本提高。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大尺寸芯片光刻拼接方法，用于解决现有技术中大尺寸芯片光罩版图拼接设计采用等分切割方法导致曝光速度较慢，且需要繁琐更换光罩，抑制产能的提高；另外，需要使用较多的光罩，使光刻的成本较高等的问题。

为实现上述目的及其他相关目的，本发明提供一种大尺寸芯片光刻拼接方法，该拼接方法适用于所述大尺寸芯片中具有重复性小结构图形模块，所述拼接方法包括：

1)：设计拼接光刻版，包括先将所述大尺寸芯片拆分为多个小结构图形模块，找出重复性小结构图形模块，然后根据每个重复性小结构图形模块的面积将一个或者多个不同的重复性小结构图形模块的图形制作在一块光刻版上，同时再根据小结构图形模块的面积将至少一个非重复性小结构图形模块的图形制作在一块光刻版上，直至将所有小结构图形模块的图形全部制作在多块光刻版上，形成所述拼接光刻版；

2)：采用步进式光刻机进行第一层的光刻拼接工艺，包括基于所述拼接光刻版实现对第一层光刻的大尺寸芯片的拼接光刻、刻蚀及去胶；

3)：采用所述步进式光刻机进行第二层的光刻拼接工艺，包括基于所述拼接光刻版实现对第二层光刻的大尺寸芯片的拼接光刻、刻蚀及去胶；

4)：重复执行步骤3)直至完成所述大尺寸芯片所有层次的拼接光刻工艺。

可选地，步骤2)中，基于所述拼接光刻版进行光刻的第一块光刻版上制作有对准标记，步骤2)执行结束后，所述对准标记的图形转移至所述大尺寸芯片上，作为后续所述大尺寸芯片所有层次的拼接光刻工艺的对准基础。

进一步地，步骤2)中，将位于所述大尺寸芯片4个边角的小结构图形模块的图形制作在所述第一块光刻版上，所述对准标记制作在其中一个边角的小结构图形模块的图形上。

进一步地，步骤2)中，所述大尺寸芯片4个边角的小结构图形模块为重复性小结构图形模块和/或非重复性小结构图形模块。

进一步地，步骤2)中，所述第一块光刻版上还制作有一个或者多个不同的重复性小结构图形模块的图形。

进一步地，步骤2)包括：

2-1)基于所述第一块光刻版上的所述4个边角的小结构图形模块的图形对所述第一层光刻的大尺寸芯片进行光刻、刻蚀及去胶，以使所述4个边角的小结构图形模块上的图形转移至所述大尺寸芯片上，同时使所述对准标记转移至所述大尺寸芯片上；

2-2)基于所述第一块光刻版上的所述一个或者多个不同的重复性小结构图形模块的图形及其余所述拼接光刻版对所述第一层光刻的大尺寸芯片进行光刻、刻蚀及去胶，以实现所述大尺寸芯片的第一层光刻工艺。

可选地，所述第一层为所述大尺寸芯片制造工艺多个层次中的任意一层，所述第一层光刻为该任意一层的光刻；所述第二层为所述第一层的后续任意一层，所述第二层光刻为该后续任意一层的光刻。

进一步地，所述第一层为所述大尺寸芯片制造工艺中的第一层，所述第二层为紧接所述第一层的后续一层。

可选地，所述步进式光刻机为i线光刻机或duv线光刻机。

可选地，所述大尺寸芯片为远红外传感器芯片。

如上所述，本发明的大尺寸芯片光刻拼接方法，在制备拼接光刻版时，通过预先找出大尺寸芯片内的小面积重复性结构图形模块，并将其图形制作在一块光刻版上，利用步进式光刻机重复性曝光的特点，来完成大尺寸芯片内局部区域完整图形的曝光效果，大大减少光刻版上的图形占用率，从而大幅度提升光刻版有效曝光区域的利用率；另外，还可有效减少光刻版的数量，大大降低光刻版的成本，并且能使大尺寸芯片在光刻时提升曝光速度，提高产能。

附图说明

图1显示为本发明的大尺寸芯片光刻拼接方法的流程示意图。

图2显示为本发明的大尺寸芯片光刻拼接方法的大尺寸芯片的结构示意图。

图3显示为本发明的大尺寸芯片光刻拼接方法的大尺寸芯片拆分为多个小结构图形模块的结构示意图。

图4显示为本发明的大尺寸芯片光刻拼接方法一实施例的拼接光刻版的第一块光刻版的结构示意图。

图5及图6显示为本发明的大尺寸芯片光刻拼接方法一实施例的拼接光刻版的其余光刻版的结构示意图。

图7显示为本发明的大尺寸芯片光刻拼接方法一实施例基于第一块光刻版上的4个边角的小结构图形模块的图形对第一层光刻的大尺寸芯片进行光刻、刻蚀及去胶后大尺寸芯片的结构示意图。

图8显示为本发明的大尺寸芯片光刻拼接方法一实施例基于拼接光刻版对第一层光刻的大尺寸芯片进行拼接光刻、刻蚀及去胶后大尺寸芯片的结构示意图。

元件标号说明

10 大尺寸芯片

11 小结构图形模块

12 光刻版

13 第一块光刻版

14 对准标记

S1～S4 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示，本发明提供一种大尺寸芯片光刻拼接方法，该拼接方法尤其适用于所述大尺寸芯片中具有重复性小结构图形模块的情况，所述拼接方法包括如下步骤：

S1：设计拼接光刻版，包括先将所述大尺寸芯片10拆分为多个小结构图形模块11(如图2及图3所示)，找出重复性小结构图形模块，然后根据每个重复性小结构图形模块的面积将一个或者多个不同的重复性小结构图形模块的图形制作在一块光刻版12上(如图5及图6所示)，同时再根据小结构图形模块的面积将至少一个非重复性小结构图形模块的图形制作在一块光刻版12上(如图4所示)，直至将所有小结构图形模块的图形全部制作在多块光刻版12上，形成所述拼接光刻版；

S2：采用步进式光刻机进行第一层的光刻拼接工艺，包括基于所述拼接光刻版实现对第一层光刻的大尺寸芯片的拼接光刻、刻蚀及去胶；

S3：采用所述步进式光刻机进行第二层的光刻拼接工艺，包括基于所述拼接光刻版实现对第二层光刻的大尺寸芯片的拼接光刻、刻蚀及去胶；

S4：重复执行步骤S3直至完成所述大尺寸芯片所有层次的拼接光刻工艺。

作为示例，所述大尺寸芯片为现有任意半导体材料的芯片，本实施例中选择为硅材料的大尺寸芯片。

这里需要说明的是，步骤S1中，在设计所述拼接光刻版时，如果所述大尺寸芯片10拆分形成的多个所述小结构图形模块11均为具有重复性的小结构图形模块11，而不具有非重复性的小结构图形模块时，那么在设计所述拼接光刻版时，只需要根据每个重复性小结构图形模块的面积将一个或者多个不同的重复性小结构图形模块的图形制作在一块光刻版12上，例如图5所示，在一块光刻版12上制作有2个不同的重复性小结构图形模块的图形H、B，如图6所示，在一块光刻版12上制作有1个重复性小结构图形模块的图形E，在光刻版12上制作小结构图形模块的图形的个数是由小结构图形模块的面积与步进式光刻机的曝光视场面积决定的。如果所述大尺寸芯片10拆分形成的多个所述小结构图形模块11既有重复性的小结构图形模块11，也有非重复性的小结构图形模块时，那么在设计所述拼接光刻版时，可以在一块光刻版12上既制作非重复性小结构图形模块的图形又制作重复性小结构图形模块的图形，如图4所示，在一块光刻版12上制作了4个非重复性小结构图形模块的图形I、G、C、A又制作了2个不同的重复性小结构图形模块的图形F、D；也可以在一块光刻版12上只制作非重复性小结构图形模块的图形，在其他光刻版12上制作重复性小结构图形模块的图形。以上在一块光刻版12上如何制作小结构图形模块的图形的方式根据不同的大尺寸芯片的具体结构进行设置，原则上根据每个重复性小结构图形模块的面积、非重复性小结构图形模块的面积及步进式光刻机的曝光视场面积决定，同时考虑步进式光刻机便于曝光。

在制备拼接光刻版时，通过预先找出大尺寸芯片内的小面积重复性结构图形模块，并将其图形制作在一块光刻版上，利用步进式光刻机重复性曝光的特点，来完成大尺寸芯片内局部区域完整图形的曝光效果，大大减少光刻版上的图形占用率，从而大幅度提升光刻版有效曝光区域的利用率；另外，还可有效减少光刻版的数量，大大降低光刻版的成本，并且能使大尺寸芯片在光刻时提升曝光速度，提高产能。

如图4所示，作为示例，步骤S2中，基于所述拼接光刻版进行光刻的第一块光刻版13上制作有对准标记14，步骤S2执行结束后，所述对准标记14的图形转移至所述大尺寸芯片10上，作为后续所述大尺寸芯片10所有层级的拼接光刻工艺的对准基础。周知，在芯片的光刻工艺过程中，由于第一层光刻只能采用预对准，对准精度比较差，通常在几十微米左右，因此大尺寸芯片的第一层光刻图形无法使用拼接方法来完成，所以通常需要先制作一张具有对准标记图形的零层光刻版，以在大尺寸芯片上预先做好可供后续层级光刻对准的对准标记，这又增加了一块光刻版，且进一步增加更换光刻版的繁琐程度。本发明通过在所述第一块光刻版13上制作对准标记14，以在第一层的光刻工艺后，在所述大尺寸芯片上形成所需正常图形的同时形成所述对准标记14，节省一张零层光刻版；另外，所述大尺寸芯片10后续所有层的拼接光刻工艺以此对准标记14进行对准，因此只需要一块光刻版上制作对准标记，不需要每个曝光模块都制作对准标记，可有效减少对准标记的占用空间且提高对准精度。

如图3及图4所示，作为进一步示例，步骤S2中，将位于所述大尺寸芯片10的4个边角的小结构图形模块11的图形制作在所述第一块光刻版13上，所述对准标记14制作在其中一个边角的小结构图形模块11的图形上，例如小结构图形模块A的图形上。这里不限制所述大尺寸芯片10的4个边角的小结构图形模块11是否重复，即可以为重复性小结构图形模块，也可以为非重复性小结构图形模块，也可以为重复性小结构图形模块与非重复性小结构图形模块的组合。由于所述大尺寸芯片10的4个边角的小结构图形模块11为每个相邻大尺寸芯片互为相邻的区域，所以将其设置在同一块光刻版上以便于曝光。

如图4所示，作为更进一步示例，步骤S2中，所述第一块光刻版13上还制作有一个或者多个不同的重复性小结构图形模块的图形。例如图4中的2个不同的重复性小结构图形模块F、D的图形。在此种情况下，作为一较佳示例，步骤S2第一层的光刻拼接工艺包括：

S2-1，基于所述第一块光刻版13上的所述4个边角的小结构图形模块11的图形对所述第一层光刻的大尺寸芯片10进行光刻、刻蚀及去胶，以使所述4个边角的小结构图形模块11上的图形转移至所述大尺寸芯片10上，同时使所述对准标记14转移至所述大尺寸芯片10上；

S2-2，基于所述第一块光刻版13上的所述一个或者多个不同的重复性小结构图形模块的图形及其余所述拼接光刻版对所述第一层光刻的大尺寸芯片10进行光刻、刻蚀及去胶，以实现所述大尺寸芯片10的第一层光刻工艺。

这里需要说明的是，步骤S2中所述第一层为所述大尺寸芯片10制造工艺多个层次中的任意一层，所述第一层光刻为该任意一层的光刻；所述第二层为所述第一层的后续任意一层，所述第二层光刻为该后续任意一层的光刻。较佳地，所述第一层为所述大尺寸芯片10制造工艺中的第一层，所述第二层为紧接所述第一层的后续一层，也就是说从所述大尺寸芯片10制造工艺的第一层开始就使用本发明的光刻拼接方法，对芯片产能的提高、曝光速度的提升以及光刻版有效曝光区域利用率的提升表现的更为明显。

作为示例，所述步进式光刻机可以为现有任意类型的步进式光刻机，例如i线光刻机或duv线光刻机。

为了进一步理解本发明的大尺寸芯片光刻拼接方法，下面以远红外传感器芯片的光刻过程为例进行说明，该远红外传感器芯片的尺寸为40mm*40mm，总共需要11层光刻工艺。其光刻拼接方法包括如下步骤：

1)，远红外传感器大尺寸芯片拆分，先将大尺寸芯片10拆分为如图3所示的16个小结构图形模块11；然后找出重复性小结构图形模块，其中重复性小结构图形模块有B1＝B2＝B、D1＝D2＝D、F1＝F2＝F、H1＝H2＝H、E1＝E2＝E3＝E4＝E，另外4个小结构图形模块A、G、C、I为大尺寸芯片的4个边角，也为每个相邻大尺寸芯片互为相邻区域。

2)，制作拼接光刻版，根据每个重复性小结构图形模块的面积、4个边角的小结构图形模块的面积及光刻版曝光视场的面积制作出3块光刻版作为第一层光刻的拼接光刻版，其中，如图4所示，第一块光刻版13上制作有两组小结构图形模块的图形，其中第一组为4个边角的小结构图形模块A、G、C、I的图形，且在小结构图形模块A的图形中制作有对准标记(图中未示出)，第二组为2个不同的重复性小结构图形模块F、D的图形；如图5所示，第二块光刻版12上制作有2个不同的重复性小结构图形模块H、B的图形；如图6所示，第三块光刻版12上制作有1个重复性小结构图形模块E的图形。

3)，采用步进式光刻机进行第一层的光刻拼接工艺，由于4个边角的小结构图形模块A、G、C、I为每个相邻大尺寸芯片互为相邻区域，便于曝光，所以先基于第一块光刻版13上的第一组小结构图形模块的图形在衬底硅上一次性完成所有大尺寸芯片中四个角A、G、C、I区域的光刻，并刻蚀图形化及去胶(如图7所示)，以使4个边角的小结构图形模块上的图形转移至大尺寸芯片10上，同时使对准标记转移至大尺寸芯片10上；然后利用大尺寸芯片的小结构图形模块A区域内的对准标记，依次利用第一块光刻版13上的第二组小结构图形模块的图形、第二块光刻版上的图形及第三块光刻版上的图形，进行大尺寸芯片第一层光刻图形中剩余区域对准后的光刻拼接工艺；最后再进行刻蚀图形化及去胶工艺，至此大尺寸芯片第一层的光刻拼接工艺完成(如图8所示)。此步骤工艺为本实施例的关键点，即将对准标记预先放置在第一块光刻版的A区域，经过一次光刻，刻蚀，去胶工艺后，正常芯片图形和对准标记都保留下来，再利用该区域的对准标记完成芯片第一层图形其他区域的对准后拼接工艺，使各区域间的对准精度从几十微米提升到几十纳米，甚至几纳米。

4)，采用所述步进式光刻机进行第二层的光刻拼接工艺，利用大尺寸芯片第一层图形上的对准标记，并基于步骤2)的拼接光刻版实现对第二层光刻的大尺寸芯片的拼接光刻、刻蚀及去胶，图形的拼接顺序与第一层相同，但由于经过第一层图形化工艺以后，对准标记已经存在，所以在该层加工时，只需要完成光刻拼接后，进行一次刻蚀工艺即可。

5)，重复执行步骤4)直至依次完成剩余9层图形的光刻、刻蚀及去胶工艺。

本实施例共11层光刻，使用本发明的光刻拼接方法，相对于现有技术来说可以每层少制作一块光刻版，且不需要零层光刻版，即能节省12块光刻版，大大降低光刻版成本，并且能使芯片在光刻时提升曝光速度，有效提高产能；另外，只在第一层光刻图形上留下对准标记，后续层次利用该对准标记进行对准，只需分步光刻拼接，无需分步刻蚀，降低光刻复杂度；最后，只需要放一份光刻机的对准标记，不需要每个曝光模块都放置对准标记，大大减少了对准标记的占用空间，且提高对准精度。

综上所述，本发明提供一种大尺寸芯片光刻拼接方法，在制备拼接光刻版时，通过预先找出大尺寸芯片内的小面积重复性结构图形模块，并将其图形制作在一块光刻版上，利用步进式光刻机重复性曝光的特点，来完成大尺寸芯片内局部区域完整图形的曝光效果，大大减少光刻版上的图形占用率，从而大幅度提升光刻版有效曝光区域的利用率；另外，还可有效减少光刻版的数量，大大降低光刻版的成本，并且能使大尺寸芯片在光刻时提升曝光速度，提高产能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种大尺寸芯片光刻拼接方法，该拼接方法适用于所述大尺寸芯片中具有重复性小结构图形模块，其特征在于，所述拼接方法包括：

1)：设计拼接光刻版，包括先将所述大尺寸芯片拆分为多个小结构图形模块，找出重复性小结构图形模块，然后根据每个重复性小结构图形模块的面积将一个或者多个不同的重复性小结构图形模块的图形制作在一块光刻版上，同时再根据小结构图形模块的面积将至少一个非重复性小结构图形模块的图形制作在一块光刻版上，直至将所有小结构图形模块的图形全部制作在多块光刻版上，形成所述拼接光刻版；

2)：采用步进式光刻机进行第一层的光刻拼接工艺，包括基于所述拼接光刻版实现对第一层光刻的大尺寸芯片的拼接光刻、刻蚀及去胶；

3)：采用所述步进式光刻机进行第二层的光刻拼接工艺，包括基于所述拼接光刻版实现对第二层光刻的大尺寸芯片的拼接光刻、刻蚀及去胶；

4)：重复执行步骤3)直至完成所述大尺寸芯片所有层次的拼接光刻工艺。

2.根据权利要求1所述的大尺寸芯片光刻拼接方法，其特征在于：步骤2)中，基于所述拼接光刻版进行光刻的第一块光刻版上制作有对准标记，步骤2)执行结束后，所述对准标记的图形转移至所述大尺寸芯片上，作为后续所述大尺寸芯片所有层次的拼接光刻工艺的对准基础。

3.根据权利要求2所述的大尺寸芯片光刻拼接方法，其特征在于：步骤2)中，将位于所述大尺寸芯片4个边角的小结构图形模块的图形制作在所述第一块光刻版上，所述对准标记制作在其中一个边角的小结构图形模块的图形上。

4.根据权利要求3所述的大尺寸芯片光刻拼接方法，其特征在于：步骤2)中，所述大尺寸芯片4个边角的小结构图形模块为重复性小结构图形模块和/或非重复性小结构图形模块。

5.根据权利要求4所述的大尺寸芯片光刻拼接方法，其特征在于：步骤2)中，所述第一块光刻版上还制作有一个或者多个不同的重复性小结构图形模块的图形。

6.根据权利要求5所述的大尺寸芯片光刻拼接方法，其特征在于；步骤2)包括：

2-1)基于所述第一块光刻版上的所述4个边角的小结构图形模块的图形对所述第一层光刻的大尺寸芯片进行光刻、刻蚀及去胶，以使所述4个边角的小结构图形模块上的图形转移至所述大尺寸芯片上，同时使所述对准标记转移至所述大尺寸芯片上；

2-2)基于所述第一块光刻版上的所述一个或者多个不同的重复性小结构图形模块的图形及其余所述拼接光刻版对所述第一层光刻的大尺寸芯片进行光刻、刻蚀及去胶，以实现所述大尺寸芯片的第一层光刻工艺。

7.根据权利要求1所述的大尺寸芯片光刻拼接方法，其特征在于：所述第一层为所述大尺寸芯片制造工艺多个层次中的任意一层，所述第一层光刻为该任意一层的光刻；所述第二层为所述第一层的后续任意一层，所述第二层光刻为该后续任意一层的光刻。

8.根据权利要求7所述的大尺寸芯片光刻拼接方法，其特征在于：所述第一层为所述大尺寸芯片制造工艺中的第一层，所述第二层为紧接所述第一层的后续一层。

9.根据权利要求1所述的大尺寸芯片光刻拼接方法，其特征在于：所述步进式光刻机为i线光刻机或duv线光刻机。

10.根据权利要求1所述的大尺寸芯片光刻拼接方法，其特征在于：所述大尺寸芯片为远红外传感器芯片。

Images