JP2015184526A - フォトマスク及び半導体装置の製造方法 - Google Patents
フォトマスク及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015184526A JP2015184526A JP2014061553A JP2014061553A JP2015184526A JP 2015184526 A JP2015184526 A JP 2015184526A JP 2014061553 A JP2014061553 A JP 2014061553A JP 2014061553 A JP2014061553 A JP 2014061553A JP 2015184526 A JP2015184526 A JP 2015184526A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- photomask
- chip
- pattern
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】マスク費用を増大化させることなくウエハの1枚当たりの有効チップ数最大化が実現できるマスクを提供する。【解決手段】フォトマスク100は、第1のマスクパターン110と、第2のマスクパターン120とを含み、前記第1のマスクパターン110と前記第2のマスクパターン120は、4行?4列のチップ区画が重複するように、1行及び1列分だけチップ区画をずらして配置され、前記第2のマスクパターン120は、前記第1のマスクパターン110との重複エリア160以外の部分のチップ区画130にアライメントマークなどのパーツパターン150が配置されており、露光時には異なるマスクパターンの打ち分けが出来、有効チップ数の最大化が実現できる。【選択図】図1
Description
本発明は、フォトマスク及び半導体装置の製造方法に関する。
半導体装置の製造プロセスにおいて、ウエハ上に多数の半導体チップを形成するには、フォトリソグラフィを利用して、ウエハに対し回路パターンの転写、現像、エッチングが行われる。回路パターンの転写には、ステッパ装置などを使用してフォトマスクに形成されているパターンを、ウエハに縮小投影することが行われる。
このような半導体装置の製造プロセスにおいて、プロセス工程で必要になるパーツ(フォトマスクとウエハとの位置合わせなどを行うためのアライメントマークやTEG)などが配置されるが、かかるパーツの配置領域が増大するとウエハ上の有効チップ領域が減少し、製造コストの上昇につながることになる。
またプロセス工程で必要になるパーツはフォトマスクに描画するので、マスクを含めたコストの低減化を図るためには、効率的なマスクパターンの設計が求められている。
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明のいくつかの態様によれば、露光時に異なるマスクパターンの打ち分けが出来るフォトマスクを提供することができるので、マスク費用を増大化させることなくウエアの1枚当たりの有効チップ数最大化が実現できる。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
[適用例1]
本適用例のフォトマスクは、チップパターンが配置されるチップ区画がn行×m列のマトリクス状に配置された1ショット分のマスクパターンである第1のマスクパターンと、前記第1のマスクパターンと同サイズであり、少なくとも1つの前記チップ区画にプロセス工程で使用するパーツパターン(アラインメントマークやTEG)が配置される1ショット分のマスクパターンである第2のマスクパターンとを含み、前記第1のマスクパターンと前記第2のマスクパターンは、(n−a)行×(m−b)列のチップ区画が重複するように、a行及びb列分だけチップ区画をずらして配置され、前記第2のマスクパターンは、前記第1のマスクパターンとの重複エリア以外の部分のチップ区画に前記パーツパターンが配置されている。
本適用例のフォトマスクは、チップパターンが配置されるチップ区画がn行×m列のマトリクス状に配置された1ショット分のマスクパターンである第1のマスクパターンと、前記第1のマスクパターンと同サイズであり、少なくとも1つの前記チップ区画にプロセス工程で使用するパーツパターン(アラインメントマークやTEG)が配置される1ショット分のマスクパターンである第2のマスクパターンとを含み、前記第1のマスクパターンと前記第2のマスクパターンは、(n−a)行×(m−b)列のチップ区画が重複するように、a行及びb列分だけチップ区画をずらして配置され、前記第2のマスクパターンは、前記第1のマスクパターンとの重複エリア以外の部分のチップ区画に前記パーツパターンが配置されている。
本適用例によれば、露光時に第1のマスクパターンと第2のマスクパターンと打ち分けが出来るようなフォトマスクを提供することができるので、マスク費用を増大化させることなくウエアの1枚当たりの有効チップ数最大化が実現できる。
[適用例2]
上記のフォトマスクにおいて、a=1、b=1としてもよい。
上記のフォトマスクにおいて、a=1、b=1としてもよい。
本適用例によれば、フォトマスクの領域を増大させることなく露光時に第1のマスクパターンと第2のマスクパターンと打ち分けが出来るようなフォトマスクを提供することができる
[適用例3]
上記のフォトマスクにおいて、前記第1のマスクパターンは、全チップ区画にチップパターンが配置されていてもよい。
[適用例3]
上記のフォトマスクにおいて、前記第1のマスクパターンは、全チップ区画にチップパターンが配置されていてもよい。
本適用例によれば、露光時に第1のマスクパターンと第2のマスクパターンと打ち分けが出来るようなフォトマスクにおいて第1のマスクパターンをショットした場合の有効チップ数を最大にすることができる。
[適用例4]
本適用例は、上記に記載のフォトマスクを用いて半導体装置を製造する方法であって、半導体装置のウエハに前記フォトマスクを露光する露光工程において、前記パーツパターンを露光しないショットについては、前記フォトマスクの前記第1のマスクパターンを露光し、前記パーツパターンを露光するショットについては、前記フォトマスクの前記第2のマスクパターンを露光する。
本適用例は、上記に記載のフォトマスクを用いて半導体装置を製造する方法であって、半導体装置のウエハに前記フォトマスクを露光する露光工程において、前記パーツパターンを露光しないショットについては、前記フォトマスクの前記第1のマスクパターンを露光し、前記パーツパターンを露光するショットについては、前記フォトマスクの前記第2のマスクパターンを露光する。
本適用例によれば、露光時に第1のマスクパターンと第2のマスクパターンと打ち分けが出来るようなフォトマスクを用いて半導体装置を製造することができるので、マスク費用を増大化させることなくウエアの1枚当たりの有効チップ数最大化が実現できる。
[適用例5]
上記の半導体装置の製造方法において、前記露光工程では、前記フォトマスクを前記ウエハに縮小投影する投影部と、前記ウエハを載置してX/Y軸方向に移動自由な載置部を備えた露光装置(例えばステッパ装置)を用いて前記ウエハに前記フォトマスクを露光する際に、前記第2のマスクパターンを露光する場合には、前記第1のマスクパターンを露光する場合の前記載置部の位置に対して、前記第1のマスクパターンと前記第2のマスクパターンのずれに対応する前記ウエハ上の距離に応じてX軸方向及びY軸方向に、前記載置部を移動させて、前記載置部と前記投影部の位置合わせを行ってもよい。
上記の半導体装置の製造方法において、前記露光工程では、前記フォトマスクを前記ウエハに縮小投影する投影部と、前記ウエハを載置してX/Y軸方向に移動自由な載置部を備えた露光装置(例えばステッパ装置)を用いて前記ウエハに前記フォトマスクを露光する際に、前記第2のマスクパターンを露光する場合には、前記第1のマスクパターンを露光する場合の前記載置部の位置に対して、前記第1のマスクパターンと前記第2のマスクパターンのずれに対応する前記ウエハ上の距離に応じてX軸方向及びY軸方向に、前記載置部を移動させて、前記載置部と前記投影部の位置合わせを行ってもよい。
本適用例によれば、載置部を移動させることで第1のマスクパターンと第2のマスクパターンと打ち分けにより必要な位置合わせを行うことができる。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
1.本実施の形態のフォトマスクの設計手法
図1は、本実施形態に係るフォトマスクの一例を模式的に示す図である。
図1は、本実施形態に係るフォトマスクの一例を模式的に示す図である。
フォトマスク100は、第1のマスクパターン110と、第2のマスクパターン120とを含む。第1のマスクパターン110は、半導体装置(デバイス)のチップパターン140が配置されるチップ区画130が5×5(n行×m列においてn=5、m=5の場合)のマトリクス状に配置された1ショット分のマスクパターンである。第1のマスクパターン110は、全チップ区画130にチップパターンを配置してもよい。チップ区画130に配置されるチップパターン140は、例えばIC回路パターンを形成するためのデバイスパターンである。このようにすると、第1のマスクパターン110に対応するウエハ上のショット領域は、すべて有効チップ領域となり潰しチップが出ない。
第2のマスクパターン120は、第1のマスクパターン110と同サイズの1ショット分のマスクパターンである。第1のマスクパターン110と第2のマスクパターン120は、4行×4列((n−a)行×(m−b)列において、n=5、m=5、a=1、b=1の場合)のチップ区画130が重複するように、a行及びb列分だけチップ区画130をずらして配置されている。図1では重複エリア160に配置されている16個のチップ区画130が第1のマスクパターン110と第2のマスクパターン120で共用されている。
第2のマスクパターン120では、少なくとも1つのチップ区画130にプロセス工程で使用するパーツのパターン(アラインメントマークやTEGのパターンで、以下「パーツパターン」という)150が配置されている。パーツパターン150は、第2のマスクパターン120と第1のマスクパターン110との重複エリア160以外の部分のチップ区画130に配置されている。
プロセス工程で使用するパーツとは、アラインメントマークやTEG(test element group)や等である。アラインメントマークとは、位置合わせを容易にするために、基盤上に場所を特定して配置される様式化されたパターンである。ウエハ上に形成されたアライメントマークによって、例えば、露光工程において、フォトマスクウエハとの位置合わせを行うことができる。
またTEG(test element group)とは、LSIに発生する設計上や製造上の問題を見つけ出すための評価用素子であり、LSIのプロセス開発、設計、製造などの各種段階で発生する問題点の要因を究明するため、LSIを構成する素子や構造の一部を切り出したり、原因の究明に適した専用の回路を構成したりすることで、早期に原因を究明できるようにすることができる。
パーツパターン150は、第2のマスクパターン120の重複エリア160以外に位置するチップ区画130(図1では9個のチップ区画が該当)に配置されるので、図1では最大9個のチップ区画130にパーツパターンを配置することができる。しかも9個のチップ区画には矩形である第2のマスクパターンの領域の4隅に位置する3つのチップ区画を含むので、パーツの配置に適している。なおパーツパターン150が配置されていないチップ区画130には、チップパターンが配置されている。
図1では、矩形である第2のマスクパターンの四隅のチップ区画うち重複エリア160に属さない3つのチップ区画130にパーツパターン150が配置されている様子を示している。
第1のマスクパターンでは5×5のチップ区画130のすべてにチップパターンが配置されているため1ショットで25個の有効チップ領域(チップパターンが形成された領域)を形成することができる。
第2のマスクパターンでは5×5のチップ区画130の3つのチップ区画にパーツパターンが配置され、それ以外の領域にチップパターンが配置されているため1ショットで22個の有効チップ領域(チップパターンが形成された領域)を形成することができる。
このように本実施の形態では、有効ショット領域(ショット領域に含まれるチップ領域がすべて有効チップ領域であるショット領域)となる第1のショット領域(ウエハ上の領域であって第1のマスクパターンに対応する領域)を露光するための第1のマスクパターン110を設計する。そしてこの第1のマスクパターン110をX・Y方向に1チップ区画分ずらした形で、第1のショット領域と同一サイズの第2のショット領域(ウエハ上の領域であって第2のマスクパターンに対応する領域)を露光するための第2のマスクパターン120を設計する。そしてこの第2のマスクパターン120の最外周のチップ区画の任意チップ区画(重複エリア160に属さないチップ区画)に、プロセスで必要なパーツのパーツパターンを配置する。
1ショットあたりのパーツの個数は一定(例えば1〜3個)とすると、チップサイズが小さくなるほど、1ショットあたりの有効チップ数を増加させるのに有効なフォトマスクの設計手法となる。
チップ区画130に配置されるチップパターン140は、例えばIC回路パターンを形成するためのデバイスパターンである。ウエハ上では、チップパターン140が形成されたチップ領域の外側の領域(隣り合うチップ領域の間の領域)がスクライブラインとなる。半導体装置の製造工程では、例えば、ダイシングによって、ウエハ(図示せず)上のチップ領域の外周であるスクライブ領域に沿ってウエハを切断し、チップ領域(デバイス)を切り分けることができる。本実施の形態のフォトマスクの設計手法は、スクライブライン上にパーツ類を配置できない狭スクライブ構造にも適用可能である。
図2は、フォトマスク100のウエハ200への露光イメージを模式的に示す図である。同図は、ウエハ200上に、12個のショット領域210(i、j)が3行×4列のマトリクス状に露光されている状態を示している。ショット領域210(2、2)、210(2、4)は、第2のマスクパターン120のショット領域であり、それ以外のショット領域210(i、j)は、第1のマスクパターン110のショット領域210(i、j)である。
通常露光時には、フォトマスク100の第1のマスクパターン110をウエハに露光し、プロセスの流動上、必要なマークを露光する場合には、フォトマスク100の第2のマスクパターン120をウエハに露光する。
第2のマスクパターンを露光したショット領域210(2、2)、210(2、4)では3チップ分の領域がマークに使用されるので1ショットあたりの有効チップ数が3個減少することになる。
図1、図2ではフォトマスクにおいて、第1のマスクパターン110と第2のマスクパターン120は、1行、1列分だけチップ区画130をずらして配置される場合を例にとり説明したがこれに限られない。
図3(A)(B)は、本実施形態に係るフォトマスクの他の一例を模式的に示す図である。図3(A)に示すように、フォトマスク100に第1のマスクパターン110と第2のマスクパターン120を2行、2列分のチップ区画だけずらして配置してもよい。また図3(B)に示すように、フォトマスクに100に、第1のマスクパターン110と第2のマスクパターン120を2行、1列分のチップ区画だけずらして配置してもよい。なお上記以外でも任意の行及び列のチップ区画をずらして第2のマスクパターンを配置してもよい。
2.比較例のフォトマスクの設計手法
図4は、比較例に係るフォトマスクの一例を模式的に示す図である。
図4は、比較例に係るフォトマスクの一例を模式的に示す図である。
比較例のフォトマスク300は、有効ショット領域に対応するマスクパターン310とパーツ配置領域に対応するマスクパターン320を含む。
有効ショット領域に対応するマスクパターン310は、チップパターン140が配置されたチップ区画130が5×5(n行×m列においてn=5、m=5の場合)のマトリクス状に配置された1ショット分のマスクパターンである。有効ショット領域に対応するマスクパターン310は、全チップ区画130にチップパターンが配置されている。このようにすると、図1の第1のマスクパターン110と同様に、有効ショット領域に対応するマスクパターン310に対応したウエハ上のショット領域は、すべて有効チップ領域となり潰しチップが出ない。
パーツ配置領域に対応するマスクパターン320とはプロセス工程で使用するパーツのパターン(アラインメントマークやTEG(test element group)等のパターンであり、以下「パーツパターン」という)を配置する領域に対応するマスクパターンである。パーツ配置領域に対応するマスクパターン320は、5個のチップ区画に相当する領域に配置される。このように比較例ではプロセス工程で必要になるパーツを有効チップリア(つぶしチップがないエリア)の外側に配置していた。
プロセス流動上必要なパーツを配置する場合には、有効ショット領域に対応するマスクパターン310とパーツ配置領域に対応するマスクパターン320と含む領域(以後、「有効ショット領域とパーツ配置領域を含むマスクパターン330」という)を1ショットの領域としてウエハに露光する。有効ショット領域とパーツ配置領域を含むマスクパターン330は、有効ショット領域に対応するマスクパターン310に比べて、チップ区画が1行分(チップ区画5個分)だけサイズが大きくなり、チップ区画1行分がつぶし領域となる。
図5は、比較例のフォトマスクのウエハへの露光イメージを模式的に示す図である。図5は、ウエハ400に、12個のショット領域410(i、j)が露光されている状態を示している。ショット領域410(2、2)、410(2、4)は、有効ショット領域とパーツ配置領域を含むマスクパターン330のショット領域であり、それ以外のショット領域は、有効ショット領域に対応するマスクパターン310のショット領域である。
比較例では、通常露光時には、フォトマスクの有効ショット領域に対応するマスクパターン310を露光し、プロセスの流動上、必要なマークを露光する場合には、フォトマスク300の有効ショット領域とパーツ配置領域を含むマスクパターン330をウエハに露光する。
有効ショット領域とパーツ配置領域を含むマスクパターン340を露光したショット領域では5チップ分の領域がマークに使用されるので1ショットあたりの有効チップ数が5個減少することになる。
3.本実施の形態の半導体装置の製造方法
本実施の形態では、縮小投影露光装置であるステッパ装置などで、露光用レチクル(フォトマスクの一例)を用いて半導体ウエハに露光して、複数の半導体装置を製造する。半導体集積回路や固体撮像素子などの半導体装置の製造に際して、製造するチップの大きさの5倍から10倍ほどの大きさのチップパターンを形成したレチクル(フォトマスク)を用い、このチップパターンが相互に隣接するように位置を変えながら繰り返してステッパ装置で縮小投影露光することによって、フォトレジスト膜が形成されたウエハ上に多数の集積回路パターンを精度よく露光する、所謂、ステッパ露光法が知られている。ステッパ露光法では、図1に示すような複数のチップパターン140を有する矩形のマスクパターン(第1のマスクパターン110や第2のマスクパターン120)が形成されたレチクル(フォトマスク)を用いてフォトレジスト膜が形成されたウエハの表面上に連続的に縮小投影露光を行う。
本実施の形態では、縮小投影露光装置であるステッパ装置などで、露光用レチクル(フォトマスクの一例)を用いて半導体ウエハに露光して、複数の半導体装置を製造する。半導体集積回路や固体撮像素子などの半導体装置の製造に際して、製造するチップの大きさの5倍から10倍ほどの大きさのチップパターンを形成したレチクル(フォトマスク)を用い、このチップパターンが相互に隣接するように位置を変えながら繰り返してステッパ装置で縮小投影露光することによって、フォトレジスト膜が形成されたウエハ上に多数の集積回路パターンを精度よく露光する、所謂、ステッパ露光法が知られている。ステッパ露光法では、図1に示すような複数のチップパターン140を有する矩形のマスクパターン(第1のマスクパターン110や第2のマスクパターン120)が形成されたレチクル(フォトマスク)を用いてフォトレジスト膜が形成されたウエハの表面上に連続的に縮小投影露光を行う。
このように第1のマスクパターン110や第2のマスクパターン120を有するレチクル(フォトマスク100)を用いて、フォトレジスト膜が形成されたウエハ200上に連続的にマスクパターンを縮小投影露光することにより、図2に示すようなウエハへの露光イメージで露光することができる。
図6は、本実施の形態で半導体装置の製造方法に用いる露光装置(縮小投影露光装置であるステッパ装置)の構成について説明するための図である。
露光装置10は、露光用の光を下方に照射する投光装置1と、投光装置1の下側に設けられ、縮小投影露光を行うための露光用原版(フォトマスク)である露光用レチクル2と、露光用レチクル2を通したマスクパターンを縮小投影する縮小投影装置3と、半導体基板としてのウエハ4を搭載してX・Y軸方向に移動自在なテーブル5とを備え、フォトレジスト膜が形成されたウエハ4上に、露光用レチクル2を通したマスクパターンを順次、テーブル5によりウエハ4を移動させて露光する。
露光の際には、フォトレジスト膜が形成されたウエハ4上に、マスクパターンを隣接して繰り返し縮小露光する。かかる露光時に、アライメントマーク(パーツの一例)を用いて位置決めを行う。従って通常露光時には第1のマスクパターンを用いて露光し、必要に応じて、アライメントマークを含む第2のマスクパターンを順次露光する。
図1に示すフォトマスクを用いて第1のマスクパターンを露光する場合には、第1のマスクパターン以外の部分をマスクして露光を行い、第2のマスクパターンを露光する場合には、第2のマスクパターン以外の部分をマスクして露光を行う。
投光装置1と、露光用レチクル2と、縮小投影装置3は、投影部として機能し、テーブル5は載置部として機能する。本実施の形態では投影部を固定して載置部(テーブル5)をX軸Y軸方向に移動させてウエハ上のショット位置を決定する。
第1のマスクパターンを連続して使用する場合には、先のショット位置と同じ行で列を移動させる場合にはウエハのX座標値が1ショット領域分変位するようにウエハを搭載した載置部(テーブル5)の位置を移動させる。ところが第1のマスクパターンの後に第2のマスクパターンを露光する場合には、第1のマスクパターンを露光する場合の移動とは異なる移動が必要となる。
図7は、ウエハ200を固定して、第1のマスクパターンと第2のマスクパターンを露光した場合の、第1のマスクパターンの露光領域212の一と第2のマスクパターンの露光領域222の位置の関係を示した図である。
チップ領域の縦横のサイズw×lであるとすると、第1のマスクパターンの露光領域212と第2のマスクパターンの露光領域222は、第1のマスクパターンと第2のマスクパターンのずれに対応して、ウエハ上でX軸方向にw、Y軸方向にlだけずれている。
従って第1のマスクパターンを露光する場合と第2のマスクパターンを露光する場合では、露光位置が、X軸方向にw、Y軸方向にlだけずれてくるため、その分ウエハを移動させて位置合わせを行う。
図8は、本実施の形態の露光処理の流れを示すフローチャートである。
以下の露光処理は、例えば図2のウエハへの露光イメージに示すように、N×Mのショット領域が定義されたショットマップにしたがって行われるものとする。
露光対象となるショット領域(i、j)のマトリクスの縦横を示す変数i、jを初期設定(i=1、j=1)する(ステップS10)。
露光対象となるウエハ上のショット領域(i、j)が基準露光位置に来るようにテーブルの位置を移動制御する(ステップS20)。ここで基準露光位置は、ウエハ上の露光対象となるエリアが図6の露光領域20と重なる位置であるとする。なお第1のマスクパターン110と第2のマスクパターン120を打ち分ける場合には、図7に示すように第1のマスクパターン110の露光領域212と第2のマスクパターン120の露光領域222がずれるので、ここではウエハ上の第1のマスクパターン110の露光領域212となるエリアが図6の露光領域20と重なる位置であるとする。
露光装置では、ウエハをショット領域単位で移動させて、マスクパターンを露光する処理を、すべてのショット領域について終了するまで繰り返して行う。ウエハ上のチップ領域の縦横のサイズw×lで、ショット領域がn×mのマトリクス状に配列されたチップ領域で構成される場合、ショット領域の縦横のサイズは横がnw+α、縦がml+βとなる。従って、1ショット分だけ行方向にずらす場合には、X軸正方向にnw+αだテーブルを移動させればよい。すなわちiが1つカウントアップすると、X軸正方向にnw+αだけテーブルを移動させればよい。またを1ショット分だけ列方向にずらす場合には、Y軸正方向にml+βだけテーブルを移動させればよい。すなわちjが1つカウントアップすると、Y軸正方向にml+βだけテーブルを移動させ、X軸方向にはi=1の位置まで移動させることになる。例えばX軸方向のショット領域の個数(列数)が4である場合には(4−1)×(ml+α)だけX軸負方向にテーブルを移動させることになる。
露光対象となるショット領域(i、j)に、パーツパターンを露光しない場合には(ステップS30でN)、第1のパターンを露光する(ステップS40)。
露光対象となるショット領域(i、j)に、パーツパターンを露光する場合には(ステップS30でY)、さらに第1のマスクパターン110と第2のマスクパターン120のずれに対応する分だけテーブルをX軸方向、Y軸方向に移動制御する(ステップS50)。第1のマスクパターン110と第2のマスクパターン120は、X軸方向に1チップ領域分(1チップ領域の横の長さw)、Y軸方向に1チップ領域分(1チップ領域の縦の長さl)だけずれているので、その分だけテーブルを移動させる。そして第2のパターンを露光する(ステップS60)。次に変数iをカウントアップ(i=i+1)し(ステップS70)、i>Nであれば(ステップS80でY)、変数iを初期設定(i=1)し、変数jをカウントアップ(j=j+1)する(ステップS90)。そして、j>Mでなければ(ステップS100でN)、ステップS20に戻ってステップS20〜S100の処理を繰り返す。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
1 投光装置1、2 露光用レチクル、3 縮小投影装置、4 ウエハ、5 テーブル、10 露光装置、100 フォトマスク、110 第1のマスクパターン、120 第2のマスクパターン、130 チップ区画、140 チップパターン、150 パーツパターン、200 ウエハ、210(i、j) ショット区画、300 比較例のフォトマスク、310 有効ショット領域に対応するマスクパターン、320 パーツ配置領域に対応するマスクパターン、330有効ショット領域とパーツ配置領域を含むマスクパターン330、400 比較例のウエハ
Claims (5)
- チップパターンが配置されるチップ区画がn行×m列のマトリクス状に配置された1ショット分のマスクパターンである第1のマスクパターンと、前記第1のマスクパターンと同サイズであり、少なくとも1つの前記チップ区画にプロセス工程で使用するパーツパターンが配置される1ショット分のマスクパターンである第2のマスクパターンとを含み、
前記第1のマスクパターンと前記第2のマスクパターンは、(n−a)行×(m−b)列のチップ区画が重複するように、a行及びb列分だけチップ区画をずらして配置され、
前記第2のマスクパターンは、前記第1のマスクパターンとの重複エリア以外の部分のチップ区画に前記パーツパターンが配置されているフォトマスク。 - 請求項1において、
a=1、b=1であるフォトマスク。 - 請求項1又は2において、
前記第1のマスクパターンは、全チップ区画にチップパターンが配置されているフォトマスク。 - 請求項1乃至3のいずれか1項に記載のフォトマスクを用いて半導体装置を製造する方法であって、
半導体装置のウエハに前記フォトマスクを露光する露光工程において、
前記パーツパターンを露光しないショットについては、前記フォトマスクの前記第1のマスクパターンを露光し、
前記パーツパターンを露光するショットについては、前記フォトマスクの前記第2のマスクパターンを露光する半導体装置の製造方法。 - 請求項4において、
前記露光工程では、
前記フォトマスクを前記ウエハに縮小投影する投影部と、前記ウエハを載置してX/Y軸方向に移動自由な載置部を備えた露光装置を用いて前記ウエハに前記フォトマスクを露光する際に、
前記第2のマスクパターンを露光する場合には、前記第1のマスクパターンを露光する場合の前記載置部の位置に対して、前記第1のマスクパターンと前記第2のマスクパターンのずれに対応する前記ウエハ上の距離に応じてX軸方向及びY軸方向に、前記載置部を移動させて、前記載置部と前記投影部の位置合わせを行う半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014061553A JP2015184526A (ja) | 2014-03-25 | 2014-03-25 | フォトマスク及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014061553A JP2015184526A (ja) | 2014-03-25 | 2014-03-25 | フォトマスク及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015184526A true JP2015184526A (ja) | 2015-10-22 |
Family
ID=54351108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014061553A Pending JP2015184526A (ja) | 2014-03-25 | 2014-03-25 | フォトマスク及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015184526A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107799401A (zh) * | 2017-10-20 | 2018-03-13 | 上海华力微电子有限公司 | 一种增加高深宽比层次光刻工艺窗口的方法 |
-
2014
- 2014-03-25 JP JP2014061553A patent/JP2015184526A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107799401A (zh) * | 2017-10-20 | 2018-03-13 | 上海华力微电子有限公司 | 一种增加高深宽比层次光刻工艺窗口的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7249994B2 (ja) | フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程 | |
US8440372B2 (en) | Single field zero mask for increased alignment accuracy in field stitching | |
JP2007214243A (ja) | 半導体装置の製造方法 | |
JP2006523949A (ja) | 非長方形状のダイを有する半導体ウェハ | |
TWI704431B (zh) | 投影曝光裝置、投影曝光方法、投影曝光控制程式、以及曝光用光罩 | |
JP2006310446A (ja) | 半導体装置の製造方法、および露光装置 | |
US20150198887A1 (en) | Multiple-Patterning Photolithographic Mask and Method | |
JP5821490B2 (ja) | 半導体装置の製造方法 | |
CN109390268B (zh) | 具有微粒凹口的夹盘的晶圆台、处理工具与使用晶圆台的方法 | |
US10573531B2 (en) | Method of manufacturing semiconductor device | |
TWI428687B (zh) | 投影曝光設備之光罩及使用該光罩之曝光方法 | |
CN104281010B (zh) | 形成方法和基板 | |
JP2015184526A (ja) | フォトマスク及び半導体装置の製造方法 | |
US8972912B1 (en) | Structure for chip extension | |
JP2015206927A (ja) | フォトマスク及び半導体装置の製造方法 | |
US20210398910A1 (en) | Integrated circuit with scribe lane patterns for defect reduction | |
JP5533204B2 (ja) | レチクル、および半導体装置の製造方法 | |
JP2008096665A (ja) | フォトマスク及び半導体装置の製造方法 | |
JP2004086097A (ja) | 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法 | |
JP2004047687A (ja) | 露光方法 | |
US20130252428A1 (en) | Photo-etching and Exposing System | |
US8906599B2 (en) | Enhanced scanner throughput system and method | |
JP6094630B2 (ja) | 半導体装置 | |
JPS59161033A (ja) | フオトマスク | |
JP2007335802A (ja) | 投影露光の位置精度検査方法及びこれに用いるマスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160617 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160628 |