JP2007287989A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007287989A JP2007287989A JP2006114756A JP2006114756A JP2007287989A JP 2007287989 A JP2007287989 A JP 2007287989A JP 2006114756 A JP2006114756 A JP 2006114756A JP 2006114756 A JP2006114756 A JP 2006114756A JP 2007287989 A JP2007287989 A JP 2007287989A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- exposure shot
- chip
- semiconductor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】チップ上に識別情報を付与した半導体装置の製造方法において、露光マスクの数を減らし、露光にかかる工程の工数と時間を大幅に短縮した半導体装置の製造方法を提供すること。
【解決手段】半導体チップ11には素子形成領域12とその素子形成領域12外にチップ位置識別パターン13があり、このチップ識別パターン13は露光ショット内位置情報14と、露光ショット位置情報15とからなっている。露光ショット内位置情報14とは、ステッパー露光に使用するマスク内の複数のチップパターンの位置を表す情報である。また、露光ショット位置情報とは半導体ウエハ上に渡って繰り返された露光ショットの位置を表している。この2つの情報をチップ識別パターン13に示すことによって、何ショット目の何番目のチップというようにチップを特定する。また、露光ショット位置情報を通常と異なる露光ショット寸法にて露光することにより数少ないマスクでチップ識別パターン13を形成できる。
【選択図】図1
【解決手段】半導体チップ11には素子形成領域12とその素子形成領域12外にチップ位置識別パターン13があり、このチップ識別パターン13は露光ショット内位置情報14と、露光ショット位置情報15とからなっている。露光ショット内位置情報14とは、ステッパー露光に使用するマスク内の複数のチップパターンの位置を表す情報である。また、露光ショット位置情報とは半導体ウエハ上に渡って繰り返された露光ショットの位置を表している。この2つの情報をチップ識別パターン13に示すことによって、何ショット目の何番目のチップというようにチップを特定する。また、露光ショット位置情報を通常と異なる露光ショット寸法にて露光することにより数少ないマスクでチップ識別パターン13を形成できる。
【選択図】図1
Description
本発明は半導体装置の製造方法に関し、特に各チップ上に識別情報を有する半導体装置の製造方法に関する。
半導体プロセスでは、半導体ウエハ上に多数の半導体チップをステッパ露光装置を用いて作製し、ダイシングすることによってチップ分割される。オンウエハ測定でのチップ不良の場合は、その場所が半導体ウエハ上のどの位置であるかがわかるので問題はないが、チップをダイシングした後において不良が発生した場合、その位置が分からなくなってしまう。また複数のチップを組み合わせてある均一な性能を得ようとすると、ウエハのどの部分にどのような特性分布のチップがあるかが重要になる。半導体ウエハ上のチップ位置と不良や特性ばらつきの関係を把握することは、半導体製品の不良解析と歩留まり向上に不可欠である。このため、従来では専用のレーザマーキング装置を使用してレーザビームを半導体ウエハに照射してチップ識別情報を刻印する場合もある。しかしこのようなレーザビームマーキング装置を使用すると、工程が別工程になるのでコスト高になり工程時間も多くかかる。そのため、フォトリソグラフィの手法を用い、ステッパ露光装置のマスク設置上部に4つの可変遮光ブレードを配し、各半導体チップ毎に識別情報を刻印するものがあるが装置が特殊となってしまう。(特許文献1参照) また、従来のステッパ露光装置を用いて各半導体チップに識別情報を刻印することも可能であるが、露光ショット数のマスクが必要となってしまう。(例えば、特許文献2参照)
図6は従来のステッパ露光装置を用いたチップ識別パターン形成方法の模式図である。図6に示すように半導体ウェハ内の半導体チップにステップ&リピート式露光にて識別パターンを形成する場合、露光ショットと同じ枚数のマスクが必要となる上、マスクの入れ替え作業が必要となる。この為、従来の技術にて半導体ウェハ内の半導体チップにステップ&リピート式露光にて識別パターンを形成するにはマスク費用がかかる他、露光作業においてもマスクの入れ替え作業が発生し、非常に時間がかかってしまうという問題点があった。
特開平10−261559号公報
特開平11−45839号公報
図6は従来のステッパ露光装置を用いたチップ識別パターン形成方法の模式図である。図6に示すように半導体ウェハ内の半導体チップにステップ&リピート式露光にて識別パターンを形成する場合、露光ショットと同じ枚数のマスクが必要となる上、マスクの入れ替え作業が必要となる。この為、従来の技術にて半導体ウェハ内の半導体チップにステップ&リピート式露光にて識別パターンを形成するにはマスク費用がかかる他、露光作業においてもマスクの入れ替え作業が発生し、非常に時間がかかってしまうという問題点があった。
したがって本発明は前記に鑑みてなされたものでその目的とするところは、チップ上に識別情報を付与した半導体装置の製造方法において、露光マスクの数を減らし、露光にかかる工程の工数と時間を大幅に短縮した半導体装置の製造方法を提供することにある。
前記課題を解決するために、本願発明の一態様によれば、半導体ウェハ上にステッパ露光装置を使用して半導体チップを形成する工程と、該半導体ウェハ上の各露光ショット内に存在する複数の各半導体チップに対して、露光ショット内のチップ位置を識別可能な露光ショット内位置パターンを形成する工程と、露光ショット別に該露光ショット位置を識別可能な露光ショット位置パターンを形成する工程とを備え、該半導体ウェハ内の複数の半導体チップそれぞれに異なる識別パターンを形成することを特徴とする半導体装置の製造方法が提供される。
また、本願発明の一態様によれば、露光ショット内の複数の半導体チップに対して、該露光ショット内の半導体チップ位置を露光刻印するための露光ショット内位置パターンのマスク位置合わせに第1のアライメントマークを半導体ウェハ上に形成する第1の工程と、前記半導体チップに対して、露光ショット別に該露光ショット位置を露光刻印するための露光ショット位置パターンのマスク位置合わせに第2のアライメントマークを前記半導体ウェハ上に形成する第2の工程と、前記第1のアライメントマークを基準として露光し、前記露光ショット内位置パターンをフォトレジストにて形成する第3の工程と、前記第3の工程で形成されたレジストパターンから前記半導体チップのそれぞれに前記露光ショット内位置パターンを刻印する第4の工程と、前記第1のアライメントマークを基準として露光し、レジストパターン形成可能領域と形成不可能領域とを形成する第5の工程と、前記第2のアライメントマークを基準として露光し、前記レジストパターン形成可能領域上に前記露光ショット位置パターンをフォトレジストにて形成する第6の工程と、前記第6の工程で形成されたレジストパターンから前記半導体チップのそれぞれに前記露光ショット位置パターンを刻印する第7の工程とを備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、露光ショット内の半導体チップ位置を識別する露光ショット内位置パターンマスクと、半導体ウェハ上に塗布されたレジストにパターン形成可能領域と不可能領域を形成するマスクと、露光ショット毎の露光ショット位置パターンを形成するマスクの合計3枚のマスクにて半導体ウェハ内の全半導体チップに異なった識別パターンを形成できる。これにより、マスク費用およびマスク交換にかかるコストを低減できる。従来露光ショットと同じ数だけ必要であったマスクの入れ替え作業が大幅に低減され、工程にかかる時間を大幅に短縮できる。
以下本発明の実施形態につき詳細に説明する。図1は本発明の一実施形態における半導体チップの概念図を表したものである。まず、半導体チップ11には素子形成領域12とその素子形成領域12外にチップ位置識別パターン13があり、このチップ識別パターン13は露光ショット内位置情報14と、露光ショット位置情報15とから構成される。露光ショット内位置情報14とは、ステッパ露光に使用するマスク内の複数からなるチップパターンの位置を表す情報であり、一回の露光ショット内に含まれるチップ位置を識別できる情報と言い換えることができる。また、露光ショット情報とは半導体ウエハ上に渡って繰り返された露光ショットの位置を表している。この2つの情報をチップ識別パターン13に示すことによって、何ショット目の何番目のチップというようにチップを特定できるようになる。なお、チップ位置識別パターン13は素子形成に問題を生じさせないならば素子形成領域12内に形成しても全く構わない。
図2は本発明の一実施形態における半導体ウエハ上におけるチップ位置と露光ショットの関係を示した概念図である。本発明においてマスク内のチップ分割数や、露光ショット回数は任意数であるが、ここでは説明のため数を少なくして説明を行う。半導体ウェハ20には一回の露光ショット21として2×2=4つのチップパターン11を露光でき、3×3=9回の露光ショット21を繰り返して該半導体ウエハ20上に半導体チップ11が36個形成されるとする。また、半導体ウェハ20には後述する2種類のアライメントマーク22,23が形成されている。
以下図3から図5は、本発明における一実施形態におけるチップ識別パターン13を形成するための3種類のマスクと半導体ウエハのプロセス過程を示した図である。
図3(a)は露光ショット内位置パターンを刻印するためのマスクを表し、図3(b)は、このマスクを使用して露光した半導体ウエハのプロセス後の様子を示した図である。説明のため素子形成領域は図示せず、チップ位置識別パターン13のみを示している。、露光ショット内位置パターンマスク31には1回の露光ショットにより一括露光される各チップ位置に対応して連続番号01〜04が形成されている。この露光ショット内位置パターンマスク31を使用して半導体ウエハ20上に形成されたアライメントマーク22に位置合わせを行い、X方向にショット寸法Lsx、Y方向にショット寸法LSYだけ露光ショットをステップ&リピートすると、半導体ウエハ20上の全半導体チップ11に露光ショット内位置を表すレジストパターンを形成できる。次にこのレジストパターンをエッチングマスクとして半導体ウエハ基板または事前に成長した保護膜をエッチングしたり、所望のメタルを蒸着後リフトオフなどの加工プロセスにより露光ショット内位置パターンを形成する。この結果、図3(b)に示すように露光ショット内位置情報が数字となって刻印される。なお、露光ショット内位置を示すものは識別可能であれば数字でなくとも構わない。
この工程については、アライメントマーク22のピッチは、素子形成領域12に半導体回路を形成するプロセスの露光ショット寸法と同じなので、半導体回路パターン形成マスクに組み込むことにより半導体回路プロセスと同時に形成することも出来る。
図4(a)はレジストパターン形成可能領域と形成不可能領域とを形成するマスクを表し、図4(b)は、このマスクを使用して露光した半導体ウエハのプロセス後の様子を示した図である。レジストパターン形成可能領域作製マスク41は、露光ショット位置情報を刻印するためのレジストパターンを作製するために使用される。先と同様に、アライメントマーク22を使用して、半導体ウエハ20上に全面塗布されたイメージリバースタイプのフォトレジストに対して、ステップ&リピート露光を行い、熱処理による反転ベークにより半導体ウエハ上に塗布されたフォトレジストに図4(b)のようなパターン形成可能領域42が形成される。
図5(a)は露光ショット位置パターンを刻印するためのマスクを表し、図5(b)は、このマスクを使用して露光した半導体ウエハのプロセス後の様子を示した図である。露光ショット位置パターンマスク51には露光ショット位置を区別する識別情報が書かれている。露光ショット位置を識別する情報として、本一実施形態においては行と列で表し、行を数字、列にアルファベットを使用している。すなわちA1からC3までの文字がある一定の間隔で配列されている。この露光ショット位置パターンマスク51を使用し、半導体ウエハ20上に形成されたアライメントマーク23で位置合わせを行い、X方向にショット寸法L’sx、Y方向にショット寸法L’SYだけ露光ショットをステップ&リピートすると半導体ウエハ20上の全半導体チップ11に露光ショット位置を表すレジストパターンを形成できる。
素子形成とは異なるショット寸法にて図5(a)で示すマスク51のパターンをステップアンドリピート露光する理由は、露光ショット毎に異なる識別パターンをパターン形成可能領域42に刻印するためである。すなわち、マスク51にて素子形成で用いたのと同じショット寸法にて次のショットを行うとパターン形成可能領域42に同じ露光ショット位置識別情報が露光されてしまう。これを回避するためには、図5(a)に示すようにX方向には露光ショット位置情報間のピッチΔXだけ多くまたは少なく移動させて露光すればパターン形成可能領域XXに次の露光ショット識別情報を刻印することができる。Y方向についても同様でΔYだけ多くまたは少なく露光ショット距離を移動させて露光すれば次の露光ショット識別情報が刻印されることになる。数式にて表すと以下のようになる。
L’sx=Lsx±ΔX (1)
L’sY=LsY±ΔY (2)
上式の±のどちらか選択することによって、露光ショット位置識別情報を昇順もしくは降順に刻印できる。当然アライメントマーク23もこの露光ショット寸法によって形成される。
L’sY=LsY±ΔY (2)
上式の±のどちらか選択することによって、露光ショット位置識別情報を昇順もしくは降順に刻印できる。当然アライメントマーク23もこの露光ショット寸法によって形成される。
この形成されたレジストパターンをエッチングマスクとして半導体ウエハ基板または事前に成長した保護膜をエッチングしたり、所望のメタルを蒸着後リフトオフなどの加工プロセスにより露光ショット内位置パターンを形成する。
このようにして素子形成に用いたショット寸法と違うショット寸法を用いることで露光ショット内情報15が形成出来、前述した露光ショット位置情報14と組み合わせることで全半導体チップ11にチップ識別パターン13を刻印することができる。
以上のべたように、このように構成された本発明の実施形態に係る半導体装置の製造方法によれば、従来露光ショットの数と同じ枚数分必要であったマスクを3枚にすることが出来る他、従来露光ショットと同じ数だけ必要であったマスクの入れ替え作業も3回にすることが出来、安価で短時間に半導体ウェハ内の半導体チップに各々異なる識別パターンを形成できる。また、ステッパ露光装置によるショット内位置情報と半導体ウエハに対するショット位置情報を同時に具備しているのでスクライブされ分割された後でもそのチップの位置情報を見ただけで該半導体ウエハのどこにあったチップなのかを瞬時に容易に認識することができる。これにより各チップの特性分布を解析できチップの特性を選別して組み立てを行うことができる。また不良が起きたときにもその不良がマスクに起因するものか、ステッパのレンズ光学系または機械駆動系に起因するか等の不良箇所の特定と分析の切り分けが容易に行える。
本発明は前記実施形態をそのままに限定されるものではなく、実施段階でその要旨を逸脱しない範囲で具体化できる。
11…半導体チップ
12…素子形成領域
13…チップ位置識別パターン
14…露光ショット内位置情報
15…露光ショット位置情報
20…半導体ウエハ
21…露光ショット
22,23…アライメントマーク
31,41,51…マスク
42…レジスト形成可能領域
12…素子形成領域
13…チップ位置識別パターン
14…露光ショット内位置情報
15…露光ショット位置情報
20…半導体ウエハ
21…露光ショット
22,23…アライメントマーク
31,41,51…マスク
42…レジスト形成可能領域
Claims (3)
- 半導体ウェハ上にステッパ露光装置を使用して半導体チップを形成する工程と、該半導体ウェハ上の各露光ショット内に存在する複数の各半導体チップに対して、露光ショット内のチップ位置を識別可能な露光ショット内位置パターンを形成する工程と、露光ショット別に該露光ショット位置を識別可能な露光ショット位置パターンを形成する工程とを備え、該半導体ウェハ内の複数の半導体チップそれぞれに異なる識別パターンを形成することを特徴とする半導体装置の製造方法。
- 露光ショット内の複数の半導体チップに対して、該露光ショット内の半導体チップ位置を露光刻印するための露光ショット内位置パターンのマスク位置合わせに第1のアライメントマークを半導体ウェハ上に形成する第1の工程と、
前記半導体チップに対して、露光ショット別に該露光ショット位置を露光刻印するための露光ショット位置パターンのマスク位置合わせに第2のアライメントマークを前記半導体ウェハ上に形成する第2の工程と、
前記第1のアライメントマークを基準として露光し、前記露光ショット内位置パターンをフォトレジストにて形成する第3の工程と、
前記第3の工程で形成されたレジストパターンから前記半導体チップのそれぞれに前記露光ショット内位置パターンを刻印する第4の工程と
前記第1のアライメントマークを基準として露光し、レジストパターン形成可能領域と形成不可能領域とを形成する第5の工程と、
前記第2のアライメントマークを基準として露光し、前記レジストパターン形成可能領域上に前記露光ショット位置パターンをフォトレジストにて形成する第6の工程と、
前記第6の工程で形成されたレジストパターンから前記半導体チップのそれぞれに前記露光ショット位置パターンを刻印する第7の工程とを備えたことを特徴とする半導体装置の製造方法。 - 前記第5の工程に使用するレジストはネガレジストもしくはイメージリバースレジストを使用することを特徴とする請求項2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006114756A JP2007287989A (ja) | 2006-04-18 | 2006-04-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006114756A JP2007287989A (ja) | 2006-04-18 | 2006-04-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007287989A true JP2007287989A (ja) | 2007-11-01 |
Family
ID=38759462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006114756A Abandoned JP2007287989A (ja) | 2006-04-18 | 2006-04-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007287989A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082407A (ja) * | 2009-10-09 | 2011-04-21 | Fuji Xerox Co Ltd | 半導体チップ及びその製造方法 |
US8754538B2 (en) | 2008-06-24 | 2014-06-17 | Infineon Technologies Ag | Semiconductor chip including identifying marks |
WO2022021102A1 (zh) * | 2020-07-28 | 2022-02-03 | 华为技术有限公司 | 晶粒、晶圆及晶圆上晶粒位置的标识方法 |
-
2006
- 2006-04-18 JP JP2006114756A patent/JP2007287989A/ja not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8754538B2 (en) | 2008-06-24 | 2014-06-17 | Infineon Technologies Ag | Semiconductor chip including identifying marks |
US9171806B2 (en) | 2008-06-24 | 2015-10-27 | Infineon Technologies Ag | Method of making a semiconductor chip including identifying marks |
JP2011082407A (ja) * | 2009-10-09 | 2011-04-21 | Fuji Xerox Co Ltd | 半導体チップ及びその製造方法 |
WO2022021102A1 (zh) * | 2020-07-28 | 2022-02-03 | 华为技术有限公司 | 晶粒、晶圆及晶圆上晶粒位置的标识方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8754538B2 (en) | Semiconductor chip including identifying marks | |
WO2010086068A2 (en) | Determining critical dimension or overlay variation of integrated circuit fields | |
JP2007081123A (ja) | 半導体装置の形成方法 | |
US6924090B2 (en) | Method of recording identifier and set of photomasks | |
US10573531B2 (en) | Method of manufacturing semiconductor device | |
JP2007287989A (ja) | 半導体装置の製造方法 | |
US6908830B2 (en) | Method for printing marks on the edges of wafers | |
US7749690B2 (en) | Die identification systems and methods | |
KR100416618B1 (ko) | 오버레이 정확도가 향상된 다중노광 방법 및 이를 기록한기록매체 | |
JP5533204B2 (ja) | レチクル、および半導体装置の製造方法 | |
JP2010113195A (ja) | 露光用マスク及び半導体装置の製造方法 | |
CN114167681A (zh) | 缺陷检测方法、掩膜版制作方法及半导体结构形成方法 | |
CN101231459A (zh) | 光刻工艺监测标记用光掩模图案及其应用 | |
JP3461823B2 (ja) | 識別情報記録方法およびフォトマスクセット | |
GB2383140A (en) | Exposure positioning in photolithography | |
JP2008218594A (ja) | 露光方法 | |
JP2005283609A (ja) | 縮小投影露光装置用レチクル | |
KR100815959B1 (ko) | 광 근접 보정 방법 | |
KR100644068B1 (ko) | 포토리소그라피용 마스크 | |
KR20110121462A (ko) | 컨택홀 패턴의 임계치수(cd) 보정방법 | |
CN114624960A (zh) | 大尺寸芯片光刻拼接方法 | |
JP2004240189A (ja) | 識別情報記録方法 | |
US6410350B1 (en) | Detecting die speed variations | |
JP5447456B2 (ja) | 識別情報記録方法 | |
TW202303129A (zh) | 評估微影曝光的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081222 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20101222 |