CN104952705A - 一种双重图形及半导体器件结构的制作方法 - Google Patents

一种双重图形及半导体器件结构的制作方法 Download PDF

Info

Publication number
CN104952705A
CN104952705A CN201410114647.7A CN201410114647A CN104952705A CN 104952705 A CN104952705 A CN 104952705A CN 201410114647 A CN201410114647 A CN 201410114647A CN 104952705 A CN104952705 A CN 104952705A
Authority
CN
China
Prior art keywords
pattern
mask
row
flagpole
arrays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410114647.7A
Other languages
English (en)
Inventor
余云初
沈忆华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410114647.7A priority Critical patent/CN104952705A/zh
Publication of CN104952705A publication Critical patent/CN104952705A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种双重图形及半导体器件结构的制作方法，所述双重图形包括：第一掩膜，具有相隔排列的至少两排条状图形阵列，各排条状图形阵列包括多个间隔排列的条状图形，且各该条状图形的端部对应为待切割区域；以及第二掩膜，其于第一掩膜的相邻两排条状图形阵列间具有切割窗口，且该切割窗口同时覆盖于所述两排条状图形阵列中各条状图形的端部。本发明采用一个宽度较大的切割窗口同时覆盖于所述两排条状图形阵列中各条状图形的端部，用于对两排线端同时进行切割，相比于现有采用两个小宽度切割窗分别对两排线端切割的方法来说，可以有效减小两排线端之间的距离，从而提高电路的集成度。

Description

一种双重图形及半导体器件结构的制作方法
技术领域
本发明属于半导体制造领域，特别是涉及一种双重图形及半导体器件结构的制作方法。
背景技术
随着半导体技术的不断进步，器件的功能不断强大，随之而来的是半导体制造难度的与日俱增。目前，在32nm及其以下技术节点上，应用于关键层次的光刻工艺，由于其所需的分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据ITRS路线图所示，双重图形化技术（Double Patterning Technology，简称DPT）、极紫外线技术（EUV）、电子术直写（EBL）等技术方案都被业界寄予了厚望。
其中，双重图形化技术（DPT）是将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图，然后将它们印制到目标晶圆上。双重图形曝光有多种不同的实现方法，不过基本步骤都是先印制一半的图形，显影，刻蚀；然后重新旋涂一层光刻胶，再印制另一半的图形，最后利用硬掩膜或选择性刻蚀来完成整个光刻过程。
栅极线宽是半导体器件的主要参数之一。减小线宽可以提高集成度以及减小器件尺寸。作小线宽栅极的光刻工艺会产生线端收缩(line-end shortening)。栅极线宽越小，线端收缩越严重。传统的方法是在光掩模上进行光学临近效应修正(optical proximity correction,OPC)来矫正线端收缩。当线端收缩太严重，所需光学临近效应修正的修正量太大，以至于在光掩模上相邻两个线端图形形成重叠，导致光学临近效应修正方法失效。在这种情况下，就不得不增加一步线端切割工艺(line-end cut)。栅极线端切割工艺是在形成重叠线端的栅极线条之后，通过利用切割掩模版增加的线端切割光刻和线端切割刻蚀工艺来切断重叠的相邻两个线端光刻是通过对准、曝光等一系列步骤将目标图案转移到衬底上的工艺过程。但随着集成电路制造技术的不断发展，半导体器件的特征尺寸越来越小，单层曝光已不能满足对分辨率的要求，双层曝光能很好的解决分辨率的要求。
如图1～图2所示，现有的一种线端切割工艺均采用宽度较小的切割窗口实现，然而，对于相邻的两排栅极线端101，采用两个宽度较小的切割窗口102实现切割，两个切割窗口102之间的距离受到如曝光或者工艺线宽等影响，两个切割窗口102之间的必须具有一个较大的距离才能保证曝光和刻蚀的精度，如此，相邻的两排栅极线端101之间的距离受到切割窗口102之间距离的限制，其距离也必须适应的增大，从而严重降低电路的集成度。
因此，提供一种能够有效对栅极线端进行切割且能提高电路集成度的方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双重图形及半导体器件结构的制作方法，用于解决现有技术中由于切割窗口之间距离的限制而导致电路集成度严重降低的问题。
为实现上述目的及其他相关目的，本发明提供一种双重图形，包括：
第一掩膜，具有相隔排列的至少两排条状图形阵列，各排条状图形阵列包括多个间隔排列的条状图形，且各该条状图形的端部对应为待切割区域；
第二掩膜，其于第一掩膜的相邻两排条状图形阵列间具有切割窗口，且该切割窗口同时覆盖于所述两排条状图形阵列中各条状图形的端部。
作为本发明双重图形的一种优选方案，所述第一掩膜中，相邻两排条状图形阵列中的多个条状图形呈错位排列。
作为本发明双重图形的一种优选方案，所述第一掩膜及第二掩膜包括透明基板以及图形化的遮光层。
本发明还提供一种基于双重图形的半导体器件结构的制作方法，包括以下步骤：
1）提供表面覆盖有结构层的半导体衬底；
2）藉由所述第一掩膜于所述结构层表面形成第一光刻图形，通过该第一光刻图形将所述结构层刻蚀成具有相隔排列的至少两排条状结构阵列，且各条状结构阵列包括多个间隔排列的条状结构；
3）去除所述第一光刻图形；
4）藉由所述第二掩膜形成第二光刻图形，通过该第二光刻图形同时将相邻的所述两排条状结构阵列中各条状结构的端部刻蚀去除。
作为本发明的半导体器件结构的制作方法的一种优选方案，所述结构层为介质层、多晶硅层、金属层中的一种或两种以上的叠层。
作为本发明的半导体器件结构的制作方法的一种优选方案，相邻两排条状结构阵列中的多个条状结构呈错位排列。
作为本发明的半导体器件结构的制作方法的一种优选方案，步骤2）所述第一光刻图形为图形化的光致抗蚀剂层。
作为本发明的半导体器件结构的制作方法的一种优选方案，步骤2）所述第一光刻图形为图形化的硬掩膜层及光致抗蚀剂层组成的复合层。
作为本发明的半导体器件结构的制作方法的一种优选方案，步骤4）所述第二光刻图形为图形化的光致抗蚀剂层。
作为本发明的半导体器件结构的制作方法的一种优选方案，步骤4）所述第二光刻图形为图形化的硬掩膜层及光致抗蚀剂层组成的复合层。
如上所述，本发明提供一种双重图形及半导体器件结构的制作方法，所述双重图形包括：第一掩膜，具有相隔排列的至少两排条状图形阵列，各排条状图形阵列包括多个间隔排列的条状图形，且各该条状图形的端部对应为待切割区域；以及第二掩膜，其于第一掩膜的相邻两排条状图形阵列间具有切割窗口，且该切割窗口同时覆盖于所述两排条状图形阵列中各条状图形的端部。本发明采用一个宽度较大的切割窗口同时覆盖于所述两排条状图形阵列中各条状图形的端部，用于对两排线端同时进行切割，相比于现有采用两个小宽度切割窗分别对两排线端切割的方法来说，可以有效减小两排线端之间的距离，从而提高电路的集成度。
附图说明
图1～图2显示为现有技术中的一种用于线端切割的双重图形的结构示意图。
图3～图4显示为本发明的双重图形的结构示意图。
图5显示为本发明的基于双重图形的半导体器件结构的制作方法步骤流程示意图。
元件标号说明
201         条状图形
202         切割窗口
203         有源区
S11～S14    步骤1）～步骤4）
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3～5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图3～图4所示，本实施例提供一种双重图形，包括：
第一掩膜，具有相隔排列的至少两排条状图形201阵列，各排条状图形201阵列包括多个间隔排列的条状图形201，且各该条状图形201的端部对应为待切割区域；
第二掩膜，其于第一掩膜的相邻两排条状图形201阵列间具有切割窗口202，且该切割窗口202同时覆盖于所述两排条状图形201阵列中各条状图形201的端部。
作为示例，如图3所示，所述第一掩膜中，相邻两排条状图形201阵列中的多个条状图形201呈错位排列。一般来说，所述第一掩膜用于制作条状的金属层、介质层、多晶硅栅等结构，在本实施例中，所述第一掩膜用于制作条状的多晶硅栅，所述多晶硅栅下方为有源区203，其通过前面的工序形成。在实际的生产过程中，采用所述第一掩膜形成的多个条状多晶硅栅会呈错位排列，这时，会产生很多多晶硅线端，而由于曝光等原因，这些线端往往会具有严重的收缩，因此，不得不增加一步线端切割工艺。
所述第二掩膜，如图4所示，其于第一掩膜的相邻两排条状图形201阵列间具有切割窗口202，且该切割窗口202同时覆盖于所述两排条状图形201阵列中各条状图形201的端部，所述第二掩膜用于对采用第一掩膜制作的条状多晶硅栅的端部同时进行切割，相比于现有采用两个小宽度切割窗分别对两排线端切割的方法来说，可以有效减小两排线端之间的距离，从而大大提高电路的集成度。
作为示例，所述第一掩膜及第二掩膜包括透明基板以及图形化的遮光层。在所述第一掩膜中，所述遮光层具有相隔排列的至少两排条状图形201阵列，各排条状图形201阵列包括多个间隔排列的条状图形201，且各该条状图形201的端部对应为待切割区域。在所述第二掩膜中，所述遮光层于第一掩膜的相邻两排条状图形201阵列间具有切割窗口202，且该切割窗口202同时覆盖于所述两排条状图形201阵列中各条状图形201的端部。
如图5所示，本实施例还提供一种基于双重图形的半导体器件结构的制作方法，包括以下步骤：
首先进行步骤1）S11，提供表面覆盖有结构层的半导体衬底。
作为示例，所述半导体衬底可以为硅衬底、碳化硅衬底、锗硅衬底、或Ⅲ-Ⅴ族化合物衬底等。所述结构层为介质层、多晶硅层、金属层中的一种或两种以上的叠层，在本实施例中，所述结构层为多晶硅层与介质层的叠层。
然后进行步骤2）S12，藉由所述第一掩膜于所述结构层表面形成第一光刻图形，通过该第一光刻图形将所述结构层刻蚀成具有相隔排列的至少两排条状结构阵列，且各条状结构阵列包括多个间隔排列的条状结构。
在本实施例中，所述条状结构为多晶硅层与介质层的叠层。
作为示例，所述第一光刻图形为图形化的光致抗蚀剂层。或者，所述第一光刻图形为图形化的硬掩膜层及光致抗蚀剂层组成的复合层。在本实施例中，所述第一光刻图形为图形化的光致抗蚀剂层。具体地，包括以下步骤：
步骤2-1），于所述结构层表面形成光致抗蚀剂层；
步骤2-2），采用所述第一掩膜对所述光致抗蚀剂层进行曝光、显影及固化工艺，形成第一光刻图形；
步骤2-3），通过该第一光刻图形将所述结构层刻蚀成具有相隔排列的至少两排条状结构阵列，且各条状结构阵列包括多个间隔排列的条状结构。作为示例，所述相邻两排条状结构阵列中的多个条状结构呈错位排列。由于曝光等原因，这些线端往往会具有严重的收缩，因此，不得不增加一步线端切割工艺。
接着进行步骤3）S13，去除所述第一光刻图形。
最后进行步骤4）S14，藉由所述第二掩膜形成第二光刻图形，通过该第二光刻图形同时将相邻的所述两排条状结构阵列中各条状结构的端部刻蚀去除。
作为示例，所述第二光刻图形为图形化的光致抗蚀剂层。或者，所述第二光刻图形为图形化的硬掩膜层及光致抗蚀剂层组成的复合层。在本实施例中，所述第二光刻图形为图形化的光致抗蚀剂层。具体地，包括以下步骤：
步骤4-1），于通过步骤2）刻蚀后的结构层及半导体衬底表面形成光致抗蚀剂层；
步骤4-2），采用所述第二掩膜对所述光致抗蚀剂层进行曝光、显影及固化工艺，形成第二光刻图形；
步骤4-3），通过该第二光刻图形同时将相邻的两排条状结构阵列中各条状结构的端部刻蚀去除。采用同一切割窗口同时去除两排线端，相比于现有采用两个小宽度切割窗分别对两排线端切割的方法来说，可以有效减小两排线端之间的距离，从而提高电路的集成度。
如上所述，本发明提供一种双重图形及半导体器件结构的制作方法，所述双重图形包括：第一掩膜，具有相隔排列的至少两排条状图形201阵列，各排条状图形201阵列包括多个间隔排列的条状图形201，且各该条状图形201的端部对应为待切割区域；以及第二掩膜，其于第一掩膜的相邻两排条状图形201阵列间具有切割窗口202，且该切割窗口202同时覆盖于所述两排条状图形201阵列中各条状图形201的端部。本发明采用一个宽度较大的切割窗口202同时覆盖于所述两排条状图形201阵列中各条状图形201的端部，用于对两排线端同时进行切割，相比于现有采用两个小宽度切割窗分别对两排线端切割的方法来说，可以有效减小两排线端之间的距离，从而提高电路的集成度。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种双重图形，其特征在于，包括：
第一掩膜，具有相隔排列的至少两排条状图形阵列，各排条状图形阵列包括多个间隔排列的条状图形，且各该条状图形的端部对应为待切割区域；以及
第二掩膜，其于第一掩膜的相邻两排条状图形阵列间具有切割窗口，且该切割窗口同时覆盖于所述两排条状图形阵列中各条状图形的端部。
2.根据权利要求1所述的双重图形，其特征在于：所述第一掩膜中，相邻两排条状图形阵列中的多个条状图形呈错位排列。
3.根据权利要求1所述的双重图形，其特征在于：所述第一掩膜及第二掩膜包括透明基板以及图形化的遮光层。
4.一种基于权利要求1～3任意一项所述的双重图形的半导体器件结构的制作方法，其特征在于，包括以下步骤：
1）提供表面覆盖有结构层的半导体衬底；
2）藉由所述第一掩膜于所述结构层表面形成第一光刻图形，通过该第一光刻图形将所述结构层刻蚀成具有相隔排列的至少两排条状结构阵列，且各条状结构阵列包括多个间隔排列的条状结构；
3）去除所述第一光刻图形；
4）藉由所述第二掩膜形成第二光刻图形，通过该第二光刻图形同时将相邻的两排条状结构阵列中各条状结构的端部刻蚀去除。
5.根据权利要求4所述的半导体器件结构的制作方法，其特征在于：所述结构层为介质层、多晶硅层、金属层中的一种或两种以上的叠层。
6.根据权利要求4所述的半导体器件结构的制作方法，其特征在于：相邻两排条状结构阵列中的多个条状结构呈错位排列。
7.根据权利要求4所述的半导体器件结构的制作方法，其特征在于：步骤2）所述第一光刻图形为图形化的光致抗蚀剂层。
8.根据权利要求4所述的半导体器件结构的制作方法，其特征在于：步骤2）所述第一光刻图形为图形化的硬掩膜层及光致抗蚀剂层组成的复合层。
9.根据权利要求4所述的半导体器件结构的制作方法，其特征在于：步骤4）所述第二光刻图形为图形化的光致抗蚀剂层。
10.根据权利要求4所述的半导体器件结构的制作方法，其特征在于：步骤4）所述第二光刻图形为图形化的硬掩膜层及光致抗蚀剂层组成的复合层。
CN201410114647.7A 2014-03-26 2014-03-26 一种双重图形及半导体器件结构的制作方法 Pending CN104952705A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410114647.7A CN104952705A (zh) 2014-03-26 2014-03-26 一种双重图形及半导体器件结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410114647.7A CN104952705A (zh) 2014-03-26 2014-03-26 一种双重图形及半导体器件结构的制作方法

Publications (1)

Publication Number Publication Date
CN104952705A true CN104952705A (zh) 2015-09-30

Family

ID=54167278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410114647.7A Pending CN104952705A (zh) 2014-03-26 2014-03-26 一种双重图形及半导体器件结构的制作方法

Country Status (1)

Country Link
CN (1) CN104952705A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107169185A (zh) * 2017-05-09 2017-09-15 大连理工大学 一种基于窗口的双重图形版图配色方法
CN107578986A (zh) * 2016-07-04 2018-01-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法和光刻偏移的测量方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752315A (zh) * 2008-12-19 2010-06-23 台湾积体电路制造股份有限公司 集成电路结构的制造方法
CN103441067A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 应用于栅极线尾切割的双重图形成型方法
CN103474336A (zh) * 2013-09-22 2013-12-25 上海华力微电子有限公司 制作高均匀度栅极线条的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752315A (zh) * 2008-12-19 2010-06-23 台湾积体电路制造股份有限公司 集成电路结构的制造方法
CN103441067A (zh) * 2013-08-16 2013-12-11 上海华力微电子有限公司 应用于栅极线尾切割的双重图形成型方法
CN103474336A (zh) * 2013-09-22 2013-12-25 上海华力微电子有限公司 制作高均匀度栅极线条的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107578986A (zh) * 2016-07-04 2018-01-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法和光刻偏移的测量方法
CN107169185A (zh) * 2017-05-09 2017-09-15 大连理工大学 一种基于窗口的双重图形版图配色方法
CN107169185B (zh) * 2017-05-09 2019-08-09 大连理工大学 一种基于窗口的双重图形版图配色方法

Similar Documents

Publication Publication Date Title
US9748107B2 (en) Method for removing semiconductor fins using alternating masks
US20120220133A1 (en) Integrated Circuit Having Interleaved Gridded Features, Mask Set, and Method for Printing
CN101542390A (zh) 用以增大特征空间密度的两次形成图案的光刻技术
TW201340208A (zh) 一種半導體線路製程
CN111403277A (zh) 集成电路布局以及具有双重图案的方法
US9006911B2 (en) Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
CN108666207B (zh) 制作半导体元件的方法
JP2016035967A (ja) パターン形成方法
DE102017120849A1 (de) Layouts für integrierte Schaltkreise mit Leitungsendverlängerungen
CN109755107B (zh) 自对准双重图案方法
US20160260639A1 (en) Formation method
CN102608860B (zh) 光刻蚀方法、光罩组合及曝光***
US20140282287A1 (en) Reusable cut mask for multiple layers
JP2005236294A (ja) 薄膜トランジスタの製造方法
CN109917616B (zh) 用于双重图案化的掩模版的制作方法及双重图案化方法
US20140213066A1 (en) Layout decomposition method and method for manufacturing semiconductor device applying the same
CN104952705A (zh) 一种双重图形及半导体器件结构的制作方法
CN104216233A (zh) 曝光方法
CN107785242B (zh) 三重图形化的方法
CN107342262B (zh) 集成电路制造方法
US9032340B2 (en) Layout decomposition method and method for manufacturing semiconductor device applying the same
KR20080034568A (ko) 반도체 소자의 형성 방법
EP3097581B1 (en) Double patterning method of forming semiconductor active areas and isolation regions
CN104752169A (zh) 掩膜图形的形成方法
CN210776174U (zh) 组合光罩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150930