CN114564063B - 稳压器及其控制方法 - Google Patents
稳压器及其控制方法 Download PDFInfo
- Publication number
- CN114564063B CN114564063B CN202210246743.1A CN202210246743A CN114564063B CN 114564063 B CN114564063 B CN 114564063B CN 202210246743 A CN202210246743 A CN 202210246743A CN 114564063 B CN114564063 B CN 114564063B
- Authority
- CN
- China
- Prior art keywords
- voltage
- node
- coupled
- signal
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003381 stabilizer Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000001105 regulatory effect Effects 0.000 claims description 30
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000033228 biological regulation Effects 0.000 claims description 10
- 230000004913 activation Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 18
- 230000009286 beneficial effect Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本公开实施例涉及半导体技术领域，提供一种稳压器及其控制方法，稳压器包括：比较模块，被配置为比较基准电压和反馈电压并基于比较生成误差电压；输出电压调节模块，与比较模块的输出端耦接于第一节点，被配置为基于误差电压来调整输出电压调节模块接收的输入电压，以向输出节点提供输出电压；反馈电路，耦接于输出节点和接地电压之间，反馈电路被配置为对输出电压进行分压以提供反馈电压；驱动电压调节模块，与第一节点耦接，用于在稳压器工作的启动阶段调节第一节点处的电位。本公开实施例至少有利于加速稳压器的启动。
Description
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种稳压器及其控制方法。
背景技术
随着电子技术的广泛应用，对电子***也提出了更高的性能要求。其中，稳压器是一种能自动调整输出电压的供电电路或供电设备，其作用是将波动较大和达不到电器设备要求的电源电压稳定在它的设定值范围内，使各种电路或电器设备能在额定工作电压下正常工作。
然而，为了更快的获取数值范围稳定的输出电压以降低瞬态的压降，需要稳压器具备更快的响应速度。
发明内容
本公开实施例提供一种稳压器及其控制方法，至少有利于加速稳压器的启动。
根据本公开一些实施例，本公开实施例一方面提供一种稳压器，包括：比较模块，被配置为比较基准电压和反馈电压并基于所述比较生成误差电压；输出电压调节模块，与所述比较模块的输出端耦接于第一节点，被配置为基于所述误差电压来调整所述输出电压调节模块接收的输入电压，以向输出节点提供输出电压；反馈电路，耦接于所述输出节点和接地电压之间，所述反馈电路被配置为对所述输出电压进行分压以提供所述反馈电压；驱动电压调节模块，与所述第一节点耦接，用于在所述稳压器工作的启动阶段调节所述第一节点处的电位。
在一些实施例中，所述驱动电压调节模块被配置为：降低调整所述输出电压调节模块接收的所述输入电压的耗时。
在一些实施例中，所述驱动电压调节模块包括：启动单元，与所述输出电压调节模块的控制端耦接，所述启动单元基于启动信号停止对所述第一节点的电位的调节以启动所述稳压器；调节单元，与所述输出电压调节模块的控制端耦接，所述调节单元基于调节信号调节所述第一节点的电位以加速所述稳压器的启动。
在一些实施例中，所述输出电压调节模块包括第一PMOS管，所述第一PMOS管的控制端与所述第一节点耦接，所述第一PMOS管的第一端与工作电源耦接，所述第一PMOS管的第二端与所述输出节点耦接。
在一些实施例中，所述启动单元包括第二PMOS管，则所述调节单元包括第二NMOS管，所述第二PMOS管的控制端接收所述启动信号，所述第二PMOS管的第一端与所述工作电源耦接，所述第二PMOS管的第二端与所述第一节点耦接，所述第二NMOS管的控制端接收所述调节信号，所述第二NMOS管的第一端与地端耦接，所述第二NMOS管的第二端与所述第一节点耦接。
在一些实施例中，所述启动单元包括第二NMOS管，则所述调节单元包括第二PMOS管，所述第二NMOS管的控制端接收所述启动信号，所述第二NMOS管的第一端与所述工作电源耦接，所述第二NMOS管的第二端与所述第一节点耦接，所述第二PMOS管的控制端接收所述调节信号，所述第二PMOS管的第一端与地端耦接，所述第二PMOS管的第二端与所述第一节点耦接。
在一些实施例中，所述输出电压调节模块包括第一NMOS管，所述第一NMOS管的控制端与所述第一节点耦接，所述第一NMOS管的第一端与工作电源耦接，所述第一NMOS管的第二端与所述输出节点耦接。
在一些实施例中，所述启动单元包括第二PMOS管，则所述调节单元包括第二NMOS管，所述第二PMOS管的控制端接收所述启动信号，所述第二PMOS管的第一端与地端耦接，所述第二PMOS管的第二端与所述第一节点耦接，所述第二NMOS管的控制端接收所述调节信号，所述第二NMOS管的第一端与所述工作电源耦接，所述第二NMOS管的第二端与所述第一节点耦接。
在一些实施例中，所述启动单元包括第二NMOS管，则所述调节单元包括第二PMOS管，所述第二NMOS管的控制端接收所述启动信号，所述第二NMOS管的第一端与地端耦接，所述第二NMOS管的第二端与所述第一节点耦接，所述第二PMOS管的控制端接收所述调节信号，所述第二PMOS管的第一端与所述工作电源耦接，所述第二PMOS管的第二端与所述第一节点耦接。
在一些实施例中，所述稳压器还包括：信号生成模块，用于基于所述启动信号生成所述调节信号；其中，基于所述启动信号生成所述调节信号，包括，将对所述启动信号依次进行反相、延时处理后得到的信号与所述启动信号进行逻辑与运算，以生成所述调节信号。
在一些实施例中，所述信号生成模块包括：反相单元，所述反相单元的输入端接收所述启动信号；延时单元，所述延时单元的输入端与所述反相单元的输出端耦接；与门电路，所述与门电路的第一输入端与所述延时单元的输出端耦接，所述与门电路的第二输入端接收所述启动信号，所述与门电路的输出端输出所述调节信号。
在一些实施例中，所述稳压器还包括：信号生成模块，用于基于所述启动信号生成所述调节信号；其中，基于所述启动信号生成所述调节信号，包括，将对所述启动信号依次进行反相、延时处理后得到的信号与所述启动信号进行逻辑或运算，以生成所述调节信号。
在一些实施例中，所述信号生成模块包括：反相单元，所述反相单元的输入端接收所述启动信号；延时单元，所述延时单元的输入端与所述反相单元的输出端耦接；或门电路，所述或门电路的第一输入端与所述延时单元的输出端耦接，所述或门电路的第二输入端接收所述启动信号，所述或门电路的输出端输出所述调节信号。
在一些实施例中，所述反馈电路包括：第一分压模块，耦接于所述输出节点与所述比较模块之间；第二分压模块，耦接于所述第一分压模块和地端之间，所述反馈电压为所述第一分压模块与所述第二分压模块耦接处的电位。
在一些实施例中，所述比较模块包括：第三PMOS管、第四PMOS管、第三NMOS管以及第四NMOS管；其中，所述第三PMOS管的控制端和所述第四PMOS管的控制端耦接，所述第三PMOS管的控制端和所述第四PMOS管的控制端之间具有第三节点；所述第三PMOS管的第一端和所述第四PMOS管的第三端耦接工作电源，所述第三PMOS管的第二端耦接所述第三NMOS管的第五端，所述第四PMOS管的第四端耦接所述第四NMOS管的第七端，所述第二端与所述第五端之间具有第四节点，所述第四节点与所述第一节点耦接，所述第四端与所述第七端之间具有第五节点，所述第五节点与所述第三节点耦接；所述第三NMOS管的第六端与所述第四NMOS管的第八端耦接，所述第三NMOS管的控制端为所述比较模块的第一输入端，所述第四NMOS管的控制端为所述比较模块的第二输入端，所述第四节点为所述比较模块的输出端。
在一些实施例中，所述第六端和所述第八端之间具有第六节点，所述稳压器还包括：第五NMOS管，所述第五NMOS管的控制端接收偏置电压，所述第五NMOS管的第一端与所述第六节点耦接，所述第五NMOS管的第二端耦接至所述地端。
根据本公开一些实施例，本公开实施例另一方面还提供一种稳压器的控制方法，包括：提供如前述任一项所述的稳压器；提供基准电压以及驱动电压，在所述稳压器工作的启动阶段，所述驱动电压调节模块基于所述驱动电压调节所述第一节点处的电位，以使所述反馈电路生成反馈电压，以及使所述比较模块基于所述基准电压和所述反馈电压生成误差电压，以及使所述输出电压调节模块基于所述误差电压生成输出电压。
在一些实施例中，所述输出电压调节模块包括第一PMOS管或第一NMOS管；所述驱动电压包括启动信号和调节信号。
在一些实施例中，提供所述驱动电压的步骤包括：提供启动信号；基于所述启动信号生成所述调节信号。
在一些实施例中，所述稳压器的控制方法还包括：提供偏置电压，所述比较模块接收所述偏置电压。
本公开实施例提供的技术方案至少具有以下优点：
在稳压器中设置驱动电压调节模块，使得在稳压器工作的启动阶段，可以通过驱动电压调节模块快速地将第一节点处的电位调节至启动输出电压调节模块所需要的电位，从而加速输出电压调节模块的启动，以提高输出电压调节模块向输出节点提供输出电压的速度，从而有利于加速稳压器的启动。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领缺普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图4为本公开一实施例提供的稳压器的四种电路结构示意图；
图5为本公开一实施例提供的启动信号和调节信号的一种波形图；
图6为与图5对应的信号生成模块的电路结构示意图；
图7为与图6对应的信号生成模块的一种电路结构示意图；
图8和图9为本公开一实施例提供的稳压器的另外两种电路结构示意图；
图10为本公开一实施例提供的启动信号和调节信号的另一种波形图；
图11为与图10对应的信号生成模块的电路结构示意图；
图12为与图11对应的信号生成模块的一种电路结构示意图；
图13为本公开一实施例提供的稳压器的又一种电路结构示意图。
具体实施方式
由背景技术可知，稳压器的响应速度有待提高。
本公开实施提供一种稳压器及其控制方法，在稳压器中设置驱动电压调节模块，使得在稳压器工作的启动阶段，可以通过驱动电压调节模块快速地将第一节点处的电位调节至启动输出电压调节模块所需要的电位，从而加速输出电压调节模块的启动，以提高输出电压调节模块向输出节点提供输出电压的速度，从而有利于加速稳压器的启动。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
本公开一实施例提供一种稳压器，以下将结合附图对本公开一实施例提供的稳压器进行详细说明。图1至图4为本公开一实施例提供的稳压器的四种电路结构示意图；图5为本公开一实施例提供的启动信号和调节信号的一种波形图；图6为与图5对应的信号生成模块的电路结构示意图；图7为与图6对应的信号生成模块的一种电路结构示意图；图8和图9为本公开一实施例提供的稳压器的另外两种电路结构示意图；图10为本公开一实施例提供的启动信号和调节信号的另一种波形图；图11为与图10对应的信号生成模块的电路结构示意图；
图12为与图11对应的信号生成模块的一种电路结构示意图；图13为本公开一实施例提供的稳压器的又一种电路结构示意图。
参考图1，稳压器包括：比较模块100，被配置为比较基准电压10a和反馈电压10b并基于比较生成误差电压10c；输出电压调节模块101，与比较模块100的输出端耦接于第一节点102，被配置为基于误差电压10c来调整输出电压调节模块101接收的输入电压，以向输出节点103提供输出电压10d；反馈电路104，耦接于输出节点103和接地电压之间，反馈电路104被配置为对输出电压10d进行分压以提供反馈电压10b；驱动电压调节模块105，与第一节点102耦接，用于在稳压器工作的启动阶段调节第一节点102处的电位。
在稳压器工作的启动阶段，先通过驱动电压调节模块105对第一节点102处的电位进行调节，使得第一节点102处的电位快速达到启动输出电压调节模块101所需要的电位，以快速的启动输出电压调节模块101，从而提高输出电压调节模块101向输出节点103提供输出电压10d的速度，从而有利于加速稳压器的启动。此外，在输出电压调节模块101第一次向输出节点103提供输出电压10d之后，反馈电路104对输出电压10d进行分压以向比较模块100提供反馈电压10b，比较模块100比较基准电压10a和反馈电压10b并生成误差电压10c，输出电压调节模块101基于误差电压10c来调整输出电压调节模块101接收的输入电压，以向输出节点103提供输出电压10d。
在一些实施例中，驱动电压调节模块105被配置为：降低调整输出电压调节模块101接收的输入电压的耗时。其中，输出电压调节模块101接收的输入电压即为第一节点102处的电位，输出电压调节模块101基于第一节点102处的电位启动或关闭，驱动电压调节模块105有利于降低调整输出电压调节模块101接收的输入电压的耗时，即在稳压器工作的启动阶段，驱动电压调节模块105能够快速的将第一节点102处的电位调节到启动输出电压调节模块101所需要的电位，以加速输出电压调节模块101的启动，从而进一步加速稳压器的启动。
以下将结合图2至图13对本公开实施例进行更为详细的说明。
在一些实施例中，驱动电压调节模块105包括：启动单元115，与输出电压调节模块101的控制端耦接，启动单元115基于启动信号11a停止对第一节点102的电位的调节以启动稳压器；调节单元125，与输出电压调节模块101的控制端耦接，调节单元125基于调节信号11b调节第一节点102的电位以加速稳压器的启动。
需要说明的是，在稳压器处于非工作阶段时，启动单元115可以基于启动信号11a对第一节点102处的电位进行调节，使得输出电压调节模块101基于此时第一节点102处的电位处于关闭状态，即通过启动单元115控制输出电压调节模块101不会向输出节点103提供输出电压10d，比较模块100也处于非工作状态，使得稳压器整体处于非工作状态。
关于输出电压调节模块101、启动单元115以及调节单元125的具体构造，以下通过四种实施例对其进行详细说明。
在一些实施例中，参考图3，输出电压调节模块101包括第一PMOS管111，第一PMOS管111的控制端与第一节点102耦接，第一PMOS管111的第一端与工作电源VDD耦接，第一PMOS管111的第二端与输出节点103耦接。
其中，启动单元115包括第二PMOS管135，则调节单元125包括第二NMOS管145，第二PMOS管135的控制端接收启动信号11a，第二PMOS管135的第一端与工作电源VDD耦接，第二PMOS管135的第二端与第一节点102耦接，第二NMOS管145的控制端接收调节信号11b，第二NMOS管145的第一端与地端耦接，第二NMOS管145的第二端与第一节点102耦接。
如此，在稳压器的非工作阶段，第二PMOS管135可以基于启动信号11a处于导通状态，第二NMOS管145可以基于调节信号11b处于截止状态，则第一节点102相当于与工作电源VDD耦接，即通过此时处于导通状态的第二PMOS管135可以将第一节点102处的电位上拉至一个较高的数值，使得接收第一节点102处电压的第一PMOS管111处于截止状态，即输出电压调节模块101处于关闭状态，不会向输出节点103提供输出电压10d。
然后，在稳压器工作的启动阶段，第二PMOS管135可以基于启动信号11a处于截止状态，第二NMOS管145可以基于调节信号11b处于导通状态，使得电位较高的第一节点102与地端耦接，即可以通过此时处于导通状态的第二NMOS管145快速将第一节点102处的电位下拉至可以启动第一PMOS管111所需要的电位，从而实现通过驱动电压调节模块105对第一节点102处的电位进行调节，使得第一节点102处的电位快速达到启动输出电压调节模块101所需要的电位的目的，以快速的使得第一PMOS管111导通，从而提高输出电压调节模块101向输出节点103提供输出电压10d的速度，从而有利于加速稳压器的启动。
然后，在输出电压调节模块101第一次向输出节点103提供输出电压10d之后，第二PMOS管135可以基于启动信号11a处于截止状态，第二NMOS管145可以基于调节信号11b也处于截止状态，此时反馈电路104对输出电压10d进行分压以向比较模块100提供反馈电压10b，比较模块100比较基准电压10a和反馈电压10b并生成误差电压10c，输出电压调节模块101基于误差电压10c来调整输出电压调节模块101接收的输入电压，即利用比较模块100调节第一节点102处的电位，使得第一节点102处的电位处于稳定的数值范围内，以使得第一PMOS管111处于导通状态，向输出节点103提供稳定的输出电压10d。
在又一些实施例中，输出电压调节模块101包括第一NMOS管121，第一NMOS管121的控制端与第一节点102耦接，第一NMOS管121的第一端与工作电源VDD耦接，第一NMOS管121的第二端与输出节点103耦接。
其中，启动单元115包括第二PMOS管135，则调节单元125包括第二NMOS管145，第二PMOS管的控制端接收启动信号11a，第二PMOS管135的第一端与地端耦接，第二PMOS管135的第二端与第一节点102耦接，第二NMOS管145的控制端接收调节信号11b，第二NMOS管145的第一端与工作电源VDD耦接，第二NMOS管145的第二端与第一节点102耦接。
如此，在稳压器的非工作阶段，第二PMOS管135可以基于启动信号11a处于导通状态，第二NMOS管145可以基于调节信号11b处于截止状态，则第一节点102相当于与地端耦接，即通过此时处于导通状态的第二PMOS管135可以将第一节点102处的电位下拉至一个较低的数值，使得接收第一节点102处电压的第一NMOS管121处于截止状态，即输出电压调节模块101处于关闭状态，不会向输出节点103提供输出电压10d。
然后，在稳压器工作的启动阶段，第二PMOS管135可以基于启动信号11a处于截止状态，第二NMOS管145可以基于调节信号11b处于导通状态，使得电位较低的第一节点102与工作电源VDD耦接，即可以通过此时处于导通状态的第二NMOS管145快速将第一节点102处的电位上拉至可以启动第一NMOS管121所需要的电位，从而实现通过驱动电压调节模块105对第一节点102处的电位进行调节，使得第一节点102处的电位快速达到启动输出电压调节模块101所需要的电位的目的，以快速的使得第一NMOS管121导通，从而提高输出电压调节模块101向输出节点103提供输出电压10d的速度，从而有利于加速稳压器的启动。
然后，在输出电压调节模块101第一次向输出节点103提供输出电压10d之后，第二PMOS管135可以基于启动信号11a处于截止状态，第二NMOS管145可以基于调节信号11b也处于截止状态，此时反馈电路104对输出电压10d进行分压以向比较模块100提供反馈电压10b，比较模块100比较基准电压10a和反馈电压10b并生成误差电压10c，输出电压调节模块101基于误差电压10c来调整输出电压调节模块101接收的输入电压，即利用比较模块100调节第一节点102处的电位，使得第一节点102处的电位处于稳定的数值范围内，以使得第一NMOS管121处于导通状态，向输出节点103提供稳定的输出电压10d。
上述两种实施例中，启动信号11a和调节信号11b的波形图可以如图5所示。其中，在第一阶段I，启动信号11a和调节信号11b所表征的电位均处于较低的数值，则第二PMOS管135可以基于启动信号11a处于导通状态，第二NMOS管145可以基于调节信号11b处于截止状态；在第二阶段II，启动信号11a和调节信号11b所表征的电位均处于较高的数值，则第二PMOS管135可以基于启动信号11a处于截止状态，第二NMOS管145可以基于调节信号11b处于导通状态；在第三阶段III，启动信号11a所表征的电位处于较高的数值，调节信号11b所表征的电位处于较低的数值，则第二PMOS管135可以基于启动信号11a处于截止状态，第二NMOS管145可以基于调节信号11b也处于截止状态。
需要说明的是，电位处于较低的数值和电位处于较高的数值是相对于启动信号11a和调节信号11b在第一阶段I、第二阶段II以及在第三阶段III中所呈现的大小进行区分的，例如，启动信号11a在第一阶段I所表征的电位的数值小于在第二阶段II所表征的电位的数值，则可以认为启动信号11a在第一阶段I所表征的电位处于较低的数值，启动信号11a在第二阶段II所表征的电位处于较高的数值。
上述两种实施例中，参考图6，稳压器还可以包括：信号生成模块106，用于基于启动信号11a生成调节信号11b；其中，基于启动信号11a生成调节信号11b，包括，将对启动信号11a依次进行反相、延时处理后得到的信号与启动信号11a进行逻辑与运算，以生成调节信号11b。
在一些实施例中，继续参考图6，信号生成模块106可以包括：反相单元116，反相单元116的输入端接收启动信号11a；延时单元126，延时单元126的输入端与反相单元116的输出端耦接；与门电路136，与门电路136的第一输入端与延时单元126的输出端耦接，与门电路136的第二输入端接收启动信号11a，与门电路136的输出端输出调节信号11b。
在一些例子中，参考图7，与门电路136可以包括相互串联的与非门146和非门156，需要说明的是，图7中仅以与门电路136包括相互串联的与非门146和非门156为示例，实际应用中，与门电路136可以又单一的与门构成，也可以其他逻辑门电路的组合构成，只需满足与门电路136对接收的两个信号能进行逻辑与运算即可。
需要说明的是，为了便于表述，启动信号11a或调节信号11b所表征的电位的数值均较低时，即意味着启动信号11a或调节信号11b在电路中所表征的电位表现为0；启动信号11a或调节信号11b所表征的电位的数值均较高时，即意味着启动信号11a或调节信号11b在电路中所表征的电位表现为1。
结合参考图5至图7，在第一阶段I，启动信号11a表现为0，与门电路136的第一输入端接收的信号表现为1，与门电路136的第二输入端接收的启动信号11a表现为0，则与门电路136的输出端输出的调节信号11b表现为0；在第二阶段II，启动信号11a表现为1，由于延时单元126对接收的反相单元116输出的信号的延时作用，第二阶段II中，与门电路136的第一输入端接收的信号仍表现为1，与门电路136的第二输入端接收的启动信号11a表现为1，则与门电路136的输出端输出的调节信号11b表现为1；在第三阶段III，启动信号11a表现为1，与门电路136的第一输入端已经接收到由于第二阶段II中启动信号11a的改变导致的与门电路136的第一输入端接收的信号的改变，则与门电路136的第一输入端接收的信号表现为0，与门电路136的第二输入端接收的启动信号11a表现为1，则与门电路136的输出端输出的调节信号11b表现为0。
在又一些实施例中，参考图8，输出电压调节模块101包括第一PMOS管111，第一PMOS管111的控制端与第一节点102耦接，第一PMOS管111的第一端与工作电源VDD耦接，第一PMOS管111的第二端与输出节点103耦接。
其中，启动单元115包括第二NMOS管145，则调节单元125包括第二PMOS管135，第二NMOS管145的控制端接收启动信号11a，第二NMOS管145的第一端与工作电源VDD耦接，第二NMOS管145的第二端与第一节点102耦接，第二PMOS管135的控制端接收调节信号11b，第二PMOS管135的第一端与地端耦接，第二PMOS管135的第二端与第一节点102耦接。
如此，在稳压器的非工作阶段，第二NMOS管145可以基于启动信号11a处于导通状态，第二PMOS管135可以基于调节信号11b处于截止状态，则第一节点102相当于与工作电源VDD耦接，即通过此时处于导通状态的第二NMOS管145可以将第一节点102处的电位上拉至一个较高的数值，使得接收第一节点102处电压的第一PMOS管111处于截止状态，即输出电压调节模块101处于关闭状态，不会向输出节点103提供输出电压10d。
然后，在稳压器工作的启动阶段，第二NMOS管145可以基于启动信号11a处于截止状态，第二PMOS管135可以基于调节信号11b处于导通状态，使得电位较高的第一节点102与地端耦接，即可以通过此时处于导通状态的第二PMOS管135快速将第一节点102处的电位下拉至可以启动第一PMOS管111所需要的电位，从而实现通过驱动电压调节模块105对第一节点102处的电位进行调节，使得第一节点102处的电位快速达到启动输出电压调节模块101所需要的电位的目的，以快速的使得第一PMOS管111导通，从而提高输出电压调节模块101向输出节点103提供输出电压10d的速度，从而有利于加速稳压器的启动。
然后，在输出电压调节模块101第一次向输出节点103提供输出电压10d之后，第二NMOS管145可以基于启动信号11a处于截止状态，第二PMOS管135可以基于调节信号11b也处于截止状态，此时反馈电路104对输出电压10d进行分压以向比较模块100提供反馈电压10b，比较模块100比较基准电压10a和反馈电压10b并生成误差电压10c，输出电压调节模块101基于误差电压10c来调整输出电压调节模块101接收的输入电压，即利用比较模块100调节第一节点102处的电位，使得第一节点102处的电位处于稳定的数值范围内，以使得第一PMOS管111处于导通状态，向输出节点103提供稳定的输出电压10d。
在再一些实施例中，参考图9，输出电压调节模块101包括第一NMOS管121，第一NMOS管121的控制端与第一节点102耦接，第一NMOS管121的第一端与工作电源VDD耦接，第一NMOS管121的第二端与输出节点103耦接。
其中，启动单元115包括第二NMOS管145，则调节单元125包括第二PMOS管135，第二NMOS管145的控制端接收启动信号11a，第二NMOS管145的第一端与地端耦接，第二NMOS管145的第二端与第一节点102耦接，第二PMOS管135的控制端接收调节信号11b，第二PMOS管135的第一端与工作电源VDD耦接，第二PMOS管135的第二端与第一节点102耦接。
如此，在稳压器的非工作阶段，第二NMOS管145可以基于启动信号11a处于导通状态，第二PMOS管135可以基于调节信号11b处于截止状态，则第一节点102相当于与地端耦接，即通过此时处于导通状态的第二NMOS管145可以将第一节点102处的电位下拉至一个较低的数值，使得接收第一节点102处电压的第一NMOS管121处于截止状态，即输出电压调节模块101处于关闭状态，不会向输出节点103提供输出电压10d。
然后，在稳压器工作的启动阶段，第二NMOS管145可以基于启动信号11a处于截止状态，第二PMOS管135可以基于调节信号11b处于导通状态，使得电位较低的第一节点102与工作电源VDD耦接，即可以通过此时处于导通状态的第二PMOS管135快速将第一节点102处的电位上拉至可以启动第一NMOS管121所需要的电位，从而实现通过驱动电压调节模块105对第一节点102处的电位进行调节，使得第一节点102处的电位快速达到启动输出电压调节模块101所需要的电位的目的，以快速的使得第一NMOS管121导通，从而提高输出电压调节模块101向输出节点103提供输出电压10d的速度，从而有利于加速稳压器的启动。
然后，在输出电压调节模块101第一次向输出节点103提供输出电压10d之后，第二NMOS管145可以基于启动信号11a处于截止状态，第二PMOS管135可以基于调节信号11b也处于截止状态，此时反馈电路104对输出电压10d进行分压以向比较模块100提供反馈电压10b，比较模块100比较基准电压10a和反馈电压10b并生成误差电压10c，输出电压调节模块101基于误差电压10c来调整输出电压调节模块101接收的输入电压，即利用比较模块100调节第一节点102处的电位，使得第一节点102处的电位处于稳定的数值范围内，以使得第一NMOS管121处于导通状态，向输出节点103提供稳定的输出电压10d。
上述两种实施例中，启动信号11a和调节信号11b的波形图可以如图10所示。其中，在第一阶段I，启动信号11a和调节信号11b所表征的电位均处于较高的数值，则第二NMOS管145可以基于启动信号11a处于导通状态，第二PMOS管135可以基于调节信号11b处于截止状态；在第二阶段II，启动信号11a和调节信号11b所表征的电位均处于较低的数值，则第二NMOS管145可以基于启动信号11a处于截止状态，第二PMOS管135可以基于调节信号11b处于导通状态；在第三阶段III，启动信号11a所表征的电位处于较低的数值，调节信号11b所表征的电位处于较高的数值，则第二NMOS管145可以基于启动信号11a处于截止状态，第二PMOS管135可以基于调节信号11b也处于截止状态。
需要说明的是，电位处于较低的数值和电位处于较高的数值是相对于启动信号11a和调节信号11b在第一阶段I、第二阶段II以及在第三阶段III中所呈现的大小进行区分的，例如，启动信号11a在第一阶段I所表征的电位的数值大于在第二阶段II所表征的电位的数值，则可以认为启动信号11a在第一阶段I所表征的电位处于较高的数值，启动信号11a在第二阶段II所表征的电位处于较低的数值。
上述两种实施例中，参考图11，稳压器还可以包括：信号生成模块106，用于基于启动信号11a生成调节信号11b；其中，基于启动信号11a生成调节信号11b，包括，将对启动信号11a依次进行反相、延时处理后得到的信号与启动信号11a进行逻辑或运算，以生成调节信号11b。
在一些实施例中，继续参考图11，信号生成模块106可以包括：反相单元116，反相单元116的输入端接收启动信号11a；延时单元126，延时单元126的输入端与反相单元116的输出端耦接；或门电路166，或门电路166的第一输入端与延时单元126的输出端耦接，或门电路166的第二输入端接收启动信号11a，或门电路166的输出端输出调节信号11b。
在一些例子中，参考图12，或门电路166可以包括相互串联的或非门176和非门156，需要说明的是，图12中仅以或门电路166包括相互串联的或非门176和非门156为示例，实际应用中，或门电路166可以又单一的或门构成，也可以其他逻辑门电路的组合构成，只需满足或门电路166对接收的两个信号能进行逻辑或运算即可。
需要说明的是，为了便于表述，启动信号11a或调节信号11b所表征的电位的数值均较低时，即意味着启动信号11a或调节信号11b在电路中所表征的电位表现为0；启动信号11a或调节信号11b所表征的电位的数值均较高时，即意味着启动信号11a或调节信号11b在电路中所表征的电位表现为1。
结合参考图10至图12，在第一阶段I，启动信号11a表现为1，与门电路136的第一输入端接收的信号表现为0，与门电路136的第二输入端接收的启动信号11a表现为1，则与门电路136的输出端输出的调节信号11b表现为1；在第二阶段II，启动信号11a表现为0，由于延时单元126对接收的反相单元116输出的信号的延时作用，第二阶段II中，与门电路136的第一输入端接收的信号仍表现为0，与门电路136的第二输入端接收的启动信号11a表现为0，则与门电路136的输出端输出的调节信号11b表现为0；在第三阶段III，启动信号11a表现为0，与门电路136的第一输入端已经接收到由于第二阶段II中启动信号11a的改变导致的与门电路136的第一输入端接收的信号的改变，则与门电路136的第一输入端接收的信号表现为1，与门电路136的第二输入端接收的启动信号11a表现为0，则与门电路136的输出端输出的调节信号11b表现为1。
上述四种实施例中，参考图7和图12，反相单元116可以包括：第一开关单元186，第一开关单元186耦接在工作电源VDD与延时单元126的输入端之间，第一开关单元186与延时单元126的输入端之间具有第二节点107；第二开关单元196，耦接在地端与第二节点107之间；其中，第一开关单元186的控制端、第二开关单元196的控制端均接收启动信号11a。在一些例子中，第一开关单元186可以为PMOS管和NMOS管中的一者，第二开关单元196可以为PMOS管和NMOS管中的另一者，例如，参考图7和图12，第一开关单元186可以为PMOS管，第二开关单元196可以为NMOS管。在其他例子中，第一开关单元可以为NMOS管，第二开关单元可以为PMOS管。此外，实际应用中，第一开关单元186和第二开关单元196也可以为其他可以实现基于启动信号11a可以导通或关闭的开关器件，只需满足对于同一时刻的启动信号11a，第一开关单元186和第二开关单元196中的一者基于该时刻的启动信号11a导通，第一开关单元186和第二开关单元196中的另一者基于该时刻的启动信号11a关闭即可。
上述四种实施例中，参考图7和图12，延时单元126可以包括：偶数个串联的反相器118。图7和图12中仅以延时单元126包括两个串联的反相器118为示例，实际应用中，只需满足反相器118的数量为偶数即可。其中，参考图5和图10，偶数个串联的反相器118用于对延时单元126从反相单元116的输出端接收到的信号进行延时处理。如此，有利于使得在第二阶段II中，启动信号11a所表征的电位的数值已经改变，而延时单元126从反相单元116的输出端接收到的信号所表征的电位的数值还未来得及改变，使得第二阶段II中的调节信号11b和启动信号11a所表征的电位的数值处于相同的水平，即调节信号11b和启动信号11a在电路中所表征的电位均表现为1或0；然后，在第三阶段II中，延时单元126从反相单元116的输出端接收到的信号所表征的电位的数值也发生改变，使得第三阶段II中的调节信号11b和启动信号11a所表征的电位的数值处于不同的水平，即调节信号11b和启动信号11a中的一者在电路中所表征的电位表现为1，调节信号11b和启动信号11a中的另一者在电路中所表征的电位表现为0。
在一些实施例中，继续参考图7和图12，延时单元126在包括偶数个串联的反相器118的基础上，还可以包括：充放电单元108，耦接在第二节点107与地端之间。其中，充放电单元108有利于增强延时单元126对从反相单元116的输出端接收到的信号的延时效果。
在一些实施例中，参考图3、图4、图8和图9，反馈电路104可以包括：第一分压模块114，耦接于输出节点103与比较模块100之间；第二分压模块124，耦接于第一分压模块114和地端之间，反馈电压10b为第一分压模块114与第二分压模块124耦接处的电位。如此，有利于在通过输出电压调节模块101输出符合数值要求的输出电压10d时，通过第一分压模块114和第二分压模块124控制提供给比较模块100的反馈电压10b的大小，使得反馈电压10b的大小和基准电压10a的大小一致，即反馈电压10b和基准电压10a的差值很小或者为0，使得比较模块100基于基准电压10a和反馈电压10b可以输出数值稳定的误差电压10c，进一步使得输出电压调节模块101基于误差电压10c输出数值稳定的输出电压10d。
在一些实施例中，参考图13，比较模块100包括：第三PMOS管110、第四PMOS管120、第三NMOS管130以及第四NMOS管140；其中，第三PMOS管110的控制端和第四PMOS管120的控制端耦接，第三PMOS管110的控制端和第四PMOS管120的控制端之间具有第三节点109；第三PMOS管110的第一端和第四PMOS管120的第三端耦接工作电源VDD，第三PMOS管110的第二端耦接第三NMOS管130的第五端，第四PMOS管120的第四端耦接第四NMOS管140的第七端，第二端与第五端之间具有第四节点119，第四节点119与第一节点102耦接，第四端与第七端之间具有第五节点129，第五节点129与第三节点109耦接；第三NMOS管130的第六端与第四NMOS管140的第八端耦接，第三NMOS管130的控制端为比较模块100的第一输入端，第四NMOS管140的控制端为比较模块100的第二输入端，第四节点119为比较模块的输出端。
在一些实施例中，第三NMOS管130的控制端接收基准电压10a，第四NMOS管140的控制端接收反馈电压10b。以下对比较模块100基于基准电压10a和反馈电压10b生成误差电压10c的进行详细说明。
在比较模块100处于工作状态时，第三PMOS管110、第四PMOS管120、第三NMOS管130以及第四NMOS管140均处于导通状态。
若基准电压10a大于反馈电压10b，第三NMOS管130的导通程度大于第四NMOS管140的导通程度，即第三NMOS管130产生的压降小于第四NMOS管140产生的压降，使得第四节点119处的电位低于第五节点129处的电位。由于第五节点129处的电位即为第三PMOS管110和第四PMOS管120的控制端处的电位，若第五节点129处的电位升高，则第三PMOS管110和第四PMOS管120的导通程度降低，即第三PMOS管110产生的压降增大，使得第四节点119处的电位降低，即比较模块100输出的误差电压10c降低，使得第一节点102处的电位降低，使得第一PMOS管111的导通程度增大，即第一PMOS管111产生的压降减小，有利于增大输出电压调节模块101向输出节点103提供输出电压10d，从而增大反馈电路104基于输出电压10d进行分压提供的反馈电压10b，以降低基准电压10a与反馈电压10b之间的差值。
若基准电压10a小于反馈电压10b，第三NMOS管130的导通程度小于第四NMOS管140的导通程度，即第三NMOS管130产生的压降大于第四NMOS管140产生的压降，使得第四节点119处的电位高于第五节点129处的电位。由于第五节点129处的电位即为第三PMOS管110和第四PMOS管120的控制端处的电位，若第五节点129处的电位降低，则第三PMOS管110和第四PMOS管120的导通程度增大，即第三PMOS管110产生的压降减小，使得第四节点119处的电位升高，即比较模块100输出的误差电压10c升高，使得第一节点102处的电位升高，使得第一PMOS管111的导通程度减小，即第一PMOS管111产生的压降增大，有利于减小输出电压调节模块101向输出节点103提供输出电压10d，从而减小反馈电路104基于输出电压10d进行分压提供的反馈电压10b，以降低基准电压10a与反馈电压10b之间的差值。
在一些实施例中，继续参考图13，第六端和第八端之间具有第六节点139，稳压器还可以包括：偏置电压模块150，偏置电压模块150的一端与第六节点139耦接，偏置电压模块150的另一端耦接至地端。其中，偏置电压模块150可以作为稳压器的电源模块，有利于稳压器基于数值更大的基准电压10a进行工作。在一个例子中，偏置电压模块150可以包括第五NMOS管，第五NMOS管的控制端接收偏置电压10e，第五NMOS管的第一端与第六节点139耦接，第五NMOS管的第二端耦接地端。
综上所述，在稳压器工作的启动阶段，先通过驱动电压调节模块105对第一节点102处的电位进行调节，使得第一节点102处的电位快速达到启动输出电压调节模块101所需要的电位，以快速的启动输出电压调节模块101，从而提高输出电压调节模块101向输出节点103提供输出电压10d的速度，从而有利于加速稳压器的启动。此外，在输出电压调节模块101第一次向输出节点103提供输出电压10d之后，反馈电路104对输出电压10d进行分压以向比较模块100提供反馈电压10b，比较模块100比较基准电压10a和反馈电压10b并生成误差电压10c，输出电压调节模块101基于误差电压10c来调整输出电压调节模块101接收的输入电压，以向输出节点103提供输出电压10d。
本公开另一实施例还提供一种稳压器的控制方法，用于控制前述实施例提供的稳压器。以下将结合附图对本公开另一实施例提供的稳压器的控制方法进行详细说明。需要说明的是，与前述实施例相同或相应的部分，在此不作赘述。
参考图13，稳压器的控制方法包括：提供如前述任一项所述的稳压器；提供基准电压10a以及驱动电压，在稳压器工作的启动阶段，驱动电压调节模块105基于驱动电压调节第一节点102处的电位，以使反馈电路104生成反馈电压10b，以及使比较模块100基于基准电压10a和反馈电压10b生成误差电压10c，以及使输出电压调节模块101基于误差电压10c生成输出电压10d。
如此，在稳压器工作的启动阶段，先基于驱动电压对第一节点102处的电位进行调节，使得第一节点102处的电位快速达到启动输出电压调节模块101所需要的电位，以快速的启动输出电压调节模块101，从而提高输出电压调节模块101向输出节点103提供输出电压10d的速度，从而有利于加速稳压器的启动。
在一些实施例中，输出电压调节模块101包括第一PMOS管或第一NMOS管；驱动电压包括启动信号11a和调节信号11b。关于驱动电压调节模块105如何基于驱动电压调节第一节点102处的电位，参照前述实施例的相关描述，在次不做赘述。
在一些实施例中，提供驱动电压的步骤包括：提供启动信号11a；基于启动信号11a生成调节信号11b。关如何基于启动信号11a生成调节信号11b，参照前述实施例的相关描述，在次不做赘述。
在一些实施例中，稳压器的控制方法还包括：提供偏置电压10e，比较模块100接收偏置电压10e，偏置电压10e可以作为稳压器的电源，有利于稳压器基于数值更大的基准电压10a进行工作。
综上所述，本公开另一实施例提供的稳压器的控制方法有利于在稳压器工作的启动阶段，使得第一节点102处的电位快速达到启动输出电压调节模块101所需要的电位，以快速的启动输出电压调节模块101，从而提高输出电压调节模块101向输出节点103提供输出电压10d的速度，从而有利于加速稳压器的启动。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。
Claims (14)
1.一种稳压器，其特征在于，包括：
比较模块，被配置为比较基准电压和反馈电压并基于所述比较生成误差电压；
输出电压调节模块，与所述比较模块的输出端耦接于第一节点，被配置为基于所述误差电压来调整所述输出电压调节模块接收的输入电压，以向输出节点提供输出电压；
反馈电路，耦接于所述输出节点和接地电压之间，所述反馈电路被配置为对所述输出电压进行分压以提供所述反馈电压；
驱动电压调节模块，与所述第一节点耦接，用于在所述稳压器工作的启动阶段调节所述第一节点处的电位；
所述比较模块包括：第三PMOS管、第四PMOS管、第三NMOS管以及第四NMOS管；其中，所述第三PMOS管的控制端和所述第四PMOS管的控制端耦接，所述第三PMOS管的控制端和所述第四PMOS管的控制端之间具有第三节点；所述第三PMOS管的第一端和所述第四PMOS管的第三端耦接工作电源，所述第三PMOS管的第二端耦接所述第三NMOS管的第五端，所述第四PMOS管的第四端耦接所述第四NMOS管的第七端，所述第二端与所述第五端之间具有第四节点，所述第四节点与所述第一节点耦接，所述第四端与所述第七端之间具有第五节点，所述第五节点与所述第三节点耦接；所述第三NMOS管的第六端与所述第四NMOS管的第八端耦接地端，所述第三NMOS管的控制端为所述比较模块的第一输入端，所述第四NMOS管的控制端为所述比较模块的第二输入端，所述第四节点为所述比较模块的输出端；
所述输出电压调节模块包括第一NMOS管，所述第一NMOS管的控制端与所述第一节点耦接，所述第一NMOS管的第一端与工作电源耦接，所述第一NMOS管的第二端与所述输出节点耦接；
所述第六端和所述第八端之间具有第六节点，所述稳压器还包括：第五NMOS管，所述第五NMOS管的控制端接收偏置电压，所述第五NMOS管的第一端与所述第六节点耦接，所述第五NMOS管的第二端耦接至所述地端。
2.如权利要求1所述的稳压器，其特征在于，所述驱动电压调节模块被配置为：降低调整所述输出电压调节模块接收的所述输入电压的耗时。
3.如权利要求1所述的稳压器，其特征在于，所述驱动电压调节模块包括：
启动单元，与所述输出电压调节模块的控制端耦接，所述启动单元基于启动信号停止对所述第一节点的电位的调节以启动所述稳压器；
调节单元，与所述输出电压调节模块的控制端耦接，所述调节单元基于调节信号调节所述第一节点的电位以加速所述稳压器的启动。
4.如权利要求3所述的稳压器，其特征在于，所述启动单元包括第二PMOS管，则所述调节单元包括第二NMOS管，所述第二PMOS管的控制端接收所述启动信号，所述第二PMOS管的第一端与地端耦接，所述第二PMOS管的第二端与所述第一节点耦接，所述第二NMOS管的控制端接收所述调节信号，所述第二NMOS管的第一端与所述工作电源耦接，所述第二NMOS管的第二端与所述第一节点耦接。
5.如权利要求3所述的稳压器，其特征在于，所述启动单元包括第二NMOS管，则所述调节单元包括第二PMOS管，所述第二NMOS管的控制端接收所述启动信号，所述第二NMOS管的第一端与地端耦接，所述第二NMOS管的第二端与所述第一节点耦接，所述第二PMOS管的控制端接收所述调节信号，所述第二PMOS管的第一端与所述工作电源耦接，所述第二PMOS管的第二端与所述第一节点耦接。
6.如权利要求4所述的稳压器，其特征在于，还包括：信号生成模块，用于基于所述启动信号生成所述调节信号；其中，基于所述启动信号生成所述调节信号，包括，将对所述启动信号依次进行反相、延时处理后得到的信号与所述启动信号进行逻辑与运算，以生成所述调节信号。
7.如权利要求6所述的稳压器，其特征在于，所述信号生成模块包括：
反相单元，所述反相单元的输入端接收所述启动信号；
延时单元，所述延时单元的输入端与所述反相单元的输出端耦接；
与门电路，所述与门电路的第一输入端与所述延时单元的输出端耦接，所述与门电路的第二输入端接收所述启动信号，所述与门电路的输出端输出所述调节信号。
8.如权利要求5所述的稳压器，其特征在于，还包括：信号生成模块，用于基于所述启动信号生成所述调节信号；其中，基于所述启动信号生成所述调节信号，包括，将对所述启动信号依次进行反相、延时处理后得到的信号与所述启动信号进行逻辑或运算，以生成所述调节信号。
9.如权利要求8所述的稳压器，其特征在于，所述信号生成模块包括：
反相单元，所述反相单元的输入端接收所述启动信号；
延时单元，所述延时单元的输入端与所述反相单元的输出端耦接；
或门电路，所述或门电路的第一输入端与所述延时单元的输出端耦接，所述或门电路的第二输入端接收所述启动信号，所述或门电路的输出端输出所述调节信号。
10.如权利要求1所述的稳压器，其特征在于，所述反馈电路包括：
第一分压模块，耦接于所述输出节点与所述比较模块之间；
第二分压模块，耦接于所述第一分压模块和地端之间，所述反馈电压为所述第一分压模块与所述第二分压模块耦接处的电位。
11.一种稳压器的控制方法，其特征在于，包括：
提供如权利要求1至10中任一项所述的稳压器；
提供基准电压以及驱动电压，在所述稳压器工作的启动阶段，所述驱动电压调节模块基于所述驱动电压调节所述第一节点处的电位，以使所述反馈电路生成反馈电压，以及使所述比较模块基于所述基准电压和所述反馈电压生成误差电压，以及使所述输出电压调节模块基于所述误差电压生成输出电压。
12.如权利要求11所述的控制方法，其特征在于，所述输出电压调节模块包括第一PMOS管或第一NMOS管；所述驱动电压包括启动信号和调节信号。
13.如权利要求12所述的控制方法，其特征在于，提供所述驱动电压的步骤包括：
提供启动信号；
基于所述启动信号生成所述调节信号。
14.如权利要求11所述的控制方法，其特征在于，还包括：提供偏置电压，所述比较模块接收所述偏置电压。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210246743.1A CN114564063B (zh) | 2022-03-14 | 2022-03-14 | 稳压器及其控制方法 |
| PCT/CN2022/096425 WO2023173595A1 (zh) | 2022-03-14 | 2022-05-31 | 稳压器及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210246743.1A CN114564063B (zh) | 2022-03-14 | 2022-03-14 | 稳压器及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114564063A CN114564063A (zh) | 2022-05-31 |
| CN114564063B true CN114564063B (zh) | 2023-11-10 |
Family
ID=81720547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210246743.1A Active CN114564063B (zh) | 2022-03-14 | 2022-03-14 | 稳压器及其控制方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114564063B (zh) |
| WO (1) | WO2023173595A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115826660B (zh) * | 2022-12-22 | 2023-10-03 | 电子科技大学 | 一种高速高精度的低压差线性稳压器启动电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103529895A (zh) * | 2013-10-31 | 2014-01-22 | 无锡中星微电子有限公司 | 一种高稳定性电压调节器 |
| CN104898754A (zh) * | 2015-05-15 | 2015-09-09 | 合肥格易集成电路有限公司 | 一种低压差线性稳压器 |
| CN106502294A (zh) * | 2015-09-08 | 2017-03-15 | 株式会社村田制作所 | 稳压电路 |
| CN110134169A (zh) * | 2018-02-09 | 2019-08-16 | 华邦电子股份有限公司 | 位线电源供应装置 |
| CN111367340A (zh) * | 2018-12-26 | 2020-07-03 | 北京兆易创新科技股份有限公司 | 一种低压差线性稳压电路 |
| CN112825004A (zh) * | 2019-11-20 | 2021-05-21 | 华邦电子股份有限公司 | 低压差稳压器以及调节低压差稳压器的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11224131A (ja) * | 1998-02-04 | 1999-08-17 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| KR101409736B1 (ko) * | 2012-09-05 | 2014-06-20 | 주식회사 실리콘웍스 | 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법 |
| US9966941B2 (en) * | 2014-08-04 | 2018-05-08 | Texas Instruments Incorporated | Wide input range, low output voltage power supply |
| CN104503531A (zh) * | 2015-01-14 | 2015-04-08 | 北京华强智连微电子有限责任公司 | 一种瞬态响应增强型片上电容ldo电路 |
| CN108459644B (zh) * | 2017-02-20 | 2020-10-20 | 旺宏电子股份有限公司 | 低压差稳压装置及其操作方法 |
| CN106708153B (zh) * | 2017-03-08 | 2019-03-12 | 长江存储科技有限责任公司 | 一种高带宽低压差线性稳压器 |
| KR102442392B1 (ko) * | 2018-10-12 | 2022-09-08 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | Nmos 트랜지스터를 사용하는 ldo 레귤레이터 |
| CN114665706A (zh) * | 2021-05-03 | 2022-06-24 | 绍兴圆方半导体有限公司 | 电压稳压器及*** |
-
2022
- 2022-03-14 CN CN202210246743.1A patent/CN114564063B/zh active Active
- 2022-05-31 WO PCT/CN2022/096425 patent/WO2023173595A1/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103529895A (zh) * | 2013-10-31 | 2014-01-22 | 无锡中星微电子有限公司 | 一种高稳定性电压调节器 |
| CN104898754A (zh) * | 2015-05-15 | 2015-09-09 | 合肥格易集成电路有限公司 | 一种低压差线性稳压器 |
| CN106502294A (zh) * | 2015-09-08 | 2017-03-15 | 株式会社村田制作所 | 稳压电路 |
| CN110134169A (zh) * | 2018-02-09 | 2019-08-16 | 华邦电子股份有限公司 | 位线电源供应装置 |
| CN111367340A (zh) * | 2018-12-26 | 2020-07-03 | 北京兆易创新科技股份有限公司 | 一种低压差线性稳压电路 |
| CN112825004A (zh) * | 2019-11-20 | 2021-05-21 | 华邦电子股份有限公司 | 低压差稳压器以及调节低压差稳压器的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023173595A1 (zh) | 2023-09-21 |
| CN114564063A (zh) | 2022-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060214651A1 (en) | Fast-disabled voltage regulator circuit with low-noise feedback loop and operating method thereof | |
| US6188590B1 (en) | Regulator system for charge pump circuits | |
| JP3469431B2 (ja) | 可変周波数発生方法及び発振器、並びに遅延セル | |
| US10050526B2 (en) | Switching power converter | |
| CN112202440B (zh) | 一种负压电平转换控制电路和方法 | |
| WO2017173857A1 (zh) | 上电复位电路 | |
| CN110794907B (zh) | 瞬态增强型ldo电路、cmos驱动器电源电路及激光器*** | |
| US6300839B1 (en) | Frequency controlled system for positive voltage regulation | |
| CN114564063B (zh) | 稳压器及其控制方法 | |
| CN112187042B (zh) | 一种电荷泵调节电路及其应用 | |
| CN109327133A (zh) | 一种电荷泵电路 | |
| US6194954B1 (en) | Voltage controlled generator for semiconductor devices | |
| KR20050101863A (ko) | 듀티 비 조정 회로 및 이를 포함하는 메모리 장치 | |
| CN107453599B (zh) | 多电压输出的正压电荷泵 | |
| CN115528787B (zh) | 一种控制环路加速电路 | |
| CN115102384B (zh) | 软启动控制电路及其控制方法和供电电路 | |
| CN100367142C (zh) | 可快速终止工作的低噪声稳压电路 | |
| CN114374317B (zh) | 高开关频率电荷泵的电压快速恢复电路 | |
| KR102523373B1 (ko) | 네가티브 전압 회로 | |
| CN114553204A (zh) | 一种高边n型功率mos的驱动电路及方法 | |
| US9502966B2 (en) | Pumping circuit | |
| CN113394968B (zh) | 电荷泵电路 | |
| US11961569B2 (en) | Clock-generating circuit | |
| CN113946176B (zh) | 存储器及其电源电压产生电路 | |
| KR100444491B1 (ko) | 리플 감소를 위한 전원 회로 및 리플 감소 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |