CN114553204A - 一种高边n型功率mos的驱动电路及方法 - Google Patents

一种高边n型功率mos的驱动电路及方法 Download PDF

Info

Publication number
CN114553204A
CN114553204A CN202210153028.3A CN202210153028A CN114553204A CN 114553204 A CN114553204 A CN 114553204A CN 202210153028 A CN202210153028 A CN 202210153028A CN 114553204 A CN114553204 A CN 114553204A
Authority
CN
China
Prior art keywords
tube
switch
switch tube
voltage
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210153028.3A
Other languages
English (en)
Other versions
CN114553204B (zh
Inventor
王飞
郑鲲鲲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yanhua Information Technology Co ltd
Original Assignee
Guangdong Hongyixin Automobile Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Hongyixin Automobile Electronic Technology Co ltd filed Critical Guangdong Hongyixin Automobile Electronic Technology Co ltd
Priority to CN202210153028.3A priority Critical patent/CN114553204B/zh
Publication of CN114553204A publication Critical patent/CN114553204A/zh
Application granted granted Critical
Publication of CN114553204B publication Critical patent/CN114553204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高边N型功率MOS的驱动电路及方法，属于电力电子技术领域，包括电流偏置单元生成浮动电压生成单元和功率管充电电流调整单元所需的偏置电流；浮动电压生成单元生成功率管充电单元和功率管充电电流调整单元所需的偏置电压；功率管充电电流调整单元判断高边N型MOS管的栅极电压是否超过米勒平台的电压若是则驱动功率管充电单元对高边N型MOS管栅极的电流进行放大，否则按预设电流驱动功率管充电单元对高边N型MOS管栅极进行充电；功率管充电单元对高边N型MOS管的栅极进行充电；功率管放电单元对高边N型MOS管的栅极进行放电；实现高边N型MOS管为低阻驱动，减小了开关损耗，提高该高边NMOS的抗干扰性。

Description

一种高边N型功率MOS的驱动电路及方法
技术领域
本发明属于电力电子技术领域，尤其涉及一种高边N型功率MOS的驱动电路及方法。
背景技术
如图1所示，在电源和参考地之间依次串联有高边NMOS和负载；该高边NMOS 的控制端与驱动电路相连；该高边NMOS用于驱动阻性、感性负载。在实际应用中，为减少高边NMOS导致的电磁干扰，需要控制开关点的压摆率，也即ΔV/Δ t，ΔV为电压差，Δt为变化时间。
如图2所示，其示出了高边NMOS开启阶段的米勒平台效应，可以看到漏极的电压变化发生在栅极电压高于阈值电压Vth的一个平台阶段，如图2所示的 t3阶段。
如图3所示，为图1中驱动电路的实现方法。M0为需要驱动的高边NMOS管。 MP0，MP1，MP2提供了驱动电路所需的偏置电流。MP1的电流流经齐纳管D0以产生SOURCE+5V的偏置电压。MN0，MN1组成的电流镜用于提供MN2，MN3输入级的偏置电流，MP3与MP4组成的电流镜为MN2，MN3输入级的负载。R0用于关断 M0。工作原理如下：当需要开启M0时，提供Ibias电流给MP0用于驱动。此时 M0的VGS电压为0V，M0栅极的充电电流由MP0/MP2，MN0/MN1，MP3/MP4三队电流镜比例，Ibias电流大小和放电电阻R0决定。当M0的栅极电压被充到VS+5V 时，停止充电。
如图3所示的驱动电路，为控制开关点的压摆率，也即ΔV/Δt(t3阶段)，充电电流固定为预先设计值，这样会导致两个问题。首先在t3阶段后，对栅极的驱动电流不够，高边NMOS没有完全开启，导致导通电阻增大，高边NMOS的功耗增加，当高边NMOS完全开启后，其栅极的充电电流被限制在预先设计值，容易受到外部干扰导致栅极电压的波动，影响高边NMOS开关的性能。
发明内容
本发明为了解决上述缺陷，提出一种高边N型功率MOS的驱动电路及方法。
为解决上述技术问题，本发明所采用的技术方案是：
一种高边N型功率MOS的驱动电路，包括：
电流偏置单元，用于生成浮动电压生成单元和功率管充电电流调整单元所需的偏置电流；
浮动电压生成单元，用于生成功率管充电单元和功率管充电电流调整单元所需的偏置电压；
功率管充电电流调整单元，用于判断高边N型MOS管的栅极电压是否超过米勒平台的电压，若是，则增大驱动功率管充电单元对高边N型MOS管栅极的电流进行放大，否则按预设电流驱动功率管充电单元对高边N型MOS管栅极进行充电；
功率管充电单元，用于对高边N型MOS管的栅极进行充电；
功率管放电单元，用于对高边N型MOS管的栅极进行放电。
本电路的进一步改进在于：所述电流偏置单元包括第一开关管、第二开关管和第三开关管构成的电流镜，所述第一开关管、第二开关管和第三开关管的第一端均与外部电源连接，所述第一开关管的第二端与外部电流源连接，外部电流源均与第一开关管、第二开关管和第三开关管的控制端连接。
本电路的进一步改进在于：所述浮动电压生成单元包括第一稳压管、与第一稳压管并联的电阻分压电路，所述第一稳压管的第一端与第二开关管的第二端连接，第一稳压管的第二端与高边N型MOS管的源极连接。
本电路的进一步改进在于：所述电阻分压电路包括依次串联的第一电阻和第二电阻。
本电路的进一步改进在于：所述功率管充电电流调整单元包括第六开关管、第七开关管、第八开关管、第二稳压管、第九开关管、第十三开关管、第十四开关管、第十五开关管，所述第二稳压管、第六开关管和第七开关管的第一端均与外部电源连接，第八开关管的第一端与第七开关管的第二端连接，第二稳压管的第二端均与第六开关管的第二端、第八开关管控制端连接，第六开关管的控制端与外部电流源连接，第十四开关管的第一端与第六开关管的第二端连接，第十四开关管的控制端连接在第一电阻与第二电阻之间，第十四开关管、第十五开关管的第二端均与第十三开关管的第一端连接，第十五开关管的控制端与高边N型MOS管的栅极连接，第十三开关管、第九开关管的第二端与高边N 型MOS管的源极连接，第三开关管的第二端均与第九开关管的第一端、第九开关管的控制端、第十三开关管的控制端连接。
本电路的进一步改进在于：所述功率管充电单元包括第四开关管、第五开关管、第十一开关管、第十二开关管和第十开关管，所述第四开关管、第五开关管的第一端均与外部电源连接，第四开关管的第二端均与第七开关管的控制端、第八开关管的第二端、第十一开关管的第一端、第四开关管的控制端、第五开关管的控制端连接，第五开关管的第二端均与第十二开关管的第一端、高边N型功率MOS栅极连接，第十一开关管的第二端均与第十五开关管的第一端、第十开关管的第一端、第十二开关管第二端连接，第十一开关管的控制端与第一稳压管的第一端连接，第十二开关管的控制端与高边N型MOS管栅极连接，第十开关管的第二端与高边N型MOS管源极连接，第十开关管的控制端与第三开关管的第二端连接。
本电路的进一步改进在于：所述功率管放电单元包括第三电阻，所述第三电阻的第一端与高边N型MOS管栅极连接，第三电阻的第二端与高边N型MOS 管源极连接。
本电路的进一步改进在于：所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管和第八开关管均为增强型P 沟道MOS管，所述第九开关管、第十开关管、第十一开关管、第十二开关管、第十三开关管、第十四开关管和第十五开关管均为增强型N沟道MOS管。
一种高边N型功率MOS的驱动方法，应用于上述的驱动电路，该方法包括：对高边N型MOS管的栅极进行充电；
判断高边N型MOS管的栅极充电电压是否超过米勒平台的电压，若是，则增大驱动功率管充电单元对高边N型MOS管栅极的电流进行放大。
本方法的进一步改进在于：所述判断高边N型MOS管的栅极充电电压是否超过米勒平台的电压，若是，则增大驱动功率管充电单元对高边N型MOS管栅极的电流进行放大，包括：
高边N型MOS管的栅极充电电压未超过米勒平台的电压，则按预设电流驱动功率管充电单元对高边N型MOS管栅进行充电。
由于采用了上述技术方案，本发明取得的技术进步是：
本发明提供一种高边N型MOS管的驱动电路及方法，功率管充电电流调整单元在高边N型MOS管的开启过程中动态调节高边N型MOS管的栅极电流，以使在高边N型MOS管处于非米勒平台阶段时，以预设电流进行充电，当米勒平台阶段结束时，加大充电电流快速冲高高边N型MOS管的栅极电压，进而实现高边N型MOS管为低阻驱动，减小了开关损耗，以及提高了该高边NMOS的抗干扰性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图；
图1为现有技术提供的一种高边N型功率MOS的驱动电路；
图2为现有技术提供的高边NMOS开启阶段的米勒平台效应；
图3为现有技术提供的一种高边N型功率MOS的驱动电路拓扑图；
图4为本发明提供的一种高边N型功率MOS的驱动电路拓扑图；
图5为本发明提供的一种高边N型功率MOS的驱动电路及方法的米勒平台效应示意图。
具体实施方式
在本申请中，第一开关管MP0、第二开关管MP1、第三开关管MP2、第四开关管MP3、第五开关管MP4、第五开关管MP5、第七开关管MP6和第八开关管MP7 的“第一端”为“源极”，“第二端”为“漏极”，“控制端”为“栅极”。
第九开关管MN0、第十开关管MN1、第十一开关管MN2、第十二开关管MN3、第十三开关管MN4、第十四开关管MN5和第十五开关管MN6的“第一端”为“漏极”，“第二端”为“源极”，“控制端”为“栅极”。
稳压管的“第一端”为“输入端”，“第二端”为“输出端”。
如图4所示，本申请提供了一种高边N型功率MOS的驱动电路及方法，该电路包括：电流偏置单元10、浮动电压生成单元20、功率管充电电流调整单元 30、功率管充电单元40和功率管放电单元50。
其中，电流偏置单元10生成浮动电压生成单元20和功率管充电电流调整单元30所需的偏置电流；浮动电压生成单元20生成功率管充电单元40和功率管充电电流调整单元30所需的偏置电压；功率管充电电流调整单元30判断高边N型MOS管的栅极电压是否超过米勒平台的电压，若是，则驱动功率管充电单元40对高边N型MOS管栅极的电流进行放大，否则按预设电流驱动功率管充电单元对高边N型MOS管栅极进行充电；功率管充电单元40对高边N型MOS管的栅极进行充电；功率管放电单元50对高边N型MOS管的栅极进行放电。
该驱动电路方法包括：对高边N型MOS管的栅极进行充电；判断高边N型 MOS管的栅极充电电压是否超过米勒平台的电压，若是，则驱动功率管充电单元 40对高边N型MOS管栅极的电流进行放大，否则按预设电流驱动功率管充电单元对高边N型MOS管栅极进行充电。
具体地，该电路具备了功率管充电电流调整单元30，在高边NMOS的开启过程中动态调节高边NMOS的栅极电流，以使在高边NMOS处于非米勒平台阶段时，以预设电流进行充电，当米勒平台阶段结束时，加大充电电流快速冲高高边NMOS 的栅极电压，进而实现高边NMOS为低阻驱动，减小了开关损耗，以及提高了该高边NMOS的抗干扰性。
在本实施例中，电流偏置单元10包括第一开关管MP0、第二开关管MP1和第三开关管MP2构成的电流镜，第一开关管MP0、第二开关管MP1和第三开关管 MP2的第一端均与外部电源连接，第一开关管MP0的第二端与外部电流源连接，外部电流源均与第一开关管MP0、第二开关管MP1和第三开关管MP2的控制端连接。第一开关管MP0、第二开关管MP1和第三开关管MP2可以是增强型P沟道 MOS管。
实际应用中，浮动电压生成单元20包括第一稳压管、与第一稳压管并联的电阻分压电路，所述第一稳压管的第一端与第二开关管MP1的第二端连接，第一稳压管的第二端与高边N型MOS管的源极连接。第一稳压管可以用第一齐纳管D0，电阻分压电路可以是多电阻串联构成的的电阻分压电路，也可以为依次串联的两个电阻，电阻分压器的低压侧电压Vref稍大于米勒平台时M0 VGS的电压。
本实施例中，功率管充电电流调整单元30包括第五开关管MP5、第七开关管MP6、第八开关管MP7、第二稳压管、第九开关管MN0、第十三开关管MN4、第十四开关管MN5、第十五开关管MN6，第五开关管MP5、第七开关管MP6和第八开关管MP7可以是增强型P沟道MOS管，第九开关管MN0、第十三开关管MN4、第十四开关管MN5和第十五开关管MN6可是增强型N沟道MOS管,第二稳压管可以用第二齐纳管D1。
具体连接关系为：第二稳压管、第五开关管MP5和第七开关管MP6的第一端均与外部电源连接，第八开关管MP7的第一端与第七开关管MP6的第二端连接，第二稳压管的第二端均与第五开关管MP5的第二端、第八开关管MP7控制端连接，第五开关管MP5的控制端与外部电流源连接，第十四开关管MN5的第一端与第五开关管MP5的第二端连接，第十四开关管MN5的控制端连接在第一电阻R1与第二电阻R2之间，第十四开关管MN5、第十五开关管MN6的第二端均与第十三开关管MN4的第一端连接，第十五开关管MN6的控制端与高边N型MOS 管的栅极连接，第十三开关管MN4、第九开关管MN0的第二端与高边N型MOS管的源极连接，第三开关管MP2的第二端均与第九开关管MN0的第一端、第九开关管MN0的控制端、第十三开关管MN4的控制端连接。
本实施例中，功率管充电单元40包括第四开关管MP3、第五开关管MP4、第十一开关管MN2、第十二开关管MN3和第十开关管MN1，第四开关管MP3、第五开关管MP4可以是增强型P沟道MOS管，第十一开关管MN2、第十二开关管 MN3和第十开关管MN1可以是增强型N沟道MOS管，具体连接为第四开关管MP3、第五开关管MP4的第一端均与外部电源连接，第四开关管MP3的第二端均与第七开关管MP6的控制端、第八开关管MP7的第二端、第十一开关管MN2的第一端、第四开关管MP3的控制端、第五开关管MP4的控制端连接，第五开关管MP4 的第二端均与第十二开关管MN3的第一端、高边N型功率MOS管高边N型功率 MOS栅极连接，第十一开关管MN2的第二端均与第十五开关管MN6的第一端、第十开关管MN1的第一端、第十二开关管MN3第二端连接，第十一开关管MN2的控制端与第一稳压管的第一端连接，第十二开关管MN3的控制端与高边N型MOS 管栅极连接，第十开关管MN1的第二端与高边N型MOS管源极连接、第十开关管MN1的控制端与第三开关管MP2的第二端连接。
本实施例中，功率管放电单元50包括第三电阻R0，第三电阻R0的第一端与高边N型MOS管栅极连接，第三电阻R0的第二端与高边N型MOS管源极连接。
本实施例提供一种高边N型MOS管的驱动电路及方法，用于调整高边NMOS 的栅极电流，以实现低阻驱动，提高NMOS的开关性能，其工作原理如下：
如图4所示，D0边上并联通道两个电阻R1与R2，设计两个电阻的阻值使得产生的分压电压Vref稍大于米勒平台时M0 VGS的电压。MN5/MN6输入级用于检测M0的栅极电压是否超过米勒平台的电压，MN4用于提供输入级的偏置电流。当M0的栅极电压未超过米勒平台的电压时，MN4的电流经过MN5管，设计为MP2 的电流小于MN4，则多余的电流经过齐纳管D1，MP7的VGS为5V，MP7处于导通状态，MP6与MP3并联，与MP4形成电流镜。当M0的栅极电压超过米勒平台的电压时，MN4的电流经过MN6管，MP7管被MP5的电流关闭，VGS为0V，MP6从之前所述电流镜中移除，此电流镜的比例变大导致MP4中的电流变大，同时MN2 中的电流变大，导致MP4中的电流进一步变大。前后MP4的电流公式为：
Figure RE-GDA0003594948960000081
Figure RE-GDA0003594948960000082
通过合理设置上述公式中的参数，可以满足M0的米勒平台压摆率的设计要求，在米勒平台之后，加大M0的栅极充电电流以优化NMOS的开关性能。
M0的开启示意图见图5。简单说明如下，当开启M0时，偏置电流启动，此时M0栅极充电电流由MP4提供，此时MP4的电流为IMP4前，公式如上，当M0 的VGS电压高于其阈值电压Vth后，M0开启，SOURCE电压上升，此时M0的VGS 电压处于米勒平台区域；当SOURCE电压上升到接近于DRAIN端电压时，M0的 VGS电压结束米勒平台区域，开始上升；当M0的VGS电压高于预设电压Vref时， MP4的电流为IMP4后，公式如上，快速拉高M0的VGS电压至5V。可见预设电压Vref的设计要求需要是高于M0的VGS电压处于米勒平台区域的电压Vth+VOV，具体值由M0的参数和应用中的负载条件决定。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (10)

1.一种高边N型功率MOS的驱动电路，其特征在于，包括：
电流偏置单元，用于生成浮动电压生成单元和功率管充电电流调整单元所需的偏置电流；
浮动电压生成单元，用于生成功率管充电单元和功率管充电电流调整单元所需的偏置电压；
功率管充电电流调整单元，用于判断高边N型MOS管的栅极电压是否超过米勒平台的电压，若是，则增大驱动功率管充电单元对高边N型MOS管栅极的电流进行放大，否则按预设电流驱动功率管充电单元对高边N型MOS管栅极进行充电；
功率管充电单元，用于对高边N型MOS管的栅极进行充电；
功率管放电单元，用于对高边N型MOS管的栅极进行放电。
2.根据权利要求1所述的一种高边N型功率MOS的驱动电路，其特征在于，
所述电流偏置单元包括第一开关管、第二开关管和第三开关管构成的电流镜，所述第一开关管、第二开关管和第三开关管的第一端均与外部电源连接，所述第一开关管的第二端与外部电流源连接，外部电流源均与第一开关管、第二开关管和第三开关管的控制端连接。
3.根据权利要求2所述的一种高边N型功率MOS的驱动电路，其特征在于，所述浮动电压生成单元包括第一稳压管、与第一稳压管并联的电阻分压电路，所述第一稳压管的第一端与第二开关管的第二端连接，第一稳压管的第二端与高边N型MOS管的源极连接。
4.根据权利要求3所述的一种高边N型功率MOS的驱动电路，其特征在于，所述电阻分压电路包括依次串联的第一电阻和第二电阻。
5.根据权利要求4所述的一种高边N型功率MOS的驱动电路，其特征在于，所述功率管充电电流调整单元包括第六开关管、第七开关管、第八开关管、第二稳压管、第九开关管、第十三开关管、第十四开关管、第十五开关管，所述第二稳压管、第六开关管和第七开关管的第一端均与外部电源连接，第八开关管的第一端与第七开关管的第二端连接，第二稳压管的第二端均与第六开关管的第二端、第八开关管控制端连接，第六开关管的控制端与外部电流源连接，第十四开关管的第一端与第六开关管的第二端连接，第十四开关管的控制端连接在第一电阻与第二电阻之间，第十四开关管、第十五开关管的第二端均与第十三开关管的第一端连接，第十五开关管的控制端与高边N型MOS管的栅极连接，第十三开关管、第九开关管的第二端与高边N型MOS管的源极连接，第三开关管的第二端均与第九开关管的第一端、第九开关管的控制端、第十三开关管的控制端连接。
6.根据权利要求5所述的一种高边N型功率MOS的驱动电路，其特征在于，所述功率管充电单元包括第四开关管、第五开关管、第十开关管、第十二开关管和第十开关管，所述第四开关管、第五开关管的第一端均与外部电源连接，第四开关管的第二端均与第七开关管的控制端、第八开关管的第二端、第十开关管的第一端、第四开关管的控制端、第五开关管的控制端连接，第五开关管的第二端均与第十二开关管的第一端、高边N型功率MOS栅极连接，第十一开关管的第二端均与第十五开关管的第一端、第十开关管的第一端、第十二开关管第二端连接，第十一开关管的控制端与第一稳压管的第一端连接，第十二开关管的控制端与高边N型MOS管栅极连接，第十开关管的第二端与高边N型MOS管源极连接，第十开关管的控制端与第三开关管的第二端连接。
7.根据权利要求1-6任一项所述的一种高边N型功率MOS的驱动电路，其特征在于，所述功率管放电单元包括第三电阻，所述第三电阻的第一端与高边N型MOS管栅极连接，第三电阻的第二端与高边N型MOS管源极连接。
8.根据权利要求7所述的一种高边N型功率MOS的驱动电路，其特征在于，所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管和第八开关管均为增强型P沟道MOS管，所述第九开关管、第十开关管、第十一开关管、第十二开关管、第十三开关管、第十四开关管和第十五开关管均为增强型N沟道MOS管。
9.一种高边N型功率MOS的驱动方法，应用于如权利要求1-8任一项的驱动电路，其特征在于，包括：
对高边N型MOS管的栅极进行充电；
判断高边N型MOS管的栅极充电电压是否超过米勒平台的电压，若是，则增大驱动功率管充电单元对高边N型MOS管栅极的电流进行放大。
10.根据权利要求9所述的一种高边N型功率MOS的驱动方法，其特征在于，所述判断高边N型MOS管的栅极充电电压是否超过米勒平台的电压，若是，则增大驱动功率管充电单元对高边N型MOS管栅极的电流进行放大，包括：
高边N型MOS管的栅极充电电压未超过米勒平台的电压，则按预设电流驱动功率管充电单元对高边N型MOS管栅极进行充电。
CN202210153028.3A 2022-02-18 2022-02-18 一种高边n型功率mos的驱动电路及方法 Active CN114553204B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210153028.3A CN114553204B (zh) 2022-02-18 2022-02-18 一种高边n型功率mos的驱动电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210153028.3A CN114553204B (zh) 2022-02-18 2022-02-18 一种高边n型功率mos的驱动电路及方法

Publications (2)

Publication Number Publication Date
CN114553204A true CN114553204A (zh) 2022-05-27
CN114553204B CN114553204B (zh) 2022-10-04

Family

ID=81674844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210153028.3A Active CN114553204B (zh) 2022-02-18 2022-02-18 一种高边n型功率mos的驱动电路及方法

Country Status (1)

Country Link
CN (1) CN114553204B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826231A (zh) * 2022-06-24 2022-07-29 深圳市时代速信科技有限公司 场效应晶体管驱动电路及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916113A (zh) * 2012-12-31 2014-07-09 意法半导体研发(深圳)有限公司 一种用于驱动功率晶体管的驱动电路
CN105226919A (zh) * 2015-11-04 2016-01-06 广州金升阳科技有限公司 一种功率mosfet的软驱动方法及电路
CN106849925A (zh) * 2016-12-25 2017-06-13 惠州市亿能电子有限公司 高边nmos驱动电路
CN111555737A (zh) * 2020-05-21 2020-08-18 广东省大湾区集成电路与***应用研究院 一种可控压摆率n型mos高边驱动电路
US10911045B1 (en) * 2020-04-03 2021-02-02 University Of Electronic Science And Technology Of China Segmented direct gate drive circuit of a depletion mode GaN power device
CN113691108A (zh) * 2021-08-12 2021-11-23 广东省大湾区集成电路与***应用研究院 一种低边nmos的驱动电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916113A (zh) * 2012-12-31 2014-07-09 意法半导体研发(深圳)有限公司 一种用于驱动功率晶体管的驱动电路
CN105226919A (zh) * 2015-11-04 2016-01-06 广州金升阳科技有限公司 一种功率mosfet的软驱动方法及电路
CN106849925A (zh) * 2016-12-25 2017-06-13 惠州市亿能电子有限公司 高边nmos驱动电路
US10911045B1 (en) * 2020-04-03 2021-02-02 University Of Electronic Science And Technology Of China Segmented direct gate drive circuit of a depletion mode GaN power device
CN111555737A (zh) * 2020-05-21 2020-08-18 广东省大湾区集成电路与***应用研究院 一种可控压摆率n型mos高边驱动电路
CN113691108A (zh) * 2021-08-12 2021-11-23 广东省大湾区集成电路与***应用研究院 一种低边nmos的驱动电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826231A (zh) * 2022-06-24 2022-07-29 深圳市时代速信科技有限公司 场效应晶体管驱动电路及电子设备
CN114826231B (zh) * 2022-06-24 2022-09-09 深圳市时代速信科技有限公司 场效应晶体管驱动电路及电子设备

Also Published As

Publication number Publication date
CN114553204B (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
EP3738207B1 (en) Low quiescent current load switch
TWI476558B (zh) 電壓調節器
US10110222B2 (en) Drive unit
EP1644783B1 (en) Semiconductor device with high-breakdown-voltage regulator
CN113126690A (zh) 一种低压差线性稳压器及其控制电路
CN112860002B (zh) 一种瞬时响应线性稳压器
CN114553204B (zh) 一种高边n型功率mos的驱动电路及方法
CN112363561A (zh) 线性稳压器以及线性稳压器软启动的方法
JP2014067240A (ja) 半導体装置
CN111917307A (zh) 一种基于电流镜限流的软启动电路
CN116578150A (zh) 一种线性稳压器
US20220069706A1 (en) Semiconductor integrated circuit for regulator
CN113364248B (zh) 一种dc-dc误差放大器的输出钳位电路
CN102221840A (zh) 稳压电路与操作放大电路
CN106980336B (zh) 稳压器
CN115189683A (zh) 用于低边nmos管的驱动电路以及电子设备
CN113031694B (zh) 一种低功耗的低压差线性稳压器及其控制电路
CN111654216B (zh) 步进马达的控制装置、步进马达的控制方法以及步进马达驱动控制***
CN115857616A (zh) 一种瞬时响应的稳压器
CN110262607B (zh) 带电流限制的稳压器
CN216794966U (zh) 一种上电复位电路
CN212659964U (zh) 一种保护电路
CN115333356B (zh) 一种软启动电路及开关电源
US11815924B2 (en) Bandgap reference starting circuit with ultra-low power consumption
CN219122609U (zh) 超低功耗带隙基准启动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240204

Address after: Room 1482, Building 20, No. 958 Zhenbei Road, Putuo District, Shanghai, 200060

Patentee after: Shanghai Yanhua Information Technology Co.,Ltd.

Country or region after: China

Address before: 510000 room 1214, building a, No. 190, banhe Road, Huangpu District, Guangzhou, Guangdong

Patentee before: Guangdong hongyixin Automobile Electronic Technology Co.,Ltd.

Country or region before: China