KR100444491B1 - 리플 감소를 위한 전원 회로 및 리플 감소 방법 - Google Patents

리플 감소를 위한 전원 회로 및 리플 감소 방법 Download PDF

Info

Publication number
KR100444491B1
KR100444491B1 KR10-2002-0019386A KR20020019386A KR100444491B1 KR 100444491 B1 KR100444491 B1 KR 100444491B1 KR 20020019386 A KR20020019386 A KR 20020019386A KR 100444491 B1 KR100444491 B1 KR 100444491B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
output
circuit
option
Prior art date
Application number
KR10-2002-0019386A
Other languages
English (en)
Other versions
KR20030080643A (ko
Inventor
권종혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0019386A priority Critical patent/KR100444491B1/ko
Publication of KR20030080643A publication Critical patent/KR20030080643A/ko
Application granted granted Critical
Publication of KR100444491B1 publication Critical patent/KR100444491B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명의 리플 감소를 위한 전원 회로는, 상대적으로 낮은 기준 전압에 대한 펌핑 동작을 하는 경우에서 있어서, 그 출력 특성이 낮아지도록 선택적인 동작을 할 수 있는 리플 감소를 위한 전원 회로 및 리플 감소 방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 클럭 신호를 생성하는 오실레이션 제너레이터; 회로 전체의 동작 모드를 결정하는 선택 입력 신호에 따라 출력 전압을 결정하는 옵션부; 상기 옵션부에서 결정된 출력 전압이 리플 발생이 가능한 낮은 레벨의 전압인 경우에는, 인에이블 신호 및 디스에이블 신호를 생성하여 출력하는 선택 회로; 상기 옵션부에서 결정된 전압에 따라 외부에서 입력된 기준 전압과의 비교 동작을 통하여, 안정화된 신호를 출력하는 레귤레이터; 상기 인에이블 신호를 입력받으면, 상기 오실레이션 제너레이터에서 입력받은 상기 클럭 신호의 주파수를 2분주하여 출력하는 주파수 분주기; 및 2단 펌프 회로를 구비하고, 상기 주파수 분주기에서 출력한 신호 및 상기 레귤레이터에서 입력받은 안정화 신호에 의해 펌핑 동작을 수행하여 기판 전압을 생성하고, 상기 디스에이블 신호에 의해 상기 2단 펌프 회로 중 1단 만을 작동시켜 기판 전압을 생성하며, 상기 기판 전압을 외부로 출력하는 펌핑부를 포함한다.

Description

리플 감소를 위한 전원 회로 및 리플 감소 방법{POWER CIRCUIT FOR DECREASING RIPPLE AND METHOD THEREOF}
본 발명은 전원 회로에 관한 것으로, 특히, 펌핑 회로의 특정 동작 모드에 대한 출력 전압의 리플(ripple)을 개선하기 위하여 2단 펌프 단 중 한 단만을 동작하도록 하는 리플 감소를 위한 전원 회로 및 리플 감소 방법에 관한 것이다.
일반적으로, 전원 회로는 메모리 셀의 기판 전압을 인가하는데, 2단의 펌프 회로를 구비하여 이를 모두 구동하면서 클럭 주파수를 변경하지 않는 것이 대부분이다.
도 1은 종래의 전원 회로를 나타낸 블록도로서, 이러한 종래의 전원 회로는, 펌핑부(104)를 구동하기 위한 클럭 신호를 생성하여 펌핑부(104)로 출력하는 오실레이션 제너레이터(Oscillation Generator)(101); 회로 전체의 동작 모드를 결정하는 선택 입력 신호를 입력받고, 4 ~ 9 V의 6개 출력 포트 중 한 포트를 선택하여 전압을 출력하는 옵션부(102); 옵션부(102)에서 출력된 전압을 외부에서 입력된 기준 전압(reference voltage)와 비교하여, 옵션부(102)에서 출력된 전압이 펌핑부(104)에 적합하도록 전류값을 제어하여 조정하는 레귤레이터(103); 및 2단 펌프 회로를 구비하고, 레귤레이터(103)에서 입력받은 조정값에 따라 오실레이션 제너레이터(101)의 출력을 펌핑하여 기판 전압을 생성하고, 생성된 기판 전압을 외부로 출력하는 펌핑부(104)를 포함한다.
상술한 종래의 전원 회로에서는, 특정 모드에서 출력 전압에 리플이 많이 발생하므로 4V 출력 전압의 특성이 좋지않은 문제점이 있다. 즉, 펌핑부(104)에서의커패시턴스 값이 큰 것에 비해 클럭 주파수가 높기 때문에, 펌핑 능력에 비해 기준 전압이 작아서 그 값에 수렴하는 것이 어려운 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 상대적으로 낮은 기준 전압에 대한 펌핑 동작을 하는 경우에서 있어서, 그 출력 특성이 낮아지도록 선택적인 동작을 할 수 있는 리플 감소를 위한 전원 회로 및 리플 감소 방법을 제공하는 데 그 목적이 있다.
도 1은 종래의 전원 회로를 나타낸 블록도,
도 2는 본 발명의 일 실시예에 의한 리플 감소를 위한 전원 회로를 나타낸 블록도,
도 3은 본 발명의 일 실시예에 의한 전원 회로의 리플 감소 방법을 나타낸 동작흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
201 : 오실레이션 제너레이터
202 : 옵션부
203 : 선택 회로
204 : 레귤레이터
205 : 주파수 분주기
206 : 펌핑부
상기 목적을 달성하기 위하여 본 발명의 리플 감소를 위한 전원 회로는, 클럭 신호를 생성하는 오실레이션 제너레이터; 회로 전체의 동작 모드를 결정하는 선택 입력 신호에 따라 출력 전압을 결정하는 옵션부; 상기 옵션부에서 결정된 출력 전압이 리플 발생이 가능한 낮은 레벨의 전압인 경우에는, 인에이블 신호 및 디스에이블 신호를 생성하여 출력하는 선택 회로; 상기 옵션부에서 결정된 전압에 따라 외부에서 입력된 기준 전압과의 비교 동작을 통하여, 안정화된 신호를 출력하는 레귤레이터; 상기 인에이블 신호를 입력받으면, 상기 오실레이션 제너레이터에서 입력받은 상기 클럭 신호의 주파수를 2분주하여 출력하는 주파수 분주기; 및 2단 펌프 회로를 구비하고, 상기 주파수 분주기에서 출력한 신호 및 상기 레귤레이터에서 입력받은 안정화 신호에 의해 펌핑 동작을 수행하여 기판 전압을 생성하고, 상기 디스에이블 신호에 의해 상기 2단 펌프 회로 중 1단 만을 작동시켜 기판 전압을 생성하며, 상기 기판 전압을 외부로 출력하는 펌핑부를 포함한다.
또한, 상기 목적을 달성하기 위하여 본 발명의 리플 감소 방법은, 2단 펌핑 동작을 통하여 4 ~ 9V의 범위의 출력 전압을 갖는 전원 회로에 적용되는 리플 감소 방법에 있어서, 출력 전압의 선택 값인 옵션 전압이 4V인지 검사하는 검사단계; 상기 옵션 전압이 4V인 경우, 분주 동작을 통하여 펌핑용 클럭 신호의 주파수를 낮게 조정하여 출력하는 분주단계; 및 상기 분주단계에 의한 클럭 신호에 따라 1단의 펌프만을 동작시켜 출력 특성이 감소된 기판 전압을 생성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 2는 본 발명의 일 실시예에 의한 리플 감소를 위한 전원 회로를 나타낸 블록도로서, 본 발명의 리플 감소를 위한 전원 회로는, 오실레이션 제너레이터(201), 옵션부(202), 선택 회로(203), 레귤레이터(204), 주파수 분주기(205) 및 펌핑부(206)를 포함한다.
오실레이션 제너레이터(201)는, 클럭 신호를 생성하고, 상기 클럭 신호를 후술하는 주파수 분주기(205)로 출력하는 역할을 한다.
또한, 옵션부(202)는, 회로 전체의 동작 모드를 결정하는 선택 입력 신호를 입력받고, 4 ~ 9 V의 6개 출력 포트 중 한 포트를 선택하여 후술하는 선택 회로(203) 및 후술하는 레귤레이터(204)로 옵션 전압을 출력하는 역할을 한다. 즉, 동작 모드에 따라 그에 맞는 전압값을 출력할 수 있도록 동작 모드를 결정하는 선택 입력 신호에 따라 6개의 출력 중 한 개만을 선택하여 출력하는 회로이다.
한편, 선택 회로(203)는, 상기 옵션부(202)에서 복수개의 출력 중 특정의 한 신호가 제2 논리 단계 - '하이(High)' - 로 된 것을 감지하고, 그에 따라 후술하는 주파수 분주기(205)에 인에이블 신호를 출력하고, 후술하는 펌핑부(206)로 디스에이블 신호를 출력하는 역할을 한다.
또한, 레귤레이터(204)는, 상기 옵션부(202)에서 출력된 옵션 전압을 입력받고, 외부에서 입력된 기준 전압(reference voltage)과의 비교 동작을 통하여 옵션부(202)에서 선택된 값으로 후술하는 펌핑부(206)의 출력값이 세팅되도록 안정화 신호를 후술하는 펌핑부(206)에 출력하는 역할을 한다. 여기서, 상기 레귤레이터(204)는 후술하는 펌핑부(206)의 출력값을 세팅하는 방법으로서 전류값을 제어하여 조정하는 방식을 사용한다.
한편, 주파수 분주기(205)는, 상기 선택 회로(203)에서 인에이블 신호를 입력받으면, 상기 오실레이션 제너레이터(201)에서 입력받은 상기 클럭 신호의 주파수를 2분주하여 후술하는 펌핑부(206)로 출력하고, 상기 선택 회로(203)에서 인에이블 신호가 입력되지 않으면, 분주 동작없이 입력받은 상기 클럭 신호를 후술하는 펌핑부(206)로 출력하는 역할을 한다.
또한, 펌핑부(206)는, 2단 펌프 회로를 구비하고, 상기 레귤레이터(204)에서 입력받은 안정화 신호 및 상기 주파수 분주기(205)에서 출력한 신호에 의해 펌핑 동작을 수행하여 기판 전압을 생성하고, 생성된 기판 전압을 외부로 출력하며, 상기 선택 회로(203)에서 디스에이블 신호가 입력된 경우에는, 상기 2단 펌프 회로 중 1단 만을 동작하여 기판 전압을 생성하고, 상기 기판 전압을 외부로 출력하는 역할을 한다.
도 3은 본 발명의 일 실시예에 의한 전원 회로의 리플 감소 방법을 나타낸 동작흐름도로서, 본 발명의 리플 감소 방법은 다음과 같다.
먼저, 옵션부(202)에 선택 입력 신호가 입력되면, 상기 옵션부(202)는 4V에서 9V까지의 6단계의 전압중 하나를 선택하여 포트로 출력하게 된다. 이때, 선택회로(203)에서는 상기 옵션부(202)에서 출력한 옵션 전압이 4V인지를 검사한다(S301).
상기 옵션 전압이 4V인 경우, 상기 선택회로(203)는, 주파수 분주기(205)로 인에이블 신호를 출력하여 상기 주파수 분주기(205)가 분주 동작을 수행하도록 하는 동시에, 펌핑부(206)로 디스에이블 신호를 출력하여 펌핑부(206) 내에 2단 펌프 중 1단만이 작동하도록 한다(S302).
이후에, 주파수 분주기(205)가 분주 동작을 통하여 오실에이션 제어레이터(201)에서 입력된 클럭 신호의 주파수를 낮게 조정하고, 이러한 낮은 주파수의 신호를 상기 펌핑부(206)에 출력한다(S303).
다음에, 상기 펌핑부(206)는 1단의 펌프만을 동작시켜 출력 특성이 감소된기판 전압을 공급한다(S304).
만약, 상기 옵션 전압이 4V가 아닌 경우에는, 주파수 분주과정을 거치지 않은 클럭 신호가 상기 펌핑부(206)의 2단 펌프를 통하여 펌핑된 후 기판 전압으로 공급된다(S305).
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술할 실시예 및 첨부된 도면에 한정되는 것이 아니다.
본 발명은, 종래의 전원 회로에서 사용된 펌핑부의 구동 능력을 모드에 따라 다르게 함으로써, 펌핑부에서의 커패시턴스 값이 큰 것에 비해 클럭 주파수가 높기 때문에 펌핑 능력에 비해 기준 전압이 작아서 그 값에 수렴하는 것이 어려운 문제점을 해결하는 이점이 있다.

Claims (3)

  1. 클럭 신호를 생성하는 오실레이션 제너레이터;
    회로 전체의 동작 모드를 결정하는 선택 입력 신호에 따라 출력 전압을 결정하는 옵션부;
    상기 옵션부에서 결정된 출력 전압이 리플 발생이 가능한 낮은 레벨의 전압인 경우에는, 인에이블 신호 및 디스에이블 신호를 생성하여 출력하는 선택 회로;
    상기 옵션부에서 결정된 전압에 따라 외부에서 입력된 기준 전압과의 비교 동작을 통하여, 안정화된 신호를 출력하는 레귤레이터;
    상기 인에이블 신호를 입력받으면, 상기 오실레이션 제너레이터에서 입력받은 상기 클럭 신호의 주파수를 2분주하여 출력하는 주파수 분주기; 및
    2단 펌프 회로를 구비하고, 상기 주파수 분주기에서 출력한 신호 및 상기 레귤레이터에서 입력받은 안정화 신호에 의해 펌핑 동작을 수행하여 기판 전압을 생성하고, 상기 디스에이블 신호에 의해 상기 2단 펌프 회로 중 1단 만을 작동시켜 기판 전압을 생성하며, 상기 기판 전압을 외부로 출력하는 펌핑부
    를 포함하는 것을 특징으로 하는 리플 감소를 위한 전원 회로.
  2. 2단 펌핑 동작을 통하여 4 ~ 9V의 범위의 출력 전압을 갖는 전원 회로에 적용되는 리플 감소 방법에 있어서,
    출력 전압의 선택 값인 옵션 전압이 4V인지 검사하는 검사단계;
    상기 옵션 전압이 4V인 경우, 분주 동작을 통하여 펌핑용 클럭 신호의 주파수를 낮게 조정하여 출력하는 분주단계; 및
    상기 분주단계에 의한 클럭 신호에 따라 1단의 펌프만을 동작시켜 출력 특성이 감소된 기판 전압을 생성하는 단계
    를 포함하는 것을 특징으로 하는 전원 회로의 리플 감소 방법.
  3. 제2항에 있어서,
    만약, 상기 옵션 전압이 4V가 아닌 경우에는, 주파수 분주과정을 거치지 않은 클럭 신호에 따라 2단의 펌프를 모두 동작시켜 기판 전압을 생성하는 단계
    를 포함하는 것을 특징으로 하는 전원 회로의 리플 감소 방법.
KR10-2002-0019386A 2002-04-10 2002-04-10 리플 감소를 위한 전원 회로 및 리플 감소 방법 KR100444491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019386A KR100444491B1 (ko) 2002-04-10 2002-04-10 리플 감소를 위한 전원 회로 및 리플 감소 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019386A KR100444491B1 (ko) 2002-04-10 2002-04-10 리플 감소를 위한 전원 회로 및 리플 감소 방법

Publications (2)

Publication Number Publication Date
KR20030080643A KR20030080643A (ko) 2003-10-17
KR100444491B1 true KR100444491B1 (ko) 2004-08-16

Family

ID=32378379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019386A KR100444491B1 (ko) 2002-04-10 2002-04-10 리플 감소를 위한 전원 회로 및 리플 감소 방법

Country Status (1)

Country Link
KR (1) KR100444491B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114056B2 (en) 2018-07-16 2021-09-07 Samsung Display Co., Ltd. Power voltage generating circuit compensating ripple of a data power voltage and display apparatus including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632951B1 (ko) 2004-09-22 2006-10-11 삼성전자주식회사 리플 안정화 기능을 갖는 고전압 발생 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678527A (ja) * 1992-08-26 1994-03-18 Nec Kansai Ltd 駆動電圧供給装置とその集積回路
KR19980077548A (ko) * 1997-04-21 1998-11-16 문정환 동기식 승압전압 발생기
KR20000056992A (ko) * 1999-02-12 2000-09-15 아끼구사 나오유끼 챠지 펌프 회로 및 챠지 펌프 회로의 구동 방법
KR20010110104A (ko) * 2000-05-31 2001-12-12 아끼구사 나오유끼 승압 장치 및 승압 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678527A (ja) * 1992-08-26 1994-03-18 Nec Kansai Ltd 駆動電圧供給装置とその集積回路
KR19980077548A (ko) * 1997-04-21 1998-11-16 문정환 동기식 승압전압 발생기
KR20000056992A (ko) * 1999-02-12 2000-09-15 아끼구사 나오유끼 챠지 펌프 회로 및 챠지 펌프 회로의 구동 방법
KR20010110104A (ko) * 2000-05-31 2001-12-12 아끼구사 나오유끼 승압 장치 및 승압 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114056B2 (en) 2018-07-16 2021-09-07 Samsung Display Co., Ltd. Power voltage generating circuit compensating ripple of a data power voltage and display apparatus including the same

Also Published As

Publication number Publication date
KR20030080643A (ko) 2003-10-17

Similar Documents

Publication Publication Date Title
US8086891B2 (en) Power management of components having clock processing circuits
US7274248B2 (en) Booster circuit and semiconductor device having same
KR100369463B1 (ko) 휴대용 컴퓨터에서의 호스트 버스 클럭 가변 제어방법
USRE42293E1 (en) System and method for optimizing clock speed generation in a computer
US7489118B2 (en) Method and apparatus for high-efficiency DC stabilized power supply capable of effectively reducing noises and ripples
US20030034823A1 (en) Data processing system
KR20050085866A (ko) 전력 소비 감소 방법, 장치 및 시스템
KR100763331B1 (ko) 반도체 메모리 장치
KR101086877B1 (ko) 반도체 장치
US7876585B2 (en) Voltage providing circuit and related method thereof
US8421525B2 (en) Semiconductor circuit device
KR100444491B1 (ko) 리플 감소를 위한 전원 회로 및 리플 감소 방법
CN114564063B (zh) 稳压器及其控制方法
EP3582067A1 (en) Memory apparatus and voltage control method thereof
JP2002073181A (ja) 動作保証電圧制御方式
KR20000061230A (ko) 고전압 발생회로
JP2001094541A (ja) クロックリカバリ回路
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
US20110025279A1 (en) Power supply circuit and semiconductor device
US11831318B1 (en) Frequency multiplier system with multi-transition controller
CN113497558B (zh) 稳压控制***及其方法
US11144081B2 (en) Bandgap voltage generating apparatus and operation method thereof
KR100525099B1 (ko) 반도체 장치용 고전압 발생기
KR20060030652A (ko) 펌핑 회로 및 펌핑 전압 생성 방법
JP2000245140A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 16