CN115826660B - 一种高速高精度的低压差线性稳压器启动电路 - Google Patents
一种高速高精度的低压差线性稳压器启动电路 Download PDFInfo
- Publication number
- CN115826660B CN115826660B CN202211653788.7A CN202211653788A CN115826660B CN 115826660 B CN115826660 B CN 115826660B CN 202211653788 A CN202211653788 A CN 202211653788A CN 115826660 B CN115826660 B CN 115826660B
- Authority
- CN
- China
- Prior art keywords
- voltage
- reference voltage
- comparator
- resistor
- pmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明属于集成电路技术领域,具体涉及一种高速高精度的低压差线性稳压器启动电路,包括基准电压分压模块和比较器双段驱动模块;基准电压分压模块,用于在不影响基准电压精度的前提下,快速得到两路基于基准电压的稳定分压;比较器双段驱动模块,通过将两路精准分压与低通滤波节点电压进行比较,从而驱动不同开关完成两阶段充电。第一阶段可充分通过两个恒流源为滤波节点进行快速充电,在第二阶段,滤波节点电压在更小的充电电流下稳步上升,可忽略电路延时影响,得到更精准的滤波节点电压,充电结束后将关闭部分比较器供电以节省功耗。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种高速高精度的低压差线性稳压器(low-dropout regulator,LDO)启动电路。
背景技术
LDO具有低成本、高电源抑制、低噪声以及结构简单的特点,常用于电源管理电路芯片。传统应用下,为了抑制基准电压的噪声对LDO输出的影响,通常在基准电压产生模块及LDO之间接入一阶RC低通滤波模块,以满足超低噪声及高电源纹波抑制特性的供电需求,但会大幅减慢LDO启动速度。现有技术通过构建如图1所示的快速启动电路,加快LDO的建立速度,但一方面比较器稳定时两端电位相等需引入额外失调电压,另一方面比较器存在固有延时,均可能导致超调而产生较低精度的LDO输出电压。
发明内容
针对上述LDO启动电路在输出建立速度以及建立精度之间存在的折衷问题,本发明提出了一种高速高精度的LDO启动电路,在仅引入较小功耗的前提下解决了LDO在快速建立的情况下输出精度不够的问题。
本发明的技术方案为:
一种高速高精度的LDO启动电路,包括基准电压分压模块和比较器双段驱动模块;
所述基准电压分压模块,用于在不影响基准电压精度的前提下,快速得到两路基于基准电压的稳定分压;
所述比较器双段驱动模块,用于将基准分压模块产生的两路精准分压与低通滤波节点电压进行比较,从而驱动不同开关,以不同的恒定电流源充电组合分别为该节点快速充电及中速充电,在低通滤波节点电压与目标电压几乎一致时,相应比较器翻转,停止恒流源充电过程,并关闭部分比较器以节省功耗。
具体的,所述基准电压分压模块包括第一电阻R1、第二电阻R2、第三电阻R3和运算放大器OP;定义初始基准电压Vref、分压模块产生的镜像基准电压Vref1、第一比较电压Vcomp1和第二比较电压Vcomp2;
运算放大器OP的正相输入端连接初始基准电压Vref,其负相输入端与输出端短接,和第一电阻R1一端相连并输出镜像基准电压Vref1;第一电阻R1的另一端连接第二电阻R2的一端,并输出第一比较电压Vcomp1;第二电阻R2的另一端连接第三电阻R3的一端,并输出第二比较电压Vcomp2;第三电阻R3的另一端连接地电位。
具体的,所述比较器双段驱动模块包括第一比较器COMP1、第二比较器COMP2、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一电流源I1、第二电流源I2、第一电阻R和第一电容C;定义镜像基准电压Vref1经第一电阻R和第一电容C滤波后的基准电压Vref2、第一比较器COMP1产生的第一开关信号Vsw1和第二比较器COMP2产生的第二开关信号Vsw2;
第一比较器COMP1的模块供电连接至电源电压VDD,其反相输入端连接第一比较电压Vcomp1,其正相输入端与第二比较器COMP2正向输入端相连,其输出通过第一反相器INV1和第二反相器INV2后连接第一开关信号Vsw1,并连接第一PMOS管PM1的栅极;第二比较器COMP2的反相输入端连接第二比较电压Vcomp2,其模块供电连接至第三PMOS管PM3的漏极,其输出通过第三反相器INV3和第四反相器INV4后连接第二开关信号Vsw2,并连接第二PMOS管PM2的栅极;第一PMOS管PM1的漏极和第二PMOS管的漏极互连,并连接至滤波后的基准电压Vref2;第三PMOS管PM3的源极连接电源电压VDD,其栅极连接第一开关信号Vsw1;第一PMOS管PM1的源极连接第一恒流源I1电流流出端,第一恒流源I1的电流流入端连接电源电压VDD;第二PMOS管PM2的源极连接第二恒流源I2电流流出端,第二恒流源I2的电流流入端连接电源电压VDD。
本发明的有益效果为:本发明通过基准电压分压模块和比较器双段驱动模块的引入,驱动不同恒流源为滤波后的基准电压Vref2进行初阶段快速充电及第二阶段中速的精准充电,解决了现有LDO快速启动电路在比较器存在额外失调及固有延时的情况下,LDO输出精度较低的问题,尤其适用于LDO在超低噪声和精准输出要求下的工作场合。
附图说明
下面的附图有助于更好地理解下述对本发明不同实施例的描述,这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见,不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。
图1是现有技术中LDO启动电路的原理框图。
图2是本发明提出的一种高速高精度的LDO启动电路的***框图。
图3是本发明提出的一种高速高精度的LDO启动电路中的基准电压分压模块电路结构图。
图4是本发明提出的一种高速高精度的LDO启动电路中比较器双段驱动模块电路结构图。
图5是本发明提出的一种高速高精度的LDO启动电路与现有技术的输出电压-时间关系对比图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明进行详细地说明。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
需要说明的是,在本发明中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
本发明提出的一种高速高精度的LDO启动电路***框图如图2所示,包括基准电压分压模块和比较器双段驱动模块。其中基准电压分压模块用于在基准电压产生模块正常工作后的极短的时间内生成初始基准电压Vref的镜像基准电压Vref1,以及通过同类型电阻精准分压得到的两路比较器反相端参考电压Vcomp1和Vcomp2。比较器双段驱动模块用于将前述产生的参考电压与滤波后的基准电压Vref2进行比较,从而驱动不同恒流源为目标节点充电,使滤波后的基准电压Vref2在初始阶段快速充电而上升,在接近目标电压的阶段采用中速充电建立更为精准的基准输出电压。本发明提出的LDO启动电路可以采用标准CMOS工艺制作成集成电路。下面分别描述模块的电路结构及连接关系。
如图3给出了基准电压分压模块的一种实现形式,包括第一电阻R1、第二电阻R2、第三电阻R3和运算放大器OP。其中运算放大器OP的正相输入端连接初始基准电压Vref,其输出与反相输入端及R1的一端短接,与基准电压的镜像电压Vref1相连。运算放大器OP的输出端通过第一电阻R1、第二电阻R2、和第三电阻R3连接至地电位,第一电阻R1和第二电阻R2的公共端输出第一比较电压Vcomp1,第二电阻R2和第三电阻R3的公共端输出第二比较电压Vcomp2。
运算放大器OP接成单位增益负反馈结构,使得当初始基准电压Vref建立过程中,运算放大器OP的输出端电压Vref1跟随其快速建立,同时,第一电阻R1、第二电阻R2和第三电阻R3为同种类型电阻,具有相同的温度漂移特性,电阻分压网络产生的第一比较电压Vcomp1和第二比较电压Vcomp2也跟随快速上升,且满足以下关系式:
本实施例中,第一电阻R1、第二电阻R2和第三电阻R3的电阻阻值设置应满足:
R3>>R2>>R1
从而第一比较电压Vcomp1,第二比较电压Vcomp2和镜像电压Vref1满足:
Vref1-Vcomp2>>Vref1-Vcomp1
如图4给出了比较器双段驱动模块的一种实现形式,包括第一比较器COMP1、第二比较器COMP2、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一电流源I1、第二电流源I2。
第一比较器COMP1和第二比较器COMP2的反相输入端分别连接基准电压分压模块产生的第一比较电压Vcomp1和第二比较电压Vcomp2,它们正相端与第一PMOS管PM1及第二PMOS管的漏极互连,并连接至滤波后的基准电压Vref2。第一比较器COMP1模块供电连接至电源电压VDD,其输出通过第一反相器INV1和第二反相器INV2后连接第一开关信号Vsw1,并连接第一PMOS管PM1的栅极;第二比较器COMP2模块供电连接至第三PMOS管PM3的漏极,其输出通过第三反相器INV3和第四反相器INV4后连接第二开关信号Vsw2,并连接第二PMOS管PM2的栅极;第三PMOS管PM3的源极连接电源电压VDD,其栅极连接第一开关信号Vsw1;第一PMOS管PM1的源极通过第一恒流源I1连接电源电压VDD;第二PMOS管PM2的源极通过第二恒流源I2连接电源电压VDD。
在初始阶段,滤波后基准电压Vref2较低,第一比较器COMP1与第二比较器COMP2均输出逻辑低电平,第一PMOS管PM1和第二PMOS管PM2均导通,第一恒流源I1与第二恒流源I2对滤波后基准电压Vref2电压节点进行快速充电,当滤波后基准电压Vref2超过第二比较电压Vcomp2,第二比较器COMP2关闭,第二恒流源I2停止充电;随后第二阶段,滤波后基准电压Vref2已充分接近目标电压,则仅由第一恒流源I1充电,当滤波后基准电压Vref2超过第一比较电压Vcomp1,第一比较器COMP1关闭,第一开关信号Vsw1翻转为逻辑高电平,第一恒流源I1停止充电,并通过关断第三PMOS管PM3从而断开第二比较器COMP2供电。本实施例中,根据合理设置第二恒流源I2的数值为第一恒流源I1的数倍,可在第二阶段采用更小的充电电流。
结合图示结果说明本发明所提出的一种高速高精度的LDO启动电路的技术效果,如图5本发明与现有技术的输出电压-时间关系对比图所示,在第一阶段可充分利用大电流进行快速充电,在第二阶段,滤波后基准电压Vref2在更小的充电电流下稳步上升。由比较器及反相器等电路的固有延时△t引入的额外充电电压△V可由下式表示:
其中,I为充电电流,C为滤波节点对地电容。更小充电电流对额外充电电压△V影响更小,充电结束时滤波后基准电压Vref2更加精确。可见本发明利用双段驱动可在高速启动的同时,产生更加精确的滤波后基准电压,且充电结束后仅有单个比较器消耗电流,尤其适用于LDO在超低噪声和精准输出要求下的工作场合。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合,这些变形和组合仍然在本发明的保护范围之内。
Claims (1)
1.一种高速高精度的低压差线性稳压器启动电路,其特征在于,包括基准电压分压模块和比较器双段驱动模块;
所述基准电压分压模块,用于在不影响基准电压精度的前提下,快速得到两路基于基准电压的稳定分压;所述基准电压分压模块包括第一电阻R1、第二电阻R2、第三电阻R3和运算放大器OP;定义初始基准电压Vref、分压模块产生的镜像基准电压Vref1、第一比较电压Vcomp1和第二比较电压Vcomp2;运算放大器OP的正相输入端连接初始基准电压Vref,其负相输入端与输出端短接,和第一电阻R1一端相连并输出镜像基准电压Vref1;第一电阻R1的另一端连接第二电阻R2的一端,并输出第一比较电压Vcomp1;第二电阻R2的另一端连接第三电阻R3的一端,并输出第二比较电压Vcomp2;第三电阻R3的另一端连接地电位;
所述比较器双段驱动模块,用于将基准分压模块产生的两路精准分压与低通滤波节点电压进行比较,从而驱动不同开关,以不同的恒定电流源充电组合分别为该节点快速充电及中速充电,在低通滤波节点电压与目标电压一致时,相应比较器翻转,停止恒流源充电过程,并关闭部分比较器以节省功耗;
所述比较器双段驱动模块包括第一比较器COMP1、第二比较器COMP2、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一电流源I1、第二电流源I2、第一电阻R和第一电容C;定义镜像基准电压Vref1经第一电阻R和第一电容C滤波后的基准电压Vref2、第一比较器COMP1产生的第一开关信号Vsw1和第二比较器COMP2产生的第二开关信号Vsw2;
第一比较器COMP1的模块供电连接至电源电压VDD,其反相输入端连接第一比较电压Vcomp1,第一比较器COMP1的正相输入端与第二比较器COMP2正相输入端相连,第一比较器COMP1的输出通过第一反相器INV1和第二反相器INV2后连接第一开关信号Vsw1,并连接第一PMOS管PM1的栅极;第二比较器COMP2的反相输入端连接第二比较电压Vcomp2,第二比较器COMP2的模块供电连接至第三PMOS管PM3的漏极,第二比较器COMP2的输出通过第三反相器INV3和第四反相器INV4后连接第二开关信号Vsw2,并连接第二PMOS管PM2的栅极;第一PMOS管PM1的漏极和第二PMOS管的漏极互连,并连接至滤波后的基准电压Vref2;第三PMOS管PM3的源极连接电源电压VDD,其栅极连接第一开关信号Vsw1;第一PMOS管PM1的源极连接第一电流源I1电流流出端,第一电流源I1的电流流入端连接电源电压VDD;第二PMOS管PM2的源极连接第二电流源I2电流流出端,第二电流源I2的电流流入端连接电源电压VDD。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211653788.7A CN115826660B (zh) | 2022-12-22 | 2022-12-22 | 一种高速高精度的低压差线性稳压器启动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211653788.7A CN115826660B (zh) | 2022-12-22 | 2022-12-22 | 一种高速高精度的低压差线性稳压器启动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115826660A CN115826660A (zh) | 2023-03-21 |
CN115826660B true CN115826660B (zh) | 2023-10-03 |
Family
ID=85517555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211653788.7A Active CN115826660B (zh) | 2022-12-22 | 2022-12-22 | 一种高速高精度的低压差线性稳压器启动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115826660B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117130420B (zh) * | 2023-09-28 | 2024-01-26 | 无锡知临科技有限公司 | 快速启动与低通滤波器电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103677047A (zh) * | 2013-11-30 | 2014-03-26 | 广州润芯信息技术有限公司 | Ldo快速启动电路 |
CN114564063A (zh) * | 2022-03-14 | 2022-05-31 | 长鑫存储技术有限公司 | 稳压器及其控制方法 |
CN114740933A (zh) * | 2022-04-27 | 2022-07-12 | 电子科技大学 | 一种用于高压ldo的内部基准电源轨控制电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5017032B2 (ja) * | 2007-09-14 | 2012-09-05 | パナソニック株式会社 | 電圧発生回路 |
-
2022
- 2022-12-22 CN CN202211653788.7A patent/CN115826660B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103677047A (zh) * | 2013-11-30 | 2014-03-26 | 广州润芯信息技术有限公司 | Ldo快速启动电路 |
CN114564063A (zh) * | 2022-03-14 | 2022-05-31 | 长鑫存储技术有限公司 | 稳压器及其控制方法 |
CN114740933A (zh) * | 2022-04-27 | 2022-07-12 | 电子科技大学 | 一种用于高压ldo的内部基准电源轨控制电路 |
Non-Patent Citations (1)
Title |
---|
宋浩等.一种具有折返电流限保护的低噪声LDO.微电子学.2022,第52卷(第5期),746-751. * |
Also Published As
Publication number | Publication date |
---|---|
CN115826660A (zh) | 2023-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110212902B (zh) | 一种上电复位电路 | |
CN110244095B (zh) | 一种超低功耗的高速电流采样电路 | |
WO2007035724A2 (en) | Soft-start circuit and method for power-up of an amplifier circuit | |
CN108123703B (zh) | 无带隙基准的自偏置集成振荡器 | |
CN115826660B (zh) | 一种高速高精度的低压差线性稳压器启动电路 | |
CN112637999B (zh) | 恒流控制电路及芯片 | |
CN115599152A (zh) | 一种具有过冲抑制和自适应补偿的多种ldo输出电压电路 | |
CN112947662A (zh) | 一种基于比较器的低功耗ldo电路 | |
CN114204805A (zh) | 用于高压Buck变换器的电源轨电路 | |
JP2008178257A (ja) | スイッチングレギュレータの制御回路およびそれを利用したスイッチングレギュレータならびに電子機器 | |
CN113970950A (zh) | 一种低压差线性稳压器 | |
CN115913202B (zh) | 一种用于高压电路的快速上电保护电路 | |
CN117539311A (zh) | 具有自偏置电荷泵结构的nmos低压差线性稳压器 | |
CN115528787B (zh) | 一种控制环路加速电路 | |
JP5068631B2 (ja) | 定電圧回路 | |
CN108390550B (zh) | 一种控制导通时间的调整电路 | |
CN108258896B (zh) | 软启动电路以及电源*** | |
JP7504050B2 (ja) | シャントレギュレータ | |
CN115877905A (zh) | 一种rc滤波电路及低压差线性稳压器 | |
Ameziane et al. | An enhancement transient response of capless LDO with improved dynamic biasing control for SoC applications | |
CN111221377B (zh) | COT控制Buck转换器瞬态响应增强电路 | |
CN114156852A (zh) | 一种ldo线性稳压器的浪涌电流控制电路 | |
CN116483154B (zh) | 一种低延迟基准输出电路与输出方法 | |
CN117277783B (zh) | 一种应用于ac-dc电源驱动芯片启动电路的ldo电路 | |
Asteriadis et al. | A low quiescent-current, low supply-voltage linear regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |