CN1988385B

CN1988385B - 电源电路的导通故障检测设备

Info

Publication number: CN1988385B
Application number: CN2006101690546A
Authority: CN
Inventors: 大岛俊藏
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2005-12-20
Filing date: 2006-12-20
Publication date: 2010-12-22
Anticipated expiration: 2026-12-20
Also published as: EP1801974A2; EP1801974B1; KR20070065788A; US7504849B2; US20070139841A1; JP4776368B2; CN1988385A; KR101076764B1; EP1801974A3; JP2007174756A

Abstract

一种导通故障检测设备，其检测电源电路的FET T1的导通故障，该电源电路包括设置在电池E与负载RL之间、并且对该负载RL进行驱动和停止控制的FET T1。该导通故障检测设备包括：驱动电路1，其将用于切换半导体元件的导通和截止的驱动信号提供到FET T1的栅极；栅极电阻器Rg，其设置在驱动电路1与FET T1的栅极之间；以及导通故障检测电路11，其用于检测栅极电阻器Rg的压降是否超过预定值，并且在栅极电阻器Rg的压降超过预定值时，确定在FET T1上发生导通故障。

Description

电源电路的导通故障检测设备

技术领域

本发明涉及一种其中半导体开关元件设置在电源与负载之间的电源电路，更具体地说，本发明涉及一种用于检测半导体元件的导通故障的导通故障检测设备。

背景技术

通常，在包括设置在电源与负载之间的诸如MOSFET等的半导体元件以及用于导通和截止该半导体元件从而控制导通和截止对负载的供电的开关的电源电路上，如果该半导体元件发生导通故障，则该半导体元件进入不能控制，并因此不能停止对负载供电的状态。在这种情况下，如果设置的过电流保护功能块认为该半导体元件被正常截止，则该过电流保护功能块被损坏。在这种情况下，如果在该半导体元件的下游端同时发生了诸如线路短路和接地的故障，则它们产生的问题是，不能保护该半导体元件和线路。

因此，为了防止其中半导体元件设置在负载的高端(即，电源端)的电源电路的半导体元件发生导通故障，通常考虑采用下面的方法(a)至(d)。

(a)：在半导体元件的上游端(电源端)设置熔丝。

(b)：互相串联连接两个半导体元件，而且在两个半导体元件之一发生导通故障时，利用另一个半导体元件可以截止电路。

(c)：提高半导体元件和控制电路的可靠性，使其可靠以减小发生导通故障的概率。

(d)：制备导通故障检测电路和备用电路(back up circuit)。在半导体元件发生故障时，可以将故障信息输出到备用电路，以利用备用电路截止电源电路。

然而，在上述方法中，方法(a)和(b)不切实际，因为增加了部件数量，增大了空间，因此，增加了成本。此外，作为方法(c)，例如，已知在JP-A-2000-152691(专利文献1)公开的方法。然而，该方法没有提供直流问题解决方式，而且不能确定该方法是否足以防止发生导通故障。最后，根据方法(d)，需要在外部设置监测和控制功能，而且与方法(a)和(b)相同，由于增加了部件数量，所以增大了设备空间，因此，增加了成本，所以方法(d)也不切实际。

此外，还存在另一种方法，在该方法中，将熔丝和继电器(接触式开关)组装在一起，用于实现高端切换。根据该方法，即使在该继电器上发生导通故障时，熔丝也独立工作。因此，过电流保护功能不被损坏，而且在可靠性方面不存在问题。

然而，包括熔丝和继电器的开关结构进行安装需要的空间大，而且它产生大量热发射。然而，在为了解决空间和发热问题，而利用诸如FET的半导体元件代替该开关器件时，FET的导通故障成为障碍。如果利用FET代替该开关器件，则导通故障防止装置是必须的，而且当前没有有效的解决方法，如上所述。

如上所述，在根据相关技术将诸如FET的半导体元件用作开关单元的电源电路中，在发生半导体导通故障时，没有装置截止该半导体，以致通过该半导体的电流不受控制的继续流过。

因此，为了解决该导通故障问题，建议了一种新方法，其中一旦检测到导致导通故障的现象，在半导体有能力截止其自身时，该半导体可以在其到达导通故障之前被关闭。

发明内容

因此，提出了本发明以解决上述问题，而且本发明的目的是提供用于电源电路的导通故障检测设备，它检测用作用于切换电源电路的导通和截止的开关器件的半导体元件的导通故障指标(indication)，在电路的截止功能失效之前，截止该半导体元件，因此，保护电源电路。

为了实现上述目的，根据本发明的一个方面，提供了一种用于电源电路的导通故障检测设备，其用于检测电源电路的半导体元件的导通故障。该电源电路包括设置在电源与负载之间的半导体元件，而且通过切换该半导体元件的导通和截止，对驱动和停止该负载进行控制。该导通故障检测设备包括：驱动电路，用于将用于切换半导体元件的导通和截止的驱动信号送到半导体元件的驱动端；第一电阻器，设置在驱动电路与驱动端之间；以及导通故障检测单元，其检测第一电阻器产生的电压是否超过预定值，而且在该电压超过预定值时，确定该半导体元件发生导通故障。

优选的，该导通故障检测单元包括比较单元，其将利用第一电阻器的一端的电压获得的第一电压与利用第一电阻器的另一端的电压获得的第二电压进行比较，然后，通过该比较单元获得的结果，检测第一电阻器产生的电压是否超过预定值。

优选的，半导体元件由N型MOSFET构成，构造该电源电路以使N型MOSFET的漏极连接到电源，而其源极连接到负载；根据电源电压，该驱动电路输出驱动信号；以及根据N型MOSFET的栅极电压和电源电压，导通故障检测单元检测第一电阻器中产生的电压是否超过预定值。

优选的，半导体元件由N型MOSFET构成，而且导通故障检测单元包括接地单元，用于在确定半导体元件上发生导通故障时，使驱动电路停止供给驱动信号，然后，通过其电阻比第一电阻器的电阻小的第二电阻器，将该N型MOSFET的栅极接地。

优选的，半导体元件由P型MOSFET构成，而且该导通故障检测单元包括断路单元，其在确定半导体元件上发生导通故障时，使驱动电路停止供给驱动信号，然后，通过其电阻比第一电阻器的电阻小的第三电阻器，将该P型MOSFET的栅极连接到电源。

根据本发明的该方面，在半导体元件上的绝缘层被损坏，而且泄漏电流流过的情况下，测量因为泄漏电流流过第一电阻器产生的压降。当该压降超过预定值时，检测到半导体元件上发生导通故障的现象。因此，在半导体元件发生导通故障之前的时间点，可以检测到指出表示发生导通故障的指标。此外，如果在该半导体元件具有截止能力时，截止该半导体元件，则确实可以保护该电路。

因此，根据本发明的该方面，导通故障检测单元包括比较单元，而且该比较单元将第一电阻器两端产生的电压进行比较。当在第一电阻器两端的电压超过预定值时，表示该半导体元件近期(near further)将发生导通故障。这意味着，可以以高精度检测导通故障。

根据本发明的该方面，在该半导体元件由N—型MOSFET构成时，根据连接到N型MOSFET的漏极的电源的电压与N型MOSFET的栅极的电压之间的压差，可以确定在第一电阻器产生的电压超过该预定值。因此，可以以高精度检测导通故障。此外，在驱动电路包括电荷泵时，可以检测到该电荷泵的输出电压是否异常。

根据本发明的该方面，在导通故障检测单元检测到用作半导体元件的N型MOSFET发生导通故障时，接地单元可以使N型MOSFET的栅极通过其电阻值比连接到该栅极的第一电阻器的电阻值小的第二电阻器接地。因此，确实可以使N型MOSFET的栅极电平接近地电平。此外，确实可以截止该N型MOSFET。

根据本发明的该方面，在导通故障检测单元检测到用作半导体元件的P型MOSFET发生导通故障时，断路单元可以使P型MOSFET的栅极通过其电阻值比连接到该栅极的第一电阻器的电阻值小的第三电阻器连接到电源。因此，确实可以使P型MOSFET的栅极电压接近电源电压。此外，确实可以截止该P型MOSFET。

附图说明

图1是示出用于将电源电压施加到负载以驱动该负载的通用电源电路结构的电路图；

图2是示出用于切换的FET1的栅极电压与功率损耗之间关系的特性曲线图；

图3是根据本发明第一实施例的用于电源电路的导通故障检测设备结构的电路图；

图4是根据本发明第二实施例的用于电源电路的导通故障检测设备结构的电路图；

图5是根据本发明第三实施例的用于电源电路的导通故障检测设备结构的电路图。

具体实施方式

下面，将参考附图详细说明本发明的优选实施例。首先，说明在驱动诸如安装在车辆上的灯、电动机等的负载时使用的通用电源电路

(不包括导通故障检测设备的电路)上，在用于切换的FET上发生导通故障的过程。

如图1所示，电源电路将驱动功率送到负载RL。该电源电路包括：电池E(输出电压VB；例如，12V的直流电压)，用作安装在车辆上的电源；N型MOSFET T1(下面简称为“FET”)，其设置在电池E的正极输出端与负载RL之间；以及驱动电路1(驱动电路)，其用于将驱动信号输出到该FET T1的栅极(驱动端)。

FET T1的漏极连接到电池E的正极端，而FET T1的源极被连接到负载RL的一端，而负载RL的一端接地。此外，电池E的正极端连接到驱动电路1，以将驱动功率送到驱动电路1。

驱动电路1包括：电荷泵(charge pump)2(输出电压Vcp；例如，10V的直流电压)、晶体管Td1和Td2、FET Td3至Td5、电阻器Rd1至Rd4以及二极管Dd1。此外，显示在各晶体管Rd1至Rd4的参考编号附近的每个数值分别表示特定电阻值例子。例如，可以理解，电阻器Rd1的电阻值被设置为50kΩ。

下面说明驱动电路1的具体配置。在驱动电路1中，电池E的正极端电源线分支到两个***。然后，一条支线被连接到电荷泵2的负极端，而另一条支线通过二极管Dd1和电阻器Rd4连接到FET Td4的漏极(N型)。该FET Td4的源极接地。此外，将低活动输入信号电压Vi提供到FET Td4的栅极。

电荷泵2的正极端(plus-side terminal)被分支到两个***。一条支线连接到晶体管Td1(NPN型)的集电极，晶体管Td1的发射极连接到晶体管Td2(PNP型)的发射极，而晶体管Td2的集电极被连接到地。另一条支线连接到FET Td3(P型)的源极，而FET Td3的漏极通过电阻器Rd2连接到晶体管FET Td4的漏极。

电阻器Rd1设置在FET Td3的栅极与源极之间。此外，FET Td3的栅极通过电阻器Rd3连接到FET Td5(N型)的漏极，而其源极接地。此外，FET Td5的栅极被连接到FET Td4的漏极。

此外，晶体管Td1和Td2的基极共同地连接到FET Td4的漏极。此外，驱动信号输出布线连接到在晶体管Td1的发射极与晶体管Td2的发射极之间的连接点。驱动信号输出布线通过栅极电阻器Rg(电阻器)连接点FET T1的栅极。

接着，说明图11所示的电源电路的运行过程。输入信号电压Vi用作有效低电压，该有效低电压使FET T1在L电平导通，而使该FETT1在高(H)电平截止。如果输入信号电压Vi变成L电平，则FET Td4截止，而且晶体管Td2也截止。此外，FET Td5和FET Td3、以及晶体管Td1也导通。电压(VB+Vcp)(其对应于在电池E的电压VB与被设置为约10V的电荷泵2的输出电压Vcp的和)变成驱动电路1的输出电压VD。该输出电压VD通过栅极电阻器Rg被提供到FET T1的栅极。结果，该FET Td被导通，并且，将功率从电池E送到负载RL，以驱动该负载RL。

此外，如果输入信号电压Vi变成高电平，则FET Td4和晶体管Td2被导通，而FET Td5和FET Td3以及晶体管Td1截止。结果，FETTd1的栅极通过栅极电阻器Rg和晶体管Td2接地。因此，FET T1被截止，并且对负载RL的供电被截止。

在这种情况下，作为导致用于驱动负载RL的FET T1发生故障的因素之一，存在产生泄漏电流的栅极绝缘层的损坏。栅极绝缘层被损坏的原因是，因为该栅极绝缘层非常薄。假定栅极绝缘层的损坏是FETT1发生故障的主要原因。如果绝缘层被损坏，则栅极与漏极之间或者栅极与源极之间产生电流泄漏。其中，如果在栅极与源极之间产生漏电流，则在栅极与源极之间发生短路，因此导致FET T1发生故障。此时，FET T1被截止，然后，执行故障安全操作。因此，几乎不存在安全性问题。

同时，由于在栅极与漏极之间产生的漏电流导致FET出现导通故障，所以FET不能执行故障安全操作。因此，出现麻烦问题。

通常，用于功率控制的FET具有这样的结构，即，作为元件的多个FET(下面成为“元件FET”)互相并联，而元件FET的数量在几十万到几百万的范围内。因此，假定即使在发生该绝缘层的损坏时，也不同时损坏整个元件FET的栅极与漏极之间的绝缘层，部分元件FET的绝缘层开始损坏、而其他部分元件FET的其他绝缘层被逐渐损坏，这样导致FET发生导通故障。

根据上面的描述，在图1所示的电路中，假定在栅极与漏极之间的绝缘层被损坏之后到发生导通故障的过程是如下(a)至(c)描述的过程。

(a)：在FET T1导通时，如果因为某种原因部分元件FET的栅极与漏极之间的绝缘层被损坏，则通过其绝缘层被损坏的元件FET，该栅极和漏极电连接在一起。如果栅极与漏极之间的泄漏电阻是Ra(图1所示的电阻器Ra等效示出泄漏电阻)，则其值在正常状态下是无穷大的Ra的值因为该绝缘层被损坏而减小，然后，变成有限值。然而，泄漏电阻Ra取决于该绝缘层被损坏的程度和该绝缘层被损坏的范围。在大多数情况下，如果与栅极电阻器Rg(1至2kΩ)相比，可以认为，泄漏电阻Ra在初级阶段保持为具有足够大的电阻值。

在正常状态下，驱动电路1的输出电压VD等于FET T1的栅极电压VG。然而，如果该绝缘层被损坏，而且泄漏电阻Ra变成有限值，则泄漏电流Ig通过泄漏电阻器Ra从栅极流到漏极。此外，如果泄漏电流Ig流过，则在栅极电阻器Rg产生压降，而且栅极电压VG变为比驱动电路1的输出电压VD低。此时，通过等式1表示栅极电压VG。

等式1

VG＝VD-Rg*IG

此外，如果绝缘层被损坏的范围增大，则泄漏电阻Ra减小，而泄漏电流Ig增大。栅极电压VG的减小增大。因此，通过检测泄漏电流Ig和栅极电阻器Rg上的压降，可以得知FET T1上发生的绝缘层被损坏的程度。通常，FET T1的阈值电压Vth是4V或者低于4V。因此，如果满足条件VG>VB+4V，则即使元件FET的部分的绝缘层被损坏，FET T1的导通电阻也保持为大约正常值。不增加FET T1的发热量，而且FET T1的热损坏不会迅速进展。

(b)：在FET T1截止时，在绝缘层不被损坏的正常情况下，栅极电压VG的一端通过设置在驱动电路1上的晶体管Td2接地，并且，栅极电压VG降低到约0.6V，并且变为低于FET T1的阈值电压Vth。结果，该FET T1被截止。同时，在FET T1处于状态(a)时，即，在FET T1内的绝缘层被损坏时，提供到驱动电路1的输入信号电压Vi变成H电平。此时，即使晶体管Td2导通，该FET T1的栅极电压VG也不降低到0.6V。在泄漏电阻Ra小时，栅极电压VG可能增大，因此，FET T1不被截止。即，发生导通故障。

此时，利用等式2表示栅极电压VG。

等式2

VG＝VB*Rg/(Ra+Rg)

此外，在等式2中，忽略了晶体管Td2的发射极与基极之间的压降。

如果栅极电压VG变得比FET T1的阈值电压Vth高，则即使在提供到驱动电路1的输入信号电压Vi变成高电平时，该FET T1也不截止。在这种情况下，如果在栅极电压VG变得等于阈值电压Vth时计算泄漏电阻Ra，则利用等式3表示它。

VG＝VB*Rg/(Ra+Rg)＝Vth

等式3

Ra＝Rg(VB-Vth)/Vth

此外，根据等式3，利用等式3’表示在输入信号电压Vi变成H电平时FET T1被截止的条件。

等式3’

Ra≤Rg(VB-Vth)/Vth

在常规N型MOSFET中，阈值电压Vth在2至4V的范围内。因此，在等式3’中，随着栅极电阻器Rg的增大，电池E的电压VB升高，而阈值电压Vth被降低，即使泄漏电阻Ra增大，该FET T1也被截止。

此外，如果满足条件VG>Vth，则FET T1作为源极跟随器(follower)工作。如果漏极电流被设置为ID(流过负载RL的电流)，则满足条件VG-Vth＝RL*ID，因此，利用等式4来表示漏极与源极之间的电压VDS。

等式4

VDS＝VB-(VG-Vth)＝VB-RL*ID

此时，如果将FET T1上产生的功率消耗称为P[W]，则利用等式5表示功率消耗P。

等式5

P＝VDS*ID

＝{VB-(VG-Vth)}*ID

＝{VB-(VG-Vth)}*(VG-Vth)/RL

在这种情况下，作为一个示例，在VB被设置为12V、Vth被设置为2V以及RL被设置为2Ω的状态下，如果利用曲线图表示FET T1的功率消耗P与栅极电压VG之间的关系，则利用图2所示的曲线表示它。

从图2所示的曲线图可以理解，如果栅极电压VG超过Vth＝2V，则开始产生功率消耗，而且在VG是8V时，功率消耗达到最大。作为特定例子，在假定VG是4V时，产生10W的功率消耗。此外，如果将FET T1的沟道对空气的热阻设置为20℃/W，则温度升高200℃。在栅极电阻Rg是1.5kΩ时，如果VG＝4V，则根据等式2，泄漏电阻Ra变成3kΩ。这说明，在FET T1处于截止状态下时，即使泄漏电阻Ra相当高，漏极电流也开始流过FET T1。

不仅其绝缘层被损坏的元件FET、而且正常元件FET也导致处于截止状态的FET的功率消耗产生热辐射。如果漏极电流开始流过，则即使在它是小电流时，因为电压VDS高，也导致大的功率消耗。在FETT1从截止状态转移到导通状态的中间阶段，产生大的功率消耗。在VDS是VB/2时，产生最大的功率消耗。这说明，在它发生导通故障之前，FET T1被烧坏的概率高。具体地说，在因为部分绝缘层被损坏导致漏电流开始流过后，在从地电平过渡到使FET发生导通故障状态的电源电压电平时，在FET T1的源极电压的中间区，产生的功率消耗最大。如果延长使FET的源极电压保持在位于地电平与电源电压电平之间的该中间区的时间间隔，则FET T1可能在发生导通故障之前被烧坏。

如果漏极电流开始流过处于截止状态的FET T1，则因为功率消耗而产生热辐射。因此，因为该热量，增大了元件FET绝缘层的损坏范围，或者损坏了该正常元件FET。

(c)在状态(b)，当在泄漏电阻Ra变得较小的情况下，使处于截止状态的FET T1导通时，栅极电阻器Rg两端的压降VD-VG升高，而且压降VG-VB接近Vth。结果，由于FET T1的栅极与源极之间的电压降低，所以在使FET T1导通时，FET T1的漏极与源极之间的电压VDSon升高，并且，在导通状态期间FET T1的热辐射迅速升高。在正常状态下，将VDSon设置为50V，而将Vth设置为2V的情况下，如果VG变为VB，则VDSon基本上等于Vth。根据关系式2V/50mV＝40得出，与正常状态相比，该功率消耗变为正常状态下的功率消耗的40倍。如果保持在该状态，则FET T1会因为热辐射而被损坏，而且它处于不能控制的状态，即，不能被截止的状态，这样进入到导通故障状态。

注意上面的描述，如果部分元件FET导致损坏在栅极与漏极之间的绝缘层，则在截止FET T1时，产生泄漏电流，因此，产生热辐射。如果FET T1在被截止时因为发热而开始被损坏，则在使FET T1导通时，在FET T1的栅极与源极之间的电压被降低，而且，在FET T1导通时，FET T1的热辐射增大。FET T1截止时的热辐射机制与FET T1导通时的热辐射机制不同。换句话说，在FET T1截止时的热辐射集中在绝缘层开始被损坏的早期阶段，而FET T1导通时的热辐射集中在损坏该绝缘层进行中的后期阶段。两种热辐射机制互相作用。最后，假定该绝缘层因为发热被损坏，而且在FET T1发生导通故障。

因此，根据在(a)至(c)描述的内容，本发明采用下面描述的方法(1)和(2)。

(1)：由于绝缘层损坏发生在元件FET的部分的栅极与漏极之间，所以在因为发热而损坏FET T1的过程中，泄漏电阻Ra减小，泄漏电阻Ra的减小导致流过栅极电阻器Rg的泄漏电流Ig增大，这样提高了栅极电阻器Rg上的压降。因此，如果在FET T1导通时测量栅极电阻器Rg上的压降，则可以事先检测因为绝缘层的损坏发生的导通故障。即，在达到完全的导通故障之前的阶段，可以检测到发生导通故障的指标(indication)。此时，随着栅极电阻器Rg增大，提高了检测灵敏度。

(2)：如果根据在(1)描述的序列检测到达到导通故障的现象，则截止该FET T1。为了截止FETT1，在驱动电路1接地时，应该满足条件VG<Vth。如果在FET T1的栅极与地之间的电阻小，则可以轻而易举地满足该条件。即，这样构造该电路，以使FET T1截止时，栅极与地之间的电阻变得小于栅极电阻Rg。

下面将说明具有上述结构的本发明的实施例。图3是根据本发明第一实施例的用于电源电路的导通故障检测设备结构的电路图。在图3中，利用同样的参考编号表示与图1所示电源电路的组成单元相同的组成单元，而且省略说明它们。

图3所示的电源电路与图1所示电源电路的不同之处在于，它包括：导通故障检测电路11(导通故障检测单元)、栅极接地电路12(接地单元)以及滤波电路13，而驱动电路1包括“或”电路OR1。

导通故障检测电路11包括：设置在FET T1的栅极与地之间的电阻器R1和R2的串联电路；以及设置在电池E的正极端(输出电压VB)与地之间的电阻器R3和R4以及直流电源3(输出电压VA)的串联电路。该导通故障检测电路11进一步包括比较器CMP1(比较单元)。电阻器R1与R2之间的连接点P1连接到比较器CMP1的反相输入端，而电阻器R3与R4之间的连接点P2连接到比较器CMP1的非反相输入端。

此外，比较器CMP1的输出端连接到滤波电路13。该滤波电路13的输出端连接到设置在驱动电路1上的“或”电路OR1的一个输入端，而对“或”电路OR1的另一个输入端施加输入信号电压Vi。在开始时间，滤波电路13以这样的方式工作，即，只要在输入信号Vi从H电平变更为L电平后，在过渡周期内，比较器CMP1输出H电平，滤波电路就输出L电平。显示在图3所示各电阻器R1至R7的附近的每个数值分别示出电阻器R1至R7的特定电阻值的例子。例如，电阻器R1的电阻值被设置为100kΩ。

栅极接地电路12包括：晶体管T2(NPN型)，用于将FET T1的栅极接地；电阻器R5，设置在晶体管T2的集电极与FET T1的栅极之间；以及设置在“或”电路OR1的输出端与地之间的电阻器R6和R7的串联电路。电阻器R6与R7之间的连接点P3连接到晶体管T2的基极。此外，电阻器R5的电阻值是(例如)100Ω。以这样的方式设置电阻器R5的电阻值，使其小于栅极电阻器Rg的电阻值，而栅极电阻器Rg的电阻值(例如)为1.5kΩ。

接着，将说明根据本发明实施例的具有上述结构的导通故障检测设备的功能。在这种情况下，选择电阻器R1至R4的电阻值，以满足条件：R1＝R1和R3＝R4。此外，将比较器CMP1的反相输入端(点P1)和非反相输入端(点P2)的电压分别设置为V1和V2，而将直流电源3的输出电压(被称为“基准电压”)设置为VA。

如果设置条件R2/(R1+R2)＝R4/(R3+R4)＝a(a表示分压比)，而VG-VB＝δ，则获得等式6。

V1＝VG*a＝(VB+δ)a

等式6

V2＝(VB-VA)a+VA

从等式6，如果在满足条件V1＝V2时，计算δ，则利用等式7表示它。

(VB+δ)a＝(VB-VA)a+VA

等式7

δ＝VA*(1-a)/a

从等式7，在满足条件V1＝V2时，即，在比较器CMP1的输出被反相时，通过调节基准电压VA和分压比a，可以将对应于该条件的δ设置为任意值。例如，如果设置条件VA＝4V，而a＝0.5，则δ变为4V。即，如果满足条件VG>(VB+4V)，则比较器CMP1的输出变成L电平，而如果满足条件VG<(VB+4V)，则比较器CMP1的输出变成H电平。

同时，在FET T1导通时，由于驱动电路1的输出电压VD变成VB+Vcp，所以利用等式8表示对应于栅极电阻器Rg的压降的Rg*Ig。

等式8

Rg*Ig＝VD-VG＝(VB+Vcp)-(VB+δ)＝Vcp-δ

因此，在Vcp是10V，而δ是4V时，即，在栅极电阻器Rg产生6V或者更大的压降时，比较器CMP1的输出电平变成H电平。如果比较器CMP1的输出电平变成H电平，而且该状态保持预定时间，则确定在栅极与漏极之间发生绝缘层损坏，而且“或”电路OR1的输出电平被允许变成H电平。即，如果比较器CMP1的输出信号变成H电平，则在经历了预定时间之后，通过滤波电路13，将H电平的信号输入到驱动电路1的“或”电路OR1的输入端，因此，“或”电路OR1的输出信号变成H电平。结果，驱动电路1的输出端通过晶体管Td2被连接到地，与此同时，晶体管T2导通，而FET T1的栅极通过包括栅极电阻Rg和电阻R5的并联合成电阻(利用“Rg‖R5”表示)接地。

此时，利用等式9表示栅极电压VG。

等式9

VG＝VB*(Rg‖R5)/{(Rg‖R5)+Ra}

在这种情况下，与不设置电阻器R5的情况相比，栅极电压VG相对于同样的泄漏电阻器Ra被减小，这样可以容易地满足条件VG<Vth。

如果栅极电阻器Rg增大，则更容易检测到从栅极流到漏极的泄漏电流Ig，而如果电阻R5减小，则即使泄漏电阻Ra减小，也可以使FETT1截止。这样，综合地选择栅极电阻器Rg和电阻器R5的电阻值，以检测在栅极与漏极之间出现的绝缘层损坏(元件FET的绝缘层的部分损坏)，而且在FET T1具有截止能力时，该FET T1能够被截止。因此，可以防止FET T1到达导通故障。

以这种方式，在根据本发明第一实施例的导通故障检测设备上，在FET T1上发生绝缘层的损坏，漏极电流升高，连接点P1的电压V1降低，而连接点P2的电压V2不发生变化。在这种情况下，驱动电路1的输出端被连接到地，并且停止将驱动信号提供到FET T1。因此，在FET T1发生导通故障之前，该FET T1被截止，因此，从而可以保护FET T1、负载以及诸如电布线的电路构成部件。

此外，在驱动电路1的输出端被连接到地的同时，栅极接地电路12的晶体管T2被导通，而FET T1的栅极通过电阻器R5(R5<Rg)被连接到地。因此，确实可以使栅极电压VG低于阈值电压Vth，从而确实可以截止FET T1。

此外，在第一实施例中，设置在驱动电路1上的电荷泵2的压降产生与减小的Ra的压降对点1的电压V1的相同影响。即，即使在泄漏电阻Ra无穷大的状态下(在绝缘层的损坏不发生的状态下)，在电荷泵2的输出电压降低时，该连接点P1的电压V1可能小于连接点P2的电压V2，并且，FET T1被截止。因此，可能检测到电荷泵2的输出电压是异常的。

下面，将说明本发明的第二实施例。图4是根据本发明第二实施例的用于电源电路的导通故障检测设备结构的电路图。由于图4所示第二实施例与图3所示第一实施例的不同之处仅在导通故障确定电路11(导通故障检测单元)的结构，所以将说明第一实施例与第二实施例在结构方面的差别。

图4所示的导通故障检测电路11包括：设置在驱动电路1一侧的FET T1的栅极电阻器Rg的一端与地之间的电阻器R1和R2的串联电路；以及设置在位于FET T1一侧的栅极电阻器Rg的一端与地之间的电阻器R3和R4以及直流电源3的串联电路。此外，在电阻器R1与R2之间的连接点P11(电压V1，第一电压)连接到比较器CMP1的非反相输入端，而在电阻器R3与R4之间的连接点P12(电压V2，第二电压)连接到比较器CMP1的反相输入端。

此外，在将直流电源3输出的基准电压VA设置为6V的状态下，如果在导通故障确定电路内，栅极电阻器Rg的压降变成6V或者更大，则比较器CMP1的输出信号从L电平反转为H电平，设置在驱动电路1上的晶体管Td2和栅极接地电路12的晶体管T2导通，并且，通过包括栅极电阻器Rg和电阻器R5的并联电路，FET T1的栅极被连接到地。即，在图4所示的第二实施例中，在直接测量栅极电阻器Rg的压降，而且测量电压变成预定电平，然后，保持预定时间，则可确定发生在FET T1的栅极与源极之间的绝缘层的损坏，并且，将该栅极连接到地，这样截止FET T1。

这样，在根据本发明第二实施例的电源电路的导通故障检测设备上，根据栅极电阻器Rg的压降，确定FET T1的栅极与漏极之间的绝缘层被损坏。在这种情况下，在确定该绝缘层被损坏时，该FET T1被截止。因此，可以防止因为绝缘层的损坏而发生导通故障。

此外，由于根据栅极电阻器Rg两端的电压来检测泄漏电流的发生，所以与第一实施例相比，可以仅检测FET T1的绝缘层的损坏，而不考虑电荷泵2的输出电压的降低。

下面，将说明本发明的第三实施例。图5是根据本发明第三实施例的用于电源电路的导通故障检测设备结构的电路图。

在第一和第二实施例中，作为用于对负载RL的驱动和停止进行切换的半导体元件，已经采用了N型MOSFET T1。然而，在第三实施例中，使用P型MOSFET T11。即，第三实施例与第一和第二实施例的不同之处在于，采用P型MOSFET T11和根据对MOSFE类型所做的修改而不同的电路结构。

下面将说明特定的电路结构。在用作设置在电池E与负载RL之间的半导体元件的P型MOSFET(下面简称为“FET”)上，其源极连接到电池E的正极端，而漏极连接到负载RL的一端。

此外，根据本发明第三实施例的电源电路包括：驱动电路31，其将驱动信号输出到FET T11的栅极；导通故障确定电路21；断路电路22(断路单元)；以及滤波电路13。

驱动电路31包括：电阻器Rd1和Rd2、FET Td3和Td4(N型)、晶体管Td1(NPN型)、晶体管Td2(PNP)型以及“或”电路OR1。作为一种特定结构，连接到驱动电路31的电池E的电源线被分支为3个***。一条分支电源线通过电阻器Rd2和FET Td4接地，另一个分支电源线通过电阻器Rd1和FET Td3接地，而另一个分支电源线通过晶体管Td1和Td2接地。

两个晶体管Td1和Td2每个的栅极连接到FET Td3的漏极，而FETTd3的栅极连接到FET Td4的漏极。此外，晶体管Td1的发射极与晶体管Td2的发射极之间的连接点连接到用于输出驱动电路31的输出电压VD的布线。

将该FET Td4的栅极连接到“或”电路OR11的输出端。该“或”电路OR11的一个输入端连接到滤波电路13的输出端，而将输入信号电压Vi施加到另一个输入端。

导通故障检测电路21包括：由设置在FET T11的栅极与地之间的电阻器R1和R2构成的串联电路、比较器CMP11(比较单元)以及直流电源23(输出电压VA)。此外，电阻器R1与R2之间的连接点P21(电压V11)连接到比较器CMP11的非反相输入端，而直流电源23的正极输出端连接到反相输入端。此外，比较器CMP11的输出端连接点滤波电路13。

断路单元22包括由P型MOSFET T12和电阻器R5构成的串联电路。该FET T12的源极连接到电池E的正极输出端，而其漏极连接到电阻器R5的一端。电阻器R5的另一端连接到FET T11的栅极。此外，该FET T12的栅极连接到FET Td4的漏极。

下面，将说明具有上述结构的第三实施例的运行过程。如果输入信号电压Vi的电平从H电平转变为L电平，则首先将滤波电路13复位为L电平。因此，“或”电路OR11的输出信号变成L电平，并且，FET Td4被截止。因此，该FET Td3和晶体管Td2被导通，并且，FETT11的栅极通过栅极电阻器Rg连接到地。结果，该FET T11被导通。

如果FET T11的栅极与漏极之间的电阻Ra表示泄漏电阻，则在正常状态下，泄漏电阻Ra无穷大。然而，如果在FET T11的栅极与源极之间的发生绝缘层的损坏，则泄漏电阻Ra变成有限值，泄漏电流Ig流过FET T11的漏极→通过Ra到FET T11的栅极→栅极电阻器Rg→电阻器Td2→地的通路，因此，在栅极电阻器Rg上产生压降。

在这种情况下，在导通故障确定电路21的电阻被设置为R1＝R2，而将基准电压设置为VA＝3V的状态下，如果泄漏电流Ig升高，而Rg*Ig超过6V，则比较器CMP11的输出变成H电平。如果该状态维持预定的时间，则“或”电路OR11的输出变成H电平。结果，该FET Td4被导通，该FET Td3和晶体管Td2被截止，而晶体管Td1被导通。通过栅极电阻器Rg，FET T11的栅极的电压升高到电池E的电压VE。此外，由于在FET Td4导通时，该FET T12的栅极被连接到地，所以FET T1被导通，而且，该FET T11的栅极通过具有低电阻的电阻器R5连接到电源VB。因此，即使Rg*Ig大于6V，也可以确实截止FET T11。

以这种方式，在根据本发明第三实施例的电源电路的导通故障检测设备上，即使在将P型MOSFET T11用作用于对驱动和停止负载进行切换的半导体元件时，与上述第二实施例相同，在FET T11的栅极与漏极发生绝缘层的损坏，并因此而流过泄漏电流，则通过检测栅极电阻器Rg上产生的压降，可以检测到发生绝缘层的损坏。因此，可以确实截止FET T11。

到此为止，参考附图已经说明了根据本发明优选实施例的电源电路的导通故障检测设备，但是本发明并不局限于此，可以利用同样功能的任意结构代替每个部件的结构。

例如，在上述实施例中，描述了电池安装在车辆内作为电源，而且灯和电动机安装在车辆内作为负载的例子。然而，本发明并不局限于此，且本发明还可以应用于其他电源电路。

此外，在上述实施例中，N型或者P型MOSFET已经用作开关半导体元件，但是本发明并不局限于此。可以使用结型晶体管或者IGBT(绝缘栅双极型晶体管)。

由于可以检测到开关半导体元件内发生导通故障的指标，所以可以截止该半导体元件，因此，不损坏截止功能，而且可以有效保护该电路。

Claims

1.一种电源电路的导通故障检测设备，其用于检测电源电路的半导体元件的导通故障，该电源电路包括设置在电源与负载之间的半导体元件，并且通过切换该半导体元件的导通和截止，对该负载的驱动和停止进行控制，其包括：

驱动电路，将用于切换半导体元件的导通和截止的驱动信号提供到半导体元件的驱动端；

第一电阻器，设置在驱动电路与该驱动端之间；以及

比较单元，其比较第一电压和第二电压，该第一电压是通过经由串联连接在第一电阻器的上游端和地之间的两个电阻器分配在第一电阻器的上游端的电压所获得的，该第二电压是通过经由串联连接在第一电阻器的下游端与常数偏置电压之间的两个电阻器分配在第一电阻器的下游端与常数偏置电压之间的电压差所获得的；

导通故障检测单元，用于基于由所述比较单元获得的结果，检测在第一电阻器产生的电压是否超过预定值，而且在该电压超过预定值时，确定该半导体元件发生导通故障。

2.一种用于电源电路的导通故障检测设备，其检测在由该电源电路的N型MOSFET构成的半导体元件中的导通故障；该电源电路构造为，使N型MOSFET的漏极连接到电源，而其源极连接到负载；并且通过切换半导体元件的导通和截止来控制负载的驱动和停止，其包括：

驱动电路，其将用于切换半导体元件的导通和截止的驱动信号提供到半导体元件的驱动端；

第一电阻器，其设置在驱动电路与所述驱动端之间；

比较单元，其比较第一电压和第二电压，该第一电压是通过经由串联连接在所述半导体元件的所述驱动端与地之间的两个电阻器分配在所述半导体元件的所述驱动端的电压所获得的，该第二电压是通过经由串联连接在半导体元件的漏极端与常数偏置电压之间的两个电阻器分配在半导体元件的漏极端与常数偏置电压之间的电压差所获得的；

导通故障检测单元，其基于所述比较单元获得的结果，检测在所述N型MOSFET的驱动端与漏极端之间的电压差是否小于预定值，并且在该电压差小于预定值时，确定所述导体元件发生导通故障。

3.根据权利要求1或2所述的导通故障检测设备，其中该半导体元件由N型MOSFET构成，以及

该导通故障检测单元包括接地单元，其在确定半导体元件上发生导通故障时，使驱动电路停止提供驱动信号，以及通过其电阻比第一电阻器的电阻小的第二电阻器，将该N型MOSFET的栅极连接到地。

4.一种用于电源电路的导通故障检测设备，其检测在由该电源电路的P型MOSFET构成的半导体元件中的导通故障；该电源电路构造为，使P型MOSFET的源极连接到电源，而其漏极连接到负载；并且通过切换半导体元件的导通和截止来控制负载的驱动和停止，其包括：

第一电阻器，其设置在驱动电路与所述驱动端之间；

比较单元，其比较第一电压和第二电压，该第一电压是通过经由串联连接在所述半导体元件的所述驱动端和地之间的两个电阻器，分配在所述半导体元件的所述驱动端的电压所获得的，该第二电压是通过常数偏置电压所获得的；

导通故障检测单元，其基于所述比较单元获得的结果，检测所述第一电压是否大于第二电压，并且在所述第一电压大于通过常数偏置电压所获得的所述第二电压时，确定所述导体元件发生导通故障。

5.根据权利要求4所述的导通故障检测设备，其中该半导体元件由P型MOSFET构成，以及

该导通故障检测单元包括断路单元，其在确定半导体元件上发生导通故障时，使驱动电路停止提供驱动信号，以及通过其电阻比第一电阻器的电阻小的第三电阻器，将该P型MOSFET的栅极连接到电源。