CN111707852A - 多通道波形发生器信号同步方法、装置、设备及存储介质 - Google Patents
多通道波形发生器信号同步方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN111707852A CN111707852A CN202010605105.5A CN202010605105A CN111707852A CN 111707852 A CN111707852 A CN 111707852A CN 202010605105 A CN202010605105 A CN 202010605105A CN 111707852 A CN111707852 A CN 111707852A
- Authority
- CN
- China
- Prior art keywords
- waveform
- channel
- dac
- output
- awg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000000630 rising effect Effects 0.000 claims abstract description 66
- 230000003111 delayed effect Effects 0.000 claims abstract description 17
- 238000005070 sampling Methods 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 abstract description 16
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 239000002096 quantum dot Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种多通道波形发生器的信号同步方法，包括采集各个DAC通道输出的第一波形信号的上升沿数据；将各个第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道；根据基准DAC通道的第一波形信号相对于各个DAC通道的第一波形信号延时的时长，确定各个DAC通道的第一偏移位数；控制各个DAC通道输出的波形信号按照对应的第一偏移位数延时输出。本申请根据各个通道对应的上升沿数据的时间差异对各个通道输出的信号进行延时调制，保证了波形发生器多通道同步输出波形信号。本申请还提供了一种多通道波形发生器的信号同步装置、设备以及计算机可读存储介质，具有上述有益效果。
Description
技术领域
本发明涉及波形发生器技术领域，特别是涉及一种多通道波形发生器的信号同步方法、装置、设备以及计算机可读存储介质。
背景技术
波形发生器是一种能提供各种频率、波形和输出电平电信号的设备。在测量各种电信***或电信设备的振幅特性、频率特性、传输特性及其它电参数时，以及测量元器件的特性与参数时，用作测试的信号源或激励源。
波形发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。各种波形曲线以用三角函数方程式来表示。能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数波形发生器。
随着波形发生器技术的发展，多通道波形发生器的同步要求越来越高，例如量子计算测控***中，要实现几十甚至上百量子bit同步控制，就需要波形发生器的几十个通道同步输出信号，且对信号同步控制要求高。
发明内容
本发明的目的是提供一种多通道波形发生器的信号同步方法、装置、设备以及计算机可读存储介质，提高了多通道波形发生器同时输出多个波形信号的同步性，满足波形发生器的对同步性高要求的应用需求。
为解决上述技术问题，本发明提供一种多通道波形发生器的信号同步方法，包括：
当AWG板卡的各个DAC通道接收到通道同步指令时，采集各个所述DAC通道输出的第一波形信号的上升沿数据；
将各个所述第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道；
根据所述基准DAC通道的第一波形信号相对于各个所述DAC通道的第一波形信号延时的时长，确定各个所述DAC通道的第一偏移位数；
控制各个所述DAC通道输出的波形信号按照对应的所述第一偏移位数延时输出，以使得所述AWG板卡的各个所述DAC通道同步输出波形信号。
在本申请的一种可选地实施例中，在所述AWG板卡的各个所述DAC通道同步输出波形信号之后，还包括：
当同一个PXIE机箱中各个所述AWG板卡接收到板卡同步指令时，采集每个所述AWG板卡中任意一个DAC通道输出的第二波形信号；
根据各个所述AWG板卡对应的第二波形信号的上升沿数据，确定输出第二波形信号最慢的基准AWG板卡；
根据所述基准AWG板卡的第二波形信号相对于各个所述AWG板卡的第二波形信号延时的时长，确定各个所述AWG板卡的第二偏移位数；
控制各个所述AWG板卡输出的波形信号按照对应的所述第二偏移位数延时输出，以使得所述PXIE机箱的各个所述AWG板卡的各个DAC通道同步输出波形信号。
在本申请的一种可选地实施例中，在所述PXIE机箱的各个所述AWG板卡的各个DAC通道同步输出波形信号之后，还包括：
当多个PXIE机箱接收到机箱同步指令时，采集每个所述PXIE机箱中任意一个AWG板卡中任一个DAC通道输出的第三波形信号；
根据各个所述PXIE机箱对应的第三波形信号的上升沿数据，确定输出第三波形信号最慢的基准PXIE机箱；
根据所述基准PXIE机箱对应的第三波形信号相对于各个所述PXIE机箱对应的第三波形信号延时的时长，确定各个所述PXIE机箱的第三偏移位数；
控制各个所述PXIE机箱输出的波形信号按照对应的所述第三偏移位数延时输出，以使得各个所述PXIE机箱中各个所述AWG板卡的各个DAC通道同步输出波形信号。
在本申请的一种可选地实施例中，当AWG板卡的各个DAC通道接收到通道同步指令时，采集各个所述DAC通道输出的第一波形信号的上升沿数据，包括：
当多个PXIE机箱中各个AWG板卡的各个DAC通道均接收到同步指令时，采集各个所述PXIE机箱中各个所述AWG板卡的各个所述DAC通道的第一波形信号；
相应地，将各个所述第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道，包括：
根据多个所述PXIE机箱中所有DAC通道对应的第一波形信号，确定出所有所述DAC通道中输出信号最慢的基准DAC通道；
控制各个所述DAC通道输出的波形信号按照对应的所述第一偏移位数延时输出，包括：
控制各个所述PXIE机箱中所有所述DAC通道的第一波形信号按照对应的所述第一偏移位数延时输出，以使得各个所述PXIE机箱中所述AWG板卡的各个所述DAC通道均同步输出波形信号。
在本申请的一种可选地实施例中，采集各个所述DAC通道输出的第一波形信号的上升沿数据，包括：
以不低于1GBPS的采样率采集各个所述DAC通道输出的第一波形信号的上升沿数据。
本申请还提供了一种多通道波形发生器的信号同步装置，包括：
数据采集模块，用于当AWG板卡的各个DAC通道接收到通道同步指令时，采集各个所述DAC通道输出的第一波形信号的上升沿数据；
数据对比模块，用于将各个所述第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道；
偏移位数模块，用于根据所述基准DAC通道的第一波形信号相对于各个所述DAC通道的第一波形信号延时的时长，确定各个所述DAC通道的第一偏移位数；
延时同步模块，用于控制各个所述DAC通道输出的波形信号按照对应的所述第一偏移位数延时输出，以使得所述AWG板卡的各个所述DAC通道同步输出波形信号。
在本申请的一种可选地实施例中，，还包括板卡同步模块，所述板卡同步模块包括：
板卡采集单元，用于在所述AWG板卡的各个所述DAC通道同步输出波形信号之后，当同一个PXIE机箱中各个所述AWG板卡接收到板卡同步指令时，采集每个所述AWG板卡中任意一个DAC通道输出的第二波形信号；
基准板卡单元，用于根据各个所述AWG板卡对应的第二波形信号的上升沿数据，确定输出第二波形信号最慢的基准AWG板卡；
板卡偏移单元，用于根据所述基准AWG板卡的第二波形信号相对于各个所述AWG板卡的第二波形信号延时的时长，确定各个所述AWG板卡的第二偏移位数；
板卡同步单元，用于控制各个所述AWG板卡输出的波形信号按照对应的所述第二偏移位数延时输出，以使得所述PXIE机箱的各个所述AWG板卡的各个DAC通道同步输出波形信号。
在本申请的一种可选地实施例中，所述数据采集模块，用于以不低于1GBPS的采样率采集各个所述DAC通道输出的第一波形信号的上升沿数据。
本申请还提供了一种多通道波形发生器的信号同步设备，包括：
主机，用于向AWG板卡的各个DAC通道发送通道同步指令；
比较器，用于采集各个所述DAC通道输出的第一波形信号，并输出所述第一波形信号的上升沿数据；
和所述比较器相连接的FPGA，用于采集各个所述DAC通道输出的第一波形信号对应的上升沿数据，并执行实现如上任一项所述的多通道波形发生器的信号同步方法的操作步骤。
本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行以实现如上任一项所述的多通道波形发生器的信号同步方法的操作步骤。
本发明所提供的一种多通道波形发生器的信号同步方法，包括：当AWG板卡的各个DAC通道接收到通道同步指令时，采集各个DAC通道输出的第一波形信号的上升沿数据；将各个第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道；根据基准DAC通道的第一波形信号相对于各个DAC通道的第一波形信号延时的时长，确定各个DAC通道的第一偏移位数；控制各个DAC通道输出的波形信号按照对应的第一偏移位数延时输出，以使得AWG板卡的各个DAC通道同步输出波形信号。
本申请中在波形发生器的AWG板卡的各个DAC通道输出波形信号时，采集各个DAC通道的波形信号的上升沿数据，正常情况下，若是各个DAC通道的波形信号同步输出，各个波形信号的上升沿对应的输出时间应当相同，但因为各个DAC通道之间同步输出信号存在误差，导致各个波形信号的上升沿输出时间存在差异；本申请中依据各个波形信号之间上升沿输出的时间差异对各个波形信号延时输出控制，使得各个DAC通道输出的波形信号达到同步输出，从而在一定程度上保证波形发生器输出的波形信号的同步性高，满足波形发生器不同的应用需求。
本申请还提供了一种多通道波形发生器的信号同步装置、设备以及计算机可读存储介质，具有上述有益效果。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的多通道波形发生器的信号同步方法的流程示意图；
图2为本申请实施例提供的AWG板卡的内部结构示意图；
图3为本申请实施例提供的PXIE内部多个AWG板卡的结构示意图；
图4为本申请实施例提供的多个PXIE机箱同步输出波形信号的架构示意图；
图5为本发明实施例提供的多通道波形发生器的信号同步装置的结构框图。
具体实施方式
在量子计算测控***中，要实现多量子bit控制需要采用多通道的波形发生器。在波形发生器中，一个AWG板卡有4路信号输出通道，一个PXIE机箱最多可以插16个AWG板卡，所以一个PXIE机箱内最多可提供64个AWG板卡的信号输出通道。量子测控***中一个量子bit位需要3个信号输出通道，所以一个PXIE机箱最多可以实现21量子bit位数控制。如果需要实现100量子bit控制，则需要采用5个PXIE机箱，并要求所有PXIE机箱的所有信号输出通道同步都要同步输出信号，且最优选的是能够达到亚纳秒级别同步输出。
为此，本申请中提供了一种多通道波形发生器的信号同步的技术方案，在一定程度上提升多通道波形发生器输出信号的高同步性，有利于多通道波形发生器的广泛应用。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，图1为本申请实施例提供的多通道波形发生器的信号同步方法的流程示意图，该方法可以包括：
S11：AWG板卡接收通道同步指令。
可以通过外部的主机箱向AWG板卡的各个DAC通道发送通道同步指令，也可以采用其他触发机制触发各个DAC通道同时输出信号。
但是因为各个通信链路长短不同以及各个通信链路传输信号可能存在差异，在实际应用过程中，各个DAC通道即便在同一时间触发，实际输出波形信号的时间也可能存在差异，进而导致各个DAC通道输出波形信号的不同步性。
S12：AWG板卡的各个DAC通道分别输出第一波形信号。
S13：FPGA分别采集各个DAC通道的第一波形信号的上升沿数据。
本实施例中通过FPGA实现各个DAC通道的第一波形信号的上升沿数据以及后续实现各个DAC通道的同步输出，当然，本申请中也可以采用其他处理器实现各个DAC通道的同步输出，例如可以采用主机箱采集各个DAC通道的第一波形信号的上升沿数据，本实施例中仅仅以FPGA为例进行说明。
如图2所示，图2为本申请实施例提供的AWG板卡的内部结构示意图，AWG板卡1包括4个DAC芯片，也即是4个输出波形信号的DAC通道，每个DAC通道各连接一个比较器3，各个比较器3采集各个DAC通道输出的波形信号，当该波形信号上升到大于预定信号定大小时，该比较器3输出高电平信号，当该波形信号下降到小于预定信号大小时，该比较器3输出低电平信号，若以1和0分别代表比较器3输出的高电平信号和低电平信号，当某一个DAC通道连接的比较器3输出的信号由0变为1，则即对应该DAC通道的一个上升沿时刻；各个比较器3输出的信号也即是各个DAC通道的上升沿数据。
各个DAC通道连接的比较器3分别和FPGA2的各个Iserdes模块相连接可将AWG板卡1的4个DAC通道的上升沿数据并行输入至FPGA2，降低FPGA2的工作频率。
S14：将各个第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道。
S15：根据基准DAC通道的第一波形信号相对于各个DAC通道的第一波形信号延时的时长，确定各个DAC通道的第一偏移位数。
S16：将各个DAC通道输出的波形信号按照对应的第一偏移位数延时输出，以使得AWG板卡的各个DAC通道同步输出波形信号。
可以理解的是，对于AWG板卡的各个DAC通道同步输出波形信号的精度应当和FPGA采样频率具有很大的相关性。且在对比各个DAC通道的上升沿数据确定的第一偏移位数也是基于采样率确定的。
例如，FPGA对每个DAC通道的采样频率是间隔1ns，那么在第1ns时，如果第一个DAC通道和第二个DAC通道的波形信号均为0，而第三个DAC通道和第四个DAC通道的波形信号均为1；而在第2ns时，第一个DAC通道的波形信号为0，第二个DAC通道、第三个DAC通道和第四个DAC通道的波形信号均为1；在第3ns时，第一个DAC通道、第二个DAC通道、第三个DAC通道和第四个DAC通道的波形信号均为1，那么第一个DAC通道也即是输出波形信号最慢的DAC通道，相应地，也即是将第一个DAC通道作为基准DAC通道，而第二个DAC通道、第三个DAC通道以及第四个DAC通道的第一偏移位数分别为1ns、2ns、2ns。
以两个DAC通道为例，在FPGA内部同时采集两个DAC通道的一个波形信号，通过两个比较器采样上升沿数据：第一个DAC通道采样的二进制数据4‘b1100，第二个DAC通道采样数据是4’b1110，说明第二个DAC通道比第一个DAC通道提前1ns输出波形，根据这个比较结果将第二个DAC通道发送的波形数据整体延迟1ns输出，再通过比较器结果查看收到的上升沿数据都是4’b1100，两个DAC通道输出的波形在1ns以内，达到亚纳秒级别，实际测试的各个通道相差在100ps以内。
可选地，为了提高各个DAC通道同步输出波形信号的精度，FPGA在对各个第一波形信号的上升沿数据进行采集时，可以以不低于1GBPS的采样率采样，进而保证各个DAC通道同步的精度在1ns之内。
综上所述，本申请中通过对比各个DAC通道输出的波形信号的上升沿数据，并将输出的波形信号较快的DAC通道的波形信号均进行延时，延时至输出波形信号最慢的DAC通道一致的，进而保证各个DAC通道同步输出波形信号；进一步地，在采集各个不同的DAC通道的房补信号的上升沿数据时，以不小于1GBPS的采样率对各个DAC通道进行采样，进而保证各个DAC通道同步输出波形信号的同步精度在1ns以内，在很大程度上保证了多个DAC通道同步输出信号的进度，满足波形发生器的多种不同的高要求应用。
考虑到AWG板卡在实际应用过程中，往往并不仅限于是单个AWG板卡内的各个DAC通道同步，还要求多个AWG板卡之间均同步输出波形信号。由此，在实现一个AWG板卡中各个AWG板卡同步输出波形信号后，还可以采用类似的原理使得多个AWG板卡同步输出波形信号。那么，在本申请的另一可选地实施例中，在单个AWG板卡中多个DAC通道同步输出波形信号的基础上，还可以进一步地包括：
S21：当同一个PXIE机箱中各个所述AWG板卡接收到板卡同步指令时，采集每个所述AWG板卡中任意一个DAC通道输出的第二波形信号。
如图3所示，图3为本申请实施例提供的PXIE内部多个AWG板卡的结构示意图。在PXIE机箱6中设置有级联交换板卡5，各个AWG板卡1通过背板4和级联交换板卡5相连接，主机箱可以通过级联交换板卡5，向各个AWG板卡1发送板卡同步指令，并通过该级联交换板卡5采集各个AWG板卡1的DAC通道输出的波形信号对应的上升沿数据。
显然，因为PXIE机箱6中，同一个AWG板卡1的多个DAC通道输出的波形信号是已经经过同步调制的，那么相应地，在采集各个AWG板卡1内的波形信号时，仅仅在每个AWG板卡1中采集任意一个DAC通道的波形信号的上升沿数据即可。
S22：根据各个AWG板卡对应的第二波形信号的上升沿数据，确定输出第二波形信号最慢的基准AWG板卡。
S23：根据基准AWG板卡的第二波形信号相对于各个AWG板卡的第二波形信号延时的时长，确定各个AWG板卡的第二偏移位数。
S24：将各个AWG板卡输出的波形信号按照对应的第二偏移位数延时输出，以使得PXIE机箱的各个AWG板卡的各个DAC通道同步输出波形信号。
在对各个AWG板卡输出的波形信号进行同步调制时，调制的原理和对单个AWG板卡多个DAC通道输出的波形信号进行同步调制的原理相同，也是先对比各个AWG板卡对应的上升沿数据，确定输出波形信号最慢的基准AWG板卡，再以基准AWG板卡内各个DAC通道输出波形信号的时序为基准，将其他各个AWG板卡的各个DAC通道输出的波形信号进行延时调制，进而保证同一个PXIE机箱内所有AWG板卡的所有DAC通道均可以同步输出波形信号。同理，在对各个AWG板卡对应的上升沿数据进行采样时，同样可以将采样率控制在不小于1GBPS，以保证同步精度达到亚纳秒级别。
进一步地，在控制同一个PXIE机箱中所有AWG板卡的所有DAC通道均同步输出波形信号之后，还可以采用类似方式控制多个PXIE机箱同步输出波形信号。在本申请的另一可选地实施例中，还可以进一步地包括：
S31：当多个PXIE机箱接收到机箱同步指令时，采集每个所述PXIE机箱中任意一个AWG板卡中任一个DAC通道输出的第三波形信号。
如图4所示，图4为本申请实施例提供的多个PXIE机箱同步输出波形信号的架构示意图。
主机箱可以通过每个PXIE机箱6中的级联交换板卡5分别向各个PXIE机箱6发送机箱同步指令，并通过各个级联交换板卡5分别采集PXIE机箱6输出的波形信号对应的上升沿数据。
本实施例中对各个PXIE机箱6进行同步调制，是在每个PXIE机箱6内部的各个AWG板卡1的各个DAC通道已经经过同步调制后进行的。因此，理论上而言，每个PXIE机箱6中所有DAC通道输出的波形信号的上升沿数据均应当相同，在采集上升沿数据时，仅仅在每个PXIE机箱内任意采集一个DAC通道对应的上升沿数据即可。
S32：根据各个PXIE机箱对应的第三波形信号的上升沿数据，确定输出第三波形信号最慢的基准PXIE机箱。
S33：根据基准PXIE机箱对应的第三波形信号相对于各个PXIE机箱对应的第三波形信号延时的时长，确定各个PXIE机箱的第三偏移位数。
S34：将各个PXIE机箱输出的波形信号按照对应的第三偏移位数延时输出，以使得各个PXIE机箱中各个AWG板卡的各个DAC通道同步输出波形信号。
本实施例中在调制各个PXIE机箱之间输出的多个DAC通道的波形信号同步的原理和方式与上述各个AWG板卡以及多个DAC通道同步的相同，在此不再赘述。
上述实施例中，在对波形发生器的多通道输出波形信号进行同步调制时，是先进行同一个AWG板卡上的多通道进行同步调制，再实现同一个PXIE机箱内多个AWG板卡的同步调制，最后实现多个PXIE机箱的同步调制。本申请中也并不仅限于采用这一种方式最终实现多个PXIE机箱的同步调制。
在本申请的另一可选地实施例中，还提供了一种多通道波形发生器的信号同步方法，可以包括：
S41：主机箱向多个PXIE机箱的级联交换板卡发送同步指令。
S42：主机箱采集各个PXIE机箱中各个AWG板卡的各个DAC通道的波形信号。
同理采样率也可以不低于1GBPS。
S43：根据多个PXIE机箱中所有DAC通道对应的波形信号，确定出所有DAC通道中输出信号最慢的基准DAC通道。
S44：根据基准DAC通道的波形信号相对于各个DAC通道的波形信号延时的时长，确定各个DAC通道的偏移位数。
S45：将各个PXIE机箱中所有DAC通道的波形信号按照对应的偏移位数延时输出，以使得各个PXIE机箱中AWG板卡的各个DAC通道均同步输出波形信号。
本实施例中在对各个PXIE机箱的所有DAC通道进行同步调制时，同一采集所有DAC通道的波形信号的上升沿数据，并同一队所有通道进行统一的一次性调制，在很大程度上简化了多次分级调剂的繁琐程度，简化了多个PXIE机箱同步输出波形信号的调制过程。
当然可以理解的是，仅仅是需要将一个PXIE机箱内的各个AWG板卡输出的信号调制成成同步输出信号，也可以采用类似的一次性调制的方式，对此本申请中并不做具体限制。
下面对本发明实施例提供的多通道波形发生器的信号同步装置进行介绍，下文描述的多通道波形发生器的信号同步装置与上文描述的多通道波形发生器的信号同步方法可相互对应参照。
图5为本发明实施例提供的多通道波形发生器的信号同步装置的结构框图，参照图5的多通道波形发生器的信号同步装置可以包括：
数据采集模块100，用于当AWG板卡的各个DAC通道接收到通道同步指令时，采集各个所述DAC通道输出的第一波形信号的上升沿数据；
数据对比模块200，用于将各个所述第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道；
偏移位数模块300，用于根据所述基准DAC通道的第一波形信号相对于各个所述DAC通道的第一波形信号延时的时长，确定各个所述DAC通道的第一偏移位数；
延时同步模块400，用于将各个所述DAC通道输出的波形信号按照对应的所述第一偏移位数延时输出，以使得所述AWG板卡的各个所述DAC通道同步输出波形信号。
在本申请的一种可选地实施例中，还包括板卡同步模块，所述板卡同步模块包括：
板卡采集单元，用于在所述AWG板卡的各个所述DAC通道同步输出波形信号之后，当同一个PXIE机箱中各个所述AWG板卡接收到板卡同步指令时，采集每个所述AWG板卡中任意一个DAC通道输出的第二波形信号；
基准板卡单元，用于根据各个所述AWG板卡对应的第二波形信号的上升沿数据，确定输出第二波形信号最慢的基准AWG板卡；
板卡偏移单元，根据所述基准AWG板卡的第二波形信号相对于各个所述AWG板卡的第二波形信号延时的时长，确定各个所述AWG板卡的第二偏移位数；
板卡同步单元，用于将各个所述AWG板卡输出的波形信号按照对应的所述第二偏移位数延时输出，以使得所述PXIE机箱的各个所述AWG板卡的各个DAC通道同步输出波形信号。
在本申请的另一可选地实施例中，所述数据采集模块100，用于以不低于1GBPS的采样率采集各个所述DAC通道输出的第一波形信号的上升沿数据。
本实施例的多通道波形发生器的信号同步装置用于实现前述的多通道波形发生器的信号同步方法，因此多通道波形发生器的信号同步装置中的具体实施方式可见前文中的多通道波形发生器的信号同步方法的实施例部分，例如，数据采集模块100，数据对比模块200，偏移位数模块300，延时同步模块400，分别用于实现上述多通道波形发生器的信号同步方法中步骤S11至S16，所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再赘述。
本申请还提供了一种多通道波形发生器的信号同步设备的实施例，该设备包括：
主机，用于向AWG板卡的各个DAC通道发送通道同步指令；
比较器，用于采集各个所述DAC通道输出的第一波形信号，并输出所述第一波形信号的上升沿数据；
和所述比较器相连接的FPGA，用于采集各个所述DAC通道输出的第一波形信号对应的上升沿数据，并执行实现如上任一项所述的多通道波形发生器的信号同步方法的操作步骤。
需要说明的是，该FPGA可以是内置在PXIE机箱内，也可以是内置在主机中，且该FPGA还可以是其他形式的处理器，对此本申请中不做具体限制。
本申请还提供了一种计算机可读存储介质的实施例，该计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行以实现如上任一项所述的多通道波形发生器的信号同步方法的操作步骤。
该计算机可读存储介质可以为随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种多通道波形发生器的信号同步方法，其特征在于，包括：
当AWG板卡的各个DAC通道接收到通道同步指令时，采集各个所述DAC通道输出的第一波形信号的上升沿数据；
将各个所述第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道；
根据所述基准DAC通道的第一波形信号相对于各个所述DAC通道的第一波形信号延时的时长，确定各个所述DAC通道的第一偏移位数；
控制各个所述DAC通道输出的波形信号按照对应的所述第一偏移位数延时输出，以使得所述AWG板卡的各个所述DAC通道同步输出波形信号。
2.如权利要求1所述的多通道波形发生器的信号同步方法，其特征在于，在所述AWG板卡的各个所述DAC通道同步输出波形信号之后，还包括：
当同一个PXIE机箱中各个所述AWG板卡接收到板卡同步指令时，采集每个所述AWG板卡中任意一个DAC通道输出的第二波形信号；
根据各个所述AWG板卡对应的第二波形信号的上升沿数据，确定输出第二波形信号最慢的基准AWG板卡；
根据所述基准AWG板卡的第二波形信号相对于各个所述AWG板卡的第二波形信号延时的时长，确定各个所述AWG板卡的第二偏移位数；
控制各个所述AWG板卡输出的波形信号按照对应的所述第二偏移位数延时输出，以使得所述PXIE机箱的各个所述AWG板卡的各个DAC通道同步输出波形信号。
3.如权利要求2所述的多通道波形发生器的信号同步方法，其特征在于，在所述PXIE机箱的各个所述AWG板卡的各个DAC通道同步输出波形信号之后，还包括：
当多个PXIE机箱接收到机箱同步指令时，采集每个所述PXIE机箱中任意一个AWG板卡中任一个DAC通道输出的第三波形信号；
根据各个所述PXIE机箱对应的第三波形信号的上升沿数据，确定输出第三波形信号最慢的基准PXIE机箱；
根据所述基准PXIE机箱对应的第三波形信号相对于各个所述PXIE机箱对应的第三波形信号延时的时长，确定各个所述PXIE机箱的第三偏移位数；
控制各个所述PXIE机箱输出的波形信号按照对应的所述第三偏移位数延时输出，以使得各个所述PXIE机箱中各个所述AWG板卡的各个DAC通道同步输出波形信号。
4.如权利要求1所述的多通道波形发生器的信号同步方法，其特征在于，当AWG板卡的各个DAC通道接收到通道同步指令时，采集各个所述DAC通道输出的第一波形信号的上升沿数据，包括：
当多个PXIE机箱中各个AWG板卡的各个DAC通道均接收到同步指令时，采集各个所述PXIE机箱中各个所述AWG板卡的各个所述DAC通道的第一波形信号；
相应地，将各个所述第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道，包括：
根据多个所述PXIE机箱中所有DAC通道对应的第一波形信号，确定出所有所述DAC通道中输出信号最慢的基准DAC通道；
控制各个所述DAC通道输出的波形信号按照对应的所述第一偏移位数延时输出，包括：
控制各个所述PXIE机箱中所有所述DAC通道的第一波形信号按照对应的所述第一偏移位数延时输出，以使得各个所述PXIE机箱中所述AWG板卡的各个所述DAC通道均同步输出波形信号。
5.如权利要求1至4任一项所述的多通道波形发生器的信号同步方法，其特征在于，采集各个所述DAC通道输出的第一波形信号的上升沿数据，包括：
以不低于1GBPS的采样率采集各个所述DAC通道输出的第一波形信号的上升沿数据。
6.一种多通道波形发生器的信号同步装置，其特征在于，包括：
数据采集模块，用于当AWG板卡的各个DAC通道接收到通道同步指令时，采集各个所述DAC通道输出的第一波形信号的上升沿数据；
数据对比模块，用于将各个所述第一波形信号的上升沿数据进行比较，确定输出波形信号最慢的基准DAC通道；
偏移位数模块，用于根据所述基准DAC通道的第一波形信号相对于各个所述DAC通道的第一波形信号延时的时长，确定各个所述DAC通道的第一偏移位数；
延时同步模块，用于控制各个所述DAC通道输出的波形信号按照对应的所述第一偏移位数延时输出，以使得所述AWG板卡的各个所述DAC通道同步输出波形信号。
7.如权利要求6所述的多通道波形发生器的信号同步装置，其特征在于，还包括板卡同步模块，所述板卡同步模块包括：
板卡采集单元，用于在所述AWG板卡的各个所述DAC通道同步输出波形信号之后，当同一个PXIE机箱中各个所述AWG板卡接收到板卡同步指令时，采集每个所述AWG板卡中任意一个DAC通道输出的第二波形信号；
基准板卡单元，用于根据各个所述AWG板卡对应的第二波形信号的上升沿数据，确定输出第二波形信号最慢的基准AWG板卡；
板卡偏移单元，用于根据所述基准AWG板卡的第二波形信号相对于各个所述AWG板卡的第二波形信号延时的时长，确定各个所述AWG板卡的第二偏移位数；
板卡同步单元，用于控制各个所述AWG板卡输出的波形信号按照对应的所述第二偏移位数延时输出，以使得所述PXIE机箱的各个所述AWG板卡的各个DAC通道同步输出波形信号。
8.如权利要求6或7所述的多通道波形发生器的信号同步装置，其特征在于，所述数据采集模块，用于以不低于1GBPS的采样率采集各个所述DAC通道输出的第一波形信号的上升沿数据。
9.一种多通道波形发生器的信号同步设备，其特征在于，包括：
主机，用于向AWG板卡的各个DAC通道发送通道同步指令；
比较器，用于采集各个所述DAC通道输出的第一波形信号，并输出所述第一波形信号的上升沿数据；
和所述比较器相连接的FPGA，用于采集各个所述DAC通道输出的第一波形信号对应的上升沿数据，并执行实现如权利要求1至5任一项所述的多通道波形发生器的信号同步方法的操作步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行以实现如权利要求1至5任一项所述的多通道波形发生器的信号同步方法的操作步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010605105.5A CN111707852A (zh) | 2020-06-29 | 2020-06-29 | 多通道波形发生器信号同步方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010605105.5A CN111707852A (zh) | 2020-06-29 | 2020-06-29 | 多通道波形发生器信号同步方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111707852A true CN111707852A (zh) | 2020-09-25 |
Family
ID=72544370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010605105.5A Pending CN111707852A (zh) | 2020-06-29 | 2020-06-29 | 多通道波形发生器信号同步方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111707852A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112306146A (zh) * | 2020-10-30 | 2021-02-02 | 济南浪潮高新科技投资发展有限公司 | 一种多pxie机箱内awg板卡输出波形同步的装置及方法 |
| CN112597097A (zh) * | 2020-12-28 | 2021-04-02 | 济南浪潮高新科技投资发展有限公司 | 一种pxie接口的adc数据采集卡及其应用方法、介质 |
| CN113419597A (zh) * | 2021-07-12 | 2021-09-21 | 山东浪潮科学研究院有限公司 | 一种任意波形发生器工作方法、设备及介质 |
| CN114325547A (zh) * | 2021-12-24 | 2022-04-12 | 上海御渡半导体科技有限公司 | 一种ate测试通道的检测装置及方法 |
| CN114449129A (zh) * | 2022-01-21 | 2022-05-06 | 地平线(上海)人工智能技术有限公司 | 多传感器时间同步方法和装置、电子设备和存储介质 |
| CN114528998A (zh) * | 2022-01-26 | 2022-05-24 | 山东浪潮科学研究院有限公司 | 用于量子测控***的多板卡信号同步方法、设备及介质 |
| CN114706447A (zh) * | 2022-03-18 | 2022-07-05 | 山东浪潮科学研究院有限公司 | 一种用于任意波形发生器的波形处理方法、设备及介质 |
| CN116087579A (zh) * | 2023-04-12 | 2023-05-09 | 南京宏泰半导体科技股份有限公司 | 一种高精度程控数字时序波形发生装置 |
| CN117970219A (zh) * | 2024-03-12 | 2024-05-03 | 悦芯科技股份有限公司 | 一种ate测试机台板间同步校准*** |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107863967A (zh) * | 2017-11-15 | 2018-03-30 | 中国电子科技集团公司第四十研究所 | 一种多通道同步输出校准装置及方法 |
| CN108449088A (zh) * | 2018-03-26 | 2018-08-24 | 北京润科通用技术有限公司 | 多通道高速采样同步方法及装置 |
| CN109683137A (zh) * | 2018-12-24 | 2019-04-26 | 中国电子科技集团公司第二十研究所 | 一种应用于相控阵雷达的多通道同步方法 |
| CN110445493A (zh) * | 2019-06-27 | 2019-11-12 | 中国科学技术大学 | 一种基于fpga tdc的数据采集同步装置及方法 |
-
2020
- 2020-06-29 CN CN202010605105.5A patent/CN111707852A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107863967A (zh) * | 2017-11-15 | 2018-03-30 | 中国电子科技集团公司第四十研究所 | 一种多通道同步输出校准装置及方法 |
| CN108449088A (zh) * | 2018-03-26 | 2018-08-24 | 北京润科通用技术有限公司 | 多通道高速采样同步方法及装置 |
| CN109683137A (zh) * | 2018-12-24 | 2019-04-26 | 中国电子科技集团公司第二十研究所 | 一种应用于相控阵雷达的多通道同步方法 |
| CN110445493A (zh) * | 2019-06-27 | 2019-11-12 | 中国科学技术大学 | 一种基于fpga tdc的数据采集同步装置及方法 |
Non-Patent Citations (1)
| Title |
|---|
| 王路敬 主编: "《高档微机硬件实用技术基础》", 中国水利水电出版社, pages: 118 * |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112306146B (zh) * | 2020-10-30 | 2023-07-21 | 山东浪潮科学研究院有限公司 | 一种多pxie机箱内awg板卡输出波形同步的装置及方法 |
| CN112306146A (zh) * | 2020-10-30 | 2021-02-02 | 济南浪潮高新科技投资发展有限公司 | 一种多pxie机箱内awg板卡输出波形同步的装置及方法 |
| CN112597097B (zh) * | 2020-12-28 | 2022-11-22 | 山东浪潮科学研究院有限公司 | 一种基于adc数据采集卡的通信***及其应用方法、介质 |
| CN112597097A (zh) * | 2020-12-28 | 2021-04-02 | 济南浪潮高新科技投资发展有限公司 | 一种pxie接口的adc数据采集卡及其应用方法、介质 |
| CN113419597B (zh) * | 2021-07-12 | 2023-04-11 | 山东浪潮科学研究院有限公司 | 一种任意波形发生器工作方法、设备及介质 |
| CN113419597A (zh) * | 2021-07-12 | 2021-09-21 | 山东浪潮科学研究院有限公司 | 一种任意波形发生器工作方法、设备及介质 |
| CN114325547A (zh) * | 2021-12-24 | 2022-04-12 | 上海御渡半导体科技有限公司 | 一种ate测试通道的检测装置及方法 |
| CN114325547B (zh) * | 2021-12-24 | 2024-05-03 | 上海御渡半导体科技有限公司 | 一种ate测试通道的检测装置及方法 |
| CN114449129A (zh) * | 2022-01-21 | 2022-05-06 | 地平线(上海)人工智能技术有限公司 | 多传感器时间同步方法和装置、电子设备和存储介质 |
| CN114449129B (zh) * | 2022-01-21 | 2024-04-09 | 地平线(上海)人工智能技术有限公司 | 多传感器时间同步方法和装置、电子设备和存储介质 |
| CN114528998A (zh) * | 2022-01-26 | 2022-05-24 | 山东浪潮科学研究院有限公司 | 用于量子测控***的多板卡信号同步方法、设备及介质 |
| CN114528998B (zh) * | 2022-01-26 | 2023-05-12 | 山东浪潮科学研究院有限公司 | 用于量子测控***的多板卡信号同步方法、设备及介质 |
| CN114706447A (zh) * | 2022-03-18 | 2022-07-05 | 山东浪潮科学研究院有限公司 | 一种用于任意波形发生器的波形处理方法、设备及介质 |
| CN114706447B (zh) * | 2022-03-18 | 2023-06-02 | 山东浪潮科学研究院有限公司 | 一种用于任意波形发生器的波形处理方法、设备及介质 |
| CN116087579A (zh) * | 2023-04-12 | 2023-05-09 | 南京宏泰半导体科技股份有限公司 | 一种高精度程控数字时序波形发生装置 |
| CN117970219A (zh) * | 2024-03-12 | 2024-05-03 | 悦芯科技股份有限公司 | 一种ate测试机台板间同步校准*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111707852A (zh) | 多通道波形发生器信号同步方法、装置、设备及存储介质 | |
| CN101702018B (zh) | 一种大调制带宽线性调频信号频响校准方法 | |
| CN109032498B (zh) | 一种多fpga的多通道采集***的波形量化同步方法 | |
| CN107402597A (zh) | 一种数据与时钟对齐的方法、装置、介质及磁共振设备 | |
| CN111880603B (zh) | 多机箱反馈结果控制触发同步方法、装置、设备及介质 | |
| JP5380647B2 (ja) | 光信号サンプリング装置及びその方法並びにそれを用いる光信号モニタ装置及びその方法 | |
| US20120082281A1 (en) | Method and apparatus for clock checking | |
| EP3661055A1 (en) | True random number generator | |
| Balestrieri et al. | Review on jitter terminology and definitions | |
| US20170288771A1 (en) | Apparatus and method for measuring frequency response characteristics of optical transmitter and optical receiver | |
| CN103595580A (zh) | 一种数字阵列模块接收延时测试方法及装置 | |
| CN102859880A (zh) | 用于信号转换器的源同步测试的装置和方法 | |
| CN103490783B (zh) | 一种将模拟信号转换为数字信息的方法 | |
| CN113141547A (zh) | 干扰设备的实时检测 | |
| US7327302B2 (en) | Equivalent time asynchronous sampling arrangement | |
| US20240133922A1 (en) | Electrical signal sampling device | |
| CN107769778B (zh) | 信号采样装置及信号采样校准方法 | |
| CN107797441A (zh) | 低抖动时钟信号的时间幅度调制数字域表示方法 | |
| CN114326925A (zh) | 一种信号同步输出方法、装置、设备及介质 | |
| CN113885655A (zh) | 一种信号同步器 | |
| JP2008147922A (ja) | Ａ／ｄ変換装置 | |
| CN104735824A (zh) | 数据处理*** | |
| CN110737625B (zh) | 实现PXIe测控板卡模块中DAC同步的***及方法 | |
| CN113128073B (zh) | 一种多仿真器联合仿真方法和*** | |
| KR101112686B1 (ko) | 고속 광대역의 펄스 압축 레이더 모의신호 발생 장치 및 이를 이용한 레이더 모의신호 발생 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200925 |