CN114326925A - 一种信号同步输出方法、装置、设备及介质 - Google Patents

Abstract

本申请实施例公开了一种信号同步输出方法、装置、设备及介质。根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；获取所述不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出所述波形信号的槽位作为参考槽位；将其它槽位输出波形信号的时间，分别与所述参考槽位输出波形信号的时间进行比对，以确定所述其它槽位分别对应的延时时间；根据所述延时时间，对不同槽位进行不同时长的信号延时处理，以实现所述不同槽位同步输出所述波形信号。通过上述方法，实现不同槽位同步输出波形信号。

Description

一种信号同步输出方法、装置、设备及介质

技术领域

本申请涉及量子计算领域，尤其涉及一种信号同步输出方法、装置、设备及介质。

背景技术

近年来，随着超导量子计算技术发展，超导量子计算测控***需求越来越多，测控***形态也多种多样，对测控***技术指标要求也越来越严格。其中，用于控制超导量子芯片的多通道任意波形发生器输出信号的同步性是其中一项重要指标。

以PXIE机箱为例，外部触发信号接入到机箱面板，信号通过背板上的缓冲芯片后分为多根触发信号，不同触发信号分别连接到不同槽位，因多根触发信号PCB走线没有进行严格等长处理，导致不同槽位的触发信号传输延时不同，以致难以同步进行波形信号输出。

发明内容

本申请实施例提供了一种信号同步输出方法、装置、设备及介质，用于解决如下技术问题：因多根触发信号PCB走线没有进行严格等长处理，导致不同槽位的触发信号传输延时不同，以致难以同步进行波形信号输出。

本申请实施例采用下述技术方案：

本申请实施例提供一种信号同步输出方法。包括，根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；获取不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出波形信号的槽位作为参考槽位；将其它槽位输出波形信号的时间，分别与参考槽位输出波形信号的时间进行比对，以确定其它槽位分别对应的延时时间；根据延时时间，对不同槽位进行不同时长的信号延时处理，以实现不同槽位同步输出波形信号。

本申请实施例通过确定出不同任意波形发生器对应的槽位，以及确定出不同任意波形发生器发出信号的时间，能够确定出不同槽位发出信号的延时时间，根据该延时时间对不同槽位进行延时处理，让发出信号时间较快的槽位延时发出信号波形，从而实现不同槽位同步发出波形信号，进而解决信号从机箱输入到机箱不同槽位，由于PCB走线不一致，以致信号难以同步输出的问题。

在本申请的一种实现方式中，根据延时时间，对不同槽位进行不同时长的信号延时处理，具体包括：将延时时间最长的槽位作为第一槽位；根据第一槽位对应的延时时长，对不同槽位进行不同时长的信号延时处理。

在本申请的一种实现方式中，根据第一槽位对应的延时时长，对不同槽位进行不同时长的信号延时处理，具体包括：将第一槽位对应的延时时长，作为参考槽位进行信号延时处理的时长；以及确定其它不同槽位分别与第一槽位之间的延时差值，将延时差值，分别作为其它不同槽位进行信号延时处理的时长。

在本申请的一种实现方式中，确定其它槽位分别对应的延时时间，具体包括：根据现场可编程门阵列的工作时钟频率，确定每个槽位在接收到触发信号后延时发出信号的时间。

本申请实施例通过根据现场可编程门阵列的工作时钟频率，确定每个槽位在接收到触发信号后延时发出信号的时间。从而提高接收到信号时间的精度，使得计算出的延时时间更加精准。

在本申请的一种实现方式中，根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位，具体包括：确定电平信号发生变化的槽位，并将电平信号发生变化的槽位作为当前任意波形发生器***的槽位。

在本申请的一种实现方式中，将最先发出波形信号的槽位作为参考槽位，具体包括：将一个或多个任意波形发生器***机箱中的部分槽位后，通过示波器接收一个或多个任意波形发生器输出的第一波形信号；确定发出第一波形信号时间最快的第二槽位；将一个或多个任意波形发生器重新***机箱中的剩余槽位后，通过示波器接收一个或多个任意波形发生器输出的第二波形信号，直到获取全部待测槽位对应的波形信号输出时间；将第二波形信号对应的输出时间，与第二槽位的输出时间进行比对，以确定出参考槽位。

在本申请的一种实现方式中，获取不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，具体包括：将示波器获取到不同任意波形发生器输出的波形信号的时间，作为不同槽位分别输出波形信号的时间。

本申请实施例提供一种信号同步输出装置，包括：槽位确定单元，根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；参考槽位确定单元；获取不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出波形信号的槽位作为参考槽位；延时时间确定单元，将其它槽位输出波形信号的时间，分别与参考槽位输出波形信号的时间进行比对，以确定其它槽位分别对应的延时时间；延时处理单元，根据延时时间，对不同槽位进行不同时长的信号延时处理，以实现不同槽位同步输出波形信号。

本申请实施例提供一种信号同步输出设备，包括：至少一个处理器；以及，与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够：根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；获取不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出波形信号的槽位作为参考槽位；将其它槽位输出波形信号的时间，分别与参考槽位输出波形信号的时间进行比对，以确定其它槽位分别对应的延时时间；根据延时时间，对不同槽位进行不同时长的信号延时处理，以实现不同槽位同步输出波形信号。

本申请实施例提供的一种非易失性计算机存储介质，存储有计算机可执行指令，计算机可执行指令设置为：根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；获取不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出波形信号的槽位作为参考槽位；将其它槽位输出波形信号的时间，分别与参考槽位输出波形信号的时间进行比对，以确定其它槽位分别对应的延时时间；根据延时时间，对不同槽位进行不同时长的信号延时处理，以实现不同槽位同步输出波形信号。

本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：本申请实施例通过确定出不同任意波形发生器对应的槽位，以及确定出不同任意波形发生器发出信号的时间，能够确定出不同槽位发出信号的延时时间，根据该延时时间对不同槽位进行延时处理，让发出信号时间较快的槽位延时发出信号波形，从而实现不同槽位同步发出波形信号，进而解决信号从机箱输入到机箱不同槽位，由于PCB走线不一致，以致信号难以同步输出的问题。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为本申请实施例提供的一种信号同步输出方法流程图；

图2为本申请实施例提供的一种信号同步输出流程框图；

图3为本申请实施例提供的一种8槽位信号同步输出示例图；

图4为本申请实施例提供的一种信号同步输出装置示意图；

图5为本申请实施例提供的一种信号同步输出设备的结构示意图。

具体实施方式

本申请实施例提供一种信号同步输出方法、装置、设备及介质。

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本说明书实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

近年来，随着超导量子计算技术发展，超导量子计算测控***需求越来越多，测控***形态也多种多样，对测控***技术指标要求也越来越严格。其中，用于控制超导量子芯片的多通道任意波形发生器输出信号的同步性是其中一项重要指标。

以PXIE机箱为例，外部触发信号接入到机箱面板，信号通过背板上的缓冲芯片后分为多根触发信号，不同触发信号分别连接到不同槽位，因多根触发信号PCB走线没有进行严格等长处理，导致不同槽位的触发信号传输延时不同，以致难以同步进行信号输出。

为了解决上述问题，本申请实施例提供一种信号同步输出方法、装置、设备及介质。通过确定出不同任意波形发生器对应的槽位，以及确定出不同任意波形发生器发出信号的时间，能够确定出不同槽位发出信号的延时时间，根据该延时时间对不同槽位进行延时处理，让发出信号时间较快的槽位延时发出信号波形，从而实现不同槽位同步发出波形信号，进而解决信号从机箱输入到机箱不同槽位，由于PCB走线不一致，以致信号难以同步输出的问题。

下面通过附图对本申请实施例提出的技术方案进行详细的说明。

图1为本申请实施例提供的一种信号同步输出方法流程图。如图1所示，信号同步输出方法包括如下步骤：

S101、信号同步输出设备根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位。

在本申请的一个实施例中，信号同步输出设备确定电平信号发生变化的槽位，并将所述电平信号发生变化的槽位作为当前任意波形发生器***的槽位。

具体地，在一种应用于量子计算领域的基于PXIE总线机箱的***中，采用外部触发信号时，因该信号在机箱背板通过缓冲后没有实现到所有槽位PCB走线等长，导致该信号从机箱输入到机箱不同槽位PCB走线延时不一致，从而不同槽位输出信号难以同步。因此，需要对不同槽位进行延时处理，从而使得所有槽位发出信号的时间同步。

进一步地，首先将外部触发信号接收机箱面板，并给***加电。将任意波形发生器***机箱的槽位中，此时该槽位的电平会发生变化，并发出槽位判断信号。现场可编程门阵列(Field Programmable Gate Array，FPGA)根据***槽位电平变化，判断出任意波形发生器在机箱中的槽位。

S102、信号同步输出设备获取不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出波形信号的槽位作为参考槽位。

在本申请的一个实施例中，将外部所需频率触发信号通过机箱前面板接入到***，通过将多个任意波形发生器模块***机箱不同槽位，使用示波器测量出不同槽位任意波形发生器模块以该信号作为触发时输出信号状态。找出最先发出波形的槽位，该槽位触发信号延时最低，并将该槽位作为参考槽位。

在本申请的一个实施例中，将一个或多个任意波形发生器***机箱中的部分槽位后，通过示波器接收一个或多个任意波形发生器输出的第一波形信号。确定发出第一波形信号时间最快的第二槽位。将一个或多个任意波形发生器重新***机箱中的剩余槽位后，通过示波器接收一个或多个任意波形发生器输出的第二波形信号，直到获取全部待测槽位对应的波形信号输出时间。将第二波形信号对应的输出时间，与第二槽位的输出时间进行比对，以确定出参考槽位。

具体地，机箱中的槽位有多个。本申请实施例可以将一个或多个任意波形发生器***到机箱中的部分槽位，此时发出触发信号，多个任意波形发生器在接收到触发信号后，会发出波形信号。并通过预先设置的示波器接收波形信号。根据示波器接收到波形信号的时间，确定出发出信号最快的槽位，并将该槽位作为第二槽位。此时，将该一个或多个任意波形发生器重新***该机箱的其它槽位中，重新发出触发信号，示波器接收当前多个槽位分别发出的波形信号，以确定出当前多个槽位分别对应的输出波形信号的时间，将第二次接收到输出波形信号的时间与第二槽位对应的时间进行比对，将发出波形最快的槽位作为参考槽位。

需要说明的是，根据任意波形示波器的数量以及机箱中槽位的数量，示波器每次接收到输出波形的数量，以及示波器接收波形的次数会进行相应调整。

在本申请的一个实施例中，将示波器获取到不同任意波形发生器输出的波形信号的时间，作为不同槽位分别输出波形信号的时间。

具体地，为了对任意波形发生器输出信号的时间进行统一度量，本申请实施例将示波器接收到波形的时间作为任意波形发生器输出信号的时间，从而统一时间度量标准，减小时间测量时产生的误差。

S103、信号同步输出设备将其它槽位输出波形信号的时间，分别与参考槽位输出波形信号的时间进行比对，以确定其它槽位分别对应的延时时间。

在本申请的一个实施例中，以延时最低槽位输出信号作为判断基准，其它槽位输出信号都同延时最低槽位输出信号进行比较，并记录出不同槽位输出信号与该槽位比较延时时间。

在本申请的一个实施例中，根据现场可编程门阵列的工作时钟频率，确定每个槽位在接收到触发信号后延时发出信号的时间。

需要说明的是，可编程门阵列是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

S104、信号同步输出设备根据延时时间，对不同槽位进行不同时长的信号延时处理，以实现不同槽位同步输出波形信号。

在本申请的一个实施例中，将延时时间最长的槽位作为第一槽位。根据第一槽位对应的延时时长，对不同槽位进行不同时长的信号延时处理。

具体地，本申请实施例将延时时间最长的槽位作为第一槽位，将其它槽位进行延时处理，使其它槽位延时后输出波形的时间与该第一槽位输出波形的时间相同，即实现不同槽位同步输出波形信号的目的。

在本申请的一个实施例中，将第一槽位对应的延时时长，作为参考槽位进行信号延时处理的时长。以及确定其它不同槽位分别与第一槽位之间的延时差值，将延时差值，分别作为其它不同槽位进行信号延时处理的时长。

具体地，第一槽位对应的延时时长，是第一槽位与参考槽位之间的时间差值。因此，根据第一槽位对应的延时时长，对参考槽位进行延时处理，即可实现参考槽位与第一槽位同步输出波形。

进一步地，确定其它槽位与第一槽位之间的延时差值，根据该延时差值，分别对其它槽位进行延时处理。例如，第三槽位与第一槽位的延时时间为0.1S，此时，将第三槽位进行延时0.1S处理，即可实现第三槽位与第一槽位同步输出波形。

图2为本申请实施例提供的一种信号同步输出流程框图。如图2所示，外部触发信号接入机箱面板并给***加电。任一波形发生器***槽位后，该槽位对应的电平信号会发生变化，FPGA根据***槽位电平变化判断出任意波形发生器在机箱中的槽位。通过多个任意波形发生器模块在不同槽位发出输出波形的时间，找出触发信号延时最低槽位。确定其它槽位与该延时最低槽位之间的延时时间。根据不同的延时时间，对每一个槽位进行相应的延时处理。FPGA程序通过槽位实施接收触发信号后进行不同延时处理，以实现所有槽位信号输出同步。

图3为本申请实施例提供的一种8槽位信号同步输出示例图。如图3所示，以8槽位PXIE机箱为例进行说明，外部触发信号接入到机箱面板，信号通过背板上的缓冲芯片后分为8根触发信号，不同触发信号分别连接到不同槽位，因8根触发信号PCB走线没有进行严格等长处理，导致不同槽位的触发信号传输延时不同。

将外部触发信号接入机箱面板并给***加电。FPGA根据***槽位电平判断出当前任意波形发生器在1至8槽位中的哪一个槽位。通过将一个或多个任意波形发生器依次***机箱，例如可以将两个任意波形发生器依次***机箱，任意波形发生器在接收到触发信号后，发出波形信号，通过示波器对任意波形发生器发出波形信号的时间进行判断，以确定出输出信号最快的槽位。例如，1号槽位为输出信号最快的槽位。测试出2至7号槽位输出信号的时间与1号槽位输出信号的时间的时间差。根据测试出的时间差，确定在接收到触发信号后，不同槽位需要进行延时处理的时长。FPGA程序通过不同延时处理，以实现所有槽位信号输出同步。

图4为本申请实施例提供的一种信号同步输出装置示意图。如图4所示，信号同步输出装置包括槽位确定单元401、参考槽位确定单元402、延时时间确定单元403以及延时处理单元404。

槽位确定单元401，根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；

参考槽位确定单元402；获取所述不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出所述波形信号的槽位作为参考槽位；

延时时间确定单元403，将其它槽位输出波形信号的时间，分别与所述参考槽位输出波形信号的时间进行比对，以确定所述其它槽位分别对应的延时时间；

延时处理单元404，根据所述延时时间，对不同槽位进行不同时长的信号延时处理，以实现所述不同槽位同步输出所述波形信号。

进一步地，装置还包括：

第一槽位确定单元405，将延时时间最长的槽位作为第一槽位；根据所述第一槽位对应的延时时长，对不同槽位进行不同时长的信号延时处理。

进一步地，装置还包括：

信号延时单元406，将所述第一槽位对应的延时时长，作为所述参考槽位进行信号延时处理的时长；以及确定其它不同槽位分别与所述第一槽位之间的延时差值，将所述延时差值，分别作为所述其它不同槽位进行信号延时处理的时长。

进一步地，装置还包括：

时间确定单元407，根据现场可编程门阵列的工作时钟频率，确定每个槽位在接收到触发信号后延时发出信号的时间。

进一步地，装置还包括：

槽位确定单元408，确定电平信号发生变化的槽位，并将所述电平信号发生变化的槽位作为当前任意波形发生器***的槽位。

进一步地，装置还包括：

参考槽位测试单元409，将一个或多个任意波形发生器***机箱中的部分槽位后，通过示波器接收所述一个或多个任意波形发生器输出的第一波形信号；确定发出所述第一波形信号时间最快的第二槽位；将所述一个或多个任意波形发生器重新***机箱中的剩余槽位后，通过所述示波器接收所述一个或多个任意波形发生器输出的第二波形信号，直到获取全部待测槽位对应的波形信号输出时间；将所述第二波形信号对应的输出时间，与所述第二槽位的输出时间进行比对，以确定出所述参考槽位。

进一步地，装置还包括：

输出时间确定单元410，将所述示波器获取到所述不同任意波形发生器输出的波形信号的时间，作为不同槽位分别输出波形信号的时间。

图5为本申请实施例提供的一种信号同步输出设备的结构示意图。如图5所示，信号同步输出设备包括，

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够：

根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；

获取所述不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出所述波形信号的槽位作为参考槽位；

将其它槽位输出波形信号的时间，分别与所述参考槽位输出波形信号的时间进行比对，以确定所述其它槽位分别对应的延时时间；

根据所述延时时间，对不同槽位进行不同时长的信号延时处理，以实现所述不同槽位同步输出所述波形信号。

本申请实施例还提供一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：

根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；

获取所述不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出所述波形信号的槽位作为参考槽位；

将其它槽位输出波形信号的时间，分别与所述参考槽位输出波形信号的时间进行比对，以确定所述其它槽位分别对应的延时时间；

根据所述延时时间，对不同槽位进行不同时长的信号延时处理，以实现所述不同槽位同步输出所述波形信号。

本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、设备、非易失性计算机存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

上述对本申请特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请的实施例可以有各种更改和变化。凡在本申请实施例的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种信号同步输出方法，其特征在于，所述方法包括：

根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；

获取所述不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出所述波形信号的槽位作为参考槽位；

将其它槽位输出波形信号的时间，分别与所述参考槽位输出波形信号的时间进行比对，以确定所述其它槽位分别对应的延时时间；

根据所述延时时间，对不同槽位进行不同时长的信号延时处理，以实现所述不同槽位同步输出所述波形信号。

2.根据权利要求1所述的一种信号同步输出方法，其特征在于，所述根据所述延时时间，对不同槽位进行不同时长的信号延时处理，具体包括：

将延时时间最长的槽位作为第一槽位；

根据所述第一槽位对应的延时时长，对不同槽位进行不同时长的信号延时处理。

3.根据权利要求2所述的一种信号同步输出方法，其特征在于，所述根据所述第一槽位对应的延时时长，对不同槽位进行不同时长的信号延时处理，具体包括：

将所述第一槽位对应的延时时长，作为所述参考槽位进行信号延时处理的时长；以及

确定其它不同槽位分别与所述第一槽位之间的延时差值，将所述延时差值，分别作为所述其它不同槽位进行信号延时处理的时长。

4.根据权利要求1所述的一种信号同步输出方法，其特征在于，所述确定所述其它槽位分别对应的延时时间，具体包括：

根据现场可编程门阵列的工作时钟频率，确定每个槽位在接收到触发信号后延时发出信号的时间。

5.根据权利要求1所述的一种信号同步输出方法，其特征在于，所述根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位，具体包括：

确定电平信号发生变化的槽位，并将所述电平信号发生变化的槽位作为当前任意波形发生器***的槽位。

6.根据权利要求1所述的一种信号同步输出方法，其特征在于，所述将最先发出所述波形信号的槽位作为参考槽位，具体包括：

将一个或多个任意波形发生器***机箱中的部分槽位后，通过示波器接收所述一个或多个任意波形发生器输出的第一波形信号；

确定发出所述第一波形信号时间最快的第二槽位；

将所述一个或多个任意波形发生器重新***机箱中的剩余槽位后，通过所述示波器接收所述一个或多个任意波形发生器输出的第二波形信号，直到获取全部待测槽位对应的波形信号输出时间；

将所述第二波形信号对应的输出时间，与所述第二槽位的输出时间进行比对，以确定出所述参考槽位。

7.根据权利要求6所述的一种信号同步输出方法，其特征在于，所述获取所述不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，具体包括：

将所述示波器获取到所述不同任意波形发生器输出的波形信号的时间，作为不同槽位分别输出波形信号的时间。

8.一种信号同步输出装置，包括：

槽位确定单元，根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；

参考槽位确定单元；获取所述不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出所述波形信号的槽位作为参考槽位；

延时时间确定单元，将其它槽位输出波形信号的时间，分别与所述参考槽位输出波形信号的时间进行比对，以确定所述其它槽位分别对应的延时时间；

延时处理单元，根据所述延时时间，对不同槽位进行不同时长的信号延时处理，以实现所述不同槽位同步输出所述波形信号。

9.一种信号同步输出设备，包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够：

根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；

获取所述不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出所述波形信号的槽位作为参考槽位；

将其它槽位输出波形信号的时间，分别与所述参考槽位输出波形信号的时间进行比对，以确定所述其它槽位分别对应的延时时间；

根据所述延时时间，对不同槽位进行不同时长的信号延时处理，以实现所述不同槽位同步输出所述波形信号。

10.一种非易失性计算机存储介质，存储有计算机可执行指令，所述计算机可执行指令设置为：

根据接收到的槽位判断信号，确定不同任意波形发生器分别对应的槽位；

获取所述不同任意波形发生器接收到触发信号后，分别输出波形信号的时间，并将最先发出所述波形信号的槽位作为参考槽位；

将其它槽位输出波形信号的时间，分别与所述参考槽位输出波形信号的时间进行比对，以确定所述其它槽位分别对应的延时时间；

根据所述延时时间，对不同槽位进行不同时长的信号延时处理，以实现所述不同槽位同步输出所述波形信号。

Images