CN112306146A - 一种多pxie机箱内awg板卡输出波形同步的装置及方法 - Google Patents

一种多pxie机箱内awg板卡输出波形同步的装置及方法 Download PDF

Info

Publication number
CN112306146A
CN112306146A CN202011188036.9A CN202011188036A CN112306146A CN 112306146 A CN112306146 A CN 112306146A CN 202011188036 A CN202011188036 A CN 202011188036A CN 112306146 A CN112306146 A CN 112306146A
Authority
CN
China
Prior art keywords
trigger
pxie
card
cascade
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011188036.9A
Other languages
English (en)
Other versions
CN112306146B (zh
Inventor
张孝飞
刘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Scientific Research Institute Co Ltd
Original Assignee
Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Inspur Hi Tech Investment and Development Co Ltd filed Critical Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority to CN202011188036.9A priority Critical patent/CN112306146B/zh
Publication of CN112306146A publication Critical patent/CN112306146A/zh
Application granted granted Critical
Publication of CN112306146B publication Critical patent/CN112306146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种多PXIE机箱内AWG板卡输出波形同步的装置及方法，属于测控***技术领域。本发明的多PXIE机箱内AWG板卡输出波形同步的装置包括PXIE机箱前面板触发信息输入处理模块、本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块，机箱间通过级联交互卡的前面板进行通信，机箱间触发信号同步通过铷原子钟作为基准时钟。该发明的多PXIE机箱内AWG板卡输出波形同步的装置可以达到跨机箱的输出波形精度在1ns以内，具有很好的推广应用价值。

Description

一种多PXIE机箱内AWG板卡输出波形同步的装置及方法
技术领域
本发明涉及测控***技术领域，具体提供一种多PXIE机箱内AWG板卡输出波形同步的装置及方法。
背景技术
在当前利用PXIE机箱搭建量子测控***中，当需要测试的量子芯片位数少的时候，单PXIE机箱内多个AWG板卡同步外部同步触发信号可以实现多AWG卡输出波形的同步。一个PXIE机箱最多可以装16个AWG板卡，每个AWG板卡前面板有独立的触发信号接口，当量子芯片位数较少时候，需要几个AWG板卡可以利用外部设备产生几个同步触发的信号，当单机箱内AWG满配时就需要16个外部触发信号，假如当量子芯片位数达到100时，单机箱AWG板卡不能满足要求，需要5个机箱的AWG板卡，这时再要求靠外部设备产生触发信号会显得异常繁琐。
发明内容
本发明的技术任务是针对上述存在的问题，提供一种多PXIE机箱内AWG板卡输出波形同步的装置。
本发明进一步的技术任务是提供一种多PXIE机箱内AWG板卡输出波形同步的方法。
为实现上述目的，本发明提供了如下技术方案：
一种多PXIE机箱内AWG板卡输出波形同步的装置，包括PXIE机箱前面板触发信息输入处理模块、本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块，机箱间通过级联交互卡的前面板进行通信，机箱间触发信号同步通过铷原子钟作为基准时钟。
所述PXIE机箱前面板触发信号输入处理模块是整个***的总的触发信号输入，根据触发信号使能本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块产生触发信号；本地机箱触发信号控制触发模块是主PXIE机箱产生AWG输出同步的触发指令；级联机箱触发信号输出控制模块作为从机箱产生AWG输出同步的触发指令。
作为优选，所述PXIE机箱为KEYSIGHT的M9019机箱。
作为优选，所述级联交互卡包括外部触发处理模块、时钟基准模块、同步指令模块和触发输出模块，外部触发处理模块、触发输出模块、同步指令模块、时钟基准模块顺次连接，时钟基准模块与触发输出模块相连接，外部触发处理模块与同步指令模块相连接。
外部触发处理模块是接收PXIE前面板上的触发信号输入源，成品的PXIE机箱有软件进行链路选择，只有主级联交互板卡需要配置，从级联交互板卡不需要处理。
时钟基准模块以铷原子钟作为基准时钟，不同的机箱接收相同的铷原子钟，接收到外部触发信号或者通过DIO口传输的同步指令，使得基准时钟一样，从而保证不同的机箱产生完全同步的触发信号。
同步指令模块有两种模式：一种是作为主级联交互板卡时接收外部触发新后通过时钟基准模块产生的发送数据开始标志通过DIO向下一级级联发送触发指令，同时本地向触发输出模块发送准备输出触发信号的指令；另一种是作为从级联交互卡，接收触发指令，根据是否有下一级级联判断是否向下发送触发指令，同时向触发输出模块发送准备输出触发信号的指令。
触发输出模块是控制PXIE机箱timing槽的级联控制板卡PXI_STAR0～16的输出。根据同步指令模块发送的准备输出触发信号的指令和时钟基本模块的控制同步的标志利用背板的硬件通路发送完全同步的触发信号。
作为优选，所述铷原子钟为10M铷原子钟。
一种多PXIE机箱内AWG板卡输出波形同步的方法，选取铷原子钟作为各PXIE机箱的基准时钟；主级联交互卡的PXIE机箱接收前面板的触发信号，通过***选择触发通道后传入级联交互卡；级联交互卡本地机箱根据外部的铷原子钟确定产生本地机箱的PXI_STAR0～16信号；级联交互卡根据外部传入的触发信号通过前面板的DIO口将触发信号指令发送给相连的PXIE机箱的级联交互卡；从级联交互卡接收到触发指令后根据铷原子钟基准在从机箱本机产生PXI_STAR0～16信号；以铷原子钟作为基准，通过代码确定主级联交互卡根据前面板产生的触发信号和从级联交互卡根据指令产生的触发信号完全同步。
作为优选，主机箱的级联交互板卡利用PXIE规范的timing槽的PXI_STAR0～16硬件通路产生到达机箱内各AWG板卡的触发信号和发往下一级级联交互板卡的触发命令。
作为优选，从级联交互板卡接收到同步命令后利用PXIE规范timing槽的PXI_STAR0～16硬件通路产生触发信号。
作为优选，主级联交互卡和从级联交互卡根据10M铷原子钟作为基准，跨机箱产生完全同步的触发信号。
与现有技术相比，本发明的多PXIE机箱内AWG板卡输出波形同步的方法具有以下突出的有益效果：所述多PXIE机箱内AWG板卡输出波形同步的方法利用PXIE机箱的10槽timing槽自研一款级联交互板卡，只需要主级联交互板卡的机箱的前面板输入一路触发信号，然后级联交互板卡在本地机箱利用背板的PXI STAR0～16产生同步触发信号，跨机箱通过级联交互板卡的DIO通信传输同步指令，利用外部精准的铷原子钟作为参考基准，最多可以实现5级串联级联的机箱的触发信号完全同步。利用自研的AWG卡，可以达到跨机箱的输出波形精度在1ns以内，具有良好的推广应用价值。
附图说明
图1是本发明所述多PXIE机箱内AWG板卡输出波形同步的装置的单机箱内部框图；
图2是本发明所述多PXIE机箱内AWG板卡输出波形同步的装置的PXIE机箱互联框图；
图3是本发明所述多PXIE机箱内AWG板卡输出波形同步的装置的级联交互卡内部框图。
具体实施方式
下面将结合附图和实施例，对本发明的多PXIE机箱内AWG板卡输出波形同步的装置及方法作进一步详细说明。
实施例
如图1、图2和图3所示，本发明的多PXIE机箱内AWG板卡输出波形同步的装置，包括PXIE机箱前面板触发信息输入处理模块、本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块。机箱间通过级联交互卡的前面板进行通信，机箱间触发信号同步通过铷原子钟作为基准时钟。
PXIE机箱为KEYSIGHT的M9019机箱。铷原子钟为10M铷原子钟。
级联交互卡包括外部触发处理模块、时钟基准模块、同步指令模块和触发输出模块。外部触发处理模块、触发输出模块、同步指令模块、时钟基准模块顺次连接，时钟基准模块与触发输出模块相连接，外部触发处理模块与同步指令模块相连接。外部触发处理模块是接收PXIE前面板上的触发信号输入源，成品的PXIE机箱有软件进行链路选择，只有主级联交互板卡需要配置，从级联交互板卡不需要处理。
时钟基准模块以铷原子钟作为基准时钟，不同的机箱接收相同的铷原子钟，接收到外部触发信号或者通过DIO口传输的同步指令，使得基准时钟一样，从而保证不同的机箱产生完全同步的触发信号。
同步指令模块有两种模式：一种是作为主级联交互板卡时接收外部触发新后通过时钟基准模块产生的发送数据开始标志通过DIO向下一级级联发送触发指令，同时本地向触发输出模块发送准备输出触发信号的指令；另一种是作为从级联交互卡，接收触发指令，根据是否有下一级级联判断是否向下发送触发指令，同时向触发输出模块发送准备输出触发信号的指令。
触发输出模块是控制PXIE机箱timing槽的级联控制板卡PXI_STAR0～16的输出。根据同步指令模块发送的准备输出触发信号的指令和时钟基本模块的控制同步的标志利用背板的硬件通路发送完全同步的触发信号。
一种多PXIE机箱内AWG板卡输出波形同步的方法，选取铷原子钟作为各PXIE机箱的基准时钟；主级联交互卡的PXIE机箱接收前面板的触发信号，通过***选择触发通道后传入级联交互卡；级联交互卡本地机箱根据外部的铷原子钟确定产生本地机箱的PXI_STAR0～16信号；级联交互卡根据外部传入的触发信号通过前面板的DIO口将触发信号指令发送给相连的PXIE机箱的级联交互卡；从级联交互卡接收到触发指令后根据铷原子钟基准在从机箱本机产生PXI_STAR0～16信号；以铷原子钟作为基准，通过代码确定主级联交互卡根据前面板产生的触发信号和从级联交互卡根据指令产生的触发信号完全同步。
主机箱的级联交互板卡利用PXIE规范的timing槽的PXI_STAR0～16硬件通路产生到达机箱内各AWG板卡的触发信号和发往下一级级联交互板卡的触发命令。从级联交互板卡接收到同步命令后利用PXIE规范timing槽的PXI_STAR0～16硬件通路产生触发信号。主级联交互卡和从级联交互卡根据10M铷原子钟作为基准，跨机箱产生完全同步的触发信号。
具体实施过程中，准备2台PXIE机箱，第一台PXIE机箱内***8个AWG板卡、一个级联交互板卡,第二台PXIE机箱内***6个AWG板卡和一个级联交互板卡；两个级联交互板卡DIO通过SATA物理线对接；外部铷钟连接到两个机箱上；主级联交互板卡连接一个外部触发信号产生设备；两个机箱的AWG板卡输出信号连接到外部示波器上。
(2)将两台机箱和铷钟上电，待铷钟lock信号点亮后，通过主级联板卡机箱的上位机配置两个机箱内的AWG卡是通过触发信号发送波形模式。
(3)待所有AWG卡的波形数据和模式配置好后，通过外部触发器产生设备产生触发信号，通过示波器观察主机箱的8个AWG卡和从机箱的6个AWG卡输出波形同步在1ns以内。
以上所述的实施例，只是本发明较优选的具体实施方式，本领域的技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。

Claims (8)

1.一种多PXIE机箱内AWG板卡输出波形同步的装置，其特征在于：包括PXIE机箱前面板触发信息输入处理模块、本地机箱触发信号控制触发模块和级联机箱触发信号输出控制模块，机箱间通过级联交互卡的前面板进行通信，机箱间触发信号同步通过铷原子钟作为基准时钟。
2.根据权利要求1所述的多PXIE机箱内AWG板卡输出波形同步的装置，其特征在于：所述PXIE机箱为KEYSIGHT的M9019机箱。
3.根据权利要求2所述的多PXIE机箱内AWG板卡输出波形同步的装置，其特征在于：所述级联交互卡包括外部触发处理模块、时钟基准模块、同步指令模块和触发输出模块，外部触发处理模块、触发输出模块、同步指令模块、时钟基准模块顺次连接，时钟基准模块与触发输出模块相连接，外部触发处理模块与同步指令模块相连接。
4.根据权利要求3所述的多PXIE机箱内AWG板卡输出波形同步的装置，其特征在于：所述铷原子钟为10M铷原子钟。
5.一种多PXIE机箱内AWG板卡输出波形同步的方法，其特征在于：选取铷原子钟作为各PXIE机箱的基准时钟；主级联交互卡的PXIE机箱接收前面板的触发信号，通过***选择触发通道后传入级联交互卡；级联交互卡本地机箱根据外部的铷原子钟确定产生本地机箱的PXI_STAR0～16信号；级联交互卡根据外部传入的触发信号通过前面板的DIO口将触发信号指令发送给相连的PXIE机箱的级联交互卡；从级联交互卡接收到触发指令后根据铷原子钟基准在从机箱本机产生PXI_STAR0～16信号；以铷原子钟作为基准，通过代码确定主级联交互卡根据前面板产生的触发信号和从级联交互卡根据指令产生的触发信号完全同步。
6.根据权利要求5所述的多PXIE机箱内AWG板卡输出波形同步的方法，其特征在于：主机箱的级联交互板卡利用PXIE规范的timing槽的PXI_STAR0～16硬件通路产生到达机箱内各AWG板卡的触发信号和发往下一级级联交互板卡的触发命令。
7.根据权利要求6所述的多PXIE机箱内AWG板卡输出波形同步的方法，其特征在于：从级联交互板卡接收到同步命令后利用PXIE规范timing槽的PXI_STAR0～16硬件通路产生触发信号。
8.根据权利要求7所述的多PXIE机箱内AWG板卡输出波形同步的方法，其特征在于：主级联交互卡和从级联交互卡根据10M铷原子钟作为基准，跨机箱产生完全同步的触发信号。
CN202011188036.9A 2020-10-30 2020-10-30 一种多pxie机箱内awg板卡输出波形同步的装置及方法 Active CN112306146B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011188036.9A CN112306146B (zh) 2020-10-30 2020-10-30 一种多pxie机箱内awg板卡输出波形同步的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011188036.9A CN112306146B (zh) 2020-10-30 2020-10-30 一种多pxie机箱内awg板卡输出波形同步的装置及方法

Publications (2)

Publication Number Publication Date
CN112306146A true CN112306146A (zh) 2021-02-02
CN112306146B CN112306146B (zh) 2023-07-21

Family

ID=74332597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011188036.9A Active CN112306146B (zh) 2020-10-30 2020-10-30 一种多pxie机箱内awg板卡输出波形同步的装置及方法

Country Status (1)

Country Link
CN (1) CN112306146B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113051113A (zh) * 2021-03-17 2021-06-29 胜达克半导体科技(上海)有限公司 一种芯片测试机动态调试时修改、抓取awg波形数据的方法
CN114461007A (zh) * 2022-01-26 2022-05-10 山东浪潮科学研究院有限公司 一种任意波形发生器同步***
CN115098429A (zh) * 2022-08-24 2022-09-23 苏州联讯仪器有限公司 一种跨机箱多板卡同步控制方法、***、装置及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103067148A (zh) * 2012-07-27 2013-04-24 杭州亿恒科技有限公司 一种可级联仪器间的硬件同步的方法
CN105487862A (zh) * 2015-11-26 2016-04-13 中国船舶重工集团公司第七〇五研究所 基于pxi总线多功能采集卡的多通道波形同步输出方法
CN110222001A (zh) * 2019-05-20 2019-09-10 中国科学技术大学 基于PXIe机箱的反馈控制***及反馈控制方法
CN209489030U (zh) * 2018-10-30 2019-10-11 北京金风科创风电设备有限公司 主控机箱和电力电子控制***
CN111707852A (zh) * 2020-06-29 2020-09-25 济南浪潮高新科技投资发展有限公司 多通道波形发生器信号同步方法、装置、设备及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103067148A (zh) * 2012-07-27 2013-04-24 杭州亿恒科技有限公司 一种可级联仪器间的硬件同步的方法
CN105487862A (zh) * 2015-11-26 2016-04-13 中国船舶重工集团公司第七〇五研究所 基于pxi总线多功能采集卡的多通道波形同步输出方法
CN209489030U (zh) * 2018-10-30 2019-10-11 北京金风科创风电设备有限公司 主控机箱和电力电子控制***
CN110222001A (zh) * 2019-05-20 2019-09-10 中国科学技术大学 基于PXIe机箱的反馈控制***及反馈控制方法
CN111707852A (zh) * 2020-06-29 2020-09-25 济南浪潮高新科技投资发展有限公司 多通道波形发生器信号同步方法、装置、设备及存储介质

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113051113A (zh) * 2021-03-17 2021-06-29 胜达克半导体科技(上海)有限公司 一种芯片测试机动态调试时修改、抓取awg波形数据的方法
CN113051113B (zh) * 2021-03-17 2024-02-06 胜达克半导体科技(上海)股份有限公司 一种芯片测试机动态调试时修改、抓取awg波形数据的方法
CN114461007A (zh) * 2022-01-26 2022-05-10 山东浪潮科学研究院有限公司 一种任意波形发生器同步***
CN114461007B (zh) * 2022-01-26 2023-08-11 山东浪潮科学研究院有限公司 一种任意波形发生器同步***
CN115098429A (zh) * 2022-08-24 2022-09-23 苏州联讯仪器有限公司 一种跨机箱多板卡同步控制方法、***、装置及存储介质

Also Published As

Publication number Publication date
CN112306146B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
CN112306146A (zh) 一种多pxie机箱内awg板卡输出波形同步的装置及方法
CN101103278B (zh) 具有同步仪器的自动测试***
US7319936B2 (en) Instrument with interface for synchronization in automatic test equipment
KR101771265B1 (ko) 의사-동기 시분할 멀티플렉싱
CN111880603B (zh) 多机箱反馈结果控制触发同步方法、装置、设备及介质
CN112597097B (zh) 一种基于adc数据采集卡的通信***及其应用方法、介质
CN112445740B (zh) 一种数据异步采集方法、***和设备
US20070294580A1 (en) Virtual tester architecture
CN110377106A (zh) 一种时统卡虚拟化方法、***及介质
CN113128144A (zh) 用于验证逻辑***设计的原型验证***及仿真平台
CN111049718B (zh) Can总线模拟监控方法
CN115509987B (zh) 基于MiniVPX架构的高精度触发板卡和触发方法
CN111158339B (zh) Can总线模拟监控***
CN118093213B (zh) 一种基于fpga并行架构的多通道联动同步触发方法
CN106294260B (zh) 数据从异步总线输出到同步总线的方法
CN104484298A (zh) 基于pci接口的apb总线访问方法
CN115575792B (zh) 一种多背板架构的ate测试设备
CN107547163A (zh) 一种分布式设备的时间同步方法及装置
WO2023136034A1 (ja) 機能検証システム
CN1938949A (zh) 电路验证装置、电路验证方法以及用于其的信号分发方法
JP3555941B2 (ja) データ伝送システム試験装置
Magri et al. HLTB design for high-speed multi-FPGA pipelines
US5028878A (en) Dual memory timing system for VLSI test systems
CN115314568A (zh) Spi数据播发***和方法
CN117270626A (zh) 一种任意波形发生器同步方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230627

Address after: 250100 building S02, No. 1036, Langchao Road, high tech Zone, Jinan City, Shandong Province

Applicant after: Shandong Inspur Scientific Research Institute Co.,Ltd.

Address before: 250100 First Floor of R&D Building 2877 Kehang Road, Sun Village Town, Jinan High-tech Zone, Shandong Province

Applicant before: JINAN INSPUR HIGH-TECH TECHNOLOGY DEVELOPMENT Co.,Ltd.

GR01 Patent grant
GR01 Patent grant