CN111489963A - 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 - Google Patents
一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 Download PDFInfo
- Publication number
- CN111489963A CN111489963A CN202010307604.6A CN202010307604A CN111489963A CN 111489963 A CN111489963 A CN 111489963A CN 202010307604 A CN202010307604 A CN 202010307604A CN 111489963 A CN111489963 A CN 111489963A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- sio
- amorphous silicon
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 22
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 19
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 19
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 19
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 19
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 31
- 230000003647 oxidation Effects 0.000 claims description 23
- 238000007254 oxidation reaction Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 35
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 35
- 230000005684 electric field Effects 0.000 abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 230000008719 thickening Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽转角处具有厚栅氧化层的SiC‑MOSFET栅的制备方法，步骤为：1在外延层上表面刻蚀形成沟槽；2在外延层上表面和沟槽内壁生长多晶硅或非晶硅；3沉积完全覆盖外延层上表面并填充满沟槽的SiO2层；4对外延层上表面平坦化处理，使得SiO2层上表面与外延层上表面齐平；5刻蚀SiO2层，保留沟槽底部的氧化层；6刻蚀SiO2层上表面水平面以上的多晶硅或非晶硅;7刻蚀沟槽底部全部的SiO2层；8高温氧化沟槽侧壁裸露的碳化硅和多晶硅或非晶硅，使其形成氧化层。采用本发明的制备方法，利用SiO2代替光刻胶作为掩膜层，氧化沟槽底部的多晶硅或非晶硅，起到了加厚沟槽转角处氧化层的作用，其增加了沟槽转角处反向电场强度承受力。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法。
背景技术
现代电子技术对半导体材料提出了高压、高频、高功率、高温以及抗辐射等新要求，而宽带隙第三代半导体材料SiC拥有宽禁带、高临界击穿电场、高饱和电子迁移率、高熔点和高热导率等优点，是制备功率电子器件的理想材料。在SiC开关器件中，SiC-MOSFET具有开关速度快、耐高压和功耗低等优点，SiC-MOSFET主要分为平面型和沟槽型，由于沟槽型器件采用的竖直沟道，电子迁移率更高且没有JFET效应，与平面型SiC-MOSFET相比，沟槽型SiC-MOSFET可以实现更低的导通电阻，因此沟槽型SiC-MOSFET具有更加广阔的发展前景。
沟槽型SiC-MOSFET采用源极与漏极分别在晶片上方与下方的垂直结构．但是，由于碳化硅的临界击穿电场强度较高，沟槽型SiC-MOSFET沟槽转角处的栅氧化层电场强度往往很高，当超过氧化层所能承受的范围时，容易导致器件破坏性失效。
在沟槽型SiC-MOSFET中，由于使用的半导体碳化硅晶圆通常为（0001）晶向，使得器件沟槽底部（0001）晶面的氧化速率显著低于沟槽侧壁的氧化速率，而沟槽侧壁的氧化层厚度受阈值电压的影响，不能加厚，这就造成沟槽侧壁和底部在同时氧化时，沟槽底部包括其转角处的氧化层厚度偏薄，进一步暴露了沟槽型SiC-MOSFET沟槽转角处的栅氧化层电场强度高的缺陷，使上述状况更加恶化。
面对上述缺陷，现有技术的解决方案主要如下：1.产品的设计者在器件性能上做出某种妥协和牺牲；2.采用特殊的晶体结构；3.通过改变沟槽底部掺杂浓度的方式减弱局部电场；4.通过离子注入的方式，增加沟槽底部碳化硅材料的氧化速率。这些改进方法都会显著提高工艺的复杂性和工艺成本，对设计带来很大的限制。
发明内容
本发明的目的是提出一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法。
为实现上述目的，本发明采取的技术方案如下：
沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法，包括如下步骤：
步骤S1：对SiC外延层进行图形化处理，使得在SiC外延层上表面刻蚀形成沟槽,并且沟槽深度范围为0.3-100um，开口宽度范围为0.3-5um；
步骤S2：在SiC外延层上表面和经过图形化处理形成的沟槽内壁各向同性地生长一层多晶硅或非晶硅，其厚度为2-800nm；
步骤S3：沉积SiO2层，使其完全覆盖SiC外延层上表面并填充满经过图形化处理形成的沟槽；
步骤S4：对SiC外延层上表面通过CMP或者干法刻蚀等半导体加工工艺进行平坦化处理，保留沟槽内的非晶硅多晶硅或非晶硅以及SiO2层，使得保留的SiO2层上表面与SiC外延层上表面齐平；
步骤S5：采用高SiO2/Si选择比干法刻蚀工艺进行SiO2刻蚀，刻蚀步骤S4中保留的部分SiO2层，保留覆盖沟槽中一定深度以下的SiO2层；
步骤S6：刻蚀SiC外延层上表面全部的多晶硅或非晶硅以及沟槽侧壁部分未被保留的二氧化硅层覆盖的多晶硅或非晶硅，刻蚀完成后沟槽底部和沟槽侧壁保留的多晶硅或非晶硅构成“凹”形结构；
步骤S7：采用高选择比的SiO2/Si的干法刻蚀或者湿法刻蚀步骤S5中保留的沟槽底部全部的SiO2层，保留步骤S6中沟槽底部和沟槽侧壁构成的呈“凹”形结构的多晶硅或非晶硅；
步骤S8：同时高温氧化沟槽侧壁裸露的SiC和步骤S7中保留的多晶硅或非晶硅，氧化完成后，多晶硅或非晶硅氧化形成的SiO2层厚度大于沟槽侧壁SiC氧化形成的SiO2层厚度，并且沟槽侧壁SiC氧化形成的SiO2层厚度为30-100nm。
在本发明的制备方法中，首先利用SiO2代替光刻胶作为掩膜层，弥补了光刻胶在腐蚀时产生的浮胶现象，同时也避免了器件在后续刻蚀过程中受到损伤；然后去掉多余的多晶硅和非晶硅；最后把保留的多晶硅或者非晶硅和碳化硅一起氧化。保留的多晶硅和非晶硅的氧化产物，起到了加厚沟槽转角处氧化层的作用，并不是作为栅氧本身，其增加了沟槽转角处反向电场强度承受力，解决了现有技术中沟槽型SiC-MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受反向电场强度过大的问题。
附图说明
图1为步骤S3完成后的一种结构示意图。
图2为步骤S4完成后的一种结构示意图。
图3为步骤S5完成后的一种结构示意图。
图4为步骤S6制备过程的一种结构示意图。
图5为步骤S7完成后的一种结构示意图。
图6为步骤S8完成后的一种结构示意图。
图7为步骤S5中沟槽型SiC-MOSFET栅的一种结构示意图。
图8为步骤S8中沟槽型SiC-MOSFET栅的一种结构示意图。
1.SiC外延层；2.多晶硅或非晶硅；3.沉积的SiO2层；4.多晶硅或非晶硅氧化形成的SiO2层；5.SiC氧化形成的SiO2层；6.源区。
具体实施方式
以下结合附图及具体实施方式，对依据本发明提出的提高沟槽转角处栅氧化层反向电场强度承受力的沟槽型碳化硅MOSFET栅的制备方法进行详细说明。
一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法，包括如下步骤：
步骤S1：对SiC外延层1进行图形化处理，使得在SiC外延层1上表面刻蚀形成沟槽，并且沟槽深度范围为0.3-100um，开口宽度范围为0.3-5um；
其中，沟槽深度的优选范围为0.5-90um；更好范围为5-70um；最好范围为10-40um；
其中，开口宽度的优选范围为0.5-4um；更好范围为1-3um；最好范围为1.5-2um；
沟槽深度和开口宽度都会对器件的导通电阻、漏电流、阈值电压和击穿电压等电学性能都有影响，且最终影响器件的质量，为获得更高性能的器件，本发明对沟槽深度和开口宽度分别提供三种范围，按照优选范围、更好范围和最好范围，器件性能依次提高，且在最好范围内器件性能达到最佳。
步骤S2：在SiC外延层1上表面和经过图形化处理形成的沟槽内壁生长一层多晶硅或非晶硅2，其厚度为2-800nm；
步骤S3：沉积SiO2层3，使其完全覆盖SiC外延层1上表面并填充满经过图形化处理形成的沟槽，具体如图1所示；
步骤S4：对SiC外延层1上表面进行平坦化处理，保留沟槽内的多晶硅或非晶硅2以及SiO2层3，使得保留的SiO2层3上表面与SiC外延层1上表面齐平，具体如图2所示；
步骤S5：采用高SiO2/Si选择比干法刻蚀工艺进行SiO2刻蚀，刻蚀步骤S4中保留的部分SiO2层3，保留覆盖沟槽中一定深度以下的SiO2层3，具体如图3所示；
步骤S6：刻蚀SiC外延层1上表面全部的多晶硅或非晶硅2以及沟槽侧壁部分未被保留的二氧化硅层覆盖的多晶硅或非晶硅2，刻蚀完成后沟槽底部和沟槽侧壁保留的多晶硅或非晶硅2呈“凹”形结构，具体如图4所示；
步骤S7：采用高选择比的SiO2/Si的干法刻蚀或者湿法刻蚀步骤S5中保留的沟槽底部全部的SiO2层3，保留步骤S6中沟槽底部和沟槽侧壁构成的呈“凹”形结构的多晶硅或非晶硅2，具体如图5所示；
步骤S8：同时高温氧化沟槽侧壁裸露的SiC和步骤S7中保留的多晶硅或非晶硅2，氧化完成后，多晶硅或非晶硅2氧化形成的SiO2层4厚度大于沟槽侧壁SiC氧化形成的SiO2层5厚度，并且沟槽侧壁SiC氧化形成的SiO2层5厚度为30-100nm，优选范围为35-90nm；更好范围为40-75nm；最好范围为45-60nm，具体如图6所示。
进一步地，在步骤S1中，刻蚀形成沟槽的方式采用光刻工艺，其刻蚀形成沟槽时采用等离子体干法刻蚀，沟槽角度为70-90o。
进一步地，在步骤S2中，沟槽内壁生多晶硅或非晶硅2的方式为化学汽相沉积法各向同性地生长。
进一步地，在步骤S4中，对SiC外延层1上表面进行平坦化处理采用的方法为CMP工艺或者各向异性的干法刻蚀的回刻；在平坦化处理中或/和处理后还可以使用终点检测。
进一步地，在步骤S8中，多晶硅或非晶硅2氧化形成的SiO2层3厚度为30-1500nm，优选范围为75-1000nm；更好范围为150-800nm；最好范围为200-500nm，在本发明的制备方法中，最后的步骤是把剩下的多晶硅或非晶硅和碳化硅一起氧化，剩下的多晶硅和非晶硅的氧化产物起到了加厚沟槽转角处氧化层的作用，增加了沟槽转角处反向电场强度承受力为获得更高性能的器件，本发明提供以上三种范围的底部SiO2层3厚度，按照优选范围、更好范围和最好范围，器件性能依次提高，且在最好范围内器件性能达到最佳。
进一步地，在步骤S8中，进行高温氧化的温度为600-2000℃，将多晶硅或非晶硅2全部氧化为SiO2层3的氧化气体为干氧、湿氧、NO、N2O或NO2中的一种或一种以上。
进一步地，在完成步骤S8后，全部残余多晶硅或非晶硅2被氧化，在沟槽底部转角处形成厚氧化膜之后，还可以采用湿法腐蚀工艺腐蚀掉沟槽侧壁SiC氧化形成的SiO2层5，底部转角处氧化膜厚度相应减薄，但是仍然保留。然后重新进行SiC栅氧化工艺，生长MOSFET沟道所需的栅氧化膜厚度。
进一步地，如图7所示的沟槽型SiC-MOSFET栅的一种结构，在步骤S5中，在上述结构中，源区6与SiC外延层1掺杂类型相反，一定深度是指SiC外延层1上表面与源区6下表面之间的垂直深度H，即刻蚀后保留的SiO2层3的上表面在源区6下表面以下。
进一步地，如图8所示的沟槽型SiC-MOSFET栅的一种结构，在步骤S8中，在上述结构中，氧化完成后，多晶硅或非晶硅2氧化形成的SiO2层4在一定深度H以下，即在垂直方向上，多晶硅或非晶硅2氧化形成的SiO2层4上表面在源区6下表面以下。
在本发明的制备方法中，首先利用SiO2代替光刻胶作为掩膜层，弥补了光刻胶在腐蚀时产生的浮胶现象，同时也避免了器件在后续刻蚀过程中受到损伤；然后去掉多余的多晶硅和非晶硅；最后把保留的多晶硅或非晶硅和碳化硅一起氧化。保留的多晶硅和非晶硅的氧化产物，起到了加厚沟槽转角处氧化层的作用，并不是作为栅氧本身，其增加了沟槽转角处反向电场强度承受力，解决了现有技术中沟槽型SiC-MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受反向电场强度过大的问题。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步地的详细说明，所应理解的是，以上所述仅为本发明的具体实施方法而已，并不用于限制本发明，凡是在本发明的主旨之内，所做的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法，其特征在于，包括如下步骤：
步骤S1：对SiC外延层（1）进行图形化处理，使得在SiC外延层（1）上表面刻蚀形成沟槽，并且沟槽深度范围为0.3-100um，开口宽度范围为0.3-5um；
步骤S2：在SiC外延层（1）上表面和经过图形化处理形成的沟槽内壁生长一层多晶硅或非晶硅（2），其厚度为2-800nm；
步骤S3：沉积SiO2层（3），使其完全覆盖SiC外延层（1）上表面，并填充满经过图形化处理形成的沟槽；
步骤S4：对SiC外延层（1）上表面进行平坦化处理，保留沟槽内的多晶硅或非晶硅（2）以及SiO2层（3），使得保留的SiO2层（3）上表面与SiC外延层（1）上表面齐平；
步骤S5：采用高SiO2/Si选择比干法刻蚀工艺进行SiO2刻蚀，刻蚀步骤S4中保留的部分SiO2层（3），保留覆盖沟槽中一定深度以下的SiO2层（3）；步骤S6：刻蚀SiC外延层（1）上表面全部的多晶硅或非晶硅（2）以及沟槽侧壁部分未被保留的二氧化硅覆盖的多晶硅或非晶硅（2），刻蚀完成后沟槽底部和沟槽侧壁保留的多晶硅或非晶硅（2）构成“凹”形结构；
步骤S7：采用高选择比的SiO2/Si的干法刻蚀或者湿法刻蚀步骤S5中保留的沟槽底部全部的SiO2层（3），保留步骤S6中沟槽底部和沟槽侧壁构成的呈“凹”形结构的多晶硅或非晶硅（2）；
步骤S8：同时高温氧化沟槽侧壁裸露的SiC和步骤S7中保留的多晶硅或非晶硅（2），氧化完成后，多晶硅或非晶硅（2）氧化形成的SiO2层（4）厚度大于沟槽侧壁SiC氧化形成的SiO2层（5）厚度，并且沟槽侧壁SiC氧化形成的SiO2层（5）厚度为30-100nm。
2.根据权利要求1所述的沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法，其特征在于：在步骤S1中，刻蚀形成沟槽的方式采用光刻工艺，其刻蚀形成沟槽时采用等离子体干法刻蚀，沟槽角度为70-90o。
3.根据权利要求1所述的沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法，其特征在于：在步骤S2中，沟槽内壁生多晶硅或非晶硅（2）的方式为化学汽相沉积法各向同性地生长。
4.根据权利要求1所述的沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法，其特征在于：在步骤S4中，对SiC外延层（1）上表面进行平坦化处理采用的方法为CMP工艺或者各向异性的干法刻蚀的回刻。
5.根据权利要求1所述的沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法，其特征在于：在步骤S8中，多晶硅或非晶硅2氧化形成的SiO2层（3）厚度为30-1500nm。
6.根据权利要求1所述的沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法，其特征在于：在步骤S8中，进行高温氧化的温度为600-2000℃，将多晶硅或非晶硅（2）全部氧化为SiO2，层（3）的氧化气体为干氧、湿氧、NO、N2O或NO2中的一种或一种以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010307604.6A CN111489963B (zh) | 2020-04-17 | 2020-04-17 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010307604.6A CN111489963B (zh) | 2020-04-17 | 2020-04-17 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111489963A true CN111489963A (zh) | 2020-08-04 |
| CN111489963B CN111489963B (zh) | 2023-04-18 |
Family
ID=71812813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010307604.6A Active CN111489963B (zh) | 2020-04-17 | 2020-04-17 | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111489963B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506826A (zh) * | 2021-06-17 | 2021-10-15 | 重庆伟特森电子科技有限公司 | 一种沟槽型碳化硅晶体管及其制备方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326755A (ja) * | 1994-04-06 | 1995-12-12 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| CN1360735A (zh) * | 1999-05-25 | 2002-07-24 | 理查德·K·威廉斯 | 具有多厚度栅极氧化层的槽型半导体器件及其制造方法 |
| CN1447986A (zh) * | 2000-08-16 | 2003-10-08 | 费查尔德半导体有限公司 | 硅内沟道结构底部的厚氧化层 |
| US20030235958A1 (en) * | 2002-06-21 | 2003-12-25 | Siliconix Incorporated | Thicker oxide formation at the trench bottom by selective oxide deposition |
| CN1591798A (zh) * | 2003-07-10 | 2005-03-09 | 国际整流器公司 | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 |
| JP2006228901A (ja) * | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| JP2007242943A (ja) * | 2006-03-09 | 2007-09-20 | Fuji Electric Device Technology Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| CN102396070A (zh) * | 2009-04-13 | 2012-03-28 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| US20140170824A1 (en) * | 2012-12-18 | 2014-06-19 | Hyundai Motors Company | Method for fabricating semiconductor device |
| CN104508828A (zh) * | 2012-09-12 | 2015-04-08 | 住友电气工业株式会社 | 用于制造碳化硅半导体器件的方法 |
| CN106876449A (zh) * | 2017-04-12 | 2017-06-20 | 上海格瑞宝电子有限公司 | 一种沟槽金属－氧化物半导体及其制备方法 |
| CN108847384A (zh) * | 2018-06-11 | 2018-11-20 | 重庆伟特森电子科技有限公司 | 一种在碳化硅基片上生长氧化层的方法 |
| CN109411546A (zh) * | 2018-10-31 | 2019-03-01 | 秦皇岛京河科学技术研究院有限公司 | SiC沟槽MOS器件及其制作方法 |
-
2020
- 2020-04-17 CN CN202010307604.6A patent/CN111489963B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326755A (ja) * | 1994-04-06 | 1995-12-12 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| CN1360735A (zh) * | 1999-05-25 | 2002-07-24 | 理查德·K·威廉斯 | 具有多厚度栅极氧化层的槽型半导体器件及其制造方法 |
| CN1447986A (zh) * | 2000-08-16 | 2003-10-08 | 费查尔德半导体有限公司 | 硅内沟道结构底部的厚氧化层 |
| US20030235958A1 (en) * | 2002-06-21 | 2003-12-25 | Siliconix Incorporated | Thicker oxide formation at the trench bottom by selective oxide deposition |
| CN1591798A (zh) * | 2003-07-10 | 2005-03-09 | 国际整流器公司 | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 |
| JP2006228901A (ja) * | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| JP2007242943A (ja) * | 2006-03-09 | 2007-09-20 | Fuji Electric Device Technology Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| CN102396070A (zh) * | 2009-04-13 | 2012-03-28 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| CN104508828A (zh) * | 2012-09-12 | 2015-04-08 | 住友电气工业株式会社 | 用于制造碳化硅半导体器件的方法 |
| US20140170824A1 (en) * | 2012-12-18 | 2014-06-19 | Hyundai Motors Company | Method for fabricating semiconductor device |
| CN106876449A (zh) * | 2017-04-12 | 2017-06-20 | 上海格瑞宝电子有限公司 | 一种沟槽金属－氧化物半导体及其制备方法 |
| CN108847384A (zh) * | 2018-06-11 | 2018-11-20 | 重庆伟特森电子科技有限公司 | 一种在碳化硅基片上生长氧化层的方法 |
| CN109411546A (zh) * | 2018-10-31 | 2019-03-01 | 秦皇岛京河科学技术研究院有限公司 | SiC沟槽MOS器件及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506826A (zh) * | 2021-06-17 | 2021-10-15 | 重庆伟特森电子科技有限公司 | 一种沟槽型碳化硅晶体管及其制备方法 |
| CN113506826B (zh) * | 2021-06-17 | 2023-07-07 | 重庆伟特森电子科技有限公司 | 一种沟槽型碳化硅晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111489963B (zh) | 2023-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4309967B2 (ja) | 半導体装置およびその製造方法 | |
| JP5395309B2 (ja) | 半導体装置およびその製造方法 | |
| JP4750342B2 (ja) | Ｍｏｓ−ｆｅｔおよびその製造方法、並びに半導体装置 | |
| JP3217690B2 (ja) | 半導体装置の製造方法 | |
| US20100187602A1 (en) | Methods for making semiconductor devices using nitride consumption locos oxidation | |
| JP5774261B2 (ja) | 炭化シリコン自己整合エピタキシャルｍｏｓｆｅｔおよびその製造方法 | |
| JP2007115875A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| TWI421947B (zh) | 氮化鎵電晶體的製作方法 | |
| US20110057259A1 (en) | Method for forming a thick bottom oxide (tbo) in a trench mosfet | |
| JP5999687B2 (ja) | ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子 | |
| JPH0870124A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2010135552A (ja) | 炭化珪素半導体装置の製造方法 | |
| US20200006529A1 (en) | Method for manufacturing isolation structure for ldmos | |
| CN111697071B (zh) | Mos场效应晶体管及制备的方法、电子设备 | |
| CN111489963B (zh) | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 | |
| TWI739653B (zh) | 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 | |
| JP4627211B2 (ja) | 炭化珪素半導体装置、及びその製造方法 | |
| CN109690786B (zh) | 异质结遂穿场效应晶体管及其制备方法 | |
| CN111180316A (zh) | 一种碳化硅厚底氧化层沟槽mos制备方法 | |
| CN111477679B (zh) | 不对称沟槽型SiC-MOSFET栅的制备方法 | |
| JP2010212440A (ja) | 半導体装置の製造方法 | |
| JP2005116896A (ja) | 半導体装置およびその製造方法 | |
| CN114613770A (zh) | 一种半导体器件及其制造方法 | |
| CN111489961A (zh) | 沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |