CN109690786B - 异质结遂穿场效应晶体管及其制备方法 - Google Patents
异质结遂穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109690786B CN109690786B CN201780005921.9A CN201780005921A CN109690786B CN 109690786 B CN109690786 B CN 109690786B CN 201780005921 A CN201780005921 A CN 201780005921A CN 109690786 B CN109690786 B CN 109690786B
- Authority
- CN
- China
- Prior art keywords
- layer
- heterojunction
- insulating layer
- heterojunction material
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 63
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000000463 material Substances 0.000 claims abstract description 266
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 230000005669 field effect Effects 0.000 claims abstract description 46
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 46
- 229910003090 WSe2 Inorganic materials 0.000 claims description 44
- 238000001704 evaporation Methods 0.000 claims description 41
- 238000000231 atomic layer deposition Methods 0.000 claims description 29
- 238000001259 photo etching Methods 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 claims description 25
- 238000001020 plasma etching Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims description 19
- 238000000206 photolithography Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 12
- ROUIDRHELGULJS-UHFFFAOYSA-N bis(selanylidene)tungsten Chemical compound [Se]=[W]=[Se] ROUIDRHELGULJS-UHFFFAOYSA-N 0.000 claims description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 8
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 8
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical group O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052727 yttrium Inorganic materials 0.000 claims description 7
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 229910016021 MoTe2 Inorganic materials 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000009616 inductively coupled plasma Methods 0.000 claims description 5
- 238000001883 metal evaporation Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- HITXEXPSQXNMAN-UHFFFAOYSA-N bis(tellanylidene)molybdenum Chemical group [Te]=[Mo]=[Te] HITXEXPSQXNMAN-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- MHWZQNGIEIYAQJ-UHFFFAOYSA-N molybdenum diselenide Chemical group [Se]=[Mo]=[Se] MHWZQNGIEIYAQJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- 229910000673 Indium arsenide Inorganic materials 0.000 description 9
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 8
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- KBPGBEFNGHFRQN-UHFFFAOYSA-N bis(selanylidene)tin Chemical compound [Se]=[Sn]=[Se] KBPGBEFNGHFRQN-UHFFFAOYSA-N 0.000 description 2
- 239000013590 bulk material Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请实施例提供一种异质结遂穿场效应晶体管及其制备方法，包括：第一绝缘层覆盖在衬底的上表面，第一异质结材料层覆盖在第一绝缘层的上表面上用于设置源极的一端，源极设置在第一异质结材料层的一端，第一异质结材料层另一端周围设置有第二绝缘层，隔离层设置在异质结层上，隔离层覆盖在源极的内侧；第二异质结材料层覆盖在第一异质结材料层的另一端、第二绝缘层以及第二绝缘层上，与第一异质结材料层形成异质结，漏极设置在第二异质结层上与源极相对的另一端；栅介质层覆盖在第二异质结材料层上位于源极和漏极之间的位置，栅极设置在栅介质层上。通过设置第二绝缘层进行隔离，显著减小边缘态导致的泄露电流，并利用二维材料形成异质结，避免了因晶格不匹配导致的界面缺陷。
Description
技术领域
本申请实施例涉及半导体技术，尤其涉及一种异质结遂穿场效应晶体管(TunnelField-Effect Transistors，简称：TFET)及其制备方法。
背景技术
集成电路按照摩尔定律不断缩减，但当晶体管的尺寸进入14nm、10nm节点后，进一步的缩小晶体管尺寸，短沟道效应导致的泄漏电流不断增加，致使集成电路的功耗成为越来越严重的问题。与传统金属-氧化物半导体场效应晶体管，(Metal-Oxide-SemiconductorField-Effect Transistor，简称：MOSFET)工作机制不同，隧穿场效应晶体管TFET采用带间隧穿机制，其亚阈值斜率(Subthreshold Slope，简称：SS)可低于60mV/dec的室温限制，从而可以有效降低工作电压，而动态功耗与工作电压的平方成正比，因此采用TFET器件制备的集成电路可以显著降低功耗。
常用的TFET架构主要是以硅为沟道材料的同质结TFET和以III-V族材料为沟道的异质结TFET。由于硅材料大带隙及间接带隙半导体特性，带间隧穿几率很低，导致硅基TFET开态电流太低，不能满足应用要求。III-V族材料具有带隙较小、有效质量小的特性，使得基于III-V族材料的异质结TFET能获得很大的开态电流，但较高密度的界面态的存在致使其难以获得小于60mV/dec的SS。二维材料具有原子级薄、表面无悬挂键等优异特点，且基于二维材料的异质结无晶格失配导致的界面缺陷。因此基于二维材料的异质结TFET相比于传统TFET更具优势。
然而，二维材料表面无悬挂键，但材料的边界仍存在悬挂键，该悬挂键会增加二维材料异质结TFET的泄漏电流。
发明内容
本申请实施例提供一种异质结遂穿场效应晶体管及其制备方法，用于解决前述方案中二维材料表面无悬挂键，但材料的边界仍存在悬挂键，该悬挂键会增加二维材料异质结TFET的泄漏电流的问题。
本申请第一方面提供一种异质结遂穿场效应晶体管，包括：
衬底；
第一绝缘层；所述第一绝缘层覆盖在所述衬底的上表面；
第一异质结材料层，所述第一异质结材料层覆盖在所述第一绝缘层的上表面上用于设置源极的一端；
源极，所述源极设置在所述第一异质结材料层的一端，所述第一异质结材料层另一端周围设置有第二绝缘层；
隔离层，所述隔离层设置在所述异质结层上，所述隔离层覆盖在所述源极的内侧；
第二异质结材料层，所述第二异质结材料层覆盖在所述第一异质结材料层的另一端、第二绝缘层以及所述第二绝缘层上，与所述第一异质结材料层形成异质结；
漏极，所述漏极设置在所述第二异质结层上与所述源极相对的另一端；
栅介质层，所述栅介质层覆盖在所述第二异质结材料层上位于源极和漏极之间的位置；
栅极，所述栅极设置在所述栅介质层上。
本方案中，通过设置第二绝缘层进行隔离，显著减小边缘态导致的泄露电流。
可选的，所述第一异质结材料层的材料为二硒化锡SnSe2，所述第二异质结材料层的材料为二硒化钨WSe2；或者，
所述第一异质结材料层的材料为SnSe2，所述第二异质结材料层的材料为硒化钼MoSe2；或者，
所述第一异质结材料层的材料为SnSe2，所述第二异质结材料层的材料为碲化钼MoTe2。
可选的，所述第一绝缘层和所述第二绝缘层均为氧化物绝缘层。
可选的，所述第一绝缘层的材料为氧化硅SiO2；所述第二绝缘层的材料为氧化钇Y2O3或者氧化铝Al2O3。
上述方案中，利用二维材料形成异质结，避免了因晶格不匹配导致的界面缺陷。
本申请第二方面提供一种异质结遂穿场效应晶体管，包括：
衬底；
源极，所述源极设置在所述衬底上表面的一端；
第一绝缘层；所述第一绝缘层嵌入设置在所述衬底上用于设置漏极的位置；
异质结材料层，所述第一异质结材料层覆盖在部分所述第一绝缘层和未设置所述源极的部分所述衬底的上表面，所述异质结材料层所述第一绝缘层的另一端周围设置有第二绝缘层；
漏极，所述漏极设置在所述第一绝缘层上，且所述漏极与所述异质结材料层的外侧接触；
栅介质层，所述栅介质层位于源极和漏极之间的位置，且所述栅介质层覆盖在所述衬底、所述第二绝缘层、和所述异质结材料层上；
栅极，所述栅极设置在所述栅介质层上。
本方案中，通过第二绝缘层进行隔离，显著减小边缘态导致的泄露电流。
可选的，所述异质结材料层为二硒化钨WSe2层。
可选的，所述第一绝缘层和所述第二绝缘层均为氧化物绝缘层。
可选的，所述第二绝缘层的材料为氧化钇Y2O3。
在上述的几种具体实现中，利用二维材料形成异质结，避免了因晶格不匹配导致的界面缺陷，同时采用线隧穿结构，增加隧穿面积，采用低势垒的stagger-gap型异质结，增加隧穿几率，提高隧穿电流，采用异质结，隧穿势垒宽度窄。
本申请第三方面提供一种异质结遂穿场效应晶体管的制备方法，包括：
提供覆盖有第一绝缘层的衬底，并通过光学曝光在所述衬底上定义与第一异质结材料接触的源极区域；
在所述有源区域上通过蒸镀金属制作源极；
通过曝光显影定义第一异质结材料层的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层；
通过光学曝光定义隔离层形态，在所述源极内侧蒸镀氧化物形成隔离层；
将第二异质结材料转移至第一异质结材料层，通过光学曝光定义形态并进行刻蚀形成第二异质结材料层，与所述第一异质结材料层形成异质结；
在所述第二异质结材料层上，通过光刻定义漏极区域，并蒸镀金属形成漏极；
在所述第二异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极。
在一种具体实现中，当所述第一异质结材料层为SnSe2层，第二绝缘层为氧化钇Y2O3，则所述通过曝光显影定义第一异质结材料层的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层，包括：
通过曝光显影定义SnSe2层的边缘区域，在所述SnSe2层的边缘区域蒸镀金属钇，并进行氧化处理，形成Y2O3绝缘层。
在一种具体实现中，所述第二异质结材料层为WSe2层，所述将第二异质结材料转移至第一异质结材料层，通过光学曝光定义形态并进行刻蚀形成第二异质结材料层，与所述第一异质结材料层形成异质结，包括：
将WSe2转移至SnSe2层上，通过光学曝光定义WSe2的形态，采用RIE或者ICP进行干法刻蚀去除曝光区的WSe2，去除光刻胶，形成WSe2层，与所述SnSe2层形成异质结。
在一种具体实现中的，在所述第二异质结材料层上，通过光刻定义漏极区域，并蒸镀金属形成漏极，包括：
在WSe2层上采用光刻定义漏极区域，在所述漏极区域上蒸镀金属Cr/Pt/Au或MoO3/Pt，形成与WSe2层相连接的漏极。
在一种具体实现中，在所述第二异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极，包括：
在WSe2层上采用光刻定义栅极区域，采用原子层沉积生长高k栅介质氧化铪、氧化铝或氧化锆，形成栅介质层，并在所述栅介质层上蒸镀栅极金属，形成栅极。
本申请第四方面提供一种异质结遂穿场效应晶体管的制备方法，包括：
提供n型掺杂的衬底；
通过反应离子刻蚀RIE在所述衬底上刻蚀出一凹槽，在所述凹槽中生成氧化物隔离层，形成第一绝缘层；
通过曝光显影定义异质结材料层与所述衬底接触的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层；
将异质结材料转移至所述衬底上，并进行刻蚀形成异质结材料层；
在所述衬底上通过光刻定义源极区域，并在所述源极区域上通过蒸镀金属制作源极；
在所述第一绝缘层生采用光刻定义漏极区域，并在所述漏极区域蒸镀金属形成漏极；
在所述衬底、所述第二绝缘层和所述异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极。
在一种具体实现中，所述通过反应离子刻蚀RIE在所述衬底上刻蚀出一凹槽，在所述凹槽中生成氧化物隔离层，形成第一绝缘层，包括：
在所述衬底上采用光刻定义氧化物隔离层，再利用反应离子刻蚀RIE在所述衬底上刻蚀一凹槽，采用蒸镀或者ALD在所述凹槽中生成氧化物隔离层，形成所述第一绝缘层。
在一种具体实现中，所述异质结材料层为二硒化钨WSe2层，所述第二绝缘层的材料为氧化钇Y2O3，则通过曝光显影定义异质结材料层与所述衬底接触的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层，包括：
在所述衬底上采用曝光显影定义WSe2与衬底接触的边缘区域，蒸镀金属钇并进行氧化，形成Y2O3层。
在一种具体实现中，所述将异质结材料转移至所述衬底上，并进行刻蚀形成异质结材料层，包括：
将CVD生长的WSe2转移至所述衬底上，并利用干法刻蚀去除暴露的WSe2，形成WSe2层。
在一种具体实现中，所述在所述衬底上通过光刻定义源极区域，并在所述源极区域上通过蒸镀金属制作源极，包括：
在所述衬底的一段采用光刻定义源极区域，在所述源极区域蒸镀金属Ti/Pt/Au形成源极。
在一种具体实现中，所述在所述第一绝缘层生采用光刻定义漏极区域，并在所述漏极区域蒸镀金属形成漏极，包括：
在第一绝缘层上采用光刻定义漏极区域，在所述漏极区域上蒸镀金属Cr/Pt/Au或MoO3/Pt，形成与WSe2层相连接的漏极。
在一种具体实现中，所述在所述衬底、所述第二绝缘层和所述异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极，包括：
在WSe2层和Y2O3层上采用光刻定义栅极区域，采用原子层沉积生长高k栅介质氧化铪、氧化铝或氧化锆，形成栅介质层，并在所述栅介质层上蒸镀栅极金属，形成栅极。
本申请提供的异质结遂穿场效应晶体管和制备方法，该遂穿场效应管包括：第一绝缘层覆盖在衬底的上表面，第一异质结材料层覆盖在第一绝缘层的上表面上用于设置源极的一端，源极设置在第一异质结材料层的一端，第一异质结材料层另一端周围设置有第二绝缘层，隔离层设置在异质结层上，隔离层覆盖在源极的内侧；第二异质结材料层覆盖在第一异质结材料层的另一端、第二绝缘层以及第二绝缘层上，与第一异质结材料层形成异质结，漏极设置在第二异质结层上与源极相对的另一端；栅介质层覆盖在第二异质结材料层上位于源极和漏极之间的位置，栅极设置在栅介质层上。通过设置第二绝缘层进行隔离，显著减小边缘态导致的泄露电流，并利用二维材料形成异质结，避免了因晶格不匹配导致的界面缺陷。
附图说明
图1为本申请异质结遂穿场效应晶体管实施例一的结构示意图；
图2为本申请异质结遂穿场效应晶体管实施例二的结构示意图；
图3a为本申请异质结遂穿场效应晶体管一实例的结构示意图；
图3b为本申请异质结遂穿场效应晶体管另一实例的结构示意图；
图4为本申请异质结遂穿场效应晶体管的制备方法实施例一的流程图；
图5a-5g为本申请异质结遂穿场效应晶体管的制备方法一实例的过程结构示意图；
图6为本申请异质结遂穿场效应晶体管的制备方法实施例二的流程图；
图7a-7i为本申请异质结遂穿场效应晶体管的制备方法另一实例的过程结构示意图。
具体实施方式
为了克服常用的TFET中的二维材料表面无悬挂键，但材料的边界仍存在悬挂键，该悬挂键会增加二维材料异质结TFET的泄漏电流的问题，本申请提出一种通过将二维材料转移至块体材料形成异质结或将两种二维材料叠放形成异质结，异质结结区(即两材料的交叠区域)处的材料边缘上生长氧化层，将边缘处隔离开，增加边缘处载流子的隧穿距离，以降低隧穿泄漏电流的方案。下面对本申请提供的异质结遂穿场效应晶体管的结构和制备方法进行详细说明。
本方案中的异质结TFET的异质结区由2D材料和2D材料或2D材料和3D材料构成。对于2D-3D型异质结TFET，其异质结材料组成为InAs-WSe2、SnSe2-Si、MoTe2-InAs等。对于2D-2D型异质结TFET，其异质结材料组成为WSe2-SnSe2、SnSe2-MoSe2、SnSe2-MoTe2等。
图1为本申请异质结遂穿场效应晶体管实施例一的结构示意图，如图1所示，本申请提供的一种异质结遂穿场效应晶体管的结构包括：
衬底、第一绝缘层、第一异质结材料层、源极、隔离层、第二异质结材料层、漏极、栅介质层和栅极；
其中，第一绝缘层覆盖在所述衬底的上表面，所述第一异质结材料层覆盖在所述第一绝缘层的上表面上用于设置源极的一端，所述源极设置在所述第一异质结材料层的一端，所述第一异质结材料层另一端周围设置有第二绝缘层；所述隔离层设置在所述异质结层上，所述隔离层覆盖在所述源极的内侧；所述第二异质结材料层覆盖在所述第一异质结材料层的另一端、第二绝缘层以及所述第二绝缘层上，与所述第一异质结材料层形成异质结，所述漏极设置在所述第二异质结层上与所述源极相对的另一端；栅介质层，所述栅介质层覆盖在所述第二异质结材料层上位于源极和漏极之间的位置；栅极，所述栅极设置在所述栅介质层上。
图3a为本申请异质结遂穿场效应晶体管一实例的结构示意图，如图3a所示，在该结构的具体实现中，绝缘层可采用氧化物材料实现，即第一绝缘层和第二绝缘层均可以为氧化物绝缘层。
第一异质结材料层和第二异质结材料层构成该TFET的异质结，至少包括以下几种实现方案：
所述第一异质结材料层的材料为二硒化锡SnSe2，所述第二异质结材料层的材料为二硒化钨WSe2(如图3a所示)；或者，所述第一异质结材料层的材料为SnSe2，所述第二异质结材料层的材料为硒化钼MoSe2；或者，所述第一异质结材料层的材料为SnSe2，所述第二异质结材料层的材料为碲化钼MoTe2。还可以是其他的异质结区材料，对此本方案不做限制。
可选的，在一种具体实现中，该第一绝缘层的材料可为氧化硅SiO2；所述第二绝缘层的材料可为氧化钇Y2O3或者氧化铝Al2O3等绝缘材料。
在该方案中，该具有隧穿结区，源极、漏极和栅极的TFET器件。隧穿结区由两种二维材料组成，其中一种材料位于另一材料的上方，两种材料交叠区的边缘处有氧化物位于两种材料间。源极和漏极分别与两种2D材料形成接触，栅介质位于结区二维材料之上，栅金属位于栅介质上方，源极金属与另一种2D材料有绝缘材料进行电隔离。
本实施例提供的异质结遂穿场效应晶体管，采用高质量的氧化物作为第二绝缘层对二维材料的边界进行隔离，有效减小边缘态导致的泄露电流，同时采用局域栅结构以及原子级薄的二维材料做沟道，可增强栅控，使得该异质结遂穿场效应晶体管的SS值更小，通过这种异质结结构可使遂穿势垒宽度窄，同时，二维材料隧穿结区的边缘处生长有薄层氧化层，将两二维材料隔离开，以增加边缘态的隧穿距离。
图2为本申请异质结遂穿场效应晶体管实施例二的结构示意图，如图2所示，本实施例提供的异质结遂穿场效应晶体管包括：
衬底、源极、第一绝缘层、异质结材料层、漏极、栅介质层和栅极。
其中，源极设置在所述衬底上表面的一端；第一绝缘层嵌入设置在所述衬底上用于设置漏极的位置，所述第一异质结材料层覆盖在部分所述第一绝缘层和未设置所述源极的部分所述衬底的上表面，所述异质结材料层所述第一绝缘层的另一端周围设置有第二绝缘层，所述漏极设置在所述第一绝缘层上，且所述漏极与所述异质结材料层的外侧接触，所述栅介质层位于源极和漏极之间的位置，且所述栅介质层覆盖在所述衬底、所述第二绝缘层、和所述异质结材料层上，所述栅极设置在所述栅介质层上。
该方案的一种具体实现中，衬底为n型掺杂的基底。
本方案中，通过第二绝缘层进行隔离，显著减小边缘态导致的泄露电流。
图3b为本申请异质结遂穿场效应晶体管另一实例的结构示意图；如图3b所示，该方案的一种具体实现中，衬底为n型掺杂的InAs基底，所述异质结材料层为二硒化钨WSe2层。
所述第一绝缘层和所述第二绝缘层均可通过氧化物实现，即第一绝缘层和第二绝缘层均可为绝缘的氧化物层。可选的，所述第二绝缘层的材料为氧化钇Y2O3。
本实施例提供的异质结遂穿场效应晶体管，采用高质量的氧化物作为第二绝缘层对二维材料的边界进行隔离，有效减小边缘态导致的泄露电流，同时采用局域栅结构以及原子级薄的二维材料做沟道，可增强栅控，使得该异质结遂穿场效应晶体管的SS值更小，通过这种异质结结构可使遂穿势垒宽度窄，避免了因晶格不匹配导致的界面缺陷，同时采用线隧穿结构，增加隧穿面积，采用低势垒的stagger-gap型异质结，增加隧穿几率，提高隧穿电流。
图4为本申请异质结遂穿场效应晶体管的制备方法实施例一的流程图，如图4所示，本实施例提供的上述图1所示的异质结遂穿场效应晶体管的制备方法，具体包括以下步骤：
S101：提供覆盖有第一绝缘层的衬底，并通过光学曝光在所述衬底上定义与第一异质结材料接触的源极区域。
S102：在所述有源区域上通过蒸镀金属制作源极。
在上述步骤中，为制备该场效应晶体管，需要提供一覆盖有绝缘层的衬底作为目标基底，该第一绝缘层可通过氧化物实现，例如氧化硅等。为了在实现异质结，需要采用二维材料在该衬底上形成第一异质结材料层，并将该第一异质结材料层刻蚀成为条带状，并通过光学曝光在该第一异质结材料层上定义源极区域。
确定了该器件的源极区域之后，在该源极区域内蒸镀源极金属(可以是Cr/Pt)，形成该异质结遂穿场效应晶体管的源极。
S103：通过曝光显影定义第一异质结材料层的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层。
在本步骤中，将光刻胶涂布在第一异质结材料层上，进行曝光显影将该第一异质结材料层的边缘区域定义出来，本在该第一异质结材料层的边缘区域蒸镀高质量的金属，将蒸镀后的样品进行氧化形成该第二绝缘层，在本方案中，第二绝缘层与源极不接触。
S104：通过光学曝光定义隔离层形态，在所述源极内侧蒸镀氧化物形成隔离层。
在本步骤中，同样的通过光学曝光定义隔离层的位置和形态，并在对应的位置蒸镀厚氧化物形成隔离层，该隔离层贴付在源极内侧，并位于源极和第二绝缘层的之间的位置，与第二绝缘层不接触。最后将光刻胶除去。
S105：将第二异质结材料转移至第一异质结材料层，通过光学曝光定义形态并进行刻蚀形成第二异质结材料层，与所述第一异质结材料层形成异质结。
在本步骤中，在第一异质结材料层、第二绝缘层和周围的第一绝缘层上转移第二异质结材料，并通过光学曝光定义该第二异质结材料的形态，将曝光区域的第二异质结材料刻蚀掉，并去除光刻胶，得到该第二异质结材料层，该第二异质结材料层与源极不接触。
在该方案的具体实现中，第一异质结材料层和第二异质结材料层的实现至少包括以下几种方案：
第一种实现方案：所述第一异质结材料层的材料为二硒化锡SnSe2，所述第二异质结材料层的材料为二硒化钨WSe2。
第二种实现方案：所述第一异质结材料层的材料为SnSe2，所述第二异质结材料层的材料为硒化钼MoSe2。
第三种实现方案：所述第一异质结材料层的材料为SnSe2，所述第二异质结材料层的材料为碲化钼MoTe2。
S106：在所述第二异质结材料层上，通过光刻定义漏极区域，并蒸镀金属形成漏极。
在本步骤中，在第二异质结材料层上定义漏极区域，并蒸镀可作为漏极的金属，形成与第二异质结材料层接触的漏极。
S107：在所述第二异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极。
在上述步骤得到的样品的基础上，采用光刻定义栅极区域，并在该栅极区域上沉积生长高K栅介质氧化物，形成栅介质层，并在栅介质层上蒸镀栅极金属形成栅极。
在上述过程的基础上，以衬底为硅Si、SnSe2-WSe2异质结、第一绝缘层为SiO2、第二绝缘层为氧化钇Y2O3为例，对本实施例提供的制备方案进行详细说明。图5a-5g为本申请异质结遂穿场效应晶体管的制备方法一实例的过程结构示意图。如图5a-5g所示，该异质结遂穿场效应晶体管的制备方法具体的实现步骤为：
步骤1：提供具有SnSe2的目标基底(如生长有二氧化硅(第一绝缘层)的硅衬底)，将异质结材料二硒化锡SnSe2刻蚀成条带如图图5a所示结构。光学曝光定义与SnSe2接触的源极区域，然后蒸镀金属(例如Cr/Pt＝2/60nm)，使用lift off工艺得到如图5b所示结构(截面图)。
步骤2：通过曝光显影定义SnSe2层的边缘区域，在所述SnSe2层的边缘区域蒸镀金属钇，并进行氧化处理，形成Y2O3绝缘层(第二绝缘层)。
具体的，将光刻胶旋涂于步骤1中的样品上，对其进行曝光显影定义SnSe2边缘区域，蒸镀2-3nm金属钇，然后进行lift off工艺。使样品在180-200C(放到热板上或烘箱里)氧化约15min，形成Y2O3。如图5c所示。
步骤3：形成隔离层。光学曝光定义隔离层，蒸镀约100nm厚氧化物(例如氧化硅)，使用lift off工艺去除光刻胶，形成隔离层，如图5d所示。
步骤4：形成异质结。将WSe2转移至SnSe2层上，通过光学曝光定义WSe2的形态，采用反应离子刻蚀(Reactive Ion Etching，RIE)或者感应耦合等离子体刻蚀(InductivelyCouple Plasma Etch，ICP)进行干法刻蚀去除曝光区的WSe2，去除光刻胶，形成WSe2层，与所述SnSe2层形成异质结，得到如图5e所示的结构。
步骤5：在WSe2层上采用光刻定义漏极区域，在所述漏极区域上蒸镀金属Cr/Pt/Au或MoO3/Pt，形成与WSe2层相连接的漏极，制备漏极。
具体的，将光刻胶涂于经步骤4的样品上，采用光刻定义漏极区域，然后蒸镀金属Cr/Pt/Au(约2/60nm)或MoO3/Pt(约3/60nm)形成与WSe2相连接的漏极接触，使用lift off工艺去除光刻胶，得到如图5f所示样品。
步骤6：在WSe2层上采用光刻定义栅极区域，采用原子层沉积生长高k栅介质氧化铪、氧化铝或氧化锆，形成栅介质层，并在所述栅介质层上蒸镀栅极金属，形成栅极。
具体的，将光刻胶涂于经步骤5的样品上，采用光刻定义栅极区域，采用原子层沉积生长高k栅介质氧化铪(或氧化铝、氧化锆等高k材料)，蒸镀栅极金属(例如Ti/Au：5/50nm)，使用lift off工艺去除光刻胶得到如图5g所示的样品。在该方案中，应理解高k材料包括但不限于HfO2、Al2O3、ZrO2、Y2O3。
该原子层沉积可以是低温原子层沉积技术，也可以是其他方式的原子层沉积技术，对此本方案不做限制。
以上步骤所实现的结构亦可采用其它类似工艺来实现，相应的结构形态也会有些许不同，如栅介质与栅电极的形成可采用先生长栅介质和栅金属，然后用光刻胶做掩膜进行湿法刻蚀的方法获得；源漏和栅极的金属电极亦可采用其它金属或导电性良好的半导体材料；材料边缘区域的覆盖物亦可采用其它氧化物及采用其它工艺，比如采用原子层沉积生长氧化铝，然后再进行腐蚀获得类似的结构。
图6为本申请异质结遂穿场效应晶体管的制备方法实施例二的流程图，如图6所示，本实施例提供的上述图2所示的异质结遂穿场效应晶体管的制备方法，具体包括以下步骤：
S201：提供n型掺杂的衬底。
S202：通过RIE在所述衬底上刻蚀出一凹槽，在所述凹槽中生成氧化物隔离层，形成第一绝缘层。
在上述步骤中，在n型掺杂的衬底上采用光刻定义氧化物隔离层，再利用RIE在所述衬底上刻蚀一凹槽，采用蒸镀或者原子层沉积(Atomic layer deposition，ALD)在凹槽中生成氧化物隔离层，形成所述第一绝缘层。该第一绝缘层可采用氧化物形成。
S203：通过曝光显影定义异质结材料层与所述衬底接触的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层。
在本步骤中，在异质结材料层之前，首先通过曝光显影定义异质结材料层在衬底上的边缘区域，然后在该边缘区域内蒸镀高质量的金属并进行氧化处理，形成第二绝缘层。
S204：将异质结材料转移至所述衬底上，并进行刻蚀形成异质结材料层。
在本步骤中，该异质结材料层涂布在第二绝缘层的范围内。
S205：在所述衬底上通过光刻定义源极区域，并在所述源极区域上通过蒸镀金属制作源极。
在本步骤中，在所述衬底的一段采用光刻定义源极区域，在所述源极区域蒸镀源极金属Ti/Pt/Au形成源极。源极位于衬底上，且与第二绝缘层和异质结材料层不接触。
S206：在所述第一绝缘层生采用光刻定义漏极区域，并在所述漏极区域蒸镀金属形成漏极。
在本步骤中，在第一绝缘层上采用光刻定义漏极区域，在所述漏极区域上蒸镀可作为漏极的金属，例如：Cr/Pt/Au或MoO3/Pt，形成与异质结材料层相连接的漏极，漏极与第二绝缘层不接触。
S207：在所述衬底、所述第二绝缘层和所述异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极。
在异质结材料层和第二绝缘层上采用光刻定义栅极区域，采用原子层沉积生长高k栅介质氧化铪、氧化铝或氧化锆，形成栅介质层，并在所述栅介质层上蒸镀栅极金属，形成栅极。
在上述过程的基础上，以衬底为InAs、WSe2异质结、第二绝缘层为氧化钇Y2O3为例，对本实施例提供的制备方案进行详细说明。图7a-7i为本申请异质结遂穿场效应晶体管的制备方法另一实例的过程结构示意图。如图7a-7i所示，该异质结遂穿场效应晶体管的制备方法具体的实现步骤为：
步骤1：形成隔离层。提供n型掺杂的InAs基底，将光刻胶涂于InAs样品上，采用光刻定义Oxide隔离层，然后利用RIE在InAs基底上刻蚀一凹槽(如图7a)。采用蒸镀或原子层沉积(Atomic layer deposition，ALD)生长氧化物隔离层，隔离层可以为氧化硅、氧化铝等绝缘材料，使用lift off工艺去除光刻胶。接着采用CMP工艺将表面磨平，得到如图7b的结构。
步骤2：将光刻胶旋涂于步骤1中的样品上，对其进行曝光显影定义WSe2与基底接触的边缘区域，蒸镀2-3nm金属钇，然后进行lift off工艺。使样品在180-200C(放到热板上或烘箱里)氧化约15min。如图7c(左：截面图；右：俯视图)所示。
步骤3：转移二维材料层。将基底放在35％HF∶35％HCl＝1∶1中约2分钟去除InAs基底氧化层，将化学气相沉积(Chemical Vapor Deposition，CVD)生长的WSe2转移至InAs基底上。得到如图7d(左：截面图；右：俯视图)所示结构。
步骤4：将光刻胶旋涂于步骤3中的样品上，对其进行曝光显影，以光刻胶做掩膜，利用干法刻蚀去除暴露的WSe2，将WSe2图案化，去除光刻胶掩膜。如图7e(左：截面图；右：俯视图)所示。
步骤5：形成源极。将光刻胶涂于经步骤4的样品上，采用光刻定义源极区域，然后蒸镀金属Ti/Pt/Au(约5/20/30nm)形成源极(与InAs接触的电极)接触，使用lift off工艺去除光刻胶。如图7f(左：截面图；右：俯视图)。
步骤6：形成漏极。将光刻胶涂于经步骤5的样品上，采用光刻定义漏极区域，然后蒸镀金属Cr/Pt/Au(约2/60nm)或MoO3/Pt(约3/60nm)形成漏极(与WSe2接触的电极)接触，使用lift off工艺去除光刻胶。如图7g(左：截面图；右：俯视图)。
步骤7：形成高k栅介质。将光刻胶涂于经步骤6的样品上，采用光刻定义栅极区域。采用原子层沉积生长高k栅介质氧化铪(或氧化铝、氧化锆等高k材料)(如图图7h)(左：截面图；右：俯视图)，蒸镀栅极金属(例如Ti/Au：5/50nm)，使用lift off工艺去除光刻胶得到如图7i(左：截面图；右：俯视图)所示的样品。
与上述实施例一类似，该制备方案中的步骤所实现的结构亦可采用其它类似工艺来实现，如栅介质与栅电极的形成可采用先生长栅介质和栅金属，然后用光刻胶做掩膜进行湿法刻蚀的方法获得。
本申请中提到的基于二维材料的异质结TFET也适用于厚度减薄(纳米尺度)的块体材料形成的异质结TFET。
上述实施例提供的异质结遂穿场效应晶体管的制备方法，在制备过程中采用高质量的氧化物例如Y2O3做隔离，显著减小边缘态导致的泄漏电流，并采用局域栅结构增强栅控，更易实现小于60mV/dec的SS，采用原子级薄的二维材料做沟道，能进一步增强栅控。利用二维材料形成异质结，避免了因晶格不匹配导致的界面缺陷；采用线隧穿结构，增加隧穿面积。采用低势垒的stagger-gap型异质结，增加隧穿几率，提高隧穿电流，同时使得隧穿势垒宽度窄。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制。
Claims (20)
1.一种异质结遂穿场效应晶体管，其特征在于，包括：
衬底；
第一绝缘层；所述第一绝缘层覆盖在所述衬底的上表面；
第一异质结材料层，所述第一异质结材料层覆盖在所述第一绝缘层的上表面上用于设置源极的一端；
源极，所述源极设置在所述第一异质结材料层的一端，所述第一异质结材料层另一端周围设置有第二绝缘层，其中，所述第二绝缘层位于所述第一异质结材料层的边缘区域，所述第二绝缘层与源极不接触；
隔离层，所述隔离层设置在所述第一异质结材料层上，所述隔离层覆盖在所述源极的内侧；
第二异质结材料层，所述第二异质结材料层覆盖在所述第一异质结材料层的另一端、第二绝缘层以及所述第一绝缘层上，与所述第一异质结材料层形成异质结；
漏极，所述漏极设置在所述第二异质结材料层上与所述源极相对的另一端；
栅介质层，所述栅介质层覆盖在所述第二异质结材料层上位于源极和漏极之间的位置；
栅极，所述栅极设置在所述栅介质层上；
其中，所述第一异质结材料层和第二异质结材料层是二维材料。
2.根据权利要求1所述的异质结遂穿场效应晶体管，其特征在于，所述第一异质结材料层的材料为二硒化锡SnSe2，所述第二异质结材料层的材料为二硒化钨WSe2；或者，
所述第一异质结材料层的材料为SnSe2，所述第二异质结材料层的材料为硒化钼MoSe2；或者，
所述第一异质结材料层的材料为SnSe2，所述第二异质结材料层的材料为碲化钼MoTe2。
3.根据权利要求1或2所述的异质结遂穿场效应晶体管，其特征在于，所述第一绝缘层和所述第二绝缘层均为氧化物绝缘层。
4.根据权利要求3所述的异质结遂穿场效应晶体管，其特征在于，所述第一绝缘层的材料为氧化硅SiO2；所述第二绝缘层的材料为氧化钇Y2O3或者氧化铝Al2O3。
5.一种异质结遂穿场效应晶体管，其特征在于，包括：
衬底；
源极，所述源极设置在所述衬底上表面的一端；
第一绝缘层；所述第一绝缘层嵌入设置在所述衬底上用于设置漏极的位置；
异质结材料层，所述异质结材料层覆盖在部分所述第一绝缘层和未设置所述源极的部分所述衬底的上表面，所述异质结材料层的与所述第一绝缘层相对的另一端周围设置有第二绝缘层，其中，所述第二绝缘层位于所述异质结材料层与所述衬底接触的边缘区域，所述第二绝缘层与源极不接触；
漏极，所述漏极设置在所述第一绝缘层上，且所述漏极与所述异质结材料层的外侧接触；
栅介质层，所述栅介质层位于源极和漏极之间的位置，且所述栅介质层覆盖在所述衬底、所述第二绝缘层、和所述异质结材料层上；
栅极，所述栅极设置在所述栅介质层上；
其中，所述异质结材料层是二维材料。
6.根据权利要求5所述的异质结遂穿场效应晶体管，其特征在于，所述异质结材料层为二硒化钨WSe2层。
7.根据权利要求5或6所述的异质结遂穿场效应晶体管，其特征在于，所述第一绝缘层和所述第二绝缘层均为氧化物绝缘层。
8.根据权利要求7所述的异质结遂穿场效应晶体管，其特征在于，所述第二绝缘层的材料为氧化钇Y2O3。
9.一种异质结遂穿场效应晶体管的制备方法，其特征在于，包括：
提供覆盖有第一绝缘层的衬底，在第一绝缘层上形成第一异质结材料层，并通过光学曝光在所述衬底上定义与第一异质结材料层接触的源极区域；
在所述源极区域上通过蒸镀金属制作源极；
通过曝光显影定义第一异质结材料层的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层，其中，所述第二绝缘层与源极不接触；
通过光学曝光定义隔离层形态，在所述源极内侧蒸镀氧化物形成隔离层；
将第二异质结材料转移至第一异质结材料层，通过光学曝光定义形态并进行刻蚀形成第二异质结材料层，与所述第一异质结材料层形成异质结；
在所述第二异质结材料层上，通过光刻定义漏极区域，并蒸镀金属形成漏极；
在所述第二异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极；
其中，所述第一异质结材料层和第二异质结材料层是二维材料。
10.根据权利要求9所述的方法，其特征在于，当所述第一异质结材料层为SnSe2层，第二绝缘层为氧化钇Y2O3，则所述通过曝光显影定义第一异质结材料层的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层，包括：
通过曝光显影定义SnSe2层的边缘区域，在所述SnSe2层的边缘区域蒸镀金属钇，并进行氧化处理，形成Y2O3绝缘层。
11.根据权利要求10所述的方法，其特征在于，所述第二异质结材料层为WSe2层，所述将第二异质结材料转移至第一异质结材料层，通过光学曝光定义形态并进行刻蚀形成第二异质结材料层，与所述第一异质结材料层形成异质结，包括：
将WSe2转移至SnSe2层上，通过光学曝光定义WSe2的形态，采用反应离子刻蚀RIE或者感应耦合等离子体刻蚀ICP进行干法刻蚀去除曝光区的WSe2，去除光刻胶，形成WSe2层，与所述SnSe2层形成异质结。
12.根据权利要求11所述的方法，其特征在于，在所述第二异质结材料层上，通过光刻定义漏极区域，并蒸镀金属形成漏极，包括：
在WSe2层上采用光刻定义漏极区域，在所述漏极区域上蒸镀金属Cr/Pt/Au或MoO3/Pt，形成与WSe2层相连接的漏极。
13.根据权利要求12所述的方法，其特征在于，在所述第二异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极，包括：
在WSe2层上采用光刻定义栅极区域，采用原子层沉积生长高k栅介质氧化铪、氧化铝或氧化锆，形成栅介质层，并在所述栅介质层上蒸镀栅极金属，形成栅极。
14.一种异质结遂穿场效应晶体管的制备方法，其特征在于，包括：
提供n型掺杂的衬底；
通过反应离子刻蚀RIE在所述衬底上刻蚀出一凹槽，在所述凹槽中生成氧化物隔离层，形成第一绝缘层；
通过曝光显影定义异质结材料层与所述衬底接触的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层，其中，所述第二绝缘层与源极不接触；
将异质结材料转移至所述衬底上，并进行刻蚀形成异质结材料层；
在所述衬底上通过光刻定义源极区域，并在所述源极区域上通过蒸镀金属制作源极；
在所述第一绝缘层上采用光刻定义漏极区域，并在所述漏极区域蒸镀金属形成漏极；
在所述衬底、所述第二绝缘层和所述异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极；
其中，所述异质结材料层是二维材料。
15.根据权利要求14所述的方法，其特征在于，所述通过反应离子刻蚀RIE在所述衬底上刻蚀出一凹槽，在所述凹槽中生成氧化物隔离层，形成第一绝缘层，包括：
在所述衬底上采用光刻定义氧化物隔离层，再利用反应离子刻蚀RIE在所述衬底上刻蚀一凹槽，采用蒸镀或者原子层沉积ALD在所述凹槽中生成氧化物隔离层，形成所述第一绝缘层。
16.根据权利要求14或15所述的方法，其特征在于，所述异质结材料层为二硒化钨WSe2层，所述第二绝缘层的材料为氧化钇Y2O3，则通过曝光显影定义异质结材料层与所述衬底接触的边缘区域，并在所述边缘区域蒸镀金属进行氧化，形成第二绝缘层，包括：
在所述衬底上采用曝光显影定义WSe2与衬底接触的边缘区域，蒸镀金属钇并进行氧化，形成Y2O3层。
17.根据权利要求16所述的方法，其特征在于，所述将异质结材料转移至所述衬底上，并进行刻蚀形成异质结材料层，包括：
将化学气相沉积CVD生长的WSe2转移至所述衬底上，并利用干法刻蚀去除暴露的WSe2，形成WSe2层。
18.根据权利要求17所述的方法，其特征在于，所述在所述衬底上通过光刻定义源极区域，并在所述源极区域上通过蒸镀金属制作源极，包括：
在所述衬底的一段采用光刻定义源极区域，在所述源极区域蒸镀金属Ti/Pt/Au形成源极。
19.根据权利要求18所述的方法，其特征在于，所述在所述第一绝缘层上采用光刻定义漏极区域，并在所述漏极区域蒸镀金属形成漏极，包括：
在第一绝缘层上采用光刻定义漏极区域，在所述漏极区域上蒸镀金属Cr/Pt/Au或MoO3/Pt，形成与WSe2层相连接的漏极。
20.根据权利要求19所述的方法，其特征在于，所述在所述衬底、所述第二绝缘层和所述异质结材料层上，通过光刻定义栅极区域，并采用原子层沉积方式形成栅介质层，并在所述栅介质层上设置栅极，包括：
在WSe2层和Y2O3层上采用光刻定义栅极区域，采用原子层沉积生长高k栅介质氧化铪、氧化铝或氧化锆，形成栅介质层，并在所述栅介质层上蒸镀栅极金属，形成栅极。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2017/098047 WO2019033393A1 (zh) | 2017-08-18 | 2017-08-18 | 异质结遂穿场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109690786A CN109690786A (zh) | 2019-04-26 |
| CN109690786B true CN109690786B (zh) | 2021-05-18 |
Family
ID=65362073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780005921.9A Active CN109690786B (zh) | 2017-08-18 | 2017-08-18 | 异质结遂穿场效应晶体管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109690786B (zh) |
| WO (1) | WO2019033393A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110649092A (zh) * | 2019-09-18 | 2020-01-03 | 西北工业大学 | 二维材料异质结背栅负电容隧穿晶体管及制备方法 |
| CN112201751A (zh) * | 2020-01-17 | 2021-01-08 | 天津大学 | 一种基于有机二维分子晶体的p-n异质结及其制备方法和在半波整流电路中的应用 |
| CN112186036B (zh) * | 2020-08-24 | 2021-09-03 | 西安交通大学 | 一种二维异质结隧穿场效应管免疫传感器及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715259A (zh) * | 2012-10-09 | 2014-04-09 | 三星电子株式会社 | 包括石墨烯沟道的隧穿场效应晶体管 |
| CN104979385A (zh) * | 2014-04-04 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 隧道场效应晶体管及其制作方法 |
| US9269775B2 (en) * | 2013-07-15 | 2016-02-23 | Samsung Electronics Co., Ltd. | Tunneling devices and methods of manufacturing the same |
| CN106098768A (zh) * | 2015-04-30 | 2016-11-09 | 台湾积体电路制造股份有限公司 | 交错型隧穿场效应晶体管 |
| CN106206710A (zh) * | 2016-07-15 | 2016-12-07 | 广东工业大学 | 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184955B (zh) * | 2011-04-07 | 2012-12-19 | 清华大学 | 互补隧道穿透场效应晶体管及其形成方法 |
| US9293591B2 (en) * | 2011-10-14 | 2016-03-22 | The Board Of Regents Of The University Of Texas System | Tunnel field effect transistor (TFET) with lateral oxidation |
| KR101868634B1 (ko) * | 2011-10-25 | 2018-06-19 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| CN105977311A (zh) * | 2016-07-13 | 2016-09-28 | 东南大学 | 用少层黑磷烯的不同堆垛结构的遂穿二极管及实现方法 |
-
2017
- 2017-08-18 CN CN201780005921.9A patent/CN109690786B/zh active Active
- 2017-08-18 WO PCT/CN2017/098047 patent/WO2019033393A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715259A (zh) * | 2012-10-09 | 2014-04-09 | 三星电子株式会社 | 包括石墨烯沟道的隧穿场效应晶体管 |
| US9269775B2 (en) * | 2013-07-15 | 2016-02-23 | Samsung Electronics Co., Ltd. | Tunneling devices and methods of manufacturing the same |
| CN104979385A (zh) * | 2014-04-04 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 隧道场效应晶体管及其制作方法 |
| CN106098768A (zh) * | 2015-04-30 | 2016-11-09 | 台湾积体电路制造股份有限公司 | 交错型隧穿场效应晶体管 |
| CN106206710A (zh) * | 2016-07-15 | 2016-12-07 | 广东工业大学 | 一种二维材料异质结场效应晶体管、其制备方法和晶体管阵列器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109690786A (zh) | 2019-04-26 |
| WO2019033393A1 (zh) | 2019-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109690786B (zh) | 异质结遂穿场效应晶体管及其制备方法 | |
| KR20130140002A (ko) | 안정성이 향상된 금속산화물 ｔｆｔ | |
| CN106328535B (zh) | 鳍式场效应晶体管及其形成方法 | |
| WO2017008331A1 (zh) | Tft基板结构及其制作方法 | |
| CN109196651B (zh) | 场效应晶体管结构及其制作方法 | |
| TWI421947B (zh) | 氮化鎵電晶體的製作方法 | |
| CN107919396B (zh) | 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法 | |
| CN113644110A (zh) | 晶体管及其制备方法 | |
| CN105895704A (zh) | 一种石墨烯场效应晶体管及其制造方法 | |
| CN107644906B (zh) | 一种黑磷场效应晶体管及其制造方法 | |
| CN106158650A (zh) | 晶体管及其形成方法 | |
| CN111435678B (zh) | 环栅晶体管的制备方法 | |
| CN111180316A (zh) | 一种碳化硅厚底氧化层沟槽mos制备方法 | |
| CN107342320B (zh) | 无结型隧穿场效应晶体管及制备方法 | |
| WO2017190511A1 (zh) | 场发射器件及其制作方法 | |
| CN114068703B (zh) | 晶体管及制备方法 | |
| CN113838930A (zh) | 具有混合栅电极结构的氮化镓常关型器件及其制备方法 | |
| CN111489963B (zh) | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 | |
| CN110491940B (zh) | 一种基于共振隧穿的纳米线晶体管及其制备方法 | |
| TWI565007B (zh) | 高壓無接面場效應元件及其形成方法 | |
| CN109155333B (zh) | 一种隧穿晶体管及其制备方法 | |
| CN106981422B (zh) | 一种垂直tfet及其制造方法 | |
| CN110088912B (zh) | 隧穿场效应晶体管及其制造方法 | |
| TWI599038B (zh) | 垂直電晶體及其製備方法 | |
| CN220172135U (zh) | 过渡金属硫化物垂直场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |