CN111403419B - 包括不同类型的薄膜晶体管的显示装置及其制造方法 - Google Patents

包括不同类型的薄膜晶体管的显示装置及其制造方法 Download PDF

Info

Publication number
CN111403419B
CN111403419B CN201911298200.9A CN201911298200A CN111403419B CN 111403419 B CN111403419 B CN 111403419B CN 201911298200 A CN201911298200 A CN 201911298200A CN 111403419 B CN111403419 B CN 111403419B
Authority
CN
China
Prior art keywords
layer
electrode
active layer
thin film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911298200.9A
Other languages
English (en)
Other versions
CN111403419A (zh
Inventor
张宰满
朴世熙
金大焕
尹弼相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111403419A publication Critical patent/CN111403419A/zh
Application granted granted Critical
Publication of CN111403419B publication Critical patent/CN111403419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

包括不同类型的薄膜晶体管的显示装置及其制造方法。一种显示装置包括基板、基板上的像素驱动电路和与像素驱动电路连接的显示单元，其中，像素驱动电路包括第一薄膜晶体管和第二薄膜晶体管，其中，第一薄膜晶体管包括：基板上的第一栅极；与第一栅极间隔开并与第一栅极的至少一部分交叠的第一有源层；与第一有源层连接的第一源极；以及与第一源极间隔开并与第一有源层连接的第一漏极，并且第二薄膜晶体管包括：基板上的第二有源层；以及与第二有源层间隔开并与第二有源层的至少一部分部分交叠的第二栅极，其中，第一栅极设置在基板和第一有源层之间，第二有源层设置在基板和第二栅极之间，并且第一栅极和第二栅极相对于第二有源层设置在相反的侧。

Description

包括不同类型的薄膜晶体管的显示装置及其制造方法
技术领域
本公开涉及显示装置，更具体地，涉及包括不同类型的薄膜晶体管的显示装置及其制造方法。虽然本公开适合于广泛的应用，但是其特别适合于当需要在显示装置中布置多个薄膜晶体管时确保足够的电容器区域，以及制造该显示装置的方法。
背景技术
可以在玻璃基板或塑料基板上制造薄膜晶体管，因此薄膜晶体管已广泛用作显示设备中(诸如液晶显示设备或有机发光设备)的开关设备或驱动设备。
取决于用于有源层的材料，薄膜晶体管可以大致分为具有非晶硅的有源层的非晶硅薄膜晶体管、具有多晶硅的有源层的多晶硅薄膜晶体管以及具有氧化物半导体有源层的氧化物半导体薄膜晶体管。
非晶硅可以在短时间内沉积作为有源层，因此非晶硅薄膜晶体管(即，a-Si TFT)具有制造时间短和制造成本低的优点。此外，非晶硅薄膜晶体管具有由于低迁移率导致的低电流驱动效率和阈值电压发生变化的缺点。因此，难以将非晶硅薄膜晶体管用于有源矩阵有机发光设备(AMOLED)。
多晶硅薄膜晶体管(poly-Si TFT)可以通过沉积非晶硅并且使沉积的非晶硅结晶来获得。多晶硅薄膜晶体管具有高电子迁移率和良好稳定性、实现薄型和高分辨率以及高功率效率等优点。多晶硅薄膜晶体管可包括低温多晶硅(LTPS)薄膜晶体管或多晶硅薄膜晶体管。然而，制造多晶硅薄膜晶体管的工艺不可避免地需要使非晶硅结晶的步骤。结果，由于制造步骤的数目增加，导致制造成本会增加。此外，多晶硅薄膜晶体管具有在高温下结晶的缺点。因此，难以将多晶硅薄膜晶体管应用于大尺寸显示装置。
氧化物半导体薄膜晶体管(氧化物半导体TFT)具有高迁移率并且根据氧含量具有大的电阻变化，其优点在于可以容易地获得所需的性能。此外，在相对低的温度下形成氧化物的有源层以用于制造氧化物半导体薄膜晶体管的工艺，因此能够降低制造成本。此外，由于氧化物的性质，氧化物半导体是透明的，有助于实现透明显示装置。然而，与多晶硅薄膜晶体管相比，氧化物半导体薄膜晶体管具有相对低的稳定性和电子迁移率。
近来，随着显示设备中高质量和高分辨率的进步，薄膜晶体管以高密度集成在显示装置中。结果，在有限的区域中布置了大量的薄膜晶体管，并且形成了大量的接触孔，从而难以确保足够的电容器区域。因此，需要一种用于确保包括大量薄膜晶体管的显示装置中的电容器区域的方法。
发明内容
考虑到上述问题而提出了本公开，本公开的目的在于提供一种即使在布置了多个薄膜晶体管的情况下也有助于确保足够的电容器区域的显示装置及其制造方法。
此外，本公开提供了一种即使在布置了多个薄膜晶体管的情况下也通过减少用于薄膜晶体管的电连接的接触孔的数目而有助于确保足够的电容器区域的显示装置以及制造该显示装置的方法。
此外，本公开提供了一种制造有助于减少图案化工艺的数目的显示装置的方法以及通过该方法制造的显示装置。
根据本公开的一个方面，可以通过提供一种显示装置来实现上述和其他方面，该显示装置包括：基板；像素驱动电路，其位于基板上；以及显示单元，其与像素驱动电路连接，其中，像素驱动电路包括第一薄膜晶体管和第二薄膜晶体管，其中，第一薄膜晶体管包括：第一栅极，其位于基板上，第一有源层，其被构造为与第一栅极间隔开并且与第一栅极的至少一部分交叠，第一源极，其与第一有源层连接；以及第一漏极，其被构造为与第一源极间隔开并且与第一有源层连接，并且其中，第二薄膜晶体管包括：第二有源层，其位于基板上方，以及第二栅极，其被构造为与第二有源层间隔开并且与第二有源层的至少一部分部分交叠，第一栅极设置在基板和第一有源层之间，并且第二有源层设置在基板和第二栅极之间。
相对于第二有源层，第一栅极和第二栅极设置在相反的层。
第二有源层设置在与第一源极和第一漏极相同的层上。
显示装置还包括位于第一有源层上的第一层间绝缘层，其中，第一源极和第一漏极设置在第一层间绝缘层上并且穿过接触孔与第一有源层连接。
显示装置还包括位于第一有源层上的蚀刻阻挡层。
蚀刻阻挡层设置在与第一层间绝缘层相同的层上。
蚀刻阻挡层由与第一层间绝缘层的材料相同的材料形成。
第二有源层设置在第一层间绝缘层上。
第二有源层由氧化物半导体材料形成，并且第一源极和第一漏极由与第二有源层的氧化物半导体材料相同的氧化物半导体材料形成。
第一有源层和第二有源层中的至少一个包括第一氧化物半导体层以及位于该第一氧化物半导体层上的第二氧化物半导体层。
显示装置还包括数据线和驱动电压线，其中，数据线和驱动电压线设置在与第一栅极相同的层上。
显示装置还包括：第二层间绝缘层，其位于第一源极和第一漏极上；以及平坦化层，其位于第二层间绝缘层上，其中，显示单元设置在平坦化层上。
显示单元包括位于平坦化层上的第一电极，其中，第一电极穿过设置在第二绝缘层和平坦化层中的接触孔与第一源极和第一漏极中的任何一个连接。
显示装置还包括与第一薄膜晶体管连接的存储电容器，其中，存储电容器包括：第一电容器电极，其与第一源极形成为一体；以及第二电容器电极，其与第一栅极形成为一体。
存储电容器还包括第三电容器电极，第三电容器电极被构造为与第一电容器电极间隔开并且设置在第二层间绝缘层上。
第一薄膜晶体管可用作驱动显示单元的驱动晶体管。第二薄膜晶体管可用作开关晶体管。
根据本公开的另一方面，提供了一种制造显示装置的方法，该方法包括以下步骤：在基板上依次沉积第一导电材料层、第一绝缘材料层和第一有源材料层；通过选择性蚀刻工艺来从第一导电材料层形成第一栅极，从第一绝缘材料层形成第一栅极绝缘膜，并且从第一有源材料层形成第一有源层；在第一有源层上形成第一层间绝缘层；在第一层间绝缘层上形成包括多个图案的第二有源材料层；在第二有源材料层的至少一部分上形成第二栅极绝缘膜和第二栅极；以及使不与第二栅极交叠的区域中的第二有源材料层导电化。
根据本发明的又一方面，提供了一种用于显示装置的像素驱动电路，该像素驱动电路包括：第一栅极，其位于基板上；第一有源层，其与第一栅极间隔开并且与第一栅极的至少一部分交叠；第一源极，其与第一有源层连接；第一漏极，其与第一源极间隔开并且与第一有源层连接；第二有源层，其位于基板上方；第二栅极，其与第二有源层间隔开并且与第二有源层的至少一部分交叠，其中，第一栅极、第一有源层和第一源极/漏极构成像素驱动电路的驱动晶体管，并且第二栅极、第二有源层和第二源极/漏极构成像素驱动电路的开关晶体管，并且其中，第一栅极设置在基板和第一有源层之间，第二有源层设置在基板和第二栅极之间，并且相对于第二有源层，第一栅极和第二栅极设置在相反的侧。
第一源极和第一漏极在导电化处理中形成为彼此间隔开并且与第一有源层连接。
蚀刻阻挡层设置在第一源极和第一漏极之间。
蚀刻阻挡层由与第一层间绝缘层的材料相同的材料形成。
彼此交叠的第一源极的一部分和第一栅极的一部分形成存储电容器。
该方法还包括以下步骤：在第一源极上形成第二层间绝缘层；以及在第二层间绝缘层上形成与第一源极的至少一部分交叠的第三电容器电极。
根据本公开的一个方面，在显示装置中底栅型薄膜晶体管与顶栅型薄膜晶体管一起使用，使得能够充分地确保显示装置中的电容器区域。
根据本公开的另一方面，在显示装置中底栅型薄膜晶体管与顶栅型薄膜晶体管一起使用，使得能够减少用于薄膜晶体管的电连接的接触孔的数目。结果，能够充分地确保显示装置中的电容器区域。
根据本发明的另一方面，在显示装置中底栅型薄膜晶体管与顶栅型薄膜晶体管一起使用，使得减少了图案化工艺的数目，因此能够简化制造过程并且降低制造成本。
除了以上提及的本公开的效果之外，本领域技术人员将从本公开的描述中清楚地理解本公开的其他优点和特征。
附图说明
通过结合附图进行的以下详细描述，将更清楚地理解本公开的上述和其他方面、特征以及其他优点，其中：
图1是示出根据本公开的一个方面的显示装置的示意图；
图2是示出图1的显示装置中包括的像素单元的平面图；
图3是示出图1的任何一个像素的平面图；
图4是图3的像素的电路图；
图5是沿图3的I-I'的截面图；
图6A是示出根据现有技术的显示装置中的任何一个像素单元的平面图；
图6B是示出根据现有技术的显示装置中包括的存储电容器、驱动晶体管和开关晶体管的截面图；
图7是示出根据本公开的另一方面的显示装置的像素的截面图；
图8是示出根据本公开的另一方面的显示装置的像素的电路图；
图9A、图9B、图9C、图9D、图9E、图9F、图9G、图9H和图9I是示出制造根据本公开的一个方面的显示装置的方法的截面图；
图10A、图10B、图10C和图10D是示出制造根据本公开的一个方面的显示装置的方法的平面图；以及
图11是将制造根据本公开的一个方面的显示装置的过程与制造根据现有技术的显示装置的过程进行比较的图。
具体实施方式
通过参照附图所描述的以下方面，将阐明本公开的优点和特征及其实现方法。然而，本公开可以以不同的形式实施，并且不应该被解释为限于此处阐述的方面。相反，提供这些方面是为了使本公开彻底和完整，并且将本公开的范围完全地传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
用于描述本公开的方面的附图中公开的形状、尺寸、比率、角度和数目仅仅是示例，因此本公开不限于所示出的细节。相同的附图标记始终表示相同的元件。在以下描述中，当确定相关已知功能或构造的详细描述不必要地模糊了本公开的重点时，将省略该详细描述。
在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅”，否则也可以存在另一部件。除非另有说明，否则单数形式的术语可以包括复数形式。
在解释一个元件时，尽管没有明确的描述，但是该元件被解释为包括误差范围。
在描述位置关系时，例如，当位置顺序被描述为“在…上”、“在…上方”、“在…下方”、“在…之下”和“接近”时，可以包括其间没有接触的情况，除非使用“正好”或“直接”。如果提到第一元件在第二元件“上”，则并不意指第一元件实质上在图中位于第二元件上方。可以根据相关物体的取向来改变该物体的上部和下部。因此，第一元件位于第二元件“上”的情况包括在图中或实际构造中第一元件位于第二元件“下方”的情况以及第一元件位于第二元件“上方”的情况。
在描述时间关系时，例如，当时间顺序被描述为“在…之后”、“随后”、“紧接”和“在…之前”时，可以包括不连续的情况，除非使用“正好”或“直接”。
应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件。
术语“第一水平轴线方向”、“第二水平轴线方向”和“垂直轴线方向”不应仅基于其中各个方向彼此垂直的几何关系来解释，而且可以表示在本公开的组件能够在功能上操作的范围内具有更宽的方向性的方向。
应当理解，术语“至少一个”包括与任何一个项相关的所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”可以包括从第一元件、第二元件和第三元件中选择的两个或更多个的元件的所有组合以及第一元件、第二元件和第三元件中的每个元件。
本公开的各个方面的特征可以部分地或整体地彼此联接或组合，并且可以彼此不同地相互操作并且在技术上被驱动，如本领域技术人员可以充分理解的那样。本公开的方面可以彼此独立地实施，或者可以以相互依赖的关系一起实施。
在附图中，相同或相似的元件由相同的附图标记表示，即使它们在不同的附图中示出也是如此。
在本公开的方面中，为了便于解释，源极和漏极彼此区分开。然而，源极和漏极可互换使用。因此，源极可以是漏极，并且漏极可以是源极。此外，本公开的任一方面中的源极可以是本公开的另一方面中的漏极，并且本公开的任一方面中的漏极可以是本公开的另一方面中的源极。
在本公开的一个或更多个方面中，为了便于解释，源极区与源极区分，并且漏极区与漏极区分。然而，本公开的方面不限于该结构。例如，源极区可以是源极，并且漏极区可以是漏极。此外，源极区可以是漏极，并且漏极区可以是源极。
在下文中，将参照图1至图5详细地描述根据本公开的一个方面的显示装置100。
根据本公开的一个方面的显示装置100包括基板110、位于基板110上的像素驱动电路(PDC)以及与像素驱动电路(PDC)连接的显示单元710。像素驱动电路(PDC)包括薄膜晶体管(TR1，TR2)。
图1是示出根据本公开的一个方面的显示装置100的示意图。
如图1所示，根据本公开的一个方面的显示装置100包括基板110上的像素(P)、选通驱动器220、数据驱动器230以及控制器240。
在基板110上，存在选通线(GL)和数据线(DL)，并且像素(P)布置在选通线(GL)和数据线(DL)的交叉部分处。像素(P)包括显示单元710以及用于驱动显示单元710的像素驱动电路(PDC)。通过驱动像素(P)而显示图像。多个像素(P)可以构成一个像素单元(PG)。
控制器240控制选通驱动器220和数据驱动器230。
控制器240通过使用从外部***(未示出)提供的垂直/水平同步信号和时钟信号来输出用于控制选通驱动器220的选通控制信号(GCS)和用于控制数据驱动器230的数据控制信号(DCS)。此外，控制器240对从外部***提供的输入视频数据进行采样，然后重新对齐经采样的视频数据，并且将经重新对齐的数字视频数据(RGB)提供给数据驱动器230。
选通控制信号(GCS)包括选通起始脉冲(GSP)、选通移位时钟(GSC)、选通输出使能信号(GOE)、启动信号(Vst)以及选通时钟(GCLK)。此外，用于控制移位寄存器的控制信号可以被包括在选通控制信号(GCS)中。
数据控制信号(DCS)包括源极起始脉冲(SSP)、源极移位时钟信号(SSC)、源极输出使能信号(SOE)以及极性控制信号(POL)。
数据驱动器230向基板110上的数据线(DL)提供数据电压。具体地，数据驱动器230将从控制器240提供的视频数据(RGB)转换为模拟数据电压，并且将模拟数据电压提供到数据线(DL)。
选通驱动器220在1个帧周期中向选通线(GL)依次提供选通脉冲(GP)。这里，“1个帧”表示通过显示面板输出一个图像的时段。此外，选通驱动器220在1个帧的不提供选通脉冲(GP)的其余时段中向选通线(GL)提供用于关断开关装置的栅极关断信号。在下文中，选通脉冲(GP)和栅极关断信号(Goff)总称为扫描信号(SS)。
根据本公开的一个方面，选通驱动器220可以设置在基板110上。在基板110上直接设置选通驱动器220的结构可以称为板内栅极(GIP)结构。
图2是示出图1的显示装置100中包括的像素单元(PG)的平面图。
参照图1和图2，像素单元(PG)可包括三个像素(P)。包括在一个像素单元(PG)中的各个像素(P)可以分别发射红色光、绿色光或蓝色光。像素单元(PG)可以通过使用发射红色光、绿色光和蓝色光的像素(P)来呈现各种颜色。
图3是示出图1的任何一个像素(P)的平面图，图4是图3的像素(P)的电路图，并且图5是沿图3的I-I'的截面图。
图4的电路图对应于包括有机发光二极管(OLED)作为显示单元710的有机发光显示装置中的一个像素(P)的等效电路图。
图4所示的显示装置100的像素(P)包括对应于显示单元710的有机发光二极管(OLED)以及用于驱动显示单元710的像素驱动电路(PDC)。显示单元710连接到像素驱动电路(PDC)。
在基板110上，存在用于将驱动信号提供给像素驱动电路(PDC)的信号线(DL、EL、GL、PL、SCL、RL)。像素驱动电路(PDC)包括薄膜晶体管(TR1、TR2、TR3、TR4)。
图4的像素驱动电路(PDC)还包括对应于驱动晶体管的第一薄膜晶体管(TR1)、对应于开关晶体管的第二薄膜晶体管(TR2)、对应于参考晶体管的第三薄膜晶体管(TR3)以及对应于发光控制晶体管的第四薄膜晶体管(TR4)。
具体地，第一薄膜晶体管(TR1)对应于被构造为根据通过第二薄膜晶体管(TR2)传输的数据电压(Vdata)来控制输出到显示单元710的电流的水平的驱动晶体管，第二薄膜晶体管(TR2)对应于与选通线(GL)和数据线(DL)连接的开关晶体管，第三薄膜晶体管(TR3)对应于被构造为感测第一薄膜晶体管(TR1)的特征的参考晶体管，并且第四薄膜晶体管(TR4)对应于被构造为通过控制第一薄膜晶体管(TR1)来控制发光时间的发光控制晶体管。
数据电压(Vdata)被提供给数据线(DL)，扫描信号(SS)被提供给选通线(GL)，用于驱动像素的驱动电压(VDD)被提供给驱动电压线(PL)，参考电压(Vref)被提供给参考线(RL)，发光控制信号(EM)被提供给发光控制线(EL)，并且感测控制信号(SCS)被提供给感测控制线(SCL)。
参照图4，当第n像素(P)的选通线称为“GLn”时，相邻的第n-1像素(P)的选通线为“GLn-1”，并且第n-1像素(P)的选通线用作第n像素(P)的感测控制线(SCL)。
存储电容器(Cst)位于显示单元710和第一薄膜晶体管(TR1)的栅极(G1)之间。具体地，存储电容器(Cst)形成在与显示单元710连接的第一节点(n1)和与第一薄膜晶体管(TR1)的栅极(G1)连接的第二节点(n2)之间。
第二薄膜晶体管(TR2)由提供给选通线(GL)的扫描信号(SS)导通，并且第二薄膜晶体管(TR2)将提供给数据线(DL)的数据电压(Vdata)传输到第一薄膜晶体管(TR1)的栅极(G1)。
具体地，当第二薄膜晶体管(TR2)导通时，将通过数据线(DL)提供的数据电压(Vdata)提供给第一薄膜晶体管(TR1)的栅极(G1)。采用数据电压(Vdata)对存储电容器(Cst)充电。
当第一薄膜晶体管(TR1)导通时，因用于驱动像素的驱动电压(Vdd)通过第一薄膜晶体管(TR1)将电流提供给显示单元710，因此从显示单元710发光。
第三薄膜晶体管(TR3)与参考线(RL)连接，由感测控制信号(SCS)导通或截止，并且被构造为在感测时段中感测对应于驱动晶体管的第一薄膜晶体管(TR1)的特征。
第四薄膜晶体管(TR4)根据发光控制信号(EM)将驱动电压(Vdd)传输到第一薄膜晶体管(TR1)或者切断驱动电压(Vdd)。当第四薄膜晶体管(TR4)导通时，将电流提供给第一薄膜晶体管(TR1)，因此从显示单元710发光。
根据数据电压(Vdata)来控制通过第一薄膜晶体管(TR1)向对应于显示单元710的有机发光二极管(OLED)提供的电流量，因此能够控制从显示单元710发射的光的灰度。
参照图5，像素驱动电路(PDC)设置在基板110上。
基板110可以由玻璃或塑料形成。基板110可以由具有柔性的塑料(例如，聚酰亚胺(PI))形成。
像素驱动电路(PDC)包括第一薄膜晶体管(TR1)和第二薄膜晶体管(TR2)。
第一薄膜晶体管(TR1)包括位于基板110上的第一栅极(G1)、设置成与第一栅极(G1)间隔开并且与第一栅极(G1)的至少一部分交叠的第一有源层(A1)、与第一有源层(A1)连接的第一源极(S1)以及设置成与第一源极(S1)间隔开并且与第一有源层(A1)连接的第一漏极(D1)。
第二薄膜晶体管(TR2)包括位于基板110上方的第二有源层(A2)以及设置成与第二有源层(A2)间隔开并且与第二有源层(A2)的至少一部分部分交叠的第二栅极(G2)。
参照图5，第一栅极(G1)、数据线(DL)和驱动电压线(PL)设置在基板110上。
第一栅极(G1)、数据线(DL)和驱动电压线(PL)可以由相同的材料形成，并且可以通过相同的工艺制造。
第一栅极(G1)、数据线(DL)和驱动电压线(PL)可以包括铝基金属(诸如铝或铝合金)、银基金属(诸如银(Ag)或银合金)、铜基金属(诸如铜(Cu)或铜合金)、钼基金属(诸如钼或钼合金)、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)中的至少一种。第一栅极(G1)、数据线(DL)和驱动电压线(PL)可以具有包括物理特性不同的至少两个层的多层结构。
第一栅极(G1)的一部分变为第二电容器电极(CE2)。
第一栅极绝缘膜121设置在第一栅极(G1)上。第一栅极绝缘膜121可以包括硅氧化物和硅氮化物中的至少一种，并且可以包括金属氧化物或金属氮化物。第一栅极绝缘膜121可以具有单层结构或多层结构。
在数据线(DL)和驱动电压线(PL)上，存在与第一栅极绝缘膜121相同的绝缘膜。根据本公开的一个方面，设置在数据线(DL)和驱动电压线(PL)上的绝缘膜也称为第一栅极绝缘膜121。
第一有源层(A1)设置在第一栅极绝缘膜121上。第一有源层(A1)与第一栅极(G1)的一些区域部分地交叠。
第一有源层(A1)由第一有源材料形成。第一有源材料可以是氧化物半导体材料。根据本公开的一个方面，第一有源层(A1)是氧化物半导体层。
例如，第一有源层(A1)可以包括IZO(InZnO)基氧化物半导体、IGO(InGaO)基氧化物半导体、ITO(InSnO)基氧化物半导体、IGZO(InGaZnO)基氧化物半导体、IGZTO(InGaZnSnO)基氧化物半导体、GZTO(GaZnSnO)基氧化物半导体、GZO(GaZnO)基氧化物半导体、GO(GaO)基氧化物半导体和ITZO(InSnZnO)基氧化物半导体中的至少一种。然而，本公开的一个方面不限于以上所述。第一有源层(A1)可以由本领域技术人员公知的其他氧化物半导体材料形成。
第一层间绝缘层171设置在第一有源层(A1)上。第一层间绝缘层171可以由有机绝缘材料或无机绝缘材料形成。第一层间绝缘层171用作第一薄膜晶体管(TR1)的第一有源层(A1)的蚀刻阻挡层(ES)。因此，第一薄膜晶体管(TR1)可以被称为具有蚀刻阻挡层(ES)的BCE结构的薄膜晶体管。
具体地，根据本公开的一个方面的第一薄膜晶体管(TR1)具有蚀刻阻挡层(ES)。蚀刻阻挡层(ES)设置在与第一有源层(A1)上的第一层间绝缘层171相同的层中，并且可以由与第一层间绝缘层171的材料相同的材料形成。蚀刻阻挡层(ES)保护第一有源层(A1)的沟道区。
第二有源层(A2)设置在第一层间绝缘层171上。
第二有源层(A2)由第二有源材料形成。第二有源材料可以是氧化物半导体材料。根据本公开的一个方面，第二有源层(A2)是氧化物半导体层。
第二有源层(A2)可以由与第一有源层(A1)的氧化物半导体材料相同的氧化物半导体材料形成，或者可以由与第一有源层(A1)的氧化物半导体材料不同的氧化物半导体材料形成。
例如，第二有源层(A2)可以包括IZO(InZnO)基氧化物半导体、IGO(InGaO)基氧化物半导体、ITO(InSnO)基氧化物半导体、IGZO(InGaZnO)基氧化物半导体、IGZTO(InGaZnSnO)基氧化物半导体、GZTO(GaZnSnO)基氧化物半导体、GZO(GaZnO)基氧化物半导体、GO(GaO)基氧化物半导体和ITZO(InSnZnO)基氧化物半导体中的至少一种。然而，本公开的一个方面不限于以上所述。第二有源层(A2)可以由本领域技术人员公知的其他氧化物半导体材料形成。
根据本发明的一个方面，第一源极(S1)、第一漏极(D1)、第二源极(S2)和第二漏极(D2)设置在第一层间绝缘层171上。
第一源极(S1)、第一漏极(D1)、第二源极(S2)和第二漏极(D2)可以由第二有源材料形成。
第二栅极绝缘膜122设置在第二有源层(A2)上，并且第二栅极(G2)设置在第二栅极绝缘膜122上。结果，完成了包括第二栅极(G2)、第二有源层(A2)、第二源极(S2)和第二漏极(D2)的第二薄膜晶体管(TR2)。
根据本公开的一个方面，在第二有源材料的第二有源材料层形成在第一层间绝缘层171上之后，第二有源材料层的不与第二栅极(G2)交叠的部分被选择性地导电化，从而形成第一源极(S1)、第一漏极(D1)、第二源极(S2)和第二漏极(D2)。并且，第二有源材料层的与第二栅极(G2)交叠的其他区域成为第二有源层(A2)，而没有被导电化。在本公开中，“导电化”是指使有源材料的一部分成为导体。
用于形成第二有源层(A2)的第二有源材料是氧化物半导体材料，因此第二有源材料可以通过等离子体处理或氢处理进行导电化。
第二有源材料层的导电化部分可以称为导电部分。可以通过使第二有源材料层导电化来形成多个导电部分。
在导电部分中，与第一有源层(A1)连接的每个部分成为第一源极(S1)和第一漏极(D1)。第一漏极(D1)穿过设置在第一层间绝缘层171中的第三接触孔(CH3)与第一有源层(A1)连接。第一源极(S1)穿过设置在第一层间绝缘层171中的第四接触孔(CH4)与第一有源层(A1)连接。此外，参照图5，蚀刻阻挡层(ES)设置在第三接触孔(CH3)和第四接触孔(CH4)之间。结果，完成了包括第一栅极(G1)、第一有源层(A1)、第一源极(S1)和第一漏极(D1)的第一薄膜晶体管(TR1)。
根据本公开的一个方面，接触孔可以不完全由第二有源材料填充。例如，第一源极(S1)和第一漏极(D1)中的每一个可以在接触孔(CH4、CH3)中具有凹部。此后，通过等离子体处理或氢处理使第一源极(S1)和第一漏极(D1)导电化。
根据本公开的一个方面，第一源极(S1)的一部分成为第一电容器电极(CE1)。第一电容器电极(CE1)与第二电容器电极(CE2)一起形成第一电容器(C1)。
此外，在多个导电部分中，与第二有源层(A2)连接的导电部分成为第二源极(S2)和第二漏极(D2)。根据本公开的一个方面，第二源极(S2)和第二漏极(D2)与第二有源层(A2)形成为一体。
第二源极(S2)穿过设置在第一栅极绝缘膜121和第一层间绝缘层171中的第一接触孔(CH1)与数据线(DL)连接。另外，第二漏极(D2)穿过设置在第一栅极绝缘膜121和第一层间绝缘层171中的第二接触孔(CH2)与第一栅极(G1)连接。如上所述，第一栅极(G1)的一部分成为第二电容器电极(CE2)。因此，取决于第二漏极(D2)与第一栅极(G1)连接，第二漏极(D2)也与第二电容器电极(CE2)连接。
根据本公开的另一方面，被构造为彼此分离并且与第二有源层(A2)连接的导电部分中的每一个可以被称为源极区和漏极区。然而，源极区和源极彼此不相区分，并且源极区可以称为源极。同样，漏极区和漏极彼此不相区分，并且漏极区可以称为漏极。
第二层间绝缘层172设置在第一薄膜晶体管(TR1)和第二薄膜晶体管(TR2)上。第二层间绝缘层172可以由有机绝缘材料或无机绝缘材料形成。
选通线(GL)、发光控制线(EL)、驱动电压连接线(PLB)和第三电容器电极(CE3)设置在第二层间绝缘层172上。
参照图3，驱动电压连接线(PLB)的一端穿过接触孔(CH11、CH12)与驱动电压线(PL)连接，并且驱动电压连接线(PLB)的另一端穿过接触孔(CH13)与第四薄膜晶体管(TR4)连接，因此将驱动电压提供给对应于每个像素(P)的发光控制晶体管的第四薄膜晶体管(TR4)。
第三电容器电极(CE3)穿过设置在第二层间绝缘层172中的第五接触孔(CH5)与第二漏极(D2)连接。因此，第三电容器电极(CE3)可以通过第二漏极(D2)与第二电容器电极(CE2)连接。因此，向第三电容器电极(CE3)提供与第二电容器电极(CE2)的电压相同的电压。第三电容器电极(CE3)与第一电容器电极(CE1)交叠，从而形成第二电容器(C2)。第一电容器(C1)和第二电容器(C2)构成存储电容器(Cst)。
平坦化层173设置在选通线(GL)、发光控制线(EL)、驱动电压连接线(PLB)和第三电容器电极(CE3)上。平坦化层173被构造为使第一薄膜晶体管(TR1)的上表面和第二薄膜晶体管(TR2)的上表面平坦化，并且还保护第一薄膜晶体管(TR1)和第二薄膜晶体管(TR2)。
显示单元710的第一电极711设置在平坦化层173上。显示单元710的第一电极711可以穿过设置在平坦化层173和第二层间绝缘层172中的第六接触孔(CH6)与包括在第一薄膜晶体管(TR1)中的第一源极(S1)和第一漏极(D1)中的任何一个连接。在图5中，第一电极711与第一薄膜晶体管(TR1)的第一源极(S1)连接。然而，第一电极711不限于这种结构。第一电极711可以与第一薄膜晶体管(TR1)的第一漏极(D1)连接。
堤层750设置在第一电极711的边缘中。堤层750限定显示单元710的发光区域。
有机发光层712设置在第一电极711上，并且第二电极713设置在有机发光层712上，因此完成显示单元710。图5中所示的显示单元710对应于有机发光二极管(OLED)。因此，根据本公开的一个方面的显示装置100对应于有机发光显示装置。
根据本公开的一个方面，第一薄膜晶体管(TR1)是底栅型薄膜晶体管，其中，第一栅极(G1)位于第一有源层(A1)下方。此外，第二薄膜晶体管(TR2)是顶栅型薄膜晶体管，其中，第二栅极(G2)位于第二有源层(A2)上方。
参照图5，在第一薄膜晶体管(TR1)中，第一栅极(G1)设置在基板110和第一有源层(A1)之间。在第二薄膜晶体管(TR2)中，第二有源层(A2)设置在基板110和第二栅极(G2)之间。
此外，第一栅极(G1)和第二栅极(G2)相对于第二有源层(A2)设置在彼此相反的层上。
具体地，与第二有源层(A2)相比，第一栅极(G1)设置在更靠近基板110的位置。因此，参照附图，与第二有源层(A2)相比，第一栅极(G1)设置在下层。
此外，与第二有源层(A2)相比，第二栅极(G2)设置成与基板110隔开更远。因此，参照附图，与第二有源层(A2)相比，第二栅极(G2)设置在上层。
此外，第二有源层(A2)设置在与第一源极(S1)和第一漏极(D1)相同的层中。根据本公开的一个方面，第二有源层(A2)由氧化物半导体材料形成，并且第一源极(S1)和第一漏极(D1)可以由与第二有源层(A2)的氧化物半导体材料相同的氧化物半导体材料形成。然而，第二有源层(A2)是非导电层，并且第一源极(S1)和第一漏极(D1)是导电层。
此外，根据本公开的一个方面的显示装置100包括与第一薄膜晶体管(TR1)连接的存储电容器(Cst)。存储电容器(Cst)包括第一电容器(C1)和第二电容器(C2)。
具体地，存储电容器(Cst)包括与第一源极(S1)形成为一体的第一电容器电极(CE1)以及与第一栅极(G1)形成为一体的第二电容器电极(CE2)。第一电容器电极(CE1)和第二电容器电极(CE2)构成第一电容器(C1)。
存储电容器(Cst)还包括第三电容器电极(CE3)，该第三电容器电极(CE3)被设置成与第一电容器电极(CE1)间隔开并且设置在第一电容器电极(CE1)上方。这里，第一电容器电极(CE1)设置在第二电容器电极(CE2)和第三电容器电极(CE3)之间。第一电容器电极(CE1)和第三电容器电极(CE3)构成第二电容器(C2)。
根据本公开的一个方面，存储电容器(Cst)包括设置在同一区域中的第一电容器(C1)和第二电容器(C2)。因此，可以增加存储电容器(Cst)的电容。因此，在具有高密度集成薄膜晶体管的高分辨率显示装置中，可以在不增加存储电容器(Cst)的面积的情况下增加存储电容器(Cst)的电容。
通常，在具有氧化物半导体层的顶栅型薄膜晶体管的情况下，需要使氧化物半导体层导电化的处理，并且还需要源极和漏极的接触区域，因此顶栅型薄膜晶体管对栅极绝缘膜的大小和厚度有限制。
此外，在本公开的一个方面的情况下，用于驱动显示单元710的第一薄膜晶体管(TR1)是底栅型。此外，第一薄膜晶体管(TR1)的第一有源层(A1)由氧化物半导体形成，并且不需要使氧化物半导体层导电化的处理。因此，如果需要，可以增加包括在第一薄膜晶体管(TR1)中的第一栅极绝缘膜121的大小和厚度。
如果第一栅极绝缘膜121的厚度增加，则第一薄膜晶体管(TR1)的s因子可以增加。
对于薄膜晶体管的阈值电压(Vth)部分，s因子(子阈值摆幅：s因子)可以通过栅极电压与漏极电流的曲线图中的斜率的倒数来获得。如果s因子变大，则漏极-源极电流(IDS)相对于阈值电压(Vth)部分的栅极电压的变化率变低，因此有助于通过控制栅极电压而控制漏极-源极电流(IDS)的电平。
可以通过控制漏极-源极电流(IDS)来控制像素灰度。当有助于控制漏极-源极电流(IDS)的电平时，有助于控制像素灰度。
根据本公开的一个方面，有助于增加底栅型第一薄膜晶体管(TR1)的第一栅极绝缘膜121的厚度，从而有助于增大第一薄膜晶体管(TR1)的s因子。因此，如果根据本公开的一个方面的第一薄膜晶体管(TR1)用作驱动薄膜晶体管，则有助于呈现像素灰度。
根据本公开的一个方面，第一栅极(G1)、第一栅极绝缘膜121和第一有源层(A1)可以通过同一制造步骤的同一蚀刻工艺一起形成，因此可以简化制造过程并且降低制造成本。
此外，根据本公开的一个方面，底栅型的第一薄膜晶体管(TR1)与顶栅型的第二薄膜晶体管(TR2)一起使用，使得可以减少用于薄膜晶体管和线之间的电连接的接触孔的数目。如果接触孔的数目减少，则接触孔占据的面积减小，使得可以相对增加存储电容器(Cst)的面积。结果，根据本公开的一个方面，可以充分确保显示装置100中的电容器区域。
图6A是示出根据现有技术的显示装置中的任何一个像素单元的平面图。图6B是示出根据现有技术的显示装置中包括的存储电容器、驱动晶体管和开关晶体管的截面图。在图6A中，一个像素单元包括三个像素。
参照图6A和图6B，开关薄膜晶体管和驱动薄膜晶体管二者都由顶栅型薄膜晶体管形成。结果，参照图6A，可知设置了许多接触孔以将薄膜晶体管与线电连接。
此外，在根据本公开的一个方面的显示装置100的情况下，设置在一个像素单元(PG)中的接触孔的数目相对小于设置在根据现有技术的显示装置的一个像素单元中的接触孔的数目。例如，图6A的像素单元包括39个接触孔。此外，根据本公开的一个方面的显示装置100的像素单元(PG)包括26个接触孔。根据本公开，像素驱动电路中的接触孔的数目减少，因此存储电容器(Cst)的面积通过减少接触孔的数目而增加。
图7是示出根据本公开的另一方面的显示装置200的像素(P)的截面图。在下文中，将省略对相同部分的重复描述，以避免不必要的重复。
根据本公开的另一方面，第一有源层(A1)和第二有源层(A2)中的至少一个包括第一氧化物半导体层和位于第一氧化物半导体层上的第二氧化物半导体层。
参照图7，第一有源层(A1)包括第一氧化物半导体层(A1a)和位于第一氧化物半导体层(A1a)上的第二氧化物半导体层(A1b)。第一氧化物半导体层(A1a)用作支撑第二氧化物半导体层(A1b)的支撑层，并且第二氧化物半导体层(A1b)用作沟道层。通常在第二氧化物半导体层(A1b)中形成第一有源层(A1)的沟道。
用作支撑层的第一氧化物半导体层(A1a)具有高的膜稳定性和良好的机械性能。为了获得高的膜稳定性，第一氧化物半导体层(A1a)可以包括镓(Ga)，其中，镓(Ga)与氧形成稳定的键合，并且镓氧化物具有良好的膜稳定性。
例如，第一氧化物半导体层(A1a)可以包括IGZO(InGaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、IGTO(InGaSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料和GO(GaO)基氧化物半导体材料中的至少一种。
例如，第二氧化物半导体层(A1b)可以包括IZO(InZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料和ITZO(InSnZnO)基氧化物半导体材料中的至少一种。然而，本公开的一个方面不限于以上所述。第二氧化物半导体层(A1b)可以由本领域技术人员公知的其他氧化物半导体材料形成。
此外，第二有源层(A2)可以包括第一氧化物半导体层(A2a)和位于第一氧化物半导体层(A2a)上的第二氧化物半导体层(A2b)。第一氧化物半导体层(A2a)用作支撑第二氧化物半导体层(A2b)的支撑层，并且第二氧化物半导体层(A2b)用作沟道层。通常在第二氧化物半导体层(A2b)中形成第二有源层(A2)的沟道。
用作支撑层的第一氧化物半导体层(A2a)具有高的膜稳定性和良好的机械性能。为了高的膜稳定性，第一氧化物半导体层(A2a)可以包括镓(Ga)，其中，镓(Ga)与氧形成稳定的键合，并且镓氧化物具有良好的膜稳定性。
例如，第一氧化物半导体层(A2a)可以包括IGZO(InGaZnO)基氧化物半导体材料，IGO(InGaO)基氧化物半导体材料、IGTO(InGaSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料和GO(GaO)基氧化物半导体材料中的至少一种。
例如，第二氧化物半导体层(A2b)可以包括IZO(InZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料和ITZO(InSnZnO)基氧化物半导体材料中的至少一种。然而，本公开的一个方面不限于以上所述。第二氧化物半导体层(A2b)可以由本领域技术人员公知的其他氧化物半导体材料形成。
图8是示出根据本公开的另一方面的显示装置300的像素的电路图。图8是有机发光显示装置的像素(P)的等效电路图。
图8中所示的显示装置300的像素(P)包括对应于显示单元710的有机发光二极管(OLED)以及用于驱动显示单元710的像素驱动电路(PDC)。显示单元710与像素驱动电路(PDC)连接。
在像素(P)中，存在用于向像素驱动电路(PDC)提供信号的信号线(DL、GL、PL、RL、SCL)。
向数据线(DL)提供数据电压(Vdata)，向选通线(GL)提供扫描信号(SS)，向驱动电压线(PL)提供用于驱动像素的驱动电压(VDD)，向参考线(RL)提供参考电压(Vref)，并且向感测控制线(SCL)提供感测控制信号(SCS)。
参照图8，当第n像素(P)的选通线称为“GLn”时，相邻的第n-1像素(P)的选通线为“GLn-1”，并且第n-1像素(P)的选通线用作第n像素(P)的感测控制线(SCL)。
像素驱动电路(PDC)包括与选通线(GL)和数据线(DL)连接的第二薄膜晶体管(TR2，开关晶体管)、被构造为根据通过第二薄膜晶体管(TR2)传输的数据电压(Vdata)而控制提供给显示单元710的电流的水平的第一薄膜晶体管(TR1，驱动晶体管)以及被构造为感测第一薄膜晶体管(TR1)的特性的第三薄膜晶体管(TR3，参考晶体管)。
存储电容器(Cst)位于显示单元710与第一薄膜晶体管(TR1)的第一栅极(G1)之间。
第二薄膜晶体管(TR2)通过提供给选通线(GL)的扫描信号(SS)导通，并且第二薄膜晶体管(TR2)将提供给数据线(DL)的数据电压(Vdata)传输到第一薄膜晶体管(TR1)的第一栅极(G1)。
第三薄膜晶体管(TR3)连接到参考线(RL)和显示单元710与第一薄膜晶体管(TR1)之间的第一节点(n1)。第三薄膜晶体管(TR3)由感测控制信号(SCS)导通或截止，并且第三薄膜晶体管(TR3)在感测时段中感测对应于驱动晶体管的第一薄膜晶体管(TR1)的特性。
与第一薄膜晶体管(TR1)的第一栅极(G1)连接的第二节点(n2)连接到第二薄膜晶体管(TR2)。存储电容器(Cst)形成在第二节点(n2)和第一节点(n1)之间。
当第二薄膜晶体管(TR2)导通时，将通过数据线(DL)提供的数据电压(Vdata)提供给第一薄膜晶体管(TR1)的第一栅极(G1)。利用数据电压(Vdata)对形成在第一薄膜晶体管(TR1)的第一源极(S1)和第一栅极(G1)之间的存储电容器(Cst)进行充电。
当第一薄膜晶体管(TR1)导通时，因用于驱动像素的驱动电压(Vdd)通过第一薄膜晶体管(TR1)将电流提供给显示单元710，因此从显示单元710发光。
除了上述结构之外，根据本公开的另一方面的像素驱动电路(PDC)可以形成为各种结构。例如，像素驱动电路(PDC)可以包括五个或更多个薄膜晶体管。
在下文中，将参照图9A至图9I和图10A至图10D描述制造根据本公开的一个方面的显示装置100的方法。
图9A至图9I是示出制造根据本公开的一个方面的显示装置100的方法的截面图，图10A至图10D是示出制造根据本公开的一个方面的显示装置100的方法的平面图。
参照图9A，首先，在第一基板110上依次沉积第一导电材料层115、第一绝缘材料层120和第一有源材料层130。这里，第一导电材料层115由第一导电材料形成，第一绝缘材料层120由第一绝缘材料形成，并且第一有源材料层130由第一有源材料形成。
根据本公开的一个方面，第一有源材料为氧化物半导体材料，并且第一有源材料层130为氧化物半导体层。第一有源材料层130可以包括IZO(InZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、GO(GaO)基氧化物半导体材料和ITZO(InSnZnO)基氧化物半导体材料中的至少一种。
此外，参照图9A，在第一有源材料层130上形成光刻胶层310。光刻胶层310可以由负性光刻胶(PR)材料或正性光刻胶(PR)材料形成。根据本公开的一个方面，光刻胶层310可以由正性光刻胶(PR)材料形成。
图案掩模610设置在光刻胶层310上，并且光(L)通过图案掩模610照射，因此进行光刻胶层310的曝光。
半色调掩模可以用于图案掩模610。参照图9A，图案掩模610是包括透射部分611、半透射部分612和遮光部分613的半色调掩模。
通过使用图案掩模610进行曝光而选择性地曝光光刻胶层310。图案掩模610的遮光层613对应于要设置第一有源层(A1)的区域。图案掩模610的半透射部分612对应于要设置第一栅极(G1)、数据线(DL)和驱动电压线(PL)的区域。图案掩模610的透射部分611对应于被完全去除第一导电材料层115、第一绝缘材料层120和第一有源层130的区域。
参照图9B，对选择性曝光的光刻胶层310进行显影，从而形成光刻胶图案310a、310b和310b。
参照图9C，通过选择性蚀刻工艺形成第一导电材料的第一栅极(G1)、第一绝缘材料的第一栅极绝缘膜121和第一有源材料的第一有源层(A1)。
具体地，执行使用光刻胶图案310a、310b和310c作为掩模的蚀刻工艺，使得通过对第一有源材料层130进行图案化而形成第一有源层(A1)，通过对第一绝缘材料层120进行图案化而形成第一栅极绝缘膜121，并且通过对第一导电材料层115进行图案化而形成第一栅极(G1)。此外，通过对第一导电材料层115进行图案化而形成数据线(DL)和驱动电压线(PL)。
图9C在平面上对应于图10A。
如上所述，执行第一掩模工艺(MASK1)以形成第一栅极(G1)和第一有源层(A1)。
参照图9D，在第一有源层(A1)上形成第一层间绝缘层171。并且，接触孔形成在第一层间绝缘层171和第一栅极绝缘膜121中。具体地，第一接触孔(CH1)形成在第一层间绝缘层171和第一栅极绝缘膜121中，使得数据线(DL)的一部分暴露，第二接触孔(CH2)形成在第一层间绝缘层171和第一栅极绝缘膜121中，使得第一栅极(G1)的一部分暴露，并且第三接触孔(CH3)和第四接触孔(CH4)形成在第一层间绝缘层171中，使得第一有源层(A1)部分地暴露。
为了在第一层间绝缘层171和第一栅极绝缘膜121中形成接触孔，执行第二掩模工艺(MASK2)。
此外，蚀刻阻挡层(ES)形成在第一有源层(A1)上，用于形成接触孔(CH1、CH2、CH3、CH4)的工艺。蚀刻阻挡层(ES)形成在第三接触孔(CH3)和第四接触孔(CH4)之间，并且被构造为保护第一有源层(A1)的沟道区。
参照图9E，在第一层间绝缘层171上形成第二有源材料151、152和153。第二有源材料层151、152和153包括多个图案。
执行第三掩模工艺(MASK3)以形成第二有源材料层151、152和153。
图9E在平面上对应于图10B。
氧化物半导体材料可以用于第二有源材料。根据本公开的一个方面，第二有源材料层151、152和153对应于氧化物半导体层。
第二有源材料层151、152和153可以由与第一有源材料层130的半导体材料相同的半导体材料形成，或者可以由与第一有源材料层130的半导体材料不同的半导体材料形成。
例如，第二有源材料层151、152和153可以包括IZO(InZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料、GO(GaO)基氧化物半导体材料和ITZO(InSnZnO)基氧化物半导体材料中的至少一种。
参照图9F，第二栅极绝缘膜122和第二栅极(G2)形成在第二有源材料层151、152和153的至少一部分上。
图9F在平面上对应于图10C。
执行第四掩模工艺(MASK4)以形成第二栅极绝缘膜122和第二栅极(G2)。
在形成第二栅极绝缘膜122和第二栅极(G2)之后，第二有源材料层151、152和153的不与第二栅极(G2)交叠的部分变得导电化。结果，可以形成第一源极(S1)、第一漏极(D1)、第二源极(S2)和第二漏极(D2)。
可以针对导电化处理执行等离子体处理或氢处理。
用于形成第二有源层(A2)的第二有源材料为氧化物半导体材料，因此第二有源材料通过等离子体处理或氢处理而导电化。
第二有源材料层151、152和153的导电化部分可以称为导电部分。可以通过第二有源材料层151、152和153的导电化处理来形成多个导电部分。
对于导电化处理，第二栅极(G2)用作掩模。因此，第二有源材料层的与第二栅极(G2)交叠的区域不被导电化。第二有源材料层的与第二栅极(G2)交叠同时未被导电化的区域成为第二有源层(A2)。结果，可以形成包括第二栅极(G2)、第二有源层(A2)、第二源极(S2)和第二漏极(D2)的第二薄膜晶体管(TR2)。第二源极(S2)穿过设置在第一栅极绝缘膜121和第一层间绝缘层171中的第一接触孔(CH1)与数据线(DL)连接，并且第二漏极(D2)穿过设置在第一栅极绝缘膜121和第一层间绝缘层171中的第二接触孔(CH2)与第一栅极(G1)连接。
第一源极(S1)和第一漏极(D1)被形成为彼此间隔开，同时通过导电化步骤与第一有源层(A1)连接。
参照图9F，导电部分的与第一有源层(A1)连接的区域成为第一源极(S1)和第一漏极(D1)。例如，导电部分的与第一有源层(A1)连接的区域成为第一源极(S1)，而与第一源极(S1)间隔开同时与第一有源层(A1)连接的区域成为第一漏极(D1)。具体地，第一漏极(D1)穿过设置在第一层间绝缘层171中的第三接触孔(CH3)与第一有源层(A1)连接。第一源极(S1)穿过设置在第一层间绝缘层171中的第四接触孔(CH4)与第一有源层(A1)连接。此外，参照图5，蚀刻阻挡层(ES)形成在第三接触孔(CH3)和第四接触孔(CH4)之间。结果，形成包括第一栅极(G1)、第一有源层(A1)、第一源极(S1)和第一漏极(D1)的第一薄膜晶体管(TR1)。
此外，参照图9F，彼此交叠的第一源极(S1)的一些区域和第一栅极(G1)的一些区域形成第一电容器(C1)。具体地，第一电容器(C1)由与第一源极(S1)形成为一体的第一电容器电极(CE1)和与第一栅极(G1)形成为一体的第二电容器电极(CE2)形成。
存储电容器(Cst)包括第一电容器(C1)。
参照图9G，在第一薄膜晶体管(TR1)、第二薄膜晶体管(TR2)和第一电容器(C1)上形成第二层间绝缘层172。第二层间绝缘层172可以由有机或无机绝缘材料形成。第五接触孔(CH5)形成在第二绝缘层172中，因此使第二漏极(D2)的一部分暴露。
为了在第二层间绝缘层172中形成第五接触孔(CH5)，执行第五掩模工艺(MASK5)。
参照图9H，选通线(GL)、发光控制线(EL)、驱动电压连接线(PLB)和第三电容器电极(CE3)形成在第二层间绝缘层172上。选通线(GL)、发光控制线(EL)、驱动电压连接线(PLB)和第三电容器电极(CE3)称为上线。
图9H在平面上对应于图10D。
执行第六掩模工艺(MASK6)以形成诸如选通线(GL)、发光控制线(EL)、驱动电压连接线(PLB)和第三电容器电极(CE3)的上线。结果，形成像素驱动电路(PDC)。
根据本公开的一个方面，像素驱动电路(PDC)由六道掩模工艺形成。
参照图9H，第二层间绝缘层172形成在第一源极(S1)上，并且第三电容器电极(CE3)在第二层间绝缘层172上与第一源极(S1)的至少一部分部分地交叠。第三电容器电极(CE3)穿过设置在第二层间绝缘层172中的第五接触孔(CH5)与第二漏极(D2)连接。因此，第三电容器电极(CE3)可以通过第二漏极(D2)与第二电容器电极(CE2)连接。
第三电容器电极(CE3)与第一电容器电极(CE1)一起形成第二电容器(C2)。第一电容器(C1)和第二电容器(C2)构成存储电容器(Cst)。
然后，参照图9I，平坦化层173设置在选通线(GL)、发光控制线(EL)、驱动电压连接线(PLB)和第三电容器电极(CE3)上，显示单元710的第一电极711设置在平坦化层173上，有机发光层712设置在第一电极711上，并且第二电极713设置在有机发光层712上，从而完成显示装置100。第一电极711穿过设置在平坦化层173和第二层间绝缘层172中的第六接触孔(CH6)与第一薄膜晶体管(TR1)的源极(S1)连接。
图11是将制造根据本公开的一个方面的显示装置的工艺与制造根据现有技术的显示装置的工艺进行比较的图。
具体地，图11将在根据本发明的一个方面的显示装置中完成像素驱动电路(PDC)为止所执行的掩模工艺的数目与在根据现有技术的显示装置中完成像素驱动电路为止所执行的掩模工艺的数目进行比较。
根据本公开的一个方面，需要六道掩模工艺以形成像素驱动电路(PDC)。
具体地，根据本公开的一个方面，执行第一掩模工艺(MASK1)以形成第一栅极(G1)和第一有源层(A1)，执行第二掩模工艺(MASK2)以在第一层间绝缘层171中形成接触孔，执行第三掩模工艺(MASK3)以形成第二有源材料层，并且执行第四掩模工艺(MASK4)以形成第二栅极(G2)。在第四掩模工艺(MASK4)期间执行针对第二有源材料层的导电化处理，并且可以通过使用第二栅极(G2)作为掩模来执行针对第二有源材料层的导电化处理。此外，执行第五掩模工艺(MASK5)以在第二层间绝缘层172中形成接触孔，并且执行第六掩模工艺(MASK6)以形成诸如选通线(GL)、发光控制线(EL)、驱动电压连接线(PLB)和第三电容器电极(CE3)的上线。
此外，需要七道掩模工艺以形成图6A和图6B所示的根据现有技术的显示装置的像素驱动电路(PDC)。
具体地，根据现有技术，执行第一掩模工艺(MASK1)以形成下金属图案116，执行第二掩模工艺(MASK2)以在缓冲层125中形成接触孔，执行第三掩模工艺(MASK3)以形成有源材料层(ACT1、ACT2)，并且执行第四掩模工艺(MASK4)以形成栅极(TG1、TG2)。针第四掩模工艺(MASK4)执行对有源材料层(ACT1、ACT2)的导电化处理。此外，执行第五掩模工艺(MASK5)以形成上电容器电极(CE3)，执行第六掩模工艺(MASK6)以在第二层间绝缘层172中形成接触孔，并且执行第七掩模工艺(MASK7)以形成诸如选通线(GL)、发光控制线(EL)、驱动电压连接线(PLB)和第三电容器电极(CE3)的上线。
用于形成根据本公开的一个方面的像素驱动电路(PDC)的掩模工艺的数目小于用于形成根据现有技术的具有类似结构的像素驱动器的掩模工艺的数目。结果，根据本公开，可以简化制造过程，并且还可以降低制造成本和时间。
对于本领域技术人员将显而易见的是，上述的本公开不限于上述的方面和附图，并且可以在不脱离本公开的精神或范围的情况下在本公开中进行各种替换、修改和变化。因此，本公开的范围由所附的权利要求限定，并且旨在使从权利要求的含义、范围和等同概念导出的所有变化或修改都落入本公开的范围内。
相关申请的交叉引用
本申请要求于2018年12月26日提交的韩国专利申请No.10-2018-0169569的优先权，该韩国专利申请的全部内容通过引用并入本文中，如同在本文中完全阐述一样。

Claims (24)

1.一种显示装置，该显示装置包括：
基板；
像素驱动电路，该像素驱动电路位于所述基板上；以及
显示单元，该显示单元与所述像素驱动电路连接，
其中，所述像素驱动电路包括第一薄膜晶体管和第二薄膜晶体管，
其中，所述第一薄膜晶体管包括：
第一栅极，该第一栅极位于所述基板上；
第一有源层，该第一有源层与所述第一栅极间隔开并且与所述第一栅极的至少一部分交叠；
第一源极，该第一源极与所述第一有源层连接；以及
第一漏极，该第一漏极与所述第一源极间隔开并且与所述第一有源层连接，并且
其中，所述第二薄膜晶体管包括：
第二有源层，该第二有源层位于所述基板上方；
第二栅极，该第二栅极与所述第二有源层间隔开并且与所述第二有源层的至少一部分部分地交叠；以及
第二源极和第二漏极，所述第二源极和所述第二漏极彼此间隔开并且与所述第二有源层连接，
其中，所述第一栅极被设置在所述基板和所述第一有源层之间，所述第二有源层被设置在所述基板和所述第二栅极之间，并且所述第一栅极和所述第二栅极相对于所述第二有源层被设置在相反的侧，
其中，所述显示装置还包括位于所述第一有源层上的第一层间绝缘层，并且其中，所述第一源极和所述第一漏极被设置在所述第一层间绝缘层上并且穿过接触孔与所述第一有源层连接，并且
其中，所述第二有源层被设置在与所述第一源极、所述第一漏极、所述第二源极和所述第二漏极相同的层上。
2.根据权利要求1所述的显示装置，其中，所述第一源极和所述第一漏极中的每一个在所述接触孔中具有凹部。
3.根据权利要求1所述的显示装置，其中，所述第一源极和所述第一漏极中的每一个穿过所述接触孔与所述第一有源层直接接触。
4.根据权利要求1所述的显示装置，所述显示装置还包括位于所述第一有源层上的蚀刻阻挡层，其中，所述蚀刻阻挡层被设置在与所述第一层间绝缘层相同的层处，并且由与所述第一层间绝缘层相同的材料形成。
5.根据权利要求1所述的显示装置，其中，所述第二有源层被设置在所述第一层间绝缘层上。
6.根据权利要求1所述的显示装置，其中，所述第二有源层、所述第一源极和所述第一漏极由氧化物半导体材料形成。
7.根据权利要求1所述的显示装置，其中，所述第一有源层和所述第二有源层中的至少一个包括：
第一氧化物半导体层；以及
第二氧化物半导体层，该第二氧化物半导体层被设置在所述第一氧化物半导体层上。
8.根据权利要求7所述的显示装置，其中，所述第一氧化物半导体层包含Ga。
9.根据权利要求1所述的显示装置，所述显示装置还包括数据线和驱动电压线，
其中，所述数据线和所述驱动电压线被设置在与所述第一栅极相同的层处。
10.根据权利要求1所述的显示装置，所述显示装置还包括：
第二层间绝缘层，该第二层间绝缘层位于所述第一源极和所述第一漏极上；以及
平坦化层，该平坦化层位于所述第二层间绝缘层上，
其中，所述显示单元被设置在所述平坦化层上。
11.根据权利要求10所述的显示装置，所述显示装置还包括与所述第一薄膜晶体管连接的存储电容器，
其中，所述存储电容器包括：
第一电容器电极，该第一电容器电极与所述第一源极形成为一体；以及
第二电容器电极，该第二电容器电极与所述第一栅极形成为一体。
12.根据权利要求11所述的显示装置，其中，所述存储电容器还包括第三电容器电极，所述第三电容器电极与所述第一电容器电极间隔开并且被设置在所述第二层间绝缘层上。
13.根据权利要求12所述的显示装置，其中，所述第三电容器电极与所述第一电容器电极交叠，并且穿过接触孔与所述第一栅极连接。
14.根据权利要求1所述的显示装置，其中，所述第一薄膜晶体管用作被构造为驱动所述显示单元的驱动晶体管。
15.根据权利要求1所述的显示装置，其中，所述第二薄膜晶体管用作开关晶体管。
16.一种显示装置，该显示装置包括：
基板；
像素驱动电路，该像素驱动电路位于所述基板上；以及
显示单元，该显示单元与所述像素驱动电路连接，
其中，所述像素驱动电路包括第一薄膜晶体管和第二薄膜晶体管，
其中，所述第一薄膜晶体管包括：
第一栅极，该第一栅极位于所述基板上；
第一有源层，该第一有源层与所述第一栅极间隔开并且与所述第一栅极的至少一部分交叠；
第一源极，该第一源极与所述第一有源层连接；以及
第一漏极，该第一漏极与所述第一源极间隔开并且与所述第一有源层连接，并且
其中，所述第二薄膜晶体管包括：
第二有源层，该第二有源层位于所述基板上方；以及
第二栅极，该第二栅极与所述第二有源层间隔开并且与所述第二有源层的至少一部分部分地交叠，
其中，所述第一栅极被设置在所述基板和所述第一有源层之间，所述第二有源层被设置在所述基板和所述第二栅极之间，并且所述第一栅极和所述第二栅极相对于所述第二有源层被设置在相反的侧，
其中，所述显示装置还包括：
位于所述第一有源层上的第一层间绝缘层，其中，所述第一源极和所述第一漏极被设置在所述第一层间绝缘层上并且穿过接触孔与所述第一有源层连接；
第二层间绝缘层，该第二层间绝缘层位于所述第一源极和所述第一漏极上；以及
平坦化层，该平坦化层位于所述第二层间绝缘层上；以及
与所述第一薄膜晶体管连接的存储电容器，
其中，所述存储电容器包括：
第一电容器电极，该第一电容器电极与所述第一源极形成为一体；以及
第二电容器电极，该第二电容器电极与所述第一栅极形成为一体。
17.根据权利要求16所述的显示装置，其中，所述存储电容器还包括第三电容器电极，所述第三电容器电极与所述第一电容器电极间隔开并且被设置在所述第二层间绝缘层上。
18.一种制造显示装置的方法，该方法包括以下步骤：
在基板上依次沉积第一导电材料层、第一绝缘材料层和第一有源材料层；
通过选择性蚀刻工艺来从所述第一导电材料层形成第一栅极，从所述第一绝缘材料层形成第一栅极绝缘膜，并且从所述第一有源材料层形成第一有源层；
在所述第一有源层上形成第一层间绝缘层；
在所述第一层间绝缘层上形成包括多个图案的第二有源材料层；
在所述第二有源材料层的至少一部分上形成第二栅极绝缘膜和第二栅极；以及
使不与所述第二栅极交叠的区域中的所述第二有源材料层导电化，以形成彼此间隔开并且与所述第一有源材料层连接的第一源极和第一漏极。
19.根据权利要求18所述的方法，其中，通过使用所述第二栅极作为掩模来执行使所述第二有源材料层导电化的步骤。
20.根据权利要求18所述的方法，其中，所述第二有源材料是氧化物半导体材料，并且通过等离子体处理或氢处理来执行使所述第二有源材料层导电化的步骤。
21.根据权利要求18所述的方法，所述方法还包括以下步骤：在所述第一源极和所述第一漏极之间形成蚀刻阻挡层。
22.根据权利要求21所述的方法，其中，所述蚀刻阻挡层由与所述第一层间绝缘层的材料相同的材料形成。
23.根据权利要求18所述的方法，其中，所述第一源极的一部分和所述第一栅极的一部分在垂直方向彼此交叠并且形成存储电容器。
24.根据权利要求23所述的方法，所述方法还包括以下步骤：
在所述第一源极上形成第二层间绝缘层；以及
在所述第二层间绝缘层上形成与所述第一源极的至少一部分交叠的第三电容器电极。
CN201911298200.9A 2018-12-26 2019-12-17 包括不同类型的薄膜晶体管的显示装置及其制造方法 Active CN111403419B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0169569 2018-12-26
KR1020180169569A KR20200079894A (ko) 2018-12-26 2018-12-26 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN111403419A CN111403419A (zh) 2020-07-10
CN111403419B true CN111403419B (zh) 2023-09-22

Family

ID=71079737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911298200.9A Active CN111403419B (zh) 2018-12-26 2019-12-17 包括不同类型的薄膜晶体管的显示装置及其制造方法

Country Status (4)

Country Link
US (2) US10978499B2 (zh)
KR (1) KR20200079894A (zh)
CN (1) CN111403419B (zh)
DE (1) DE102019135043A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200079894A (ko) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20200113079A (ko) * 2019-03-21 2020-10-06 삼성디스플레이 주식회사 표시 장치
KR20210081710A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20210103017A (ko) * 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2021195972A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN111724736A (zh) * 2020-07-24 2020-09-29 京东方科技集团股份有限公司 一种阵列基板、oled显示面板及显示装置
KR102663028B1 (ko) * 2020-11-12 2024-05-07 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
WO2022205405A1 (zh) * 2021-04-02 2022-10-06 京东方科技集团股份有限公司 显示基板及其制备方法
KR20220151434A (ko) * 2021-05-06 2022-11-15 엘지디스플레이 주식회사 범프를 포함하는 표시장치
CN114284300A (zh) * 2021-12-20 2022-04-05 深圳市华星光电半导体显示技术有限公司 显示面板
KR20230169542A (ko) * 2022-06-08 2023-12-18 삼성디스플레이 주식회사 표시 장치
CN116544244A (zh) * 2023-06-21 2023-08-04 惠科股份有限公司 阵列基板以及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479752A (zh) * 2010-11-30 2012-05-30 京东方科技集团股份有限公司 薄膜晶体管、有源矩阵背板及其制造方法和显示器
WO2012074046A1 (ja) * 2010-12-02 2012-06-07 株式会社神戸製鋼所 配線構造およびスパッタリングターゲット
CN103077957A (zh) * 2013-02-22 2013-05-01 深圳市华星光电技术有限公司 主动矩阵式有机发光二极管显示装置及其制作方法
CN108257972A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528021B2 (en) * 2004-09-16 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
KR20230007544A (ko) * 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9887253B2 (en) 2014-01-27 2018-02-06 Japan Display Inc. Light emitting element display device
KR102302802B1 (ko) 2014-02-24 2021-09-16 엘지디스플레이 주식회사 박막 트랜지스터 기판을 포함하는 표시장치
KR102329158B1 (ko) 2014-11-12 2021-11-19 엘지디스플레이 주식회사 유기 전계발광 표시장치
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10763451B2 (en) 2016-09-01 2020-09-01 Innolux Corporation Display device
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR20200079894A (ko) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479752A (zh) * 2010-11-30 2012-05-30 京东方科技集团股份有限公司 薄膜晶体管、有源矩阵背板及其制造方法和显示器
WO2012074046A1 (ja) * 2010-12-02 2012-06-07 株式会社神戸製鋼所 配線構造およびスパッタリングターゲット
CN103077957A (zh) * 2013-02-22 2013-05-01 深圳市华星光电技术有限公司 主动矩阵式有机发光二极管显示装置及其制作方法
CN108257972A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Also Published As

Publication number Publication date
KR20200079894A (ko) 2020-07-06
US20210193699A1 (en) 2021-06-24
US10978499B2 (en) 2021-04-13
US20200212077A1 (en) 2020-07-02
CN111403419A (zh) 2020-07-10
DE102019135043A1 (de) 2020-07-02
US11658189B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
CN111403419B (zh) 包括不同类型的薄膜晶体管的显示装置及其制造方法
KR102585516B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102656371B1 (ko) 표시 장치 및 이의 제조 방법
CN111312825B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示装置
CN111384180B (zh) 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
US11678518B2 (en) Display device comprising thin film transistors and method for manufacturing the same
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
KR20220084837A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20230071215A1 (en) Thin Film Transistor, Fabrication Method Thereof, and Display Apparatus Comprising the Same
US20230071089A1 (en) Thin film transistor, fabrication method thereof, and display apparatus comprising the same
US20230070485A1 (en) Thin film transistor array, fabrication method thereof, and display apparatus comprising the thin film transistor
US11705465B2 (en) Display apparatus comprising thin film transistor
KR102599741B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
US20230127842A1 (en) Thin film transistor substrate and display device comprising the same
KR102494680B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 표시장치
KR20230164452A (ko) 박막 트랜지스터 기판, 그 제조방법 및 박막 트랜지스터 기판을 포함하는 표시장치
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20210081710A (ko) 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
CN118173608A (zh) 薄膜晶体管和包括该薄膜晶体管的显示装置
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置
KR20210001739A (ko) 박막 트랜지스터 기판, 표시장치 및 박막 트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant