DE102019135043A1 - Anzeigeeinrichtung mit verschiedenen Typen von Dünnschichttransistoren und Verfahren zu ihrer Herstellung - Google Patents

Anzeigeeinrichtung mit verschiedenen Typen von Dünnschichttransistoren und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102019135043A1
DE102019135043A1 DE102019135043.3A DE102019135043A DE102019135043A1 DE 102019135043 A1 DE102019135043 A1 DE 102019135043A1 DE 102019135043 A DE102019135043 A DE 102019135043A DE 102019135043 A1 DE102019135043 A1 DE 102019135043A1
Authority
DE
Germany
Prior art keywords
layer
electrode
active layer
thin film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019135043.3A
Other languages
English (en)
Inventor
Jaeman JANG
Sehee PARK
Daehwan Kim
Pilsang YUN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102019135043A1 publication Critical patent/DE102019135043A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Eine Anzeigeeinrichtung umfasst ein Substrat; eine Pixelansteuerschaltung auf dem Substrat; und eine Anzeigeeinheit, die mit der Pixelansteuerschaltung verbunden ist, wobei die Pixelansteuerschaltung einen ersten Dünnschichttransistor und einen zweiten Dünnschichttransistor umfasst, wobei der erste Dünnschichttransistor eine erste Gate-Elektrode auf dem Substrat, eine erste aktive Schicht, die von der ersten Gate-Elektrode beabstandet ist und mit zumindest einem Teil der ersten Gate-Elektrode überlappt, eine erste Source-Elektrode, die mit der ersten aktiven Schicht verbunden ist; und eine erste Drain-Elektrode, die von der ersten Source-Elektrode beabstandet ist und mit der ersten aktiven Schicht verbunden ist, umfasst, und wobei der zweite Dünnschichttransistor eine zweite aktive Schicht auf dem Substrat und eine zweite Gate-Elektrode, die von der zweiten aktiven Schicht beabstandet ist und teilweise mit zumindest einem Teil der zweiten aktiven Schicht überlappt, umfasst, wobei die erste Gate-Elektrode zwischen dem Substrat und der ersten aktiven Schicht angeordnet ist, die zweite aktive Schicht zwischen dem Substrat und der zweiten Gate-Elektrode angeordnet ist und die erste Gate-Elektrode und die zweite Gate-Elektrode an einer entgegengesetzten Seite in Bezug auf die zweite aktive Schicht angeordnet sind.

Description

  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2018-0169569 , eingereicht am 26. Dezember 2018.
  • HINTERGRUND
  • Gebiet der Offenbarung
  • Die vorliegende Offenbarung bezieht sich auf eine Anzeigeeinrichtung und insbesondere auf eine Anzeigeeinrichtung, die verschiedene Typen von Dünnschichttransistoren besitzt, und ein Verfahren zu ihrer Herstellung. Obwohl die vorliegende Offenbarung für einen großen Umfang von Anwendungen geeignet ist, ist sie vor allem zum Sicherstellen einer ausreichenden Kondensatorfläche, wenn mehrere Dünnschichttransistoren in der Anzeigeeinrichtung angeordnet werden müssen, und ein Verfahren zu ihrer Herstellung geeignet.
  • Beschreibung des Hintergrundes
  • Ein Dünnschichttransistor kann auf einem Glassubstrat oder einem Kunststoffsubstrat hergestellt werden, folglich wurde der Dünnschichttransistor umfangreich als Schaltvorrichtung oder Ansteuervorrichtung in einer Anzeigevorrichtung wie z. B. einer Flüssigkristallanzeigevorrichtung oder einer organischen Lichtemissionsvorrichtung verwendet.
  • In Abhängigkeit von einem Material, das für eine aktive Schicht verwendet wird, kann der Dünnschichttransistor überwiegend in einen Dünnschichttransistor mit amorphem Silizium mit einer aktiven Schicht aus amorphem Silizium, einen Dünnschichttransistor mit polykristallinem Silizium mit einer aktiven Schicht aus polykristallinem Silizium und einen Oxidhalbleiterdünnschichttransistor mit einer aktiven Schicht aus Oxidhalbleiter kategorisiert werden.
  • Das amorphe Silizium kann in einer kurzen Zeit als aktive Schicht abgeschieden werden, folglich hat der Dünnschichttransistor mit amorphem Silizium (d. h. a-Si-TFT) Vorteile einer kurzen Herstellungszeit und niedriger Herstellungskosten. Unterdessen hat er Nachteile einer unterlegenen Stromansteuereffizienz aufgrund einer geringen Mobilität und einer Änderung einer Schwellenspannung. Folglich ist es schwierig, den Dünnschichttransistor mit amorphem Silizium für eine organische Lichtemissionsvorrichtung mit aktiver Matrix (AMOLED) zu verwenden.
  • Der Dünnschichttransistor mit polykristallinem Silizium (Poly-Si-TFT) kann durch Abscheiden von amorphem Silizium und Kristallisieren des abgeschiedenen amorphen Siliziums erhalten werden. Der Dünnschichttransistor mit polykristallinem Silizium weist Vorteile einer hohen Elektronenmobilität und großen Stabilität, der Verwirklichung eines dünnen Profils und einer hohen Auflösung und einer hohen Leistungseffizienz usw. auf. Der Dünnschichttransistor mit polykristallinem Silizium kann einen Dünnschichttransistor mit Niedertemperaturpolysilizium (LTPS) oder einen Polysiliziumdünnschichttransistor umfassen. Ein Prozess zur Herstellung des Dünnschichttransistors mit polykristallinem Silizium benötigt jedoch unvermeidlich einen Schritt zum Kristallisieren des amorphen Siliziums. Folglich können Herstellungskosten aufgrund der erhöhten Anzahl von Herstellungsschritten erhöht werden. Er hat auch einen Nachteil der Kristallisation bei einer hohen Temperatur. Folglich ist es schwierig, den Dünnschichttransistor mit polykristallinem Silizium mit polykristallinem Silizium auf eine Anzeigeeinrichtung mit großer Größe anzuwenden.
  • Der Oxidhalbleiterdünnschichttransistor (Oxidhalbleiter-TFT), der eine hohe Mobilität aufweist und eine große Widerstandsänderung gemäß einem Sauerstoffgehalt aufweist, ist insofern vorteilhaft, als gewünschte Eigenschaften leicht erhalten werden können. Eine aktive Schicht aus Oxid wird auch bei einer relativ niedrigen Temperatur für einen Prozess zur Herstellung des Oxidhalbleiterdünnschichttransistors ausgebildet, folglich ist es möglich, Herstellungskosten zu senken. Infolge der Eigenschaften von Oxid ist ein Oxidhalbleiter auch transparent, er ist für die Verwirklichung einer transparenten Anzeigeeinrichtung günstig. Im Vergleich zum Dünnschichttransistor mit polykristallinem Silizium weist jedoch der Oxidhalbleiterdünnschichttransistor eine relativ geringe Stabilität und Elektronenmobilität auf.
  • In letzter Zeit wird mit einem Fortschritt von hoher Qualität und hoher Auflösung in einer Anzeigevorrichtung ein Dünnschichttransistor mit einer hohen Dichte in die Anzeigeeinrichtung integriert. Folglich wird eine große Anzahl von Dünnschichttransistoren in einem begrenzten Bereich angeordnet und eine große Anzahl von Kontaktlöchern wird ausgebildet, so dass es schwierig ist, eine ausreichende Kondensatorfläche sicherzustellen. Folglich ist ein Verfahren zum Sicherstellen einer Kondensatorfläche in einer Anzeigeeinrichtung mit einer großen Anzahl von Dünnschichttransistoren erforderlich.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung wurde angesichts der obigen Probleme gemacht und ihre Aufgabe ist es, eine Anzeigeeinrichtung, die es erleichtert, eine ausreichende Kondensatorfläche selbst im Fall der Anordnung von mehreren Dünnschichttransistoren sicherzustellen, und ein Verfahren zu ihrer Herstellung zu schaffen.
  • Die vorliegende Offenbarung hat außerdem die Aufgabe, eine Anzeigeeinrichtung, die es erleichtert, eine ausreichende Kondensatorfläche durch Verringern der Anzahl von Kontaktlöchern für eine elektrische Verbindung eines Dünnschichttransistors selbst im Fall der Anordnung von mehreren Dünnschichttransistoren sicherzustellen, und ein Verfahren zu ihrer Herstellung zu schaffen.
  • Ferner hat die vorliegende Offenbarung die Aufgabe, ein Verfahren zur Herstellung einer Anzeigeeinrichtung, die es erleichtert, die Anzahl von Strukturierungsprozessen zu verringern, und eine durch dasselbe Verfahren hergestellte Anzeigeeinrichtung zu schaffen.
  • Die Aufgaben werden durch die Merkmale der unabhängigen Ansprüche gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen gegeben.
  • Gemäß einem Aspekt der vorliegenden Offenbarung können die obigen und andere Aspekte durch Schaffen einer Anzeigeeinrichtung bewerkstelligt werden, die ein Substrat, eine Pixelansteuerschaltung auf dem Substrat und eine Anzeigeeinheit, die mit der Pixelansteuerschaltung verbunden ist, umfasst, wobei die Pixelansteuerschaltung einen ersten Dünnschichttransistor und einen zweiten Dünnschichttransistor umfasst, wobei der erste Dünnschichttransistor eine erste Gate-Elektrode auf dem Substrat, eine erste aktive Schicht, die so konfiguriert ist, dass sie von der ersten Gate-Elektrode beabstandet ist und mit zumindest einem Teil der ersten Gate-Elektrode überlappt ist, eine erste Source-Elektrode, die mit der ersten aktiven Schicht verbunden ist, und eine erste Drain-Elektrode, die so konfiguriert ist, dass sie von der ersten Source-Elektrode beabstandet ist und mit der ersten aktiven Schicht verbunden ist, umfasst, und wobei der zweite Dünnschichttransistor eine zweite aktive Schicht auf dem Substrat und eine zweite Gate-Elektrode, die so konfiguriert ist, dass sie von der zweiten aktiven Schicht beabstandet ist und mit zumindest einem Teil der zweiten aktiven Schicht überlappt ist, umfasst, die erste Gate-Elektrode zwischen dem Substrat und der ersten aktiven Schicht angeordnet ist und die zweite aktive Schicht zwischen dem Substrat und der zweiten Gate-Elektrode angeordnet ist.
  • In Bezug auf die zweite aktive Schicht können die erste Gate-Elektrode und die zweite Gate-Elektrode an entgegengesetzten Schichten angeordnet sein.
  • Die zweite aktive Schicht kann in derselben Schicht wie die erste Source-Elektrode und die erste Drain-Elektrode angeordnet sein. D. h. diese Schichten werden im gleichen Bearbeitungsschritt bereitgestellt.
  • Die Anzeigeeinrichtung kann ferner eine erste Isolationszwischenschicht auf der ersten aktiven Schicht umfassen.
  • Vorzugsweise können die erste Source-Elektrode und die erste Drain-Elektrode auf der ersten Isolationszwischenschicht angeordnet sein.
  • Vorzugsweise können die erste Source-Elektrode und die erste Drain-Elektrode mit der ersten aktiven Schicht durch Kontaktlöcher verbunden sein.
  • Die Anzeigeeinrichtung kann ferner einen Ätzstopper auf der ersten aktiven Schicht umfassen.
  • Der Ätzstopper kann in derselben Schicht wie die erste Isolationszwischenschicht angeordnet sein.
  • Der Ätzstopper kann aus demselben Material wie jenem der ersten Isolationszwischenschicht ausgebildet sein.
  • Die zweite aktive Schicht kann auf der ersten Isolationszwischenschicht angeordnet sein.
  • Die zweite aktive Schicht kann aus einem Oxidhalbleitermaterial ausgebildet sein.
  • Vorzugsweise können die erste Source-Elektrode und die erste Drain-Elektrode aus demselben Oxidhalbleitermaterial wie jenem der zweiten aktiven Schicht ausgebildet sein.
  • Die erste aktive Schicht und/oder die zweite aktive Schicht können eine erste Oxidhalbleiterschicht und eine zweite Oxidhalbleiterschicht auf der ersten Oxidhalbleiterschicht umfassen.
  • Die Anzeigeeinrichtung kann ferner eine Datenleitung und eine Ansteuerspannungsleitung umfassen.
  • Vorzugsweise können die Datenleitung und die Ansteuerspannungsleitung in derselben Schicht wie die erste Gate-Elektrode angeordnet sein.
  • Die Anzeigeeinrichtung kann ferner eine zweite Isolationszwischenschicht auf der ersten Source-Elektrode und der ersten Drain-Elektrode umfassen.
  • Vorzugsweise kann die Anzeigeeinrichtung ferner eine Planarisierungsschicht auf der zweiten Isolationszwischenschicht umfassen, wobei die Anzeigeeinheit auf der Planarisierungsschicht angeordnet sein kann.
  • Die Anzeigeeinheit kann eine erste Elektrode auf der Planarisierungsschicht umfassen.
  • Vorzugsweise kann die erste Elektrode mit irgendeiner der ersten Source-Elektrode und der ersten Drain-Elektrode durch ein Kontaktloch verbunden sein, das in der zweiten Isolationsschicht und der Planarisierungsschicht vorgesehen ist.
  • Die Anzeigeeinrichtung kann ferner einen Speicherkondensator umfassen, der mit dem ersten Dünnschichttransistor verbunden ist.
  • Vorzugsweise kann der Speicherkondensator eine erste Kondensatorelektrode, die als ein Körper mit der ersten Source-Elektrode ausgebildet ist, und eine zweite Kondensatorelektrode, die als ein Körper mit der ersten Gate-Elektrode ausgebildet ist, umfassen.
  • Der Speicherkondensator kann ferner eine dritte Kondensatorelektrode umfassen, die so konfiguriert ist, dass sie von der ersten Kondensatorelektrode beabstandet ist und auf der zweiten Isolationszwischenschicht angeordnet ist.
  • Der erste Dünnschichttransistor kann als Ansteuertransistor zum Ansteuern der Anzeigeeinheit funktionieren. Der zweite Dünnschichttransistor kann als Schalttransistor funktionieren.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung wird ein Verfahren zur Herstellung einer Anzeigeeinrichtung geschaffen, das das sequentielle Abscheiden einer ersten Schicht aus leitfähigem Material, einer ersten Isolationsmaterialschicht und einer ersten Schicht aus aktivem Material auf einem Substrat; das Ausbilden einer ersten Gate-Elektrode aus der ersten Schicht aus leitfähigem Material, eines ersten Gate-Isolationsfilms aus dem ersten Isolationsmaterial und einer ersten aktiven Schicht aus dem ersten aktiven Material durch einen selektiven Ätzprozess; das Ausbilden einer ersten Isolationszwischenschicht auf der ersten aktiven Schicht; das Ausbilden einer zweiten Schicht aus aktivem Material mit mehreren Mustern auf der ersten Isolationszwischenschicht; das Ausbilden eines zweiten Gate-Isolationsfilms und einer zweiten Gate-Elektrode auf zumindest einem Teil der zweiten Schicht aus aktivem Material; und das Leitfähigmachen der zweiten Schicht aus aktivem Material in dem Bereich, der nicht mit der zweiten Gate-Elektrode überlappt, umfasst.
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung wird eine Pixelansteuerschaltung für eine Anzeigeeinrichtung mit einer ersten Gate-Elektrode auf einem Substrat; einer ersten aktiven Schicht, die von der ersten Gate-Elektrode beabstandet ist und mit zumindest einem Teil der ersten Gate-Elektrode überlappt; einer ersten Source-Elektrode, die mit der ersten aktiven Schicht verbunden ist; einer ersten Drain-Elektrode, die von der ersten Source-Elektrode beabstandet ist und mit der ersten aktiven Schicht verbunden ist; einer zweiten aktiven Schicht auf dem Substrat; und einer zweiten Gate-Elektrode, die von der zweiten aktiven Schicht beabstandet ist und mit zumindest einem Teil der zweiten aktiven Schicht überlappt, geschaffen, wobei die erste Gate-Elektrode, die erste aktive Schicht und die ersten Source/Drain-Elektroden einen Ansteuertransistor der Pixelansteuerschaltung bilden, und die zweite Gate-Elektrode, die zweite aktive Schicht und die zweiten Source/Drain-Elektroden einen Schalttransistor der Pixelansteuerschaltung bilden, und wobei die erste Gate-Elektrode zwischen dem Substrat und der ersten aktiven Schicht angeordnet ist, die zweite aktive Schicht zwischen dem Substrat und der zweiten Gate-Elektrode angeordnet ist und die erste Gate-Elektrode und die zweite Gate-Elektrode auf einer entgegengesetzten Seite in Bezug auf die zweite aktive Schicht angeordnet sind.
  • Eine erste Source-Elektrode und eine erste Drain-Elektrode können ausgebildet werden, während sie voneinander beabstandet sind und mit der ersten aktiven Schicht im Prozess zum Leitfähigmachen verbunden werden.
  • Ein Ätzstopper kann zwischen der ersten Source-Elektrode und der zweiten Source-Elektrode vorgesehen sein.
  • Der Ätzstopper kann aus demselben Material wie jenem der ersten Isolationszwischenschicht ausgebildet sein.
  • Ein Teil der ersten Source-Elektrode und ein Teil der ersten Gate-Elektrode, die miteinander überlappt sind, können den Speicherkondensator bilden.
  • Das Verfahren kann ferner das Ausbilden einer zweiten Isolationszwischenschicht auf der ersten Source-Elektrode und das Ausbilden einer dritten Kondensatorelektrode, die mit zumindest einem Teil der ersten Source-Elektrode überlappt ist, auf der zweiten Isolationszwischenschicht umfassen.
  • Gemäß einem Aspekt der vorliegenden Offenbarung kann der Dünnschichttransistor des Typs mit unterem Gate zusammen mit dem Dünnschichttransistor des Typs mit oberem Gate in der Anzeigeeinrichtung verwendet werden, so dass es möglich ist, die Kondensatorfläche in der Anzeigeeinrichtung ausreichend sicherzustellen.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung kann der Dünnschichttransistor des Typs mit unterem Gate zusammen mit dem Dünnschichttransistor des Typs mit oberem Gate in der Anzeigeeinrichtung verwendet werden, so dass es möglich ist, die Anzahl von Kontaktlöchern zu verringern, die für die elektrische Verbindung des Dünnschichttransistors verwendet werden. Folglich ist es möglich, die Kondensatorfläche in der Anzeigeeinrichtung ausreichend sicherzustellen.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung kann der Dünnschichttransistor des Typs mit unterem Gate zusammen mit dem Dünnschichttransistor des Typs mit oberem Gate in der Anzeigeeinrichtung verwendet werden, so dass die Anzahl von Strukturierungsprozessen verringert wird, folglich es möglich ist, einen Herstellungsprozess zu vereinfachen und Herstellungskosten zu verringern.
  • Zusätzlich zu den Effekten der vorliegenden Offenbarung, wie vorstehend erwähnt, sind zusätzliche Vorteile und Merkmale der vorliegenden Offenbarung für den Fachmann auf dem Gebiet aus der Beschreibung der vorliegenden Offenbarung deutlich verständlich.
  • Figurenliste
  • Die obigen und andere Aspekte, Merkmale und andere Vorteile der vorliegenden Offenbarung sind aus der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen deutlicher verständlich; es zeigen:
    • 1 eine schematische Ansicht, die eine Anzeigeeinrichtung gemäß einem Aspekt der vorliegenden Offenbarung darstellt;
    • 2 eine Draufsicht, die eine Pixeleinheit darstellt, die in der Anzeigeeinrichtung von 1 enthalten ist;
    • 3 eine Draufsicht, die irgendein Pixel von 1 darstellt;
    • 4 einen Schaltplan für das Pixel von 3;
    • 5 eine Querschnittsansicht entlang I-I' von 3;
    • 6A eine Draufsicht, die irgendeine Pixeleinheit in einer Anzeigeeinrichtung gemäß dem Stand der Technik darstellt;
    • 6B eine Querschnittsansicht, die einen Speicherkondensator, einen Ansteuertransistor und einen Schalttransistor darstellt, die in einer Anzeigeeinrichtung gemäß dem Stand der Technik enthalten sind;
    • 7 eine Querschnittsansicht, die ein Pixel einer Anzeigeeinrichtung gemäß einem anderen Aspekt der vorliegenden Offenbarung darstellt;
    • 8 einen Schaltplan, der ein Pixel einer Anzeigeeinrichtung gemäß einem anderen Aspekt der vorliegenden Offenbarung darstellt;
    • 9A, 9B, 9C, 9D, 9E, 9F, 9G, 9H und 9I Querschnittsansichten, die ein Verfahren zur Herstellung einer Anzeigeeinrichtung gemäß einem Aspekt der vorliegenden Offenbarung darstellen;
    • 10A, 10B, 10C und 10D Draufsichten, die ein Verfahren zur Herstellung einer Anzeigeeinrichtung gemäß einem Aspekt der vorliegenden Offenbarung darstellen; und
    • 11 ein Diagramm, das einen Prozess zur Herstellung einer Anzeigeeinrichtung gemäß einem Aspekt der vorliegenden Offenbarung mit einem Prozess zur Herstellung einer Anzeigeeinrichtung gemäß dem Stand der Technik vergleicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Vorteile und Merkmale der vorliegenden Offenbarung und Implementierungsverfahren davon werden durch die folgenden Aspekte verdeutlicht, die mit Bezug auf die begleitenden Zeichnungen beschrieben werden. Die vorliegende Offenbarung kann jedoch in verschiedenen Formen verkörpert sein und sollte nicht als auf die hier dargelegten Aspekte begrenzt aufgefasst werden. Vielmehr sind diese Aspekte vorgesehen, so dass diese Offenbarung gründlich und vollständig ist und den Schutzbereich der vorliegenden Offenbarung dem Fachmann auf dem Gebiet vollständig vermittelt. Ferner ist die vorliegende Offenbarung nur durch den Schutzbereich der Ansprüche definiert.
  • Die Formen, Größen, Verhältnisse, Winkel und Zahlen, die in den Zeichnungen zum Beschreiben von Aspekten der vorliegenden Offenbarung offenbart sind, sind lediglich Beispiele und folglich ist die vorliegende Offenbarung nicht auf die dargestellten Details begrenzt. Gleiche Bezugszeichen beziehen sich durchweg auf gleiche Elemente. Wenn in der folgenden Beschreibung bestimmt wird, dass die ausführliche Beschreibung der relevanten bekannten Funktion oder Konfiguration den wichtigen Punkt der vorliegenden Offenbarung unnötig unklar macht, wird auf die ausführliche Beschreibung verzichtet.
  • In dem Fall, in dem „umfassen“, „aufweisen“ und „einschließen“, die in der vorliegenden Patentbeschreibung beschrieben sind, verwendet werden, kann ein anderer Teil auch vorhanden sein, wenn nicht „nur“ verwendet wird. Die Begriffe in einer Singularform können Pluralformen einschließen, wenn nicht gegenteilig angegeben.
  • Beim Auffassen eines Elements wird das Element als einen Fehlerbereich umfassend aufgefasst, obwohl keine explizite Beschreibung davon besteht.
  • Beim Beschreiben einer Positionsbeziehung, beispielsweise wenn die Positionsreihenfolge als „auf“, „über“, „unter“, „unterhalb“ und „neben“ beschrieben wird, kann der Fall keines Kontakts dazwischen eingeschlossen sein, wenn nicht „gerade“ oder „direkt“ verwendet wird. Wenn erwähnt ist, dass ein erstes Element „auf“ einem zweiten Element angeordnet ist, bedeutet es nicht, dass das erste Element im Wesentlichen über dem zweiten Element in der Figur angeordnet ist. Der obere Teil und der untere Teil eines betreffenden Objekts können in Abhängigkeit von der Orientierung des Objekts geändert werden. Folglich umfasst der Fall, in dem ein erstes Element „auf“ einem zweiten Element angeordnet ist, den Fall, in dem das erste Element „unter“ dem zweiten Element angeordnet ist, sowie den Fall, in dem das erste Element „über“ dem zweiten Element in der Figur oder in einer tatsächlichen Konfiguration angeordnet ist.
  • Beim Beschreiben einer zeitlichen Beziehung, wenn beispielsweise die zeitliche Reihenfolge als „nach“, „im Anschluss an“, „als nächstes“ und „bevor“ beschrieben wird, kann ein Fall, der nicht kontinuierlich ist, enthalten ist, wenn nicht „gerade“ oder „direkt“ verwendet wird.
  • Es ist selbstverständlich, dass, obwohl die Begriffe „erster“, „zweiter“ usw. hier verwendet werden können, um verschiedene Elemente zu beschreiben, diese Elemente nicht durch diese Begriffe begrenzt werden sollten. Diese Begriffe werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Ein erstes Element könnte beispielsweise als zweites Element bezeichnet werden und ebenso könnte ein zweites Element als erstes Element bezeichnet werden, ohne vom Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • Die Begriffe „erste horizontale Achsenrichtung“, „zweite horizontale Achsenrichtung“, und „vertikale Achsenrichtung“ sollten nicht nur auf der Basis einer geometrischen Beziehung interpretiert werden, in der die jeweiligen Richtungen zueinander senkrecht sind, und können als Richtungen mit breiteren Richtungsabhängigkeiten innerhalb des Bereichs gemeint sein, in dem die Komponenten der vorliegenden Offenbarung funktional arbeiten können.
  • Selbstverständlich umfasst der Begriff „mindestens eines“ alle Kombinationen in Bezug auf irgendein Element. „Mindestens eines unter einem ersten Element, einem zweiten Element und einem dritten Element“ kann beispielsweise alle Kombinationen von zwei oder mehr Elementen, die aus dem ersten, dem zweiten und dem dritten Element ausgewählt sind, sowie jedes Element des ersten, des zweiten und des dritten Elements umfassen.
  • Merkmale von verschiedenen Aspekten der vorliegenden Offenbarung können teilweise oder insgesamt miteinander gekoppelt oder kombiniert sein und können verschiedenartig miteinander betrieben werden und technisch betrieben werden, wie der Fachmann auf dem Gebiet ausreichend verstehen kann. Die Aspekte der vorliegenden Offenbarung können unabhängig voneinander ausgeführt werden oder können zusammen in einer gegenseitig abhängigen Beziehung ausgeführt werden.
  • In den Zeichnungen sind dieselben oder ähnliche Elemente mit denselben Bezugszeichen bezeichnet, selbst wenn sie in verschiedenen Zeichnungen dargestellt sind.
  • In den Aspekten der vorliegenden Offenbarung werden eine Source-Elektrode und eine Drain-Elektrode für die Zweckmäßigkeit der Beschreibung voneinander unterschieden. Die Source-Elektrode und die Drain-Elektrode werden jedoch austauschbar verwendet. Folglich kann die Source-Elektrode die Drain-Elektrode sein und die Drain-Elektrode kann die Source-Elektrode sein. Die Source-Elektrode in irgendeinem Aspekt der vorliegenden Offenbarung kann auch die Drain-Elektrode in einem anderen Aspekt der vorliegenden Offenbarung sein und die Drain-Elektrode in irgendeinem Aspekt der vorliegenden Offenbarung kann die Source-Elektrode in einem anderen Aspekt der vorliegenden Offenbarung sein.
  • In einem oder mehreren Aspekten der vorliegenden Offenbarung wird für die Zweckmäßigkeit der Erläuterung eine Source-Region von einer Source-Elektrode unterschieden und eine Drain-Region wird von einer Drain-Elektrode unterschieden. Aspekte der vorliegenden Offenbarung sind jedoch nicht auf diese Struktur begrenzt. Eine Source-Region kann beispielsweise eine Source-Elektrode sein und eine Drain-Region kann eine Drain-Elektrode sein. Eine Source-Region kann auch eine Drain-Elektrode sein und eine Drain-Region kann eine Source-Elektrode sein.
  • Nachstehend wird eine Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung mit Bezug auf 1 bis 5 im Einzelnen beschrieben.
  • Die Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung umfasst ein Substrat 110, eine Pixelansteuerschaltung (PDC) auf dem Substrat 110 und eine Anzeigeeinheit 710, die mit der Pixelansteuerschaltung (PDC) verbunden ist. Die Pixelansteuerschaltung (PDC) umfasst Dünnschichttransistoren (TR1, TR2).
  • 1 ist eine schematische Ansicht, die die Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung darstellt.
  • Wie in 1 gezeigt, umfasst die Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung ein Pixel (P) auf dem Substrat 110, einen Gate-Treiber 220, einen Datentreiber 230 und eine Steuereinheit 240.
  • Auf dem Substrat 110 befinden sich Gate-Leitungen (GL) und Datenleitungen (DL) und das Pixel (P) ist an einem Kreuzungsabschnitt der Gate-Leitung (GL) und der Datenleitung (DL) angeordnet. Das Pixel (P) umfasst die Anzeigeeinheit 710 und die Pixelansteuerschaltung (PDC) zum Ansteuern der Anzeigeeinheit 710. Ein Bild wird durch Ansteuern des Pixels (P) angezeigt. Die mehreren Pixel (P) können eine Pixeleinheit (PG) bilden.
  • Die Steuereinheit 240 steuert den Gate-Treiber 220 und den Datentreiber 230.
  • Die Steuereinheit 240 gibt ein Gate-Steuersignal (GCS) zum Steuern des Gate-Treibers 220 und ein Datensteuersignal (DCS) zum Steuern des Datentreibers 230 durch die Verwendung eines vertikal/horizontal synchronisierten Signals und Taktsignals, die von einem externen System (nicht gezeigt) zugeführt werden, aus. Die Steuereinheit 240 tastet auch Eingangsvideodaten ab, die vom externen System geliefert werden, und richtet dann erneut die abgetasteten Videodaten aus und liefert die erneut ausgerichteten digitalen Videodaten (RGB) zum Datentreiber 230.
  • Das Gate-Steuersignal (GCS) umfasst einen Gate-Startimpuls (GSP), einen Gate-Verschiebungstakt (GSC), ein Ausgabefreigabesignal (GOE), ein Startsignal (Vst) und einen Gate-Takt (GCLK). Steuersignale zum Steuern eines Schieberegisters können auch im Gate-Steuersignal (GCS) enthalten sein.
  • Das Datensteuersignal (DSC) umfasst einen Quellenstartimpuls (SSP), ein Quellenverschiebungstaktsignal (SSC), ein Quellenausgabefreigabesignal (SOE) und ein Polaritätssteuersignal (POL).
  • Der Datentreiber 230 liefert eine Datenspannung zu den Datenleitungen (DL) auf dem Substrat 110. Im Einzelnen wandelt der Datentreiber 230 die Videodaten (RGB), die von der Steuereinheit 240 zugeführt werden, in eine analoge Datenspannung um und liefert die analoge Datenspannung zu den Datenleitungen (DL).
  • Der Gate-Treiber 220 liefert sequentiell einen Gate-Impuls (GP) zu den Gate-Leitungen (GL) für 1 Rahmenperiode. Hier gibt „1 Rahmen“ die Periode an, in der ein Bild durch das Anzeigefeld ausgegeben wird. Der Gate-Treiber 220 liefert auch ein Gate-Aus-Signal zum Ausschalten der Schaltvorrichtung zur Gate-Leitung (GL) für die restliche Periode von 1 Rahmen, in der der Gate-Impuls (GP) nicht geliefert wird. Nachstehend werden der Gate-Impuls (GP) und das Gate-Aus-Signal (Goff) insgesamt als Abtastsignale (SS) bezeichnet.
  • Gemäß einem Aspekt der vorliegenden Offenbarung kann der Gate-Treiber 220 auf dem Substrat 110 vorgesehen sein. Eine Struktur zum direkten Vorsehen des Gate-Treibers 220 auf dem Substrat 110 kann als Struktur mit Gate im Feld (GIP) bezeichnet werden.
  • 2 ist eine Draufsicht, die die Pixeleinheit PG darstellt, die in der Anzeigeeinrichtung 100 von 1 enthalten ist.
  • Mit Bezug auf 1 und 2 kann die Pixeleinheit (PG) drei Pixel (P) umfassen. Jedes des Pixels (P), das in einer Pixeleinheit (PG) enthalten ist, kann rotfarbiges Licht, grünfarbiges Licht bzw. blaufarbiges Licht emittieren. Die Pixeleinheit (PG) kann verschiedene Farben durch die Verwendung von Pixeln (P) zum Emittieren von rotfarbigem Licht, grünfarbigem Licht und blaufarbigem Licht ausdrücken.
  • 3 ist eine Draufsicht, die irgendein Pixel (P) von 1 darstellt, 4 ist ein Schaltplan für das Pixel (P) von 3 und 5 ist eine Querschnittsansicht entlang I-I' von 3.
  • Der Schaltplan von 4 entspricht einem Ersatzschaltplan für ein Pixel (P) in einer organischen Lichtemissionsanzeigevorrichtung mit einer organischen Leuchtdiode (OLED) als Anzeigeeinheit 710.
  • Das Pixel (P) der Anzeigeeinrichtung 100, das in 4 gezeigt ist, umfasst eine organische Leuchtdiode (OLED), die einer Anzeigeeinheit 710 entspricht, und eine Pixelansteuerschaltung (PDC) zum Ansteuern der Anzeigeeinheit 710. Die Anzeigeeinheit 710 ist mit der Pixelansteuerschaltung (PDC) verbunden.
  • Auf einem Substrat 110 befinden sich Signalleitungen (DL, EL, GL, PL, SCL, RL) zum Zuführen eines Ansteuersignals zur Pixelansteuerschaltung (PDC). Die Pixelansteuerschaltung (PDC) umfasst Dünnschichttransistoren (TR1, TR2, TR3, TR4).
  • Die Pixelansteuerschaltung (PDC) von 4 umfasst ferner den ersten Dünnschichttransistor (TR1), der einem Ansteuertransistor entspricht, den zweiten Dünnschichttransistor (TR2), der einem Schalttransistor entspricht, den dritten Dünnschichttransistor (TR3), der einem Referenztransistor entspricht, und den vierten Dünnschichttransistor (TR4), der einem Emissionssteuertransistor entspricht.
  • Im Einzelnen entspricht der ersten Dünnschichttransistor (TR1) dem Ansteuertransistor, der dazu konfiguriert ist, einen Pegel des Stroms, der an die Anzeigeeinheit 710 ausgegeben wird, gemäß einer Datenspannung (Vdata) zu steuern, die durch den zweiten Dünnschichttransistor (TR2) übertragen wird, der zweite Dünnschichttransistor (TR2) entspricht dem Schalttransistor, der mit einer Gate-Leitung (GL) und einer Datenleitung (DL) verbunden ist, der dritte Dünnschichttransistor (TR3) entspricht dem Referenztransistor, der dazu konfiguriert ist, Merkmale des ersten Dünnschichttransistors (TR1) zu erfassen, und der vierte Dünnschichttransistor (TR4) entspricht dem Emissionssteuertransistor, der dazu konfiguriert ist, die Emissionszeit durch Steuern des ersten Dünnschichttransistors (TR1) zu steuern.
  • Die Datenspannung (Vdata) wird zur Datenleitung (DL) zugeführt, ein Abtastsignal (SS) wird zur Gate-Leitung (GL) zugeführt, eine Ansteuerspannung (VDD) zum Ansteuern des Pixels wird zu einer Ansteuerspannungsleitung (PL) zugeführt, eine Referenzspannung (Vref) wird zu einer Referenzleitung (RL) zugeführt, ein Emissionssteuersignal (EM) wird zu einer Emissionssteuerleitung (EL) zugeführt und ein Erfassungssteuersignal (SCS) wird zu einer Erfassungssteuerleitung (SCL) zugeführt.
  • Mit Bezug auf 4 ist, wenn die Gate-Leitung des (n)-ten Pixels (P) als „GLn“ bezeichnet wird, die Gate-Leitung des benachbarten (n-1)-ten Pixels (P) „GLn-1“ und die Gate-Leitung des (n-1)-ten Pixels (P) dient als Erfassungssteuerleitung (SCL) des (n)-ten Pixels (P).
  • Ein Speicherkondensator (Cst) ist zwischen der Anzeigeeinheit 710 und einer Gate-Elektrode (G1) des ersten Dünnschichttransistors (TR1) angeordnet. Im Einzelnen ist der Speicherkondensator (Cst) zwischen einem ersten Knoten (n1), der mit der Anzeigeeinheit 710 verbunden ist, und einem zweiten Knoten (n2), der mit der Gate-Elektrode (G1) des ersten Dünnschichttransistors (TR1) verbunden ist, ausgebildet.
  • Der zweite Dünnschichttransistor (TR2) wird durch das Abtastsignal (SS) eingeschaltet, das zur Gate-Leitung (GL) zugeführt wird, und der zweite Dünnschichttransistor (TR2) überträgt die Datenspannung (Vdata), die zur Datenleitung (DL) zugeführt wird, zur Gate-Elektrode (G1) des ersten Dünnschichttransistors (TR1).
  • Wenn der zweite Dünnschichttransistor (TR2) eingeschaltet wird, wird im Einzelnen die durch die Datenleitung (DL) zugeführte Datenspannung (Vdata) zur Gate-Elektrode (G1) des ersten Dünnschichttransistors (TR1) zugeführt. Der Speicherkondensator (Cst) wird mit der Datenspannung (Vdata) aufgeladen.
  • Wenn der erste Dünnschichttransistor (TR1) eingeschaltet wird, wird ein Strom zu einer Anzeigeeinheit 710 durch den ersten Dünnschichttransistor (TR1) durch die Ansteuerspannung (Vdd) - zum Ansteuern des Pixels zugeführt, folglich wird Licht von der Anzeigeeinheit 710 emittiert.
  • Der dritte Dünnschichttransistor (TR3) ist mit der Referenzleitung (RL) verbunden, wird durch das Erfassungssteuersignal (SCS) eingeschaltet oder ausgeschaltet, und ist dazu konfiguriert, die Merkmale des zweiten Dünnschichttransistors (TR2), der dem Ansteuertransistor entspricht, für eine Erfassungsperiode zu erfassen.
  • Der vierte Dünnschichttransistor (TR4) überträgt die Ansteuerspannung (Vdd) zum ersten Dünnschichttransistor (TR1) oder unterbricht die Ansteuerspannung (Vdd) gemäß dem Emissionssteuersignal (EM). Wenn der vierte Dünnschichttransistor (TR4) eingeschaltet wird, wird Strom zum ersten Dünnschichttransistor (TR1) zugeführt, folglich wird Licht von der Anzeigeeinheit 710 emittiert.
  • Eine Zufuhrmenge von Strom zur organischen Leuchtdiode OLED entsprechend der Anzeigeeinheit 710 durch den ersten Dünnschichttransistor TR1 wird gemäß der Datenspannung (Vdata) gesteuert, folglich ist es möglich, eine Graustufe des von der Anzeigeeinheit 710 emittierten Lichts zu steuern.
  • Mit Bezug auf 5 ist die Pixelansteuerschaltung (PDC) auf dem Substrat 110 angeordnet.
  • Das Substrat 110 kann aus Glas oder Kunststoff ausgebildet sein. Das Substrat 110 kann aus Kunststoff mit Flexibilität, beispielsweise Polyimid (PI), ausgebildet sein.
  • Die Pixelansteuerschaltung (PDC) umfasst den ersten Dünnschichttransistor (TR1) und den zweiten Dünnschichttransistor (TR2).
  • Der erste Dünnschichttransistor (TR1) umfasst eine erste Gate-Elektrode (G1) auf dem Substrat 110, eine erste aktive Schicht (A1), die so vorgesehen ist, dass sie von der ersten Gate-Elektrode (G1) beabstandet ist und mit zumindest einem Teil der ersten Gate-Elektrode (G1) überlappt ist, eine erste Source-Elektrode (S1), die mit der ersten aktiven Schicht (A1) verbunden ist, und eine erste Drain-Elektrode (D1), die so vorgesehen ist, dass sie von der ersten Source-Elektrode (S1) beabstandet ist und mit der ersten aktiven Schicht (A1) verbunden ist.
  • Der zweite Dünnschichttransistor (TR2) umfasst eine zweite aktive Schicht (A2) auf dem Substrat 110 und eine zweite Gate-Elektrode (G2), die so vorgesehen ist, dass sie von der zweiten aktiven Schicht (A2) beabstandet ist und teilweise mit zumindest einem Teil der zweiten aktiven Schicht (A2) überlappt ist.
  • Mit Bezug auf 5 sind die erste Gate-Elektrode (G1), die Datenleitung (DL) und die Ansteuerspannungsleitung (PL) auf dem Substrat 110 angeordnet.
  • Die erste Gate-Elektrode (G1), die Datenleitung (DL) und die Ansteuerspannungsleitung (PL) können aus demselben Material ausgebildet sein und können durch denselben Prozess hergestellt werden.
  • Die erste Gate-Elektrode (G1), die Datenleitung (DL) und die Ansteuerspannungsleitung (PL) können mindestens eines unter einem Metall auf Aluminiumbasis wie z. B. Aluminium oder einer Aluminiumlegierung, einem Metall auf Silberbasis wie z. B. Silber (Ag) oder einer Silberlegierung, einem Metall auf Kupferbasis wie z. B. Kupfer (Cu) oder einer Kupferlegierung, einem Metall auf Molybdänbasis wie z. B. Molybdän oder einer Molybdänlegierung, Chrom (Cr), Tantal (Ta), Neodym (Nd) und Titan (Ti) umfassen. Die erste Gate-Elektrode (G1), die Datenleitung (DL) und die Ansteuerspannungsleitung (PL) können eine mehrschichtige Struktur mit mindestens zwei Schichten mit den verschiedenen physikalischen Eigenschaften aufweisen.
  • Ein Teil der ersten Gate-Elektrode (G1) wird zu einer zweiten Kondensatorelektrode (CE2).
  • Ein erster Gate-Isolationsfilm 121 ist auf der ersten Gate-Elektrode (G1) angeordnet. Der erste Gate-Isolationsfilm 121 kann mindestens eines von Siliziumoxid und Siliziumnitrid umfassen und kann ein Metalloxid oder ein Metallnitrid umfassen. Der erste Gate-Isolationsfilm 121 kann eine einschichtige Struktur oder eine mehrschichtige Struktur aufweisen.
  • Auf der Datenleitung (DL) und der Ansteuerspannungsleitung (PL) befindet sich ein Isolationsfilm, der derselbe wie der erste Gate-Isolationsfilm 121 ist. Gemäß einem Aspekt der vorliegenden Offenbarung wird der Isolationsfilm, der auf der Datenleitung (DL) und der Ansteuerspannungsleitung (PL) angeordnet ist, auch als erster Gate-Isolationsfilm 121 bezeichnet.
  • Die erste aktive Schicht (A1) ist auf dem ersten Gate-Isolationsfilm 121 angeordnet. Die erste aktive Schicht (A1) ist teilweise mit einem gewissen Bereich der ersten Gate-Elektrode (G1) überlappt.
  • Die erste aktive Schicht (A1) ist aus einem ersten aktiven Material ausgebildet. Das erste aktive Material kann ein Oxidhalbleitermaterial sein. Gemäß einem Aspekt der vorliegenden Offenbarung ist die erste aktive Schicht (A1) eine Oxidhalbleiterschicht.
  • Die erste aktive Schicht (A1) kann beispielsweise mindestens einen unter einem Oxidhalbleiter auf IZO(InZnO)-Basis, einem Oxidhalbleiter auf IGO(InGaO)-Basis, einem Oxidhalbleiter auf ITO(InSnO)-Basis, einem Oxidhalbleiter auf IGZO(InGaZnO)-Basis, einem Oxidhalbleiter auf IGZTO(InGaZnSnO)-Basis, einem Oxidhalbleiter auf GZTO(GaZnSnO)-Basis, einem Oxidhalbleiter auf GZO(GaZnO)-Basis, einem Oxidhalbleiter auf GO(GaO)-Basis und einem Oxidhalbleiter auf ITZO(InSnZnO)-Basis umfassen. Ein Aspekt der vorliegenden Offenbarung ist jedoch nicht auf das Obige begrenzt. Die erste aktive Schicht (A1) kann aus anderen Oxidhalbleitermaterialien ausgebildet sein, die dem Fachmann auf dem Gebiet im Allgemeinen bekannt sind.
  • Eine erste Isolationszwischenschicht 171 ist auf der ersten aktiven Schicht (A1) angeordnet. Die erste Isolationszwischenschicht 171 kann aus einem organischen Isolationsmaterial oder einem anorganischen Isolationsmaterial ausgebildet sein. Die erste Isolationszwischenschicht 171 dient als Ätzstopper (ES) für die erste aktive Schicht (A1) des ersten Dünnschichttransistors (TR1). Folglich kann der erste Dünnschichttransistor (TR1) als der Dünnschichttransistor mit BCE-Struktur mit dem Ätzstopper (ES) bezeichnet werden.
  • Im Einzelnen weist der erste Dünnschichttransistor (TR1) gemäß einem Aspekt der vorliegenden Offenbarung den Ätzstopper (ES) auf. Der Ätzstopper (ES) ist in derselben Schicht wie die erste Isolationszwischenschicht 171 auf der ersten aktiven Schicht (A1) angeordnet und kann aus demselben Material wie jenem der ersten Isolationszwischenschicht 171 ausgebildet sein. Der Ätzstopper (ES) schützt eine Kanalregion der ersten aktiven Schicht (A1).
  • Eine zweite aktive Schicht (A2) ist auf der ersten Isolationszwischenschicht 171 angeordnet.
  • Die zweite aktive Schicht (A2) ist aus einem zweiten aktiven Material ausgebildet. Das zweite aktive Material kann ein Oxidhalbleitermaterial sein. Gemäß einem Aspekt der vorliegenden Offenbarung ist die zweite aktive Schicht (A2) eine Oxidhalbleiterschicht.
  • Die zweite aktive Schicht (A2) kann aus demselben Oxidhalbleitermaterial wie jenem der ersten aktiven Schicht (A1) ausgebildet sein oder kann aus dem anderen Oxidhalbleitermaterial zu jenem der ersten aktiven Schicht (A1) ausgebildet sein.
  • Die zweite aktive Schicht (A2) kann beispielsweise mindestens einen unter einem Oxidhalbleiter auf IZO(InZnO)-Basis, einem Oxidhalbleiter auf IGO(InGaO)-Basis, einem Oxidhalbleiter auf ITO(InSnO)-Basis, einem Oxidhalbleiter auf IGZO(InGaZnO)-Basis, einem Oxidhalbleiter auf IGZTO(InGaZnSnO)-Basis, einem Oxidhalbleiter auf GZTO(GaZnSnO)-Basis, einem Oxidhalbleiter auf GZO(GaZnO)-Basis, einem Oxidhalbleiter auf GO(GaO)-Basis und einem Oxidhalbleiter auf ITZO(InSnZnO)-Basis umfassen. Ein Aspekt der vorliegenden Offenbarung ist jedoch nicht auf das Obige begrenzt. Die zweite aktive Schicht (A2) kann aus anderen Oxidhalbleitermaterialien ausgebildet sein, die dem Fachmann auf dem Gebiet im Allgemeinen bekannt sind.
  • Gemäß einem Aspekt der vorliegenden Offenbarung sind eine erste Source-Elektrode (S1), eine erste Drain-Elektrode (D1), eine zweite Source-Elektrode (S2) und eine zweite Drain-Elektrode (D2) auf der ersten Isolationszwischenschicht 171 angeordnet.
  • Die erste Source-Elektrode (S1), die erste Drain-Elektrode (D1), die zweite Source-Elektrode (S2) und die zweite Drain-Elektrode (D2) können aus dem zweiten aktiven Material ausgebildet sein.
  • Ein zweiter Gate-Isolationsfilm 122 ist auf der zweiten aktiven Schicht (A2) angeordnet und eine zweite Gate-Elektrode (G2) ist auf dem zweiten Gate-Isolationsfilm 122 angeordnet. Folglich ist der zweite Dünnschichttransistor (TR2) mit der zweiten Gate-Elektrode (G2), der zweiten aktiven Schicht (A2), der zweiten Source-Elektrode (S2) und der zweiten Drain-Elektrode (D2) vollendet.
  • Gemäß einem Aspekt der vorliegenden Offenbarung wird, nachdem die zweite Schicht aus aktivem Material des zweiten aktiven Materials auf der ersten Isolationszwischenschicht 171 ausgebildet ist, ein Teil der zweiten Schicht aus aktivem Material, der nicht mit der zweiten Gate-Elektrode (G2) überlappt, selektiv leitfähig gemacht, um dadurch die erste Source-Elektrode (S1), die erste Drain-Elektrode (D1), die zweite Source-Elektrode (S2) und die zweite Drain-Elektrode (D2) auszubilden. Und andere Bereiche der zweiten Schicht aus aktivem Material, die mit der zweiten Gate-Elektrode (G2) überlappt sind, werden zur zweiten aktiven Schicht (A2), ohne leitfähig gemacht zu werden. In der vorliegenden Offenbarung bedeutet „leitfähig machen“, dass ein Teil eines aktiven Materials zu einem Leiter gemacht wird.
  • Das zweite aktive Material zum Ausbilden der zweiten aktiven Schicht (A2) ist das Oxidhalbleitermaterial, folglich kann das zweite aktive Material durch eine Plasmabehandlung oder eine Wasserstoffbehandlung leitfähig gemacht werden.
  • Der leitfähig gemachte Abschnitt der zweiten Schicht aus aktivem Material kann als leitender Abschnitt bezeichnet werden. Die mehreren leitenden Abschnitte können ausgebildet werden, indem die zweite Schicht aus aktivem Material leitfähig gemacht wird.
  • Unter den leitenden Abschnitten wird jeder Abschnitt, der mit der ersten aktiven Schicht (A1) verbunden ist, zur ersten Source-Elektrode (S1) und zur ersten Drain-Elektrode (D1). Die erste Drain-Elektrode (D1) ist mit der ersten aktiven Schicht (A1) durch ein drittes Kontaktloch (CH3) verbunden, das in der ersten Isolationszwischenschicht 171 vorgesehen ist. Die erste Source-Elektrode (S1) ist mit der ersten aktiven Schicht (A1) durch ein viertes Kontaktloch (CH4) verbunden, das in der ersten Isolationszwischenschicht 171 vorgesehen ist. Mit Bezug auf 5 ist auch der Ätzstopper (ES) zwischen dem dritten Kontaktloch (CH3) und dem vierten Kontaktloch (CH4) angeordnet. Folglich ist der erste Dünnschichttransistor (TR1) mit der ersten Gate-Elektrode (G1), der ersten aktiven Schicht (A1), der ersten Source-Elektrode (S1) und der ersten Drain-Elektrode (D1) vollendet.
  • Gemäß einem Aspekt der vorliegenden Offenbarung können Kontaktlöcher nicht vollständig mit dem zweiten aktiven Material gefüllt werden. Jede der ersten Source-Elektrode (S1) und der ersten Drain-Elektrode (D1) kann beispielsweise eine Aussparung im Kontaktloch (CH4, CH3) aufweisen. Danach werden die erste Source-Elektrode (S1) und die erste Drain-Elektrode (D1) durch eine Plasmabehandlung oder eine Wasserstoffbehandlung leitfähig gemacht.
  • Gemäß einem Aspekt der vorliegenden Offenbarung wird ein Teil der ersten Source-Elektrode (S1) zu einer ersten Kondensatorelektrode (CE1). Die erste Kondensatorelektrode (CE1) zusammen mit einer zweiten Kondensatorelektrode (CE2) bildet einen ersten Kondensator (C1).
  • Unter den mehreren leitenden Abschnitten wird auch der leitende Abschnitt, der mit der zweiten aktiven Schicht (A2) verbunden ist, zur zweiten Source-Elektrode (S2) und zur zweiten Drain-Elektrode (D2). Gemäß einem Aspekt der vorliegenden Offenbarung werden die zweite Source-Elektrode (S1) und die zweite Drain-Elektrode (D2) als ein Körper mit der zweiten aktiven Schicht (A2) ausgebildet.
  • Die zweite Source-Elektrode (S2) ist mit der Datenleitung (DL) durch ein erstes Kontaktloch (CH1) verbunden, das im ersten Gate-Isolationsfilm 121 und in der ersten Isolationszwischenschicht 171 vorgesehen ist. Die zweite Drain-Elektrode (D2) ist auch mit der ersten Gate-Elektrode (G1) durch ein zweites Kontaktloch (CH2) verbunden, das im ersten Gate-Isolationsfilm 121 und in der ersten Isolationszwischenschicht 171 vorgesehen ist. Wie vorstehend beschrieben, wird ein Teil der ersten Gate-Elektrode (G1) zur zweiten Kondensatorelektrode (CE2). Entsprechend wie die zweite Drain-Elektrode (D2) mit der ersten Gate-Elektrode (G1) verbunden ist, ist folglich die zweite Drain-Elektrode (D2) auch mit der zweiten Kondensatorelektrode (CE2) verbunden.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung kann jeder der leitenden Abschnitte, die so konfiguriert sind, dass sie voneinander getrennt und mit der zweiten aktiven Schicht (A2) verbunden sind, als Source-Region und Drain-Region bezeichnet werden. Die Source-Region und die Source-Elektrode werden jedoch nicht voneinander unterschieden und die Source-Region kann als Source-Elektrode bezeichnet werden. In derselben Weise werden die Drain-Region und die Drain-Elektrode nicht voneinander unterschieden und die Drain-Region kann als Drain-Elektrode bezeichnet werden.
  • Eine zweite Isolationszwischenschicht 172 ist auf dem ersten Dünnschichttransistor (TR1) und dem zweiten Dünnschichttransistor (TR2) angeordnet. Die zweite Isolationszwischenschicht 172 kann aus einem organischen Isolationsmaterial oder einem anorganischen Isolationsmaterial ausgebildet sein.
  • Die Gate-Leitung (GL), die Emissionssteuerleitung (EL), eine Ansteuerspannungsverbindungsleitung (PLB) und eine dritte Kondensatorelektrode (CE3) sind auf der zweiten Isolationszwischenschicht 172 angeordnet.
  • Mit Bezug auf 3 ist ein Ende der Ansteuerspannungsverbindungsleitung (PLB) mit der Ansteuerspannungsleitung (PL) durch Kontaktlöcher (CH11, CH12) verbunden und das andere Ende der Ansteuerspannungsverbindungsleitung (PLB) ist mit dem vierten Dünnschichttransistor (TR4) durch ein Kontaktloch (CH13) verbunden, folglich wird die Ansteuerspannung zum vierten Dünnschichttransistor (TR4) zugeführt, der dem Emissionssteuertransistor jedes Pixels (P) entspricht.
  • Die dritte Kondensatorelektrode (CE3) ist mit der zweiten Drain-Elektrode (D2) durch ein fünftes Kontaktloch (CH5) verbunden, das in der zweiten Isolationszwischenschicht 172 vorgesehen ist. Folglich kann die dritte Kondensatorelektrode (CE3) mit der zweiten Kondensatorelektrode (CE2) durch die zweite Drain-Elektrode (D2) verbunden sein. Folglich wird die dritte Kondensatorelektrode (CE3) mit der Spannung versorgt, die dieselbe wie jene der zweiten Kondensatorelektrode (CE2) ist. Die dritte Kondensatorelektrode (CE3) ist mit der ersten Kondensatorelektrode (CE1) überlappt, um dadurch den zweiten Kondensator (C2) zu bilden. Der erste Kondensator (C1) und der zweite Kondensator (C2) bilden den Speicherkondensator (Cst).
  • Eine Planarisierungsschicht 173 ist auf der Gate-Leitung (GL), der Emissionssteuerleitung (EL), der Ansteuerspannungsverbindungsleitung (PLB) und der dritten Kondensatorelektrode (CE3) angeordnet. Die Planarisierungsschicht 173 ist dazu konfiguriert, eine obere Oberfläche des ersten Dünnschichttransistors (TR1) und eine obere Oberfläche des zweiten Dünnschichttransistors (TR2) zu planarisieren und auch den ersten Dünnschichttransistor (TR1) und den zweiten Dünnschichttransistor (TR2) zu schützen.
  • Eine erste Elektrode 711 der Anzeigeeinheit 710 ist auf der Planarisierungsschicht 173 angeordnet. Die erste Elektrode 711 der Anzeigeeinheit 710 kann mit irgendeiner der ersten Source-Elektrode (S1) und der ersten Drain-Elektrode (D1), die im ersten Dünnschichttransistor (TR1) enthalten sind, durch ein sechstes Kontaktloch (CH6), das in der Planarisierungsschicht 173 und der zweiten Isolationszwischenschicht 172 vorgesehen ist, verbunden sein. In 5 ist die erste Elektrode 711 mit der ersten Source-Elektrode (S1) des ersten Dünnschichttransistors (TR1) verbunden. Sie ist jedoch nicht auf diese Struktur begrenzt. Die erste Elektrode 711 kann mit der ersten Drain-Elektrode (D1) des ersten Dünnschichttransistors (TR1) verbunden sein.
  • Eine Bankschicht 750 ist in der Kante der ersten Elektrode 711 angeordnet. Die Bankschicht 750 definiert einen Emissionsbereich der Anzeigeeinheit 710.
  • Eine organische Emissionsschicht 712 ist auf der ersten Elektrode 711 angeordnet und eine zweite Elektrode 713 ist auf der organischen Emissionsschicht 712 angeordnet, folglich ist die Anzeigeeinheit 710 vollendet. Die in 5 gezeigte Anzeigeeinheit 710 entspricht der organischen Leuchtdiode (OLED). Folglich entspricht die Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung der organischen Lichtemissionsanzeigevorrichtung.
  • Gemäß einem Aspekt der vorliegenden Offenbarung ist der erste Dünnschichttransistor (TR1) ein Dünnschichttransistor vom Typ mit unterem Gate, in dem die erste Gate-Elektrode (G1) unter der ersten aktiven Schicht (A1) angeordnet ist. Unterdessen ist der zweite Dünnschichttransistor (TR2) ein Dünnschichttransistor vom Typ mit oberem Gate, in dem die zweite Gate-Elektrode (G2) über der zweiten aktiven Schicht (A2) angeordnet ist.
  • Mit Bezug auf 5 ist im ersten Dünnschichttransistor (TR1) die erste Gate-Elektrode (G1) zwischen dem Substrat 110 und der ersten aktiven Schicht (A1) angeordnet. Im zweiten Dünnschichttransistor (TR2) ist die zweite aktive Schicht (A2) zwischen dem Substrat 110 und der zweiten Gate-Elektrode (G2) angeordnet.
  • In Bezug auf die zweite aktive Schicht (A2) sind auch die erste Gate-Elektrode (G1) und die zweite Gate-Elektrode (G2) an zueinander entgegengesetzten Schichten angeordnet.
  • Im Einzelnen ist die erste Gate-Elektrode (G1) angeordnet, während sie im Vergleich zur zweiten aktiven Schicht (A2) näher am Substrat 110 liegt. Mit Bezug auf die Zeichnungen ist folglich die erste Gate-Elektrode (G1) an der unteren Schicht im Vergleich zur zweiten aktiven Schicht (A2) angeordnet.
  • Unterdessen ist die zweite Gate-Elektrode (G2) angeordnet, während sie im Vergleich zur zweiten aktiven Schicht (A2) weiter vom Substrat 110 beabstandet ist. Mit Bezug auf die Zeichnungen ist folglich die zweite Gate-Elektrode (G2) an der oberen Schicht im Vergleich zur zweiten aktiven Schicht (A2) angeordnet.
  • Die zweite aktive Schicht (A2) ist auch in derselben Schicht wie die erste Source-Elektrode (S1) und die erste Drain-Elektrode (D1) angeordnet. Gemäß einem Aspekt der vorliegenden Offenbarung ist die zweite aktive Schicht (A2) aus dem Oxidhalbleitermaterial ausgebildet und die erste Source-Elektrode (S1) und die erste Drain-Elektrode (D1) können aus dem Oxidhalbleitermaterial ausgebildet sein, das dasselbe wie jenes der zweiten aktiven Schicht (A2) ist. Die zweite aktive Schicht (A2) ist jedoch die nicht leitfähige Schicht und die erste Source-Elektrode (S1) und die erste Drain-Elektrode (D1) sind die leitfähigen Schichten.
  • Die Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung umfasst auch den Speicherkondensator (Cst), der mit dem ersten Dünnschichttransistor (TR1) verbunden ist. Der Speicherkondensator (Cst) umfasst den ersten Kondensator (C1) und den zweiten Kondensator (C2).
  • Im Einzelnen umfasst der Speicherkondensator (Cst) die erste Kondensatorelektrode (CE1), die als ein Körper mit der ersten Source-Elektrode (S1) ausgebildet ist, und die zweite Kondensatorelektrode (CE2), die als ein Körper mit der ersten Gate-Elektrode (G1) ausgebildet ist. Die erste Kondensatorelektrode (CE1) und die zweite Kondensatorelektrode (CE2) bilden den ersten Kondensator (C1).
  • Der Speicherkondensator (Cst) umfasst ferner die dritte Kondensatorelektrode (CE3), die angeordnet ist, während sie von der ersten Kondensatorelektrode (CE1) beabstandet ist und auf der ersten Kondensatorelektrode (CE1) vorgesehen ist. Hier ist die erste Kondensatorelektrode (CE1) zwischen der zweiten Kondensatorelektrode (CE2) und der dritten Kondensatorelektrode (CE3) angeordnet. Die erste Kondensatorelektrode (CE1) und die dritte Kondensatorelektrode (CE3) bilden den zweiten Kondensator (C2).
  • Gemäß einem Aspekt der vorliegenden Offenbarung umfasst der Speicherkondensator (Cst) den ersten Kondensator (C1) und den zweiten Kondensator (C2), die im gleichen Bereich angeordnet sind. Der erste Kondensator (C1) und der zweite Kondensator (C2) sind in verschiedenen Schichten ausgebildet oder übereinander gestapelt, um den Speicherkondensator (Cst) zu bilden. Folglich ist es möglich, eine Kapazität des Speicherkondensators (Cst) zu erhöhen. In der Anzeigeeinrichtung mit hoher Auflösung mit dem mit hoher Dichte integrierten Dünnschichttransistor ist es folglich möglich, die Kapazität des Speicherkondensators (Cst) zu erhöhen, ohne die Fläche des Speicherkondensators (Cst) zu vergrößern.
  • Im Fall des Dünnschichttransistors vom Typ mit oberem Gate mit der Oxidhalbleiterschicht besteht im Allgemeinen kein Bedarf an dem Prozess zum Leitfähigmachen der Oxidhalbleiterschicht und es besteht auch kein Bedarf an der Kontaktfläche der Source-Elektrode und der Drain-Elektrode, folglich weist er Begrenzungen in der Größe und Dicke des Gate-Isolationsfilms auf.
  • Im Fall eines Aspekts der vorliegenden Offenbarung ist unterdessen der erste Dünnschichttransistor (TR1) zum Ansteuern der Anzeigeeinheit 710 der Typ mit unterem Gate. Die erste aktive Schicht (A1) des ersten Dünnschichttransistors (TR1) ist auch aus dem Oxidhalbleiter ausgebildet und es besteht kein Bedarf an dem Prozess zum Leitfähigmachen der Oxidhalbleiterschicht. Folglich können die Größe und Dicke des ersten Gate-Isolationsfilms 121, der im ersten Dünnschichttransistor (TR1) enthalten ist, erhöht werden, falls erforderlich.
  • Wenn der erste Gate-Isolationsfilm 121 in der Dicke erhöht wird, kann der s-Faktor (Spielraum unter dem Schwellenwert: s-Faktor) des ersten Dünnschichttransistors (TR1) erhöht werden.
  • Der s-Faktor kann durch einen Kehrwert einer Neigung in einem Graphen einer Gate-Spannung zu einem Drain-Strom für einen Abschnitt der Schwellenspannung (Vth) des Dünnschichttransistors erhalten werden. Wenn der s-Faktor groß wird, wird eine Änderungsrate eines Drain-Source-Stroms (IDS) zur Gate-Spannung für den Abschnitt der Schwellenspannung (Vth) niedriger, folglich erleichtert es die Steuerung eines Pegels des Drain-Source-Stroms (IDS) durch Steuern der Gate-Spannung.
  • Eine Pixelgraustufe kann durch Steuern des Drain-Source-Stroms IDS gesteuert werden. Wenn es die Steuerung des Pegels des Drain-Source-Stroms IDS erleichtert, erleichtert es die Steuerung der Pixelgraustufe.
  • Gemäß einem Aspekt der vorliegenden Offenbarung erleichtert es die Erhöhung der Dicke des ersten Gate-Isolationsfilms 121 des Dünnschichttransistors (TR1) des Typs mit unterem Gate, folglich erleichtert es die Erhöhung des s-Faktors des ersten Dünnschichttransistors (TR1). Wenn der erste Dünnschichttransistor (TR1) gemäß einem Aspekt der vorliegenden Offenbarung als Dünnschichtansteuertransistor (TR1) verwendet wird, erleichtert es folglich das Ausdrücken der Pixelgraustufe.
  • Gemäß einem Aspekt der vorliegenden Offenbarung können die erste Gate-Elektrode (G1), der erste Gate-Isolationsfilm 121 und die erste aktive Schicht (A1) durch denselben Ätzprozess für denselben Herstellungsschritt zusammen ausgebildet werden, folglich ist es möglich, einen Herstellungsprozess zu vereinfachen und Herstellungskosten zu verringern.
  • Gemäß einem Aspekt der vorliegenden Offenbarung wird auch der erste Dünnschichttransistor (TR1) des Typs mit unterem Gate zusammen mit dem zweiten Dünnschichttransistor (TR2) des Typs mit oberem Gate verwendet, so dass es möglich ist, die Anzahl von Kontaktlöchern, die für die elektrische Verbindung zwischen dem Dünnschichttransistor und den Leitungen verwendet werden, zu verringern. Wenn die Anzahl von Kontaktlöchern verringert wird, wird eine durch die Kontaktlöcher belegte Fläche verkleinert, so dass es möglich ist, eine Fläche für den Speicherkondensator (Cst) relativ zu vergrößern. Folglich ist es gemäß einem Aspekt der vorliegenden Offenbarung möglich, die Kondensatorfläche in der Anzeigeeinrichtung 100 ausreichend sicherzustellen.
  • 6A ist eine Draufsicht, die irgendeine Pixeleinheit in einer Anzeigeeinrichtung gemäß dem Stand der Technik darstellt. 6B ist eine Querschnittsansicht, die einen Speicherkondensator, einen Ansteuertransistor und einen Schalttransistor darstellt, die in einer Anzeigeeinrichtung gemäß dem Stand der Technik enthalten sind. In 6A umfasst eine Pixeleinheit drei Pixel.
  • Mit Bezug auf 6A und 6B sind sowohl ein Dünnschichtschalttransistor als auch ein Dünnschichtansteuertransistor aus Dünnschichttransistoren des Typs mit oberem Gare ausgebildet. Mit Bezug auf 6A ist folglich bekannt, dass viele Kontaktlöcher vorgesehen sind, um Dünnschichttransistoren mit Leitungen elektrisch zu verbinden.
  • Im Fall der Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung ist unterdessen die Anzahl von Kontaktlöchern, die in einer Pixeleinheit (PG) vorgesehen sind, relativ kleiner als die Anzahl von Kontaktlöchern, die in einer Pixeleinheit der Anzeigeeinrichtung gemäß dem Stand der Technik vorgesehen sind. Die Pixeleinheit von 6A umfasst beispielsweise 39 Kontaktlöcher. Unterdessen umfasst die Pixeleinheit (PG) der Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung 26 Kontaktlöcher. Gemäß der vorliegenden Offenbarung ist die Anzahl von Kontaktlöchern in der Pixelansteuerschaltung verringert, folglich ist die Fläche des Speicherkondensators (Cst) durch die verringerte Anzahl von Kontaktlöchern vergrößert.
  • 7 ist eine Querschnittsansicht, die ein Pixel (P) einer Anzeigeeinrichtung 200 gemäß einem anderen Aspekt der vorliegenden Offenbarung darstellt. Nachstehend wird auf eine wiederholte Beschreibung für dieselben Teile verzichtet, um eine unnötige Wiederholung zu vermeiden.
  • Gemäß einem anderen Aspekt der vorliegenden Offenbarung umfassen eine erste aktive Schicht (A1) und/oder eine zweite aktive Schicht (A2) eine erste Oxidhalbleiterschicht und eine zweite Oxidhalbleiterschicht auf der ersten Oxidhalbleiterschicht.
  • Mit Bezug auf 7 umfasst die erste aktive Schicht (A1) eine erste Oxidhalbleiterschicht (A1a) und eine zweite Oxidhalbleiterschicht (Alb) auf der ersten Oxidhalbleiterschicht (A1a). Die erste Oxidhalbleiterschicht (A1a) dient als Stützschicht zum Abstützen der zweiten Oxidhalbleiterschicht (Alb) und die zweite Oxidhalbleiterschicht (Alb) dient als Kanalschicht. Ein Kanal der ersten aktiven Schicht (A1) ist im Allgemeinen in der zweiten Oxidhalbleiterschicht (Alb) ausgebildet.
  • Die erste Oxidhalbleiterschicht (A1a), die als Stützschicht dient, weist eine große Filmstabilität und gute mechanische Eigenschaften auf. Für die große Filmstabilität kann die erste Oxidhalbleiterschicht (A1a) Gallium (Ga) umfassen, wobei Gallium (Ga) eine stabilisierte Bindung an Sauerstoff bildet, und Galliumoxid eine gute Filmstabilität aufweist.
  • Die erste Oxidhalbleiterschicht (A1a) kann beispielsweise mindestens ein Oxidhalbleitermaterial auf IGZO(InGaZnO)-Basis, ein Oxidhalbleitermaterial auf IGO(InGaO)-Basis, ein Oxidhalbleitermaterial auf IGTO(InGaSnO)-Basis, ein Oxidhalbleitermaterial auf IGZTO(InGaZnSnO)-Basis, ein Oxidhalbleitermaterial GZTO(GaZnSnO)-Basis, ein Oxidhalbleitermaterial GZO(GaZnO)-Basis und ein Oxidhalbleitermaterial auf GO(GaO)-Basis umfassen.
  • Die zweite Oxidhalbleiterschicht (Alb) kann beispielsweise mindestens eines unter einem Oxidhalbleitermaterial auf IZO(InZnO)-Basis, einem Oxidhalbleitermaterial auf IGO(InGaO)-Basis, einem Oxidhalbleitermaterial auf ITO(InSnO)-Basis, einem Oxidhalbleitermaterial auf IGZO(InGa-ZnO)-Basis, einem Oxidhalbleitermaterial auf IGZTO(InGaZnSnO)-Basis, einem Oxidhalbleitermaterial auf GZTO(GaZnSnO)-Basis und einem Oxidhalbleitermaterial auf ITZO(InSnZnO)-Basis umfassen. Ein Aspekt der vorliegenden Offenbarung ist jedoch nicht auf das Obige begrenzt. Die zweite Oxidhalbleiterschicht (Alb) kann aus anderen Oxidhalbleitermaterialien ausgebildet sein, die dem Fachmann auf dem Gebiet im Allgemeinen bekannt sind.
  • Die zweite aktive Schicht (A2) kann auch eine erste Oxidhalbleiterschicht (A2a) und eine zweite Oxidhalbleiterschicht (A2b) auf der ersten Oxidhalbleiterschicht (A2a) umfassen. Die erste Oxidhalbleiterschicht (A2a) dient als Stützschicht zum Abstützen der zweiten Oxidhalbleiterschicht (A2b) und die zweite Oxidhalbleiterschicht (A2b) dient als Kanalschicht. Ein Kanal der zweiten aktiven Schicht (A2) ist im Allgemeinen in der zweiten Oxidhalbleiterschicht (A2b) ausgebildet.
  • Die erste Oxidhalbleiterschicht (A2a), die als Stützschicht dient, weist eine große Filmstabilität und gute mechanische Eigenschaften auf. Für die große Filmstabilität kann die erste Oxidhalbleiterschicht (A2a) Gallium (Ga) umfassen, wobei Gallium (Ga) eine stabilisierte Bindung an Sauerstoff bildet, und Galliumoxid eine gute Filmstabilität aufweist.
  • Die erste Oxidhalbleiterschicht (A2a) kann beispielsweise mindestens ein Oxidhalbleitermaterial auf IGZO(InGaZnO)-Basis, ein Oxidhalbleitermaterial auf IGO(InGaO)-Basis, ein Oxidhalbleitermaterial auf IGTO(InGaSnO)-Basis, ein Oxidhalbleitermaterial auf IGZTO(InGaZnSnO)-Basis, ein Oxidhalbleitermaterial GZTO(GaZnSnO)-Basis, ein Oxidhalbleitermaterial GZO(GaZnO)-Basis und ein Oxidhalbleitermaterial auf GO(GaO)-Basis umfassen.
  • Die zweite Oxidhalbleiterschicht (A2b) kann beispielsweise mindestens eines unter einem Oxidhalbleitermaterial auf IZO(InZnO)-Basis, einem Oxidhalbleitermaterial auf IGO(InGaO)-Basis, einem Oxidhalbleitermaterial auf ITO(InSnO)-Basis, einem Oxidhalbleitermaterial auf IGZO(InGa-ZnO)-Basis, einem Oxidhalbleitermaterial auf IGZTO(InGaZnSnO)-Basis, einem Oxidhalbleitermaterial auf GZTO(GaZnSnO)-Basis und einem Oxidhalbleitermaterial auf ITZO(InSnZnO)-Basis umfassen. Ein Aspekt der vorliegenden Offenbarung ist jedoch nicht auf das Obige begrenzt. Die zweite Oxidhalbleiterschicht (A2b) kann aus anderen Oxidhalbleitermaterialien ausgebildet sein, die dem Fachmann auf dem Gebiet im Allgemeinen bekannt sind.
  • 8 ist ein Schaltplan, der ein Pixel einer Anzeigeeinrichtung 300 gemäß einem anderen Aspekt der vorliegenden Offenbarung darstellt. 8 ist ein Ersatzschaltplan für ein Pixel (P) einer organischen Lichtemissionsanzeigevorrichtung.
  • Das Pixel (P) der Anzeigeeinrichtung 300, das in 8 gezeigt ist, umfasst eine organische Leuchtdiode (OLED), die einer Anzeigeeinheit 710 entspricht, und eine Pixelansteuerschaltung (PDC) zum Ansteuern der Anzeigeeinheit 710. Die Anzeigeeinheit 710 ist mit der Pixelansteuerschaltung (PDC) verbunden.
  • Im Pixel (P) sind Signalleitungen (DL, GL, PL, RL, SCL) zum Zuführen eines Signals zur Pixelansteuerschaltung (PDC) vorhanden.
  • Eine Datenspannung (Vdata) wird zu einer Datenleitung (DL) zugeführt, ein Abtastsignal (SS) wird zu einer Gate-Leitung (GL) zugeführt, eine Ansteuerspannung (VDD) zum Ansteuern des Pixels wird zu einer Ansteuerspannungsleitung (PL) zugeführt, eine Referenzspannung (Vref) wird zu einer Referenzleitung (RL) zugeführt und ein Erfassungssteuersignal (SCS) wird zu einer Erfassungssteuerleitung (SCL) zugeführt.
  • Mit Bezug auf 8 ist, wenn die Gate-Leitung des (n)-ten Pixels (P) als „GLn“ bezeichnet wird, die Gate-Leitung des benachbarten (n-1)-ten Pixels (P) „GLn-1“ und die Gate-Leitung des (n-1)-ten Pixels (P) dient als Erfassungssteuerleitung (SCL) des (n)-ten Pixels (P).
  • Die Pixelansteuerschaltung (PDC) umfasst einen zweiten Dünnschichttransistor (TR2, Schalttransistor), der mit der Gate-Leitung (GL) und der Datenleitung (DL) verbunden ist, einen ersten Dünnschichttransistor (TR1, Ansteuertransistor), der dazu konfiguriert ist, einen Pegel eines Stroms zu steuern, der zur Anzeigeeinheit 710 zugeführt wird, gemäß der Datenspannung (Vdata), die durch den zweiten Dünnschichttransistor (TR2) übertragen wird, und einen dritten Dünnschichttransistor (TR3, Referenztransistor), der dazu konfiguriert ist, die Eigenschaften des ersten Dünnschichttransistors (TR1) zu erfassen.
  • Ein Speicherkondensator (Cst) ist zwischen der Anzeigeeinheit 710 und einer Gate-Elektrode (G1) des ersten Dünnschichttransistors (TR1) angeordnet.
  • Der zweite Dünnschichttransistor (TR2) wird durch das Abtastsignal (SS) eingeschaltet, das zur Gate-Leitung (GL) zugeführt wird, und der zweite Dünnschichttransistor (TR2) überträgt die Datenspannung (Vdata), die zur Datenleitung (DL) zugeführt wird, zur ersten Gate-Elektrode (Gl) des ersten Dünnschichttransistors (TR1).
  • Der dritte Dünnschichttransistor (TR3) ist mit der Referenzleitung (RL) und einem ersten Knoten (n1) zwischen der Anzeigeeinheit 710 und dem ersten Dünnschichttransistor (TR1) verbunden. Der dritte Dünnschichttransistor (TR3) wird durch das Erfassungssteuersignal (SCS) eingeschaltet oder ausgeschaltet und der dritte Dünnschichttransistor (TR3) erfasst die Eigenschaften des ersten Dünnschichttransistors (TR1), der dem Ansteuertransistor entspricht, für eine Erfassungsperiode.
  • Ein zweiter Knoten (n2), der mit der ersten Gate-Elektrode (G1) des ersten Dünnschichttransistors (TR1) verbunden ist, ist mit dem zweiten Dünnschichttransistor (TR2) verbunden. Der Speicherkondensator (Cst) ist zwischen dem zweiten Knoten (n2) und dem ersten Knoten (n1) ausgebildet.
  • Wenn der zweite Dünnschichttransistor (TR2) eingeschaltet wird, wird die Datenspannung (Vdata), die durch die Datenleitung (DL) zugeführt wird, zur ersten Gate-Elektrode (G1) des ersten Dünnschichttransistors (TR1) zugeführt. Der Speicherkondensator (Cst), der zwischen der ersten Source-Elektrode (S1) und der ersten Gate-Elektrode (G1) des ersten Dünnschichttransistors (TR1) ausgebildet ist, wird mit der Datenspannung (Vdata) aufgeladen.
  • Wenn der erste Dünnschichttransistor (TR1) eingeschaltet wird, wird der Strom zur Anzeigeeinheit 710 durch den ersten Dünnschichttransistor (TR1) durch die Ansteuerspannung (Vdd) zum Ansteuern des Pixels zugeführt, folglich wird Licht von der Anzeigeeinheit 710 emittiert.
  • Die Pixelansteuerschaltung (PDC) gemäß einem anderen Aspekt der vorliegenden Offenbarung kann in verschiedenen Strukturen zusätzlich zur vorstehend beschriebenen Struktur ausgebildet sein. Die Pixelansteuerschaltung (PDC) kann beispielsweise fünf Dünnschichttransistoren oder mehr umfassen.
  • Nachstehend wird ein Verfahren zur Herstellung der Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung mit Bezug auf 9A bis 91 und 10A bis 10D beschrieben.
  • 9A bis 91 sind Querschnittsansichten, die das Verfahren zur Herstellung der Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung darstellen, und 10A bis 10D sind Draufsichten, die das Verfahren zur Herstellung der Anzeigeeinrichtung 100 gemäß einem Aspekt der vorliegenden Offenbarung darstellen.
  • Mit Bezug auf 9A werden zuerst eine erste Schicht 115 aus leitfähigem Material, eine erste Isolationsmaterialschicht 120 und eine erste Schicht 130 aus aktivem Material sequentiell auf dem ersten Substrat 110 abgeschieden. Hier wird die Schicht 115 aus leitfähigem Material aus einem ersten leitfähigen Material ausgebildet, die erste Isolationsmaterialschicht 120 wird aus einem ersten Isolationsmaterial ausgebildet und die erste Schicht 130 aus aktivem Material wird aus einem ersten aktiven Material ausgebildet.
  • Gemäß einem Aspekt der vorliegenden Offenbarung ist das erste aktive Material ein Oxidhalbleitermaterial und die erste Schicht 130 aus aktivem Material ist eine Oxidhalbleiterschicht. Die erste Schicht 130 aus aktivem Material kann mindestens eines unter einem Oxidhalbleitermaterial auf IZO(InZnO)-Basis, einem Oxidhalbleitermaterial auf IGO(InGaO)-Basis, einem Oxidhalbleitermaterial auf ITO(InSnO)-Basis, einem Oxidhalbleitermaterial auf IGZO(InGaZnO)-Basis, einem Oxidhalbleitermaterial auf IGZTO(InGaZnSnO)-Basis, einem Oxidhalbleitermaterial auf GZTO(Ga-ZnSnO)-Basis, einem Oxidhalbleitermaterial auf GZO(GaZnO)-Basis, einem Oxidhalbleitermaterial auf GO(GaO)-Basis und einem Oxidhalbleitermaterial auf ITZO(InSnZnO)-Basis umfassen.
  • Mit Bezug auf 9A wird auch eine Photoresistschicht 310 auf der ersten Schicht 130 aus aktivem Material ausgebildet. Die Photoresistschicht 310 kann aus einem negativen Photoresistmaterial (PR-Material) oder einem positiven Photoresistmaterial (PR-Material) ausgebildet werden. Gemäß einem Aspekt der vorliegenden Offenbarung kann die Photoresistschicht 310 aus dem positiven Photoresistmaterial (PR-Material) ausgebildet werden.
  • Eine Mustermaske 610 wird auf der Photoresistschicht 310 angeordnet und Licht (L) wird durch die Mustermaske 610 abgestrahlt, folglich wird eine Belichtung für die Photoresistschicht 310 ausgeführt.
  • Eine Netzätzmaske kann für die Mustermaske 610 verwendet werden. Mit Bezug auf 9A ist die Mustermaske 610 die Netzätzmaske mit einem durchlässigen Abschnitt 611, einem halbdurchlässigen Abschnitt 612 und einem Lichtabschirmabschnitt 613.
  • Die Photoresistschicht 310 wird selektiv durch die Belichtung durch die Verwendung der Mustermaske 610 belichtet. Die Lichtabschirmschicht 613 der Mustermaske 610 entspricht dem Bereich, der mit der ersten aktiven Schicht (A1) versehen werden soll. Der halbdurchlässige Abschnitt 612 der Mustermaske 610 entspricht dem Bereich, der mit der ersten Gate-Elektrode (G1), der Datenleitung (DL) und der Ansteuerspannungsleitung (PL) versehen werden soll. Der durchlässige Abschnitt 611 der Mustermaske 610 entspricht dem Bereich, von dem die erste Schicht 115 aus leitfähigem Material, die erste Isolationsmaterialschicht 120 und die erste aktive Schicht 130 vollständig entfernt werden.
  • Mit Bezug auf 9B wird die selektiv belichtete Photoresistschicht 310 entwickelt, um dadurch Photoresistmuster 310a, 310b und 310b auszubilden.
  • Mit Bezug auf 9C werden die erste Gate-Elektrode (G1) aus dem ersten leitfähigen Material, der erste Gate-Isolationsfilm 121 aus dem ersten Isolationsmaterial und die erste aktive Schicht (A1) aus dem ersten aktiven Material durch einen selektiven Ätzprozess ausgebildet.
  • Im Einzelnen wird ein Ätzprozess unter Verwendung der Photoresistmuster 310a, 310b und 310c ausgeführt, so dass die erste aktive Schicht (A1) durch Strukturieren der ersten Schicht 130 aus aktivem Material ausgebildet wird, der erste Gate-Isolationsfilm 121 durch Strukturieren der ersten Isolationsmaterialschicht 120 ausgebildet wird und die erste Gate-Elektrode (G1) durch Strukturieren der ersten Schicht 115 aus leitfähigem Material ausgebildet wird. Die Datenleitung (DL) und die Ansteuerspannungsleitung (PL) werden auch durch Strukturieren der ersten Schicht 115 aus leitfähigem Material ausgebildet.
  • 9C entspricht 10A in der Ebene.
  • Wie vorstehend beschrieben, wird ein erster Maskenprozess (MASK1) ausgeführt, um eine erste Gate-Elektrode (G1) und die erste aktive Schicht (A1) auszubilden.
  • Mit Bezug auf 9D wird die erste Isolationszwischenschicht 171 auf der ersten aktiven Schicht (A1) ausgebildet. Und die Kontaktlöcher werden in der ersten Isolationszwischenschicht 171 und dem ersten Gate-Isolationsfilm 121 ausgebildet. Im Einzelnen wird das erste Kontaktloch (CH1) in der ersten Isolationszwischenschicht 171 und im ersten Gate-Isolationsfilm 121 ausgebildet, so dass ein Teil der Datenleitung (DL) freigelegt wird, das zweite Kontaktloch (CH2) wird in der ersten Isolationszwischenschicht 171 und im ersten Gate-Isolationsfilm 121 ausgebildet, so dass ein Teil der erstem Gate-Elektrode (G1) freigelegt wird, und das dritte Kontaktloch (CH3) und das vierte Kontaktloch (CH4) werden in der ersten Isolationszwischenschicht 171 ausgebildet, so dass die erste aktive Schicht (A1) teilweise freigelegt wird.
  • Um die Kontaktlöcher in der ersten Isolationszwischenschicht 171 und im ersten Gate-Isolationsfilm 121 auszubilden, wird ein zweiter Maskenprozess (MASK2) ausgeführt.
  • Der Ätzstopper (ES) wird auch auf der ersten aktiven Schicht (A1) für den Prozess des Ausbildens der Kontaktlöcher (CH1, CH2, CH3, CH4) ausgebildet. Der Ätzstopper (ES) wird zwischen dem dritten Kontaktloch (CH3) und dem vierten Kontaktloch (CH4) ausgebildet und ist dazu konfiguriert, die Kanalregion der ersten aktiven Schicht (A1) zu schützen.
  • Mit Bezug auf 9E wird ein zweites aktives Material 151, 152 und 153 auf der ersten Isolationszwischenschicht 171 ausgebildet. Die zweite Schicht 151, 152 und 153 aus aktivem Material umfasst mehrere Muster.
  • Ein dritter Maskenprozess (MASK3) wird ausgeführt, um die zweite Schicht 151, 152 und 153 aus aktivem Material auszubilden.
  • 9E entspricht 10B in der Ebene.
  • Das Oxidhalbleitermaterial kann für das zweite aktive Material verwendet werden. Gemäß einem Aspekt der vorliegenden Offenbarung entspricht die zweite Schicht 151, 152 und 153 aus aktivem Material der Oxidhalbleiterschicht.
  • Die zweite Schicht 151, 152 und 153 aus aktivem Material kann aus demselben Halbleitermaterial wie jenem der ersten Schicht 130 aus aktivem Material ausgebildet werden oder kann aus dem unterschiedlichen Halbleitermaterial zu jenem der ersten Schicht 130 aus aktivem Material ausgebildet werden.
  • Die zweite Schicht 151, 152 und 153 aus aktivem Material kann beispielsweise mindestens eines unter einem Oxidhalbleitermaterial auf IZO(InZnO)-Basis, einem Oxidhalbleitermaterial auf IGO(InGaO)-Basis, einem Oxidhalbleitermaterial auf ITO(InSnO)-Basis, einem Oxidhalbleitermaterial auf IGZO(InGaZnO)-Basis, einem Oxidhalbleitermaterial auf IGZTO(InGaZnSnO)-Basis, einem Oxidhalbleitermaterial auf GZTO(GaZnSnO)-Basis, einem Oxidhalbleitermaterial auf GZO(Ga-ZnO)-Basis, einem Oxidhalbleitermaterial auf GO(GaO)-Basis und einem Oxidhalbleitermaterial auf ITZO(InSnZnO)-Basis umfassen.
  • Mit Bezug auf 9F werden der zweite Gate-Isolationsfilm 122 und die zweite Gate-Elektrode (G2) auf zumindest einem Teil der zweiten Schicht 151, 152 und 153 aus aktivem Material ausgebildet.
  • 9F entspricht 10C in der Ebene.
  • Ein vierter Maskenprozess (MASK4) wird ausgeführt, um den zweiten Gate-Isolationsfilm 122 und die zweite Gate-Elektrode (G2) auszubilden.
  • Nach dem Ausbilden des zweiten Gate-Isolationsfilms 122 und der zweiten Gate-Elektrode (G2) wird ein Teil der zweiten Schicht 151, 152 und 153 aus aktivem Material, der nicht mit der zweiten Gate-Elektrode (G2) überlappt ist, leitfähig gemacht. Folglich ist es möglich, die erste Source-Elektrode (S1), die erste Drain-Elektrode (D1), die zweite Source-Elektrode (S2) und die zweite Drain-Elektrode (D2) auszubilden.
  • Eine Plasmabehandlung oder Wasserstoffbehandlung kann für den Prozess zum Leitfähigmachen ausgeführt werden.
  • Das zweite aktive Material zum Ausbilden der zweiten aktiven Schicht (A2) ist das Oxidhalbleitermaterial, folglich wird das zweite aktive Material durch die Plasmabehandlung oder Wasserstoffbehandlung leitfähig gemacht.
  • Der leitfähig gemachte Abschnitt der zweiten Schicht 151, 152 und 153 aus aktivem Material kann als leitende Abschnitte bezeichnet werden. Die mehreren leitenden Abschnitte können durch den Prozess zum Leitfähigmachen der zweiten Schicht 151, 152 und 153 aus aktivem Material ausgebildet werden.
  • Für den Prozess zum Leitfähigmachen dient die zweite Gate-Elektrode (G2) als Maske. Folglich wird der Bereich der zweiten Schicht aus aktivem Material, der mit der zweiten Gate-Elektrode (G2) überlappt ist, nicht leitfähig gemacht. Der Bereich der zweiten Schicht aus aktivem Material, der nicht leitfähig gemacht wird, während er mit der zweiten Gate-Elektrode (G2) überlappt ist, wird zur zweiten aktiven Schicht (A2). Folglich ist es möglich, den zweiten Dünnschichttransistor (TR2) mit der zweiten Gate-Elektrode (G2), der zweiten aktiven Schicht (A2), der zweiten Source-Elektrode (S2) und der zweiten Drain-Elektrode (D2) auszubilden. Die zweite Source-Elektrode (S2) ist mit der Datenleitung (DL) durch das erste Kontaktloch (CH1) verbunden, das im ersten Gate-Isolationsfilm 121 und in der ersten Isolationszwischenschicht 171 vorgesehen ist, und die zweite Drain-Elektrode (D2) ist mit der ersten Gate-Elektrode (G1) durch das zweite Kontaktloch (CH2) verbunden, das im ersten Gate-Isolationsfilm 121 und in der ersten Isolationszwischenschicht 171 vorgesehen ist.
  • Die erste Source-Elektrode (S1) und die erste Drain-Elektrode (D1) werden ausgebildet, während sie voneinander beabstandet sind und mit der ersten aktiven Schicht (A1) durch den Schritt zum Leitfähigmachen verbunden werden.
  • Mit Bezug auf 9F wird der Bereich der leitenden Abschnitte, die mit der ersten aktiven Schicht (A1) verbunden sind, zur ersten Source-Elektrode (S1) und zur ersten Drain-Elektrode (D1). Der Bereich der leitenden Abschnitte, die mit der ersten aktiven Schicht (A1) verbunden sind, wird beispielsweise zur ersten Source-Elektrode (S1) und der Bereich, der von der ersten Source-Elektrode (S1) beabstandet ist und mit der ersten aktiven Schicht (A1) verbunden ist, wird zur ersten Drain-Elektrode (D1). Im Einzelnen ist die erste Drain-Elektrode (D1) mit der ersten aktiven Schicht (A1) durch das dritte Kontaktloch (CH3) verbunden, das in der ersten Isolationszwischenschicht 171 vorgesehen ist. Die erste Source-Elektrode (S1) ist mit der ersten aktiven Schicht (A1) durch das vierte Kontaktloch (CH4) verbunden, das in der ersten Isolationszwischenschicht 171 vorgesehen ist. Mit Bezug auf 5 wird auch der Ätzstopper (ES) zwischen dem dritten Kontaktloch (CH3) und dem vierten Kontaktloch (CH4) ausgebildet. Folglich wird der erste Dünnschichttransistor (TR1) mit der ersten Gate-Elektrode (G1), der ersten aktiven Schicht (A1), der ersten Source-Elektrode (S1) und der ersten Drain-Elektrode (D1) ausgebildet.
  • Mit Bezug auf 9F bilden auch ein gewisser Bereich der ersten Source-Elektrode (S2) und ein gewisser Bereich der ersten Gate-Elektrode (G1), die miteinander überlappt sind, den ersten Kondensator (C1). Im Einzelnen ist der erste Kondensator (C1) durch die erste Kondensatorelektrode (CE1), die als ein Körper mit der ersten Source-Elektrode (S1) ausgebildet ist, und die zweite Kondensatorelektrode (CE2), die als ein Körper mit der ersten Gate-Elektrode (G1) ausgebildet ist, gebildet.
  • Der Speicherkondensator (Cst) umfasst den ersten Kondensator (C1).
  • Mit Bezug auf 9G wird die zweite Isolationszwischenschicht 172 auf dem ersten Dünnschichttransistor (TR1), dem zweiten Dünnschichttransistor (TR2) und dem ersten Kondensator (C1) ausgebildet. Die zweite Isolationszwischenschicht 172 kann aus einem organischen oder anorganischen Isolationsmaterial ausgebildet werden. Das fünfte Kontaktloch (CH5) wird in der zweiten Isolationsschicht 172 ausgebildet, folglich wird ein Teil der zweiten Drain-Elektrode (D2) freigelegt.
  • Um das fünfte Kontaktloch (CH5) in der zweiten Isolationszwischenschicht 172 auszubilden, wird ein fünfter Maskenprozess (MASK5) ausgeführt.
  • Mit Bezug auf 9H werden die Gate-Leitung (GL), die Emissionssteuerleitung (EL), die Ansteuerspannungsverbindungsleitung (PLB) und die dritte Kondensatorelektrode (CE3) auf der zweiten Isolationszwischenschicht 172 ausgebildet. Die Gate-Leitung (GL), die Emissionssteuerleitung (EL), die Ansteuerspannungsverbindungsleitung (PLB) und die dritte Kondensatorelektrode (CE3) werden als obere Leitungen bezeichnet.
  • 9H entspricht 10D in der Ebene.
  • Ein sechster Maskenprozess (MASK6) wird ausgeführt, um die oberen Leitungen wie z. B. die Gate-Leitung (GL), die Emissionssteuerleitung (EL), die Ansteuerspannungsverbindungsleitung (PLB) und die dritte Kondensatorelektrode (CE3) auszubilden. Folglich wird die Pixelansteuerschaltung (PDC) ausgebildet.
  • Gemäß einem Aspekt der vorliegenden Offenbarung wird die Pixelansteuerschaltung (PDC) durch die sechs Maskenprozesse ausgebildet.
  • Mit Bezug auf 9H wird die zweite Isolationszwischenschicht 172 auf der ersten Source-Elektrode (S1) ausgebildet und die dritte Kondensatorelektrode (CE3) wird teilweise mit zumindest einem Teil der ersten Source-Elektrode (S1) auf der zweiten Isolationszwischenschicht 172 überlappt. Die dritte Kondensatorelektrode (CE3) wird mit der zweiten Drain-Elektrode (D2) durch das fünfte Kontaktloch (CH5) verbunden, das in der zweiten Isolationszwischenschicht 172 vorgesehen ist. Folglich kann die dritte Kondensatorelektrode (CE3) mit der zweiten Kondensatorelektrode (CE2) durch die zweite Drain-Elektrode (D2) verbunden werden.
  • Die dritte Kondensatorelektrode (CE3) zusammen mit der ersten Kondensatorelektrode (CE1) bildet den zweiten Kondensator (C2). Der erste Kondensator (C1) und der zweite Kondensator (C2) bilden den Speicherkondensator (Cst).
  • Mit Bezug auf 91 wird dann die Planarisierungsschicht 173 auf der Gate-Leitung (GL), der Emissionssteuerleitung (EL), der Ansteuerspannungsverbindungsleitung (PLB) und der dritten Kondensatorelektrode (CE3) angeordnet, die erste Elektrode 711 der Anzeigeeinheit 710 wird auf der Planarisierungsschicht 173 angeordnet, die organische Emissionsschicht 712 wird auf der ersten Elektrode 711 angeordnet und die zweite Elektrode 713 wird auf der organischen Emissionsschicht 712 angeordnet, um dadurch die Anzeigeeinrichtung 100 zu vollenden. Die erste Elektrode 711 wird mit der Source-Elektrode (S1) des ersten Dünnschichttransistors (TR1) durch das sechste Kontaktloch (CH6) verbunden, das in der Planarisierungsschicht 173 und der zweiten Isolationszwischenschicht 172 vorgesehen ist.
  • 11 ist ein Diagramm, das einen Prozess zur Herstellung einer Anzeigeeinrichtung gemäß einem Aspekt der vorliegenden Offenbarung mit einen Prozess zur Herstellung einer Anzeigeeinrichtung gemäß dem Stand der Technik vergleicht.
  • Im Einzelnen vergleicht 11 die Anzahl von Maskenprozessen, die ausgeführt werden, bis die Pixelansteuerschaltung (PDC) in der Anzeigeeinrichtung vollendet ist, gemäß der Anzeigeeinrichtung gemäß einem Aspekt der vorliegenden Offenbarung mit der Anzahl von Maskenprozessen, die ausgeführt werden, bis eine Pixelansteuerschaltung in der Anzeigeeinrichtung gemäß dem Stand der Technik vollendet ist.
  • Gemäß einem Aspekt der vorliegenden Offenbarung sind sechs Maskenprozesse erforderlich, um die Pixelansteuerschaltung (PDC) auszubilden.
  • Im Einzelnen wird gemäß einem Aspekt der vorliegenden Offenbarung der erste Maskenprozess (MASK1) ausgeführt, um die erste Gate-Elektrode (G1) und die erste aktive Schicht (A1) auszubilden, der zweite Maskenprozess (MASK2) wird ausgeführt, um das Kontaktloch in der ersten Isolationszwischenschicht 171 auszubilden, der dritte Maskenprozess (MASK3) wird ausgeführt, um die zweite Schicht aus aktivem Material auszubilden, und der vierte Maskenprozess (MASK4) wird ausgeführt, um die zweite Gate-Elektrode (G2) auszubilden. Der Prozess zum Leitfähigmachen für die zweite Schicht aus aktivem Material wird während des vierten Maskenprozesses (MASK4) ausgeführt und kann unter Verwendung der zweiten Gate-Elektrode (G2) als Maske ausgeführt werden. Der fünfte Maskenprozess (MASK5) wird auch ausgeführt, um das Kontaktloch in der zweiten Isolationszwischenschicht 172 auszubilden, und der sechste Maskenprozess (MASK6) wird ausgeführt, um die oberen Leitungen wie z. B. die Gate-Leitung (GL), die Emissionssteuerleitung (EL), die Ansteuerspannungsverbindungsleitung (PLB) und die dritte Kondensatorelektrode (CE3) auszubilden.
  • Unterdessen sind sieben Maskenprozesse erforderlich, um die Pixelansteuerschaltung (PDC) der Anzeigeeinrichtung gemäß dem Stand der Technik auszubilden, die in 6A und 6B gezeigt ist.
  • Im Einzelnen wird gemäß dem Stand der Technik der erste Maskenprozess (MASK1) ausgeführt, um ein unteres Metallmuster 116 auszubilden, der zweite Maskenprozess (MASK2) wird ausgeführt, um ein Kontaktloch in einer Pufferschicht 125 auszubilden, der dritte Maskenprozess (MASK3) wird ausgeführt, um Schichten aus aktivem Material (ACT1, ACT2) auszubilden, und der vierte Maskenprozess (MASK4) wird ausgeführt, um Gate-Elektroden (TG1, TG2) auszubilden. Der Prozess zum Leitfähigmachen für die Schichten aus aktivem Material (ACT1, ACT2) wird für den vierten Maskenprozess (MASK4) ausgeführt. Der fünfte Maskenprozess (MASK5) wird auch ausgeführt, um eine obere Kondensatorelektrode (CE3) auszubilden, der sechste Maskenprozess (MASK6) wird ausgeführt, um ein Kontaktloch in einer zweiten Isolationszwischenschicht 172 auszubilden, und der siebte Maskenprozess (MASK7) wird ausgeführt, um obere Leitungen wie z. B. eine Gate-Leitung (GL), eine Emissionssteuerleitung (EL), eine Ansteuerspannungsverbindungsleitung (PLB) und eine dritte Kondensatorelektrode (CE3) auszubilden.
  • Die Anzahl von Maskenprozessen zum Ausbilden der Pixelansteuerschaltung (PDC) gemäß einem Aspekt der vorliegenden Offenbarung ist kleiner als die Anzahl von Maskenprozessen zum Ausbilden des Pixeltreibers mit der ähnlichen Struktur gemäß dem Stand der Technik. Folglich ist es gemäß der vorliegenden Offenbarung möglich, den Herstellungsprozess zu vereinfachen und auch die Herstellungskosten und die Herstellungszeit zu verringern.
  • Für den Fachmann auf dem Gebiet ist ersichtlich, dass die vorstehend beschriebene vorliegende Offenbarung nicht durch die vorstehend beschriebenen Aspekte und die begleitenden Zeichnungen begrenzt ist und dass verschiedene Substitutionen, Modifikationen und Variationen in der vorliegenden Offenbarung durchgeführt werden können, ohne vom Schutzbereich der Offenbarungen abzuweichen. Folglich ist der Schutzbereich der vorliegenden Offenbarung durch die begleitenden Ansprüche definiert und es ist beabsichtigt, dass alle Variationen oder Modifikationen, die von der Bedeutung, vom Schutzbereich und vom äquivalenten Konzept der Ansprüche abgeleitet sind, in den Schutzbereich der vorliegenden Offenbarung fallen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020180169569 [0001]

Claims (15)

  1. Anzeigeeinrichtung, die Folgendes umfasst: ein Substrat (110); eine Pixelansteuerschaltung (PDC) auf dem Substrat (PDC); und eine Anzeigeeinheit (710), die mit der Pixelansteuerschaltung (PDC) verbunden ist, wobei die Pixelansteuerschaltung (PDC) einen ersten Dünnschichttransistor (TR1) und einen zweiten Dünnschichttransistor (TR2) umfasst, wobei der erste Dünnschichttransistor (TR1) Folgendes enthält: eine erste Gate-Elektrode (G1) auf dem Substrat (110), eine erste aktive Schicht (A1), die von der ersten Gate-Elektrode (G1) beabstandet ist und mit zumindest einem Teil der ersten Gate-Elektrode (G1) überlappt, eine erste Source-Elektrode (S1), die mit der ersten aktiven Schicht (A1) verbunden ist; und eine erste Drain-Elektrode (D1), die von der ersten Source-Elektrode (S1) beabstandet ist und mit der ersten aktiven Schicht (A1) verbunden ist, und wobei der zweite Dünnschichttransistor (TR2) Folgendes enthält: eine zweite aktive Schicht (A2) auf dem Substrat (110), und eine zweite Gate-Elektrode (G2), die von der zweiten aktiven Schicht (A2) beabstandet ist und teilweise mit zumindest einem Teil der zweiten aktiven Schicht (A2) überlappt, wobei die erste Gate-Elektrode (G1) zwischen dem Substrat (110) und der ersten aktiven Schicht (A1) angeordnet ist, die zweite aktive Schicht (A2) zwischen dem Substrat (110) und der zweiten Gate-Elektrode (G2) angeordnet ist, und die erste Gate-Elektrode (G1) und die zweite Gate-Elektrode (G2) auf entgegengesetzten Seiten in Bezug auf die zweite aktive Schicht (A2) angeordnet sind.
  2. Anzeigeeinrichtung nach Anspruch 1, wobei die zweite aktive Schicht (A2) bei der gleichen Schicht wie die erste Source-Elektrode (S1) und die erste Drain-Elektrode (D1) angeordnet ist.
  3. Anzeigeeinrichtung nach Anspruch 1 oder 2, die ferner eine erste Isolationszwischenschicht (171) auf der ersten aktiven Schicht (A1) umfasst, wobei die erste Source-Elektrode (S1) und die erste Drain-Elektrode (D1) auf der ersten Isolationszwischenschicht (171) angeordnet sind und mit der ersten aktiven Schicht (A1) durch Kontaktlöcher (CH3, CH4) verbunden sind.
  4. Anzeigeeinrichtung nach einem der vorangehenden Ansprüche, wobei jede der ersten Source-Elektrode (S1) und/oder der ersten Drain-Elektrode (D1) eine Aussparung im Kontaktloch (CH3, CH4) aufweist und/oder jede der ersten Source-Elektrode (S1) und der ersten Drain-Elektrode (D1) direkt die erste aktive Schicht (A1) durch das Kontaktloch (CH3, CH4) kontaktiert.
  5. Anzeigeeinrichtung nach Anspruch 3 oder 4, die ferner einen Ätzstopper (ES) auf der ersten aktiven Schicht (A1) umfasst, vorzugsweise der Ätzstopper (ES) an einer gleichen Schicht wie die erste Isolationszwischenschicht (171) angeordnet ist und/oder aus einem gleichen Material wie die erste Isolationszwischenschicht (171) ausgebildet ist.
  6. Anzeigeeinrichtung nach Anspruch 3, 4 oder 5, wobei die zweite aktive Schicht (A2) auf der ersten Isolationszwischenschicht (171) angeordnet ist.
  7. Anzeigeeinrichtung nach einem der vorangehenden Ansprüche, wobei die zweite aktive Schicht (A2), die erste Source-Elektrode (S1) und die erste Drain-Elektrode (D1) aus einem Oxidhalbleitermaterial ausgebildet sind.
  8. Anzeigeeinrichtung nach einem der vorangehenden Ansprüche, wobei die erste aktive Schicht (A1) und/oder die zweite aktive Schicht (A2) umfassen: eine erste Oxidhalbleiterschicht (A1a, A2a); und eine zweite Oxidhalbleiterschicht (A1b, A2b), die auf der ersten Oxidhalbleiterschicht (A1a, A2a) angeordnet ist.
  9. Anzeigeeinrichtung nach einem der vorangehenden Ansprüche, die ferner eine Datenleitung (DL) und eine Ansteuerspannungsleitung (PL) umfasst, wobei die Datenleitung (DL) und die Ansteuerspannungsleitung (PL) an einer gleichen Schicht wie die erste Gate-Elektrode (G1) angeordnet sind.
  10. Anzeigeeinrichtung nach einem der vorangehenden Ansprüche 3-9, die ferner Folgendes umfasst: eine zweite Isolationszwischenschicht (172) auf der ersten Source-Elektrode (S1) und der ersten Drain-Elektrode (D1); und eine Planarisierungsschicht (173) auf der zweiten Isolationszwischenschicht (172), wobei die Anzeigeeinheit (710) auf der Planarisierungsschicht (173) angeordnet ist.
  11. Anzeigeeinrichtung nach einem der vorangehenden Ansprüche, die ferner einen Speicherkondensator (Cst) umfasst, der mit dem ersten Dünnschichttransistor (TR1) verbunden ist, wobei der Speicherkondensator (Cst) Folgendes umfasst: eine erste Kondensatorelektrode (CE1), die als ein Körper mit der ersten Source-Elektrode (S1) ausgebildet ist; und eine zweite Kondensatorelektrode (CE2), die als ein Körper mit der ersten Gate-Elektrode (G1) ausgebildet ist.
  12. Anzeigeeinrichtung nach Anspruch 11, wobei der Speicherkondensator (Cst) ferner eine dritte Kondensatorelektrode (CE3) umfasst, die von der ersten Kondensatorelektrode (CE1) beabstandet ist, und/oder auf der zweiten Isolationszwischenschicht (173) angeordnet ist.
  13. Anzeigeeinrichtung nach einem der vorangehenden Ansprüche, wobei ein Teil der ersten Source-Elektrode (S1) und ein Teil der ersten Gate-Elektrode (G1) vertikal miteinander überlappen und einen Speicherkondensator (Cst) bilden.
  14. Verfahren zur Herstellung einer Anzeigeeinrichtung, das Folgendes umfasst: sequentielles Abscheiden einer ersten Schicht (115) aus leitfähigem Material, einer ersten Isolationsmaterialschicht (120) und einer ersten Schicht (130) aus aktivem Material auf einem Substrat (110); Ausbilden einer ersten Source-Elektrode (S1) und einer ersten Drain-Elektrode (D1), die voneinander beabstandet sind und mit der ersten Schicht (130) aus aktivem Material verbunden sind; Ausbilden einer ersten Gate-Elektrode (G1) aus der ersten Schicht (115) aus leitfähigem Material, eines ersten Gate-Isolationsfilms (121) aus der ersten Isolationsmaterialschicht (120) und einer ersten aktiven Schicht (A1) aus der ersten Schicht (130) aus aktivem Material durch einen selektiven Ätzprozess; Ausbilden einer ersten Isolationszwischenschicht (171) auf der ersten aktiven Schicht (A1); Ausbilden einer zweiten Schicht (151) aus aktivem Material mit mehreren Mustern auf der ersten Isolationszwischenschicht (171); Ausbilden eines zweiten Gate-Isolationsfilms (122) und einer zweiten Gate-Elektrode (G2) auf zumindest einem Teil der zweiten Schicht (151) aus aktivem Material; und Leitfähigmachen der zweiten Schicht (151) aus aktivem Material in dem Bereich, der nicht mit der zweiten Gate-Elektrode (G2) überlappt.
  15. Verfahren nach Anspruch 14, das ferner Folgendes umfasst: Ausbilden einer zweiten Isolationszwischenschicht (172) auf der ersten Source-Elektrode (S1); und Ausbilden einer dritten Kondensatorelektrode (CE3), die zumindest mit einem Teil der ersten Source-Elektrode (S1) überlappt, auf der zweiten Isolationszwischenschicht (172).
DE102019135043.3A 2018-12-26 2019-12-19 Anzeigeeinrichtung mit verschiedenen Typen von Dünnschichttransistoren und Verfahren zu ihrer Herstellung Pending DE102019135043A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0169569 2018-12-26
KR1020180169569A KR20200079894A (ko) 2018-12-26 2018-12-26 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE102019135043A1 true DE102019135043A1 (de) 2020-07-02

Family

ID=71079737

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019135043.3A Pending DE102019135043A1 (de) 2018-12-26 2019-12-19 Anzeigeeinrichtung mit verschiedenen Typen von Dünnschichttransistoren und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (2) US10978499B2 (de)
KR (1) KR20200079894A (de)
CN (1) CN111403419B (de)
DE (1) DE102019135043A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200079894A (ko) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20200113079A (ko) * 2019-03-21 2020-10-06 삼성디스플레이 주식회사 표시 장치
KR20210081710A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20210103017A (ko) * 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2021195972A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN111724736A (zh) * 2020-07-24 2020-09-29 京东方科技集团股份有限公司 一种阵列基板、oled显示面板及显示装置
KR102663028B1 (ko) * 2020-11-12 2024-05-07 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
WO2022205405A1 (zh) * 2021-04-02 2022-10-06 京东方科技集团股份有限公司 显示基板及其制备方法
KR20220151434A (ko) * 2021-05-06 2022-11-15 엘지디스플레이 주식회사 범프를 포함하는 표시장치
CN114284300A (zh) * 2021-12-20 2022-04-05 深圳市华星光电半导体显示技术有限公司 显示面板
KR20230169542A (ko) * 2022-06-08 2023-12-18 삼성디스플레이 주식회사 표시 장치
CN116544244A (zh) * 2023-06-21 2023-08-04 惠科股份有限公司 阵列基板以及显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528021B2 (en) * 2004-09-16 2009-05-05 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
KR20230007544A (ko) * 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102479752B (zh) * 2010-11-30 2014-08-13 京东方科技集团股份有限公司 薄膜晶体管、有源矩阵背板及其制造方法和显示器
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
CN103077957B (zh) * 2013-02-22 2015-09-02 深圳市华星光电技术有限公司 主动矩阵式有机发光二极管显示装置及其制作方法
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9887253B2 (en) 2014-01-27 2018-02-06 Japan Display Inc. Light emitting element display device
KR102302802B1 (ko) 2014-02-24 2021-09-16 엘지디스플레이 주식회사 박막 트랜지스터 기판을 포함하는 표시장치
KR102329158B1 (ko) 2014-11-12 2021-11-19 엘지디스플레이 주식회사 유기 전계발광 표시장치
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10763451B2 (en) 2016-09-01 2020-09-01 Innolux Corporation Display device
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR20180076661A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
CN108288621B (zh) * 2018-03-09 2021-01-26 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
KR20200079894A (ko) * 2018-12-26 2020-07-06 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20200079894A (ko) 2020-07-06
US20210193699A1 (en) 2021-06-24
US10978499B2 (en) 2021-04-13
US20200212077A1 (en) 2020-07-02
CN111403419B (zh) 2023-09-22
CN111403419A (zh) 2020-07-10
US11658189B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
DE102019135043A1 (de) Anzeigeeinrichtung mit verschiedenen Typen von Dünnschichttransistoren und Verfahren zu ihrer Herstellung
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102019133982B4 (de) Dünnschichttransistor, der eine aktive Schicht mit Dickenunterschied umfasst, und Anzeigevorrichtung, die ihn enthält
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102017128454A1 (de) Transistor-Substrat und dasselbe aufweisendes organisches lichtemittierendes Anzeigepanel und organische lichtemittierende Anzeigevorrichtung
DE102012107977A1 (de) Organische licht-emittierende anzeigevorrichtung und verfahren zum herstellen derselben
DE112014003894T5 (de) Displays mit Silicium- und Halbleiteroxid-Dünnfilmtransistoren
DE102015006948A1 (de) Array-Substrat und Anzeigevorrichtung
DE112018000392T5 (de) Halbleitervorrichtung
DE102019134179A1 (de) Anzeigevorrichtung
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE112020005545T5 (de) Anzeigesubstrat und Herstellungsverfahren dafür, Anzeigevorrichtung
DE102021123359A1 (de) Lichtemittierendes anzeigepanel und dasselbe aufweisende lichtemittierende anzeigevorrichtung
DE112021003014T5 (de) Anzeigefeld und Anzeigevorrichtung
DE102022128828B4 (de) Dünnschichttransistor und anzeigevorrichtung, die diesen enthält
DE102017130736B4 (de) Oxid-dünnfilmtransistor, verfahren zum herstellen desselben und anzeige-panel und anzeigevorrichtung aufweisend den oxid-dünnfilmtransistor
DE102020132168B4 (de) Anzeigevorrichtung mit Dünnschichttransistor und Verfahren zu ihrer Herstellung
DE102021006449A1 (de) Dünnfilmtransistor, Verfahren zum Herstellen des Dünnfilmtransistors und Displayvorrichtung, die den Dünnfilmtransistor aufweist
DE102022132775A1 (de) Pixeltreiberschaltung, anzeigetafel, und anzeigevorrichtung
DE102022130909A1 (de) Lichtemittierende anzeigevorrichtung
DE102021128989A1 (de) Organische lichtemittierende anzeigevorrichtung
DE102022127701A1 (de) Dünnschichttransistorsubstrat und dasselbe aufweisende anzeigevorrichtung
DE102022128609A1 (de) Dünnschichttransistor und diesen aufweisende displayvorrichtung
DE102022128685A1 (de) Dünnfilmtransistor, dünnfilmtransistorsubstrat und displayvorrichtung
DE102023120934A1 (de) Dünnschichttransistorsubstrat und anzeigevorrichtung mit diesem

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027320000

Ipc: H10K0059000000